CN1677664B - 静电放电保护器件及其制造方法 - Google Patents

静电放电保护器件及其制造方法 Download PDF

Info

Publication number
CN1677664B
CN1677664B CN2005100697257A CN200510069725A CN1677664B CN 1677664 B CN1677664 B CN 1677664B CN 2005100697257 A CN2005100697257 A CN 2005100697257A CN 200510069725 A CN200510069725 A CN 200510069725A CN 1677664 B CN1677664 B CN 1677664B
Authority
CN
China
Prior art keywords
semiconductor substrate
field oxide
drift region
fate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100697257A
Other languages
English (en)
Other versions
CN1677664A (zh
Inventor
金吉浩
郑镛益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisi Kaifang Semiconductor Co ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN1677664A publication Critical patent/CN1677664A/zh
Application granted granted Critical
Publication of CN1677664B publication Critical patent/CN1677664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/005—Cutting boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/25—Devices for grating
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/16—Stands, or holders for kitchen articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种静电放电保护(ESD)器件。根据本发明的实施例，一种用于静电放电保护的器件包括：半导体衬底，在半导体衬底上的预定区中形成的多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成的源极，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区，浓度高于漏漂移区的浓度的漏有源区，漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。因此，在器件表面上集中的电流能均匀地分布在整个器件上。

Description

静电放电保护器件及其制造方法
技术领域
本发明涉及一种静电放电保护器件(以下简称“ESD”)，更具体地，涉及一种ESD器件其中在漏漂移区(drain drift region)和漏有源极的边界上形成氧化膜以便实现OLI_GG_DDDNMOS器件，由此，集中在器件表面上的电流就可以均匀分配在整个器件上。
背景技术
在制造半导体中，芯片在高电压下运行，保护芯片免受静电影响的ESD保护器件的作用很重要。
在高电压下工作的半导体器件必须具有的一个基本特征是结击穿电压必须比工作电压高。为了满足该特性，如图1所示，使用采用二次扩散掺杂剂的漏极区的N型MOSFET，所谓的双扩散漏极N型MOSFET(DDDNMOS)被用作基本元件。
图1A和图1B是常规单向和双向DDDNMOS器件的截面图。
参考图1A，在P型半导体衬底101上的预定区中形成多个场氧化物膜102。在场氧化物膜102之间的半导体衬底101上形成栅极103。通过高浓度P型杂质离子注入工艺在场氧化物膜102和场氧化物膜102之间的半导体衬底101上形成阱增强(pick-up)区104。通过高浓度N型杂质离子注入工艺在场氧化物膜102和栅极103之间的半导体衬底101上形成源有源极105。而且，通过进行双倍N型杂质离子注入工艺在栅极103和场氧化物膜102之间形成漏极。漏极区具有在低浓度漏漂移区106中所形成的高浓度的漏有源极107。
通常，具有相反电极性、相互接触的两区的杂质浓度越低，结击穿电压越高。因此，通过所示的方法形成双倍扩散掺杂剂的漏极。在这种状态下，如果降低与电极性相反的P-阱区接触的漂移区的杂质浓度，那么就能实现需要的结击穿电压。
根据形成的方法，DDDNMOS器件可以分成两种类型：掺杂剂仅扩散进漏极两次的结构，如图1A所示，即单向DDDNMOS器件，以及在漏极和源极中都扩散掺杂剂的结构，如图1B所示，即双向DDDNMOS器件。两种结构的结击穿电压几乎相同。
参考图1B将描述双向DDDNMOS器件的结构。在P型半导体衬底201上的预定区中形成多个场氧化物膜202。在场氧化物膜202之间的半导体衬底201上形成栅极203。通过P型杂质离子注入工艺在场氧化物膜202和场氧化物膜202之间的半导体衬底201上形成阱增强区204。通过双倍N型杂质离子注入工艺在场氧化物膜202和栅极203之间的半导体衬底201上形成源极。在低浓度的源漂移区205内形成高浓度的源有源极206。而且，通过双倍N型杂质离子注入工艺在栅极203和场氧化物膜202之间形成漏极。此时，在低浓度漏漂移区207内形成高浓度的漏有源极208。
图2A和2B示出了GG_DDDNMOS器件的电极连接模式的图，其中常规的单向和双向DDDNMOS器件被用作静电放电保护器件。
为了将在高电压下运行的DDDNMOS器件作为ESD保护器件，如图2A和2B所示，以这样的方式形成电极，使栅极、源极和阱增强区连接在一起并接地，且在漏极上施加正电压。在具有上述电极的GG_DDDNMOS(栅极接地的DDDNMOS)中，如果施加在漏极上的电压比操作电压低，那么由于栅极和源极、沟道(栅极下面的区域，其中形成电流通路)保持几乎相同的电势，所以很少有电流流过。
相反，如果施加在漏极上的电压比结击穿电压高，那么撞击离子化现象发生在半导体衬底和漏漂移区接触的界面上，因而形成大量载流子。因此，形成寄生NPN-BJT(NPN双极结晶体管)，因而在漏极和源极之间流过大量电流。因此，在具有上述构造的电极的GG_DDDNMOS中，在低于操作电压的电压下电流不流动，但是在高于操作电压的电压下电流平稳地流动。因而，GG_DDDNMOS能用作用于ESD保护的器件，其吸收(digest)在静电放电情况下不需要的应力电流以保护内部电路。
图3A和3B示出常规单向和双向GG_DDDNMOS器件的多触点(multifinger)结构。
当GG_DDDNMOS用作用于ESD保护的器件时为了确保与大量应力电流对抗的能力，使用如图3A和3B所示的多触点GG_DDDNMOS。
图4A和4B为示出常规单向和双向GG_DDDNMOS器件的电流通路的示意图。
图5A和5B示出常规单向和双向GG_DDDNMOS器件的热击穿点的示图。
图4A、4B、5A和5B示出了当GG_DDDNMOS作为用于ESD保护器件时，电流沿之流动的导电通路。
如果在GG_DDDNMOS中形成寄生NPN-BJT，且高电流开始流动，在漏极、沟道以及源极上形成低电阻电流通路。电流通路A和B具有沿着器件表面被限制于受限区域的特性。如果沿着器件表面受限制地形成电流通路A和B并且电流集中在该部分上，器件表面的温度急剧升高并且在表面上产生热击穿现象。从而，电流集中在表面的现象和热击穿现象成为降低GG_DDDNMOS克服ESD应力电流的能力的因素。通过仿真，确定了当GG_DDDNMOS作为ESD保护器件工作时随应力电流的升高而产生热击穿现象的位置，结果发现，因为漏有源区106和漏漂移区107的边界C处的器件表面的非常有限的区域中温度快速升高，所以产生了热击穿现象，如图5A和5B所示。
因此，当GG_DDDNMOS作为在高电压下工作的半导体芯片的ESD保护器件时，为了改善GG_DDDNMOS克服ESD应力电流的性能，需要一种减轻器件表面上电流集中的方法，使得电流均匀地分布在器件上。
发明内容
因而，考虑到上述问题提供了本发明，本发明的目的是提供一种ESD器件及其制造方法，其中器件表面上的电流集中得以减轻，以改善器件克服ESD应力电流的能力。
本发明的另一个目的是提供一种ESD器件及其制造方法，其中使用GG_DDDNMOS作为高电压ESD保护器件，其中在GG_DDDNMOS的漏漂移区和漏有源区接触的点处增加氧化膜，从而解决传统问题。
为了实现上述目的，根据本发明的实施例，提供了一种用于静电放电保护的器件，包括：半导体衬底，在半导体衬底上的预定区中形成多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成源极，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区，比漏漂移区的浓度高的漏有源区，该漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。
阱增强区、源极和栅极施加有地电压，且漏有源区施加正电压。而且，形成的氧化膜不与栅极接触。
根据本发明的另一个实施例，提供了一种静电放电保护器件，包括：半导体衬底，在半导体衬底上的预定区中形成的多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成的源漂移区，比源漂移区的浓度高的源有源区，该源有源区形成在源漂移区中，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区，比漏漂移区的浓度高的漏有源区，该漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。
阱增强区、源极和栅极施加有地电压，且漏有源区施加正电压。而且，形成的氧化膜不与栅极接触。
根据本发明的一个实施例，提供了一种制造静电放电保护器件的方法，包括如下步骤：在半导体衬底上的预定区中形成多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成栅极，进行杂质离子注入工艺以在场氧化物膜之间的预定区中形成阱增强区，进行低浓度杂质离子注入工艺以在栅极和场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区，进行高浓度杂质离子注入工艺以在场氧化物膜和栅极之间的半导体衬底的预定区中形成源极，以及在漏漂移区中形成漏有源区，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成氧化膜。
根据本发明的另一个实施例，提供了一种用于静电放电保护器件的制造方法，包括如下步骤：在半导体衬底上的预定区中形成多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成栅极，进行杂质离子注入工艺以便在场氧化物膜之间的预定区中形成阱增强区，进行低浓度杂质离子注入工艺以便在场氧化物膜和栅极之间的半导体衬底上的预定区中形成源漂移区并在栅极和场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区，进行高浓度杂质离子注入工艺以便在源漂移区中形成源有源区并在漏漂移区中形成漏有源区，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成氧化膜。
场氧化物膜包括沟道型的器件隔离膜。氧化物膜通过与场氧化物膜同样的工艺来形成，并形成不与栅极接触。
附图说明
图1A和1B是常规单向和双向DDDNMOS器件的截面图；
图2A和2B为示出了GG_DDDNMOS器件的电极连接模式的图，其中使用常规单向和双向DDDNMOS器件作为静电放电保护器件；
图3A和3B示出常规单向和双向GG_DDDNMOS器件的多触点结构；
图4A和4B示出了常规单向和双向GG_DDDNMOS器件的电流通路的示图；
图5A和5B示出了常规单向和双向GG_DDDNMOS器件的热击穿点的示图；
图6A和6B示出了根据本发明的单向和双向GG_DDDNMOS器件的截面图；
图7A和7B示出了OLI_GG_DDDNMOS器件的电极连接模式，其中使用根据本发明的单向和双向DDDNMOS器件作为静电放电保护器件；
图8A和8B示出了根据本发明的单向和双向OLI_GG_DDDNMOS器件的多触点结构；
图9A和9B示出了根据本发明的单向和双向OLI_GG_DDDNMOS器件的热击穿点的示图；以及
图10是常规GG_DDDNMO器件和根据本发明的OLI_GG_DDDNMOS器件的电流和电压特性曲线图。
具体实施方式
现在，结合附图描述本发明的优选实施例。
图6A和6B示出了根据本发明的单向和双向DDDNMOS器件的截面图。
参考图6A，在P型半导体衬底301上的预定区中形成多个场氧化物膜302。在场氧化物膜302之间的半导体衬底301上形成栅极303。通过高浓度P型杂质离子注入工艺在场氧化物膜302和场氧化物膜302之间的半导体衬底301上形成阱增强区304。通过高浓度N型杂质离子注入工艺在场氧化物膜302和栅极303之间的半导体衬底301上形成源极305。而且，通过进行双倍N型杂质离子注入工艺在栅极303和场氧化物膜302之间形成漏极。漏极区具有在低浓度的漏漂移区306中形成的高浓度的漏有源区307。在低浓度漏漂移区306和高浓度漏有源区307接触的边界上形成氧化膜308。可以同时形成源极305和漏漂移区307。
参考图6B，在P型半导体衬底401上的预定区中形成多个场氧化物膜402。在场氧化物膜402之间的半导体衬底401上形成栅极403。通过P型杂质离子注入工艺在场氧化物膜402和场氧化物膜402之间的半导体衬底上形成阱增强区404。通过双倍N型杂质离子注入工艺在场氧化物膜402和栅极403之间的半导体衬底401上形成源极405。在低浓度的源漂移区405中形成高浓度源有源区406。而且，通过双倍N型杂质离子注入工艺在栅极403和场氧化物膜402之间形成漏极。在此时，在低浓度漏漂移区407中形成高浓度漏有源区408。在低浓度的漏漂移区407和高浓度的漏有源区408接触的边界上形成氧化膜409。可以同时形成源漂移区405和漏漂移区407，并且可以同时形成源有源区406和漏有源区408。
当器件作为ESD保护的器件时为了减轻在DDDNMOS器件上的ESD应力电流的集中，本发明提出了上述器件，其中在漏漂移区306和漏有源区307接触的边界上以及漏漂移区407和漏有源极408接触的边界上分别另外形成氧化膜308和409，即***氧化物层的(Oxide Layer Inserted)GG_DDDNMOS(OLI_GG_DDDNMOS)。此时，形成氧化膜308和409分别不与栅极303和403的边缘接触。在半导体芯片的常规制造工艺中，存在形成氧化膜以便电隔离元件的工艺。如果使用场氧化物膜形成氧化膜，那么甚至在漏漂移区和漏有源区接触的边界上也可以形成场氧化物膜。即，在形成场氧化物膜的工艺中，即使在漏漂移区和漏有源区接触的边界上也形成场氧化物膜。
作为本发明的另一个实施例，可以使用沟槽型元件隔离膜替代场氧化物膜。
图7A和7B示出了OLI_GG_DDDNMOS器件的电极连接模式，其中使用根据本发明的单向和双向DDDNMOS器件作为静电放电保护器件。
为了将根据本发明的工作在高电压下的OLI_GG_DDDNMOS用作ESD保护器件，以如下方式来构造电极，如图7A和7B所示，源极、栅极和阱增强区连接在一起并接地并且在漏极施加正电压。如果在漏漂移区和漏有源区的边界上如此额外地形成氧化膜，那么因为附加的氧化膜截断了器件表面上集中的电流，所以会有电流分布在整个器件上的效果。因此可能避免在漏漂移区和漏有源区边界上的器件表面中非常有限的区域的温度快速升高，以及消除更多的应力电流。
图8A和8B示出了根据本发明的单向和双向OLI_GG_DDDNMOS器件的多触点结构。
在使用本发明提出的OLI_GG_DDDNMOS作为ESD保护器件的情况下，图8A和8B示出了用于应付大量的ESD应力电流的多触点结构的结构。
图9A和9B示出了根据本发明的单向和双向OLI_GG_DDDNMOS器件的热击穿点的示图。
图9A和9B示出了一个仿真结果，确定了当本发明提出的单向OLI_GG_DDDNMOS作为ESD保护的器件时，随应力电流的增加产生热击穿现象的位置。
如从图9A和9B所见的，在漏有源区和氧化膜接触的点处产生热击穿点D。当与现有GG_DDDNMOS器件比较时，发现热击穿点与器件表面远离，且最高温度区更广泛地分布。这表明与现有的器件相比电流更广泛地分布。因此，可以看到在漏漂移区和漏有源区之间额外形成的氧化膜在整个器件上可以均匀地分布器件表面上的电流浓度。
图10是常规GG_DDDNMO器件和根据本发明的OLI_GG_DDDNMOS器件的电流和电压特性曲线图。
图10中，可以看出，在发生热击穿现象时对抗应力电流的能力方面，根据本发明的OLI_GG_DDDNMOS器件F是现有GG_DDDNMOS器件E的两倍。
如上所述，通过完成OLI_GG_DDDNMOS器件，其中该器件在漏漂移区和漏有源区边界上增加氧化膜，本发明具有以下效果。
首先，当现存的GG_DDDNMOS器件作为ESD保护器件时，可以减轻应力电流在器件表面上集中的现象。当由本发明提出的OLI_GG_DDDNMOS器件作为ESD保护器件时，在确定随着应力电流增加产生热击穿现象的点之后，发现在漏有源区和额外形成的氧化膜接触的点处产生热击穿点。然而，当与现有的GG_DDDNMOS器件比较时，发现热击穿点与器件表面间隔离开，并且最高温度区也分布得更广泛。这表明与现有器件相比电流更广泛和更均匀地分布。因此，可以看到在漏漂移区和漏有源区之间额外形成的氧化膜能在整个器件上将器件表面上的电流浓度均匀地分布。
其次，如果应力电流不集中在用于ESD保护器件表面上而是均匀分布在整个器件上的话，用于ESD保护的器件能在引入ESD应力处消除大量的应力电流。仿真的结果发现在ESD情况中在对抗应力电流的能力方面，OLI_GG_DDDNMOS器件是现有GG_DDDNMOS器件的两倍。
第三，如果改善了ESD保护器件与应力电流对抗的能力，那么包括在半导体芯片中的ESD保护器件可以做得更小。因此，由于减小半导体芯片的整个尺寸，可以增强产品的竞争力。
虽然参考附图作出上面描述，但是应明白，在不脱离本发明精神和范围以及附加权利要求的情况下，本领域技术人员可以对本发明做出改变和修改。

Claims (12)

1.一种用于静电放电保护的器件，包括：
半导体衬底；
在所述半导体衬底上的预定区中形成的多个场氧化物膜；
在所述场氧化物膜之间的半导体衬底上的预定区中形成的栅极；
在所述场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区；
在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成的源极；
在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区；
浓度高于所述漏漂移区的漏有源区，所述漏有源区形成在所述漏漂移区中；以及
在所述漏漂移区和漏有源区的与所述栅极相邻的边界上的半导体衬底上形成的氧化膜，
其中形成所述氧化膜使之不与所述栅极接触。
2.根据权利要求1所述的静电放电保护器件，其中所述阱增强区、源极和栅极施加有地电压，并且漏有源区施加正电压。
3.一种用于静电放电保护的器件，包括：
半导体衬底；
在所述半导体衬底上的预定区中形成的多个场氧化物膜；
在所述场氧化物膜之间的半导体衬底上的预定区中形成的栅极；
在所述场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区；
在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成的源漂移区；
浓度比所述源漂移区的浓度高的源有源区，所述源有源区形成在所述源漂移区中；
在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区；
浓度高于所述漏漂移区的漏有源区，所述漏有源区形成在所述漏漂移区中；以及
在所述漏漂移区和漏有源区的与所述栅极相邻的边界上的半导体衬底上形成的氧化膜，
其中形成所述氧化膜使之不与栅极接触。
4.根据权利要求3所述的静电放电保护器件，其中所述阱增强区、源有源区和栅极施加有地电压，并且漏有源区施加正电压。
5.一种制造静电放电保护器件的方法，包括如下步骤：
(a)在半导体衬底上的预定区中形成多个场氧化物膜；
(b)在所述场氧化物膜之间的半导体衬底上的预定区中形成栅极；
(c)进行杂质离子注入工艺在所述场氧化物膜之间的预定区中形成阱增强区；
(d)进行低浓度杂质离子注入工艺以便在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区；
(e)进行高浓度杂质离子注入工艺以便在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成源极并且在所述漏漂移区中形成漏有源区；以及
(f)在所述漏漂移区和所述漏有源区的与所述栅极相邻的边界上的半导体衬底上形成氧化膜。
6.根据权利要求5所述的方法，其中所述场氧化物膜包括沟槽型元件隔离膜。
7.根据权利要求5所述的方法，其中通过与所述场氧化物膜相同的工艺形成所述氧化膜。
8.根据权利要求5所述的方法，其中形成所述氧化膜使之不与所述栅极接触。
9.一种制造静电放电保护器件的方法，包括如下步骤：
(a)在半导体衬底上的预定区中形成多个场氧化物膜；
(b)在所述场氧化物膜之间的半导体衬底上的预定区中形成栅极；
(c)进行杂质离子注入工艺在所述场氧化物膜之间的预定区中形成阱增强区；
(d)进行低浓度杂质离子注入工艺以便在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成源漂移区，并且在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区；
(e)进行高浓度杂质离子注入工艺以便在所述源漂移区中形成源有源区，并且在所述漏漂移区中形成漏有源区；以及
(f)在所述漏漂移区和漏有源区的与所述栅极相邻的边界上的半导体衬底上形成氧化膜。
10.根据权利要求9所述的方法，其中所述场氧化物膜包括沟槽型元件隔离膜。
11.根据权利要求10所述的方法，其中通过与所述场氧化物膜相同的工艺形成所述氧化膜。
12.根据权利要求10所述的方法，其中形成所述氧化膜使之不与所述栅极接触。
CN2005100697257A 2004-03-17 2005-03-17 静电放电保护器件及其制造方法 Active CN1677664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR18063/04 2004-03-17
KR18063/2004 2004-03-17
KR1020040018063A KR100645193B1 (ko) 2004-03-17 2004-03-17 정전기 방전 보호 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1677664A CN1677664A (zh) 2005-10-05
CN1677664B true CN1677664B (zh) 2010-06-09

Family

ID=34988764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100697257A Active CN1677664B (zh) 2004-03-17 2005-03-17 静电放电保护器件及其制造方法

Country Status (4)

Country Link
US (2) US7081394B2 (zh)
KR (1) KR100645193B1 (zh)
CN (1) CN1677664B (zh)
TW (1) TWI358082B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779401B1 (ko) * 2006-08-29 2007-11-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8125044B2 (en) * 2007-10-26 2012-02-28 Hvvi Semiconductors, Inc. Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture
US7919801B2 (en) * 2007-10-26 2011-04-05 Hvvi Semiconductors, Inc. RF power transistor structure and a method of forming the same
US8133783B2 (en) * 2007-10-26 2012-03-13 Hvvi Semiconductors, Inc. Semiconductor device having different structures formed simultaneously
KR101413651B1 (ko) * 2008-05-28 2014-07-01 삼성전자주식회사 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
KR101145786B1 (ko) 2009-12-30 2012-05-16 에스케이하이닉스 주식회사 정전기 방전 보호 장치
CN103199090B (zh) * 2013-03-31 2016-06-01 无锡中感微电子股份有限公司 静电保护电路及其电池保护电路
CN104299963A (zh) * 2014-09-30 2015-01-21 中航（重庆）微电子有限公司 一种mos静电保护结构及保护方法
US10032765B1 (en) 2017-05-18 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with electrostatic discharge protection and methods for producing the same
US10453836B2 (en) 2017-08-17 2019-10-22 Globalfoundries Singapore Pte. Ltd. High holding high voltage (HHHV) FET for ESD protection with modified source and method for producing the same
JP2022056787A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 静電気保護素子及び半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144538A (en) * 1999-12-20 2000-11-07 United Microelectronics Corp. High voltage MOS transistor used in protection circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760448A (en) * 1993-12-27 1998-06-02 Sharp Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US5670814A (en) * 1996-06-03 1997-09-23 Winbond Electronics Corporation Electrostatic discharge protection circuit triggered by well-coupling
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
DE69841732D1 (de) * 1997-05-13 2010-08-05 St Microelectronics Srl Verfahren zur selektiven Herstellung von Salizid über aktiven Oberflächen von MOS-Vorrichtungen
KR100528777B1 (ko) 1998-10-27 2006-08-30 주식회사 하이닉스반도체 정전기 방전 회로_
US6242780B1 (en) * 1999-10-22 2001-06-05 United Microelectronics Corp. Electrostatic discharge protection circuit
US6492678B1 (en) * 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension
KR100735629B1 (ko) 2001-06-29 2007-07-04 매그나칩 반도체 유한회사 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144538A (en) * 1999-12-20 2000-11-07 United Microelectronics Corp. High voltage MOS transistor used in protection circuits

Also Published As

Publication number Publication date
KR100645193B1 (ko) 2006-11-10
CN1677664A (zh) 2005-10-05
US20050212050A1 (en) 2005-09-29
US7081394B2 (en) 2006-07-25
US7361957B2 (en) 2008-04-22
KR20050093999A (ko) 2005-09-26
TWI358082B (en) 2012-02-11
TW200535968A (en) 2005-11-01
US20060244072A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
CN1677664B (zh) 静电放电保护器件及其制造方法
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
US9577072B2 (en) Termination design for high voltage device
JP4132102B2 (ja) 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
US20220376107A1 (en) Mosfet in sic with self-aligned lateral mos channel
CN101626032B (zh) 半导体结构
US8916931B2 (en) LDMOS semiconductor device with parasitic bipolar transistor for reduced surge current
TW201528522A (zh) 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構
JP2010135791A (ja) 半導体素子及びその製造方法
JP3765950B2 (ja) 半導体モジュール用の高電圧耐性を有する縁部構造体
JP7346889B2 (ja) 半導体装置
US10170605B2 (en) MOS-bipolar device
CN112201688A (zh) 逆导型igbt芯片
US6448588B2 (en) Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode
US20090065863A1 (en) Lateral double diffused metal oxide semiconductor device
GB2607292A (en) Semiconductor device
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
US20220216331A1 (en) Semiconductor device and method for designing thereof
US20040004258A1 (en) Semiconductor device
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
KR20120069417A (ko) 반도체 장치 및 그 제조 방법
CN107919280B (zh) 不同电压器件的集成制造方法
US8138047B2 (en) Super junction semiconductor device
CN215834533U (zh) 抗闩锁igbt器件
JPH03261179A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201023

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: MagnaChip Semiconductor, Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Republic of Korea

Patentee after: Aisi Kaifang Semiconductor Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Key Foundry Co.,Ltd.

Country or region before: Republic of Korea

CP03 Change of name, title or address