CN1677566A - 双端口静态随机存取存储器单元 - Google Patents

双端口静态随机存取存储器单元 Download PDF

Info

Publication number
CN1677566A
CN1677566A CNA2004100626257A CN200410062625A CN1677566A CN 1677566 A CN1677566 A CN 1677566A CN A2004100626257 A CNA2004100626257 A CN A2004100626257A CN 200410062625 A CN200410062625 A CN 200410062625A CN 1677566 A CN1677566 A CN 1677566A
Authority
CN
China
Prior art keywords
transistor
signal
node
port
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100626257A
Other languages
English (en)
Other versions
CN100514491C (zh
Inventor
洪炳日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1677566A publication Critical patent/CN1677566A/zh
Application granted granted Critical
Publication of CN100514491C publication Critical patent/CN100514491C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种双端口SRAM(静态随机存取存储器)单元，它能够同时读写，互不冲突，并且缩减了器件尺寸。为此，双端口SRAM单元包括：写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括3个晶体管，用于通过所述写入区存储来自外部的数据输入信号；以及读取区，包括两个晶体管，用于根据来自公共线的控制信号，读取所述数据存储区中存储的数据输入信号。

Description

双端口静态随机存取存储器单元
技术领域
本发明涉及半导体存储器的SRAM(静态随机存取存储器)电路单元，尤其涉及6晶体管双端口SRAM单元。
背景技术
通常，SRAM的数据存储不像DRAM(动态随机存取存储器)那样需要额外的刷新，这是因为SRAM采用闭锁型单元。一般来说，由6个晶体管构成的单端口SRAM用作一个单元电路。
此时，RAM内嵌式TFT LCD驱动器通常进行下列两大操作：其一是向RAM区写入需要显示的数据的操作，其二是读取RAM中数据的操作。通过输出驱动器定时读取并输出RAM中的数据，以便在LCD面板上扫描。
如果这种RAM内嵌式TFT LCD驱动器采用6晶体管单端口SDRAM单元，读取数据扫描时容易和写入操作相冲突。为了解决这个问题，通常采用双端口SRAM单元。
图1是6晶体管单端口SRAM单元的电路图，图2是8晶体管双端口SRAM单元的电路图。
请参照图1，存储单元100包括两个存取晶体管N02A和N02B，分别连接存储节点cellA和位线BL，以及存储节点cellB和位线BLX，其开关状态经由字线WL取决于一个信号，还包括四个晶体管P00、P01、N00以及N01，用于配置存储节点cellA和cellB之间的反向闭锁。位线BL和BLX是数据的输入/输出路径，而字线WL是承载信号的路径，以控制数据的输入/输出。
在正位线BL和负BLX之间的信号电平之间存在互补的关系。这就是说，如果其中一者为逻辑高(H)电平状态，那么另一者通常为逻辑低(L)电平状态。然而，为了提高SRAM单元的工作速度，有可能两者同为高电平或者低电平，或者在数据写入SRAM中或者从中读取之前都被设置为特定的值，如VDD/2。
在向SRAM存储单元写入数据前或后(或者读取数据前或后)，如果正位线BL和负位线BLX的电平值都为VDD/2，那么SRAM单元的操作程序如下。
在正位线BL和负位线BLX都设为VDD/2后，向SRAM存储单元写入逻辑H的数据值时，通过对正位线BL施加逻辑H以及对负位线BLX施加逻辑L，使得要写入SRAM中的值位于位线上。此后，如果字线WL被使能变成逻辑H，正位线BL和负位线BLX中的数据将分别输入存储节点cellA和cellB。
由于晶体管P00、N00、P01以及N01构成多对反相器，在输入节点把数据取反并输出数值。
因此，如果数据从正位线BL输入，那么逻辑H电平信号将通过存取晶体管N02A施加到单元存储节点cellA，输入信号被反相器P00和N00取反，在单元存储节点cellB变成逻辑L电平状态。
类似的，如果数据从负位线BLX输入，那么逻辑L电平信号将通过存取晶体管N02B施加到单元存储节点cellB，输入信号被反相器P01和N01取反，在单元存储节点cellA变成逻辑H电平状态cellA。
从而，逻辑H和L状态分别保存在节点cellA和cellB。
在这种状态下，如果字线WL的状态变为逻辑L，虽然新的信号电平不是从正位线BL和负位线BLX施加的，但是节点cellA和cellB的信号电平将稳定地保持为数据值。
如从SRAM中读取数据，先激活WL，然后置为逻辑H状态。这和写入操作相反。
在正位线BL和负位线BLX的电平都为VDD/2的情况下，如果字线WL转换成逻辑H状态，存储在节点cellA和cellB中的H电平和L电平信号将分别通过存取晶体管N02A和N02B输出到正位线BL和负位线BLX。在上述情况下，位线BL和BLX上的信号电平将分别被读取为逻辑H和L。
图2所示的8晶体管双端口SRAM单元110包括4个NNOS晶体管N12A、N10、N11和N12B，以及4个PNMOS晶体管P10、P11、P12和P13。
除了图1所示的6晶体管单端口SRAM之外，基本的配置还包括两个PMOS晶体管P12和P13。附加的两个晶体管解决了单端口SRAM无法同时读写数据的问题。
换句话说，8晶体管双端口SRAM单元110允许要显示的数据在写入操作期间通过位线BL和BLX存储到单元存储节点中，也允许存储的数据在读取操作期间通过数据线D输出。因此，在图2所示的8晶体管双端口SRAM单元中，由于写入操作的路径和读取操作的路径是分离的，因此数据的读写操作独立进行，互不干扰。
特别的，8晶体管双端口SRAM单元的工作基于图1所示的单端口SRAM的基本工作原理。
但是，8晶体管双端口SRAM单元还包括PMOS晶体管P12和P13，并通过公共线C上的控制信号将单元存储节点中的数据输出到数据线D。在默认状态下，数据线D被一个包括NMOS晶体管的下拉晶体管N14置为逻辑L状态。
向SRAM 110写入数据时，首先正位线BL和负位线BLX分别被加载H信号和L信号，然后字线WL上的数据电平变为H状态，导通NMOS晶体管N12A和N12B。此时在节点cellA和cellB中分别存储有H信号和L信号。
向公共线C施加L电平信号后，存储在SRAM存储单元110中的数据可通过数据线D输出。
在向公共线C施加控制信号之前，需要执行如下操作：首先导通下拉晶体管N14，将数据线D置为L电平，然后关闭下拉晶体管N14。
如果L电平信号输入到公共线C，则用于公共线选择的晶体管P13被导通，因此节点cellC中的数据输出到数据线D。
节点cellC中的数据取决于节点cellB中的信号，如果节点cellB中存储的信号为L，则上拉晶体管P12变为ON(通)状态使得节点cellC中的数值变为H。这种情况下，如果通过导通晶体管P13来选择公共线，那么H信号将被输出到数据线D。
如果通过向正位线BL和负位线BLX分别输入L和H信号来使数据“0”写入SRAM存储单元，那么L和H信号被分别存储在节点cellA和cellB中。
因此，要通过公共线C和晶体管P12和P13读取节点cellB中存储的数值，晶体管P12为OFF(“闭合”)状态，晶体管P13为ON(“导通”)状态，下拉晶体管N14控制作为输出节点的数据线D上保持L电平，使L信号输出。
另一方面，和图1所示的SRAM单元相比，图2所示的SRAM单元具备同时读写的优势，但是它由8个晶体管构成，每单元的尺寸相对较大。因此，把这种SRAM单元阵列应用到RAM内嵌式TFT LCD驱动器芯片时，SRAM的尺寸也相应增加。
发明内容
因此，本发明的目的在于提供一种能够互不干扰地同时读写数据，同时减小器件的尺寸的6晶体管双端口SRAM单元。
根据本发明，6晶体管双端口SRAM单元包括：写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括3个晶体管，用于通过写入区存储来自外部的数据输入信号；以及读取区，包括两个晶体管，用于根据来自公共线的控制信号，读取数据存储区中存储的数据输入信号。
优选地，写入区包括一个栅极和字线相连的第一晶体管，其一端口与一根位线相耦接，另一端口与连接到数据存储区的一个晶体管相耦接。数据存储区包括：第二晶体管，其栅极与上述第一晶体管的另一端口上的第一节点相耦接，漏极和源极分别与第一供电电压以及第二节点相连；第三晶体管，其栅极和上述第二节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接；以及第四晶体管，其栅极和上述第一节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接。此外，读取区包括：第五晶体管，其栅极与上述第二节点相耦接，漏极和源极分别与第三节点以及第二供电电压相连；以及第六晶体管，其栅极和公共线C相连，漏极和源极分别耦接到承载数据的数据线D以及第三节点。
附图说明
通过下述优选实施例结合附图的描述，本发明的上述及其它目的与特征将会变得更加明显，其中：
图1是现有技术中6晶体管单端口SRAM存储单元的电路图；
图2是现有技术中8晶体管双端口SRAM存储单元的电路图；
图3是本发明的6晶体管双端口SRAM存储单元的电路图；
图4是图3所示的本发明存储电路的各元件信号状态的时序图。
具体实施方式
下文将结合附图详细阐述本发明的6晶体管双端口SRAM单元的结构和工作机理。
图3是本发明的6晶体管双端口SRAM存储单元的电路图。
如图3所示，本发明的具有6个晶体管的双端口SRAM单元120包括5个NMOS晶体管N20A、N20、N21、N22、N23和一个PMOS晶体管P21。
与图1以及图2所揭示的现有技术不同的是，本发明揭示的SRAM单元只包含一根位线BL，而省略了承载位线上信号的反相信号的负位线BLX。
存储单元通过字线WL选择，数据通过位线存储在单元中。存储的数据在通过公共线C施加的控制信号的控制下输出到数据线DL。
更明确的说，本发明的6晶体管双端口SRAM单元120包括写入区122、数据存储区124和读取区128，其中写入区122包括一个晶体管，在来自字线WL的信号的控制下通过单一的位线BL接收数据信号，数据存储区124包括3个晶体管，用来存储来自写入区122的数据信号，读取区128包括两个晶体管，根据公共线C提供的控制信号读取存储在数据存储区124中的数据信号。
写入区122包括一个NMOS晶体管N20A，其栅极和字线WL相耦接，一侧端和位线BL相连，另一侧端和数据存储区124相耦接。
NMOS晶体管N20A称为存取晶体管，其依靠字线WL上的信号控制其导通或闭合而在位线BL上输入数据。当它处于ON的状态时，位线BL上的信号被传递到存储单元的内部；当它处于OFF的状态时，位线BL从存储单元上断开。该存取晶体管和图1以及图2所示的NMOS晶体管N02A和N12A有很大的不同，尽管它们执行的功能是一样的，但是本单元只有一个晶体管。
数据存储区124的作用的是存储并维持输入的数据。为了实现这个功能，在其中放置了一个PMOS晶体管P21、一个NMOS晶体管N20和一个NMOS晶体管N21，其中PMOS晶体管P21的栅极和存储节点cell2A相耦接，而存储节点cell2A与NMOS晶体管N20A相连，晶体管P21的漏极和源极分别与供电电压VCC以及单元存储节点cell2B相耦接；NMOS晶体管N20的栅极和存储节点cell2B相连，漏极和源极分别与单元存储节点cell2A以及接地电压VSS相耦接；NMOS晶体管N21的栅极和存储节点cell2A相连，漏极和源极分别与存储节点cell2B以及接地电压VSS相耦接。
读取区128包括一个NMOS晶体管N22和一个NMOS晶体管N23，其中NMOS晶体管N22的栅极和单元存储节点cell2B相耦接，其漏极和源极分别与节点cell2C以及接地电压VSS相连；NMOS晶体管N23的栅极和公共线C相耦接，其漏极和源极分别与承载读取数据的数据线D以及节点cell2C相连。
在SRAM单元120的外部添加了一个PMOS晶体管P24，用于上拉驱动数据线D。尽管在本图中没有标明，但数据线D通常都和存储单元列阵中各存储单元的读取区相耦接；如果存储单元阵列发生堵塞，经辨认后被重新分块。
图3所示的本发明的RAM单元的详细操作如下。
(1)写入模式：
在一个SRAM单元120中可以存储逻辑H或者L状态的1比特数据。
当用户想通过位线BL的输入接脚向SRAM单元120写入H信号时，先通过位线BL施加H信号。位线BL上的H信号稳定后，如果向字线WL输入H信号，NMOS晶体管N20A就导通，位线BL上的信号被输出到节点cell2A。因此节点cell2A变为H状态。
节点cell2A变成H状态后，PMOS晶体管P21变成OFF状态，NMOS晶体管N21变成ON状态。由此，节点cell2B变成L状态，NMOS晶体管N20变为OFF状态。结果，节点cell2A变成逻辑H，节点cell2B保持L的写入状态。
如向SRAM单元120写入L信号，过程类似。首先，向位线BL施加L信号，向WL施加H信号，然后，晶体管N02A导通，使得BL上的L信号输出。结果，节点cell2A变为逻辑L状态。
当节点cell2A为逻辑L状态时，PMOS晶体管P2l被导通，NMOS晶体管N21闭合。然后，节点cell2B变为H状态，NMOS晶体管N20也导通。因此，尽管晶体管N20A被WL控制为OFF状态，但是节点cell2A和cell2B保持H的写入状态。
(2)读取模式：
写入到SRAM存储单元120的存储节点cell2A和cell2B中的数据可以通过NMOS晶体管N22和N23输出到数据线D。
数据线D被PMOS晶体管P24上拉为H状态。仅当晶体管N22和N23都为ON状态时数据线D才输出L信号，当晶体管N22和N23中至少一者的状态为OFF时，才输出H信号。
公共线C控制存储单元120中写入的数据的输出。当公共线C上信号的状态为H时，与存储单元的节点cell2A上的数据相同的信号电平被输出到数据线D。
更明确的说，如果位线BL中的信号电平为H，那么节点cell2A也为H状态，则节点cell2B的状态为L。因此，NMOS晶体管N22闭合，H信号被输入到公共线C，NMOS晶体管N23被导通后，H信号被输出到数据线D。
类似的，如果BL中的信号电平为L，那么节点cell2A就为L状态，节点cell2B就为H状态。因此，NMOS晶体管N22被导通，H信号被输入到公共线C，NMOS晶体管N23被导通后，L信号被输出到数据线D。
图4是图3所示的本发明SRAM存储单元电路的各部分模拟结果的信号波形图。
图4中，信号BL、WL、C以及pull-up分别是位线BL、字线WL、公共线C的控制信号，也是PMOS晶体管P24的控制信号。
信号Cell2A、Cell2B、Cell2C分别是图3所示的SRAM单元120的内部节点Cell2A、Cell2B和Cell2C的信号值。
此外，信号D是从SRAM存储单元输出到数据线D中的数据信号。
下述过程详细描述了数据如何通过位线BL传递到SRAM存储单元的节点cell2A和cell2B。
如图4所示，一旦WL信号变为H状态之后，Cell2A信号便和BL信号具有相同的电平。这就是说，根据字线WL上的控制信号，位线BL上的信号被输出到节点cell2A。
另一方面，Cell2B信号一直是Cell2A信号的反相信号。这一点可以从Cell2B和Cell2A信号电平的反相关系得到证实。
另外，即使WL信号从H状态变成L状态，Cell2A和Cell2B信号值也保持不变。这一点可以从节点cell2A和cell2B的电势保持不变得到证实，如图3所示的存储单元电路中，虽然字线WL上的信号值从H状态变为L状态使得NMOS晶体管N20A被闭合，但节点cell2A和cell2B的电势保持不变。由上述可看出，图3所示的存储单元也具有存储功能。
当读取SRAM单元中写入的数据时，可通过使控制信号C输入到控制线C来实现。
同时，在通过公共线C读取数据之前，使用输入到PMOS晶体管P24的输入信号pull-up把数据线D上的输出数据信号D上拉为H状态。如图3所示，输入L时上拉晶体管P24才工作；因此，当上拉信号pull-up为L时，数据线D上的输出数据信号D的状态为H。
当状态为L的上拉信号pull-up被输出，然后输出数据信号D被上拉为H状态时，如果作为读取信号READ的控制信号C输入到SRAM存储单元，则存储单元中写入的数据可以输出到数据线D。
如图4所示，在Cell2A和Cell2B分别保持为H和L状态的情况下，如果通过将控制信号C转变为H来输入数据读取指令，那么H信号就输出到数据线D。此外，在Cell2A和Cell2B分别保持为L和H状态的情况下，如果通过将控制信号C转变为H来输入数据读取指令，那么L信号就输出到数据线D。
采用上述方法，根据位线BL上的信号值BL、字线WL上的信号值WL、公共线C上的信号值C，SRAM存储单元的内部节点cell2A和cell2B上的Cell2A信号电平和Cell2B信号电平可以输出到数据线D，作为输出数据信号D。
本发明采用上述配置提供了6 MOS晶体管双端口SRAM单元，其兼具提高现有技术中的6 MOS晶体管单端口SRAM(参见图1)的集成度，以及现有技术中8 MOS晶体管双端口SRAM单元(参见图2)能够同时读写的优势。
本发明所包含的主题与2004年3月31日提交至韩国专利局的第2004-22194号韩国专利申请相关，其全部内容可以作为本发明的参考。
虽然结合较佳实施例对本发明进行了描述，但显而易见的是，本领域的技术人员可以在不脱离下述权利要求所定义的本发明精神和范围的情况下，做出各种变化和修改。

Claims (19)

1、一种双端口静态随机存取存储器SRAM单元，包括：
写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；
数据存储区，包括3个晶体管，用于通过所述写入区存储来自外部的数据输入信号；以及
读取区，包括两个晶体管，用于根据来自公共线的控制信号，读取所述数据存储区中存储的数据输入信号。
2、根据权利要求1所述的双端口SRAM单元，其特征在于，第一晶体管的栅极和字线相耦接，第一晶体管的一个端口和一根位线相连，另一端口和一个与所述数据存储区耦接的晶体管相耦接。
3、根据权利要求2所述的双端口SRAM单元，其特征在于，所述数据存储区包括：
第二晶体管，其栅极与上述第一晶体管的另一端口上的第一节点相耦接，漏极和源极分别与第一供电电压以及第二节点相连；
第三晶体管，其栅极和上述第二节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接；以及
第四晶体管，其栅极和上述第一节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接。
4、根据权利要求3所述的双端口SRAM单元，其特征在于，所述读取区包括：
第五晶体管，其栅极与上述第二节点相耦接，漏极和源极分别与第三节点以及第二供电电压相连；以及
第六晶体管，其栅极和公共线C相连，漏极和源极分别耦接到承载数据的数据线D以及第三节点。
5、根据权利要求4所述的双端口SRAM单元，其特征在于，第一、第三、第四、第五以及第六晶体管为NMOS晶体管，第二晶体管为PMOS晶体管。
6、根据权利要求4所述的双端口SRAM单元，其特征在于，在信号输出前，所述数据线被上拉到逻辑高电压电平。
7、一种双端口SRAM单元，包括：
写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；
数据存储区，包括第二、第三和第四晶体管，其中第二晶体管和第一晶体管的输出端口相耦接，第三晶体管进行与第二晶体管相反的操作，第四晶体管进行与第三晶体管相反的操作，第一晶体管的输出端口、第二晶体管的输入端口、第三晶体管的栅极以及第四晶体管的栅极都和第一节点相耦接，第三晶体管的输入端口、第四晶体管的输出端口都和第二节点相耦接，所述第一节点的信号电平与第二节点的信号电平反相；以及
读取区，包括第五晶体管和第六晶体管，其中其栅极和第二节点相耦接的第五晶体管进行下拉操作，其栅极受公共线操作的第六晶体管和第五晶体管相耦接形成第三节点，根据来自公共线的信号输出和第二节点反相的信号。
8、根据权利要求7所述的双端口SRAM单元，其特征在于，第一、第三、第四、第五以及第六晶体管为NMOS晶体管，第二晶体管为PMOS晶体管。
9、根据权利要求7所述的双端口SRAM单元，其特征在于，在信号输出之前，第六晶体管的输出端口被上拉晶体管上拉到逻辑高电压电平。
10、根据权利要求7所述的双端口SRAM单元，其特征在于，在信号输出之前，第六晶体管的输出端口被上拉晶体管上拉为高电平。
11、一种双端口SRAM单元，包括：
用于保存来自位线的数据的第一节点，其中数据根据来自字线的控制信号从位线输入，根据来自公共线的信号存储并输出到数据线；
用于保存信号电平的第二节点，该信号电平和第一节点的输入数据反相；以及
第三节点，根据来自公共线的信号输出和第一节点的信号电平相同的信号电平。
12、根据权利要求11所述的双端口SRAM单元，其特征在于，第一节点通常和第一晶体管的输出端口、第二晶体管的栅极、第三晶体管的栅极，以及第四晶体管的栅极相耦接，用于根据字线的输入信号输入来自位线的信号，且
第二节点通常和第二晶体管的栅极、第三晶体管的一个端口、第四晶体管的输出端口，以及第五晶体管的栅极相连接。
13、根据权利要求12所述的双端口SRAM单元，其特征在于，第一、第三、第四以及第五晶体管为NMOS晶体管，第二晶体管为PMOS晶体管。
14、根据权利要求11所述的双端口SRAM单元，其特征在于，第三节点通常和第五晶体管以及第六晶体管相耦接，其中第六晶体管的栅极由公共线上的信号控制。
15、根据权利要求12所述的双端口SRAM单元，其特征在于，第三节点通常和第五晶体管以及第六晶体管相耦接，其中第六晶体管的栅极由公共线上的信号控制。
16、根据权利要求13所述的双端口SRAM单元，其特征在于，第三节点通常和第五晶体管以及第六晶体管相耦接，其中第六晶体管的栅极由公共线上的信号控制。
17、根据权利要求14所述的双端口SRAM单元，其特征在于，第六晶体管是NMOS晶体管，在信号输出之前，其输出端口被上拉晶体管上拉到逻辑高电压电平。
18、根据权利要求15所述的双端口SRAM单元，其特征在于，第六晶体管是NMOS晶体管，在信号输出之前，其输出端口被上拉晶体管上拉到逻辑高电压电平。
19、根据权利要求16所述的双端口SRAM单元，其特征在于，第六晶体管是NMOS晶体管，在信号输出之前，其输出端口被上拉晶体管上拉到逻辑高电压电平。
CNB2004100626257A 2004-03-31 2004-06-30 双端口静态随机存取存储器单元 Active CN100514491C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040022194 2004-03-31
KR1020040022194A KR100560948B1 (ko) 2004-03-31 2004-03-31 6 트랜지스터 듀얼 포트 에스램 셀

Publications (2)

Publication Number Publication Date
CN1677566A true CN1677566A (zh) 2005-10-05
CN100514491C CN100514491C (zh) 2009-07-15

Family

ID=35050006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100626257A Active CN100514491C (zh) 2004-03-31 2004-06-30 双端口静态随机存取存储器单元

Country Status (4)

Country Link
US (1) US7116605B2 (zh)
JP (1) JP4907067B2 (zh)
KR (1) KR100560948B1 (zh)
CN (1) CN100514491C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211668A (zh) * 2007-12-21 2008-07-02 上海宏力半导体制造有限公司 测量静态随机存储器的读取电流的结构及方法
CN101025898B (zh) * 2006-02-21 2010-10-06 天利半导体（深圳）有限公司 一种用于lcd驱动电路中双口sram操作冲突的仲裁电路结构
CN101727972B (zh) * 2008-10-13 2012-10-10 联发科技股份有限公司 静态随机存取存储器装置及其存取方法
CN103631531A (zh) * 2012-08-24 2014-03-12 上海华虹集成电路有限责任公司 加速sd卡读写速度的方法和电路
CN103714849A (zh) * 2013-12-30 2014-04-09 深圳市国微电子有限公司 一种用于可编程芯片的可编程存储单元
CN105261393A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 一种基于阻变存储单元rram的存储电路
CN105261392A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 一种基于阻变存储单元rram的存储单元及存储方法
CN109920460A (zh) * 2019-02-22 2019-06-21 中国科学院微电子研究所 Sram存储单元电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003280056A1 (en) * 2002-11-22 2004-06-18 Koninklijke Philips Electronics N.V. Using a cache miss pattern to address a stride prediction table
US7420836B1 (en) 2007-02-13 2008-09-02 International Business Machines Corporation Single-ended memory cell with improved read stability and memory using the cell
US20080212392A1 (en) * 2007-03-02 2008-09-04 Infineon Technologies Multiple port mugfet sram
FR2916895B1 (fr) * 2007-06-04 2009-08-28 Commissariat Energie Atomique Cellule memoire sram asymetrique a 4 transistors double grille
US7929332B2 (en) * 2007-06-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
US20090161410A1 (en) * 2007-12-21 2009-06-25 Texas Instruments Inc. Seven transistor sram cell
US8456923B2 (en) * 2008-12-18 2013-06-04 Intel Corporation Register file circuits with P-type evaluation
US7940599B2 (en) * 2009-03-16 2011-05-10 Freescale Semiconductor, Inc. Dual port memory device
TWI470631B (zh) * 2011-06-01 2015-01-21 Univ Nat Chiao Tung 雙埠次臨界靜態隨機存取記憶體單元
US8867303B2 (en) 2011-09-16 2014-10-21 Altera Corporation Memory arbitration circuitry
US8806259B2 (en) 2011-10-28 2014-08-12 Altera Corporation Time division multiplexed multiport memory implemented using single-port memory elements
KR102157671B1 (ko) 2019-03-14 2020-09-18 연세대학교 산학협력단 단일 비트 라인을 이용하는 메모리 장치 및 그 제어 방법
KR102157670B1 (ko) 2019-03-21 2020-09-18 연세대학교 산학협력단 단일 비트 라인을 이용하는 메모리 장치 및 그 제어 방법
KR20240036884A (ko) 2022-09-14 2024-03-21 코아솔 주식회사 듀얼 포트 메모리의 아비터 테스트 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475237A (en) * 1977-11-29 1979-06-15 Fujitsu Ltd Four-transistor static memory cell
JPH0734311B2 (ja) * 1986-01-21 1995-04-12 株式会社東芝 メモリセル
JPS6356897A (ja) * 1986-08-27 1988-03-11 Fujitsu Ltd メモリ搭載ゲ−トアレイ
US4833648A (en) 1987-07-02 1989-05-23 Texas Instruments Incorporated Multiport ram hybrid memory cell with fast write
JPH01112588A (ja) * 1987-10-26 1989-05-01 Nec Ic Microcomput Syst Ltd Ｍｏｓ型メモリ回路
JPH01184783A (ja) * 1988-01-18 1989-07-24 Nec Corp 半導体記憶装置
US4995001A (en) * 1988-10-31 1991-02-19 International Business Machines Corporation Memory cell and read circuit
JPH0654873B2 (ja) 1989-09-04 1994-07-20 株式会社東芝 プログラマブル型論理装置
JPH04205787A (ja) * 1990-11-29 1992-07-27 Seiko Epson Corp マルチポートメモリ
JPH04219696A (ja) * 1990-12-18 1992-08-10 Sony Corp スタティック型半導体メモリ
US5325338A (en) * 1991-09-04 1994-06-28 Advanced Micro Devices, Inc. Dual port memory, such as used in color lookup tables for video systems
JP3033385B2 (ja) * 1993-04-01 2000-04-17 日本電気株式会社 半導体メモリセル
JPH07240095A (ja) * 1994-02-28 1995-09-12 Toshiba Corp マルチポートメモリ
EP0722171B1 (en) 1995-01-12 2001-09-26 Intergraph Corporation Register file with bypass capability
US5561638A (en) 1995-11-30 1996-10-01 Northern Telecom Limited Multi-port SRAM core array
JPH1040685A (ja) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
JPH117773A (ja) * 1997-06-18 1999-01-12 Sony Corp 半導体記憶装置
JPH11185474A (ja) * 1997-12-17 1999-07-09 Sharp Corp 半導体記憶装置
JP2958308B1 (ja) * 1998-07-10 1999-10-06 松下電器産業株式会社 インターリーブ解除装置
US6222777B1 (en) * 1999-04-09 2001-04-24 Sun Microsystems, Inc. Output circuit for alternating multiple bit line per column memory architecture
JP3608169B2 (ja) * 2002-04-30 2005-01-05 日本テキサス・インスツルメンツ株式会社 半導体メモリ装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025898B (zh) * 2006-02-21 2010-10-06 天利半导体（深圳）有限公司 一种用于lcd驱动电路中双口sram操作冲突的仲裁电路结构
CN101211668A (zh) * 2007-12-21 2008-07-02 上海宏力半导体制造有限公司 测量静态随机存储器的读取电流的结构及方法
CN101727972B (zh) * 2008-10-13 2012-10-10 联发科技股份有限公司 静态随机存取存储器装置及其存取方法
CN103631531A (zh) * 2012-08-24 2014-03-12 上海华虹集成电路有限责任公司 加速sd卡读写速度的方法和电路
CN103714849A (zh) * 2013-12-30 2014-04-09 深圳市国微电子有限公司 一种用于可编程芯片的可编程存储单元
CN105261393A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 一种基于阻变存储单元rram的存储电路
CN105261392A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 一种基于阻变存储单元rram的存储单元及存储方法
CN105261393B (zh) * 2015-11-16 2018-05-08 西安紫光国芯半导体有限公司 一种基于阻变存储单元rram的存储电路
CN109920460A (zh) * 2019-02-22 2019-06-21 中国科学院微电子研究所 Sram存储单元电路

Also Published As

Publication number Publication date
KR20050097129A (ko) 2005-10-07
JP2005293814A (ja) 2005-10-20
KR100560948B1 (ko) 2006-03-14
JP4907067B2 (ja) 2012-03-28
US20050226084A1 (en) 2005-10-13
CN100514491C (zh) 2009-07-15
US7116605B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
CN1677566A (zh) 双端口静态随机存取存储器单元
US6958507B2 (en) Semiconductor memory pipeline buffer
US10672443B2 (en) Methods and systems for performing decoding in finFET based memories
US6041389A (en) Memory architecture using content addressable memory, and systems and methods using the same
US7319631B2 (en) Semiconductor memory device with a stacked-bank architecture and method for driving word lines of the same
KR20020013785A (ko) 반도체기억장치
US8122199B2 (en) Multi port memory device with shared memory area using latch type memory cells and driving method
CN1877736A (zh) 半导体存储器器件和信息处理***
KR100367690B1 (ko) 디램 셀을 이용한 비동기식 에스램 호환 메모리 장치 및그 구동 방법
US8416636B2 (en) Techniques for controlling a semiconductor memory device
US9466359B2 (en) Static random access memory and driving method thereof
US20210209022A1 (en) Processing-in-memory (pim) device
US7227806B2 (en) High speed wordline decoder for driving a long wordline
CN1716446A (zh) 输入/输出电路
JPS62287499A (ja) 半導体メモリ装置
US6023428A (en) Integrated circuit device having a memory array with segmented bit lines and method of operation
CN116348954A (zh) 使用置位复位锁存器驱动字线的***和方法
CN1595531A (zh) 半导体器件
JP4236439B2 (ja) マルチポートメモリ回路
CN1716447A (zh) 低功率消耗的半导体存储器件
US9786362B1 (en) Memory circuit and data processing system
JPH1011969A (ja) 半導体記憶装置
JPH11353871A (ja) 半導体装置
US7936615B2 (en) Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
CN1941190A (zh) 半导体存储器装置的位线控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20090904

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090904

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.