CN1653873A - 多层电路结构的形成方法和具有多层电路结构的基体 - Google Patents

多层电路结构的形成方法和具有多层电路结构的基体 Download PDF

Info

Publication number
CN1653873A
CN1653873A CN03811234.5A CN03811234A CN1653873A CN 1653873 A CN1653873 A CN 1653873A CN 03811234 A CN03811234 A CN 03811234A CN 1653873 A CN1653873 A CN 1653873A
Authority
CN
China
Prior art keywords
layer
circuit structure
multilayer circuit
electric insulation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03811234.5A
Other languages
English (en)
Other versions
CN100435603C (zh
Inventor
胁坂康寻
古屋明彦
安田敬一郎
马场知幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Japan Science and Technology Agency
Toppan Inc
Original Assignee
Japan Science and Technology Agency
Toppan Printing Co Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Toppan Printing Co Ltd, Nippon Zeon Co Ltd filed Critical Japan Science and Technology Agency
Publication of CN1653873A publication Critical patent/CN1653873A/zh
Application granted granted Critical
Publication of CN100435603C publication Critical patent/CN100435603C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

本发明涉及多层电路结构的形成方法以及具有多层电路结构的基体，其目的在于使电绝缘层的表面平坦化的状态下而提高导体电路层的密接性，即：在内层基板的最外层，形成由绝缘性聚合物和固化剂形成的固化性组合物膜，然后在前述固化性组合物膜的表面，使其和具有可与金属配位的结构的化合物接触，接着使该固化性组合物膜固化形成电绝缘层后，在前述电绝缘层的表面进行亲水化处理，接着使用乙二胺四乙酸－铜配位化合物在前述电绝缘层的表面形成金属薄膜层后，形成含有前述金属薄膜层的导体电路层。

Description

多层电路结构的形成方法和具有多层电路结构的基体
技术领域
本发明涉及多层电路结构的形成方法和具有多层电路结构的基体，更详细地说，涉及一种其特征在于具有在布线图形密接性优良且平滑的电绝缘层上形成导体电路层的处理工序的多层电路结构的形成方法以及具有多层电路结构的基体。
背景技术
伴随着电子器械的小型化、多功能化，用于电子器械中的电路基板也需要向更高密度化发展。
为了满足这种对电路基板的高密度化的要求，一般是将电路基板多层化。
多层电路基板一般是通过在最外层形成导体电路层的内层基板的表面上层压电绝缘层，在该电绝缘层上形成新的导体电路层而得到的，进一步根据需要也可以层压数段的电绝缘层和导体电路。
在这种多层电路基板中，为了确保多层电路基板的寿命，电绝缘层和在其上面形成的导体电路图形之间的密接性，即图形密接性是重要的因素。
因此，作为实现这种图形密接性的方法，广泛采用了各种粗化电绝缘层的方法(如有必要，可以参照特开平11-23649号公报，特开平11-286562号公报，特许第2877110号公报)，这里参照图5和图6，对其的一个示例进行说明。
参照图5(a)
例如，在表面设有铜电路(在图中省略)的双面镀铜层压板31上层压环氧树脂层32后，照射紫外激光，形成与设在双面镀铜层压板31上的铜电路连接的通孔(在图中省略)。
参照图5(b)
然后，浸渍在以NaOH和表面活性剂为主要成分的溶液中，对环氧树脂层32进行溶胀处理。
通过该溶胀处理，环氧树脂层32的表面形成溶胀层。
参照图5(c)
然后，通过将双面镀铜层压板31浸渍在由KMnO4和NaOH的混合溶液形成的作为氧化性溶液的去污处理液中，除去通孔内部由于激光加工产生的残渣，同时在环氧树脂层32的表面上形成细微的凹凸。
然后，对双面镀铜层压板31进行水洗处理后，将双面镀铜层压板31浸渍在含有肼的中和溶液中进行中和处理，然后，再次对双面镀铜层压板31进行水洗处理后，将双面镀铜层压板31浸渍在脱脂溶液中进行脱脂处理。
参照图5(d)
然后，对双面镀铜层压板31进行水洗处理后，将其浸渍在预浸渍液中，改善其和作为下一个工序的催化工序中的催化液的溶合性，然后，对双面镀铜层压板31进行水洗处理后，将其浸渍在催化液中，使得在铜电路、环氧树脂层32以及溶胀层33的露出表面上析出Sn和Pd的胶体状物质[(Pd)m(Sn)n(Cl)I-]35。
参照图6(e)
然后，对双面镀铜层压板31进行水洗处理后，将其浸渍在加速剂液中，使胶体状物质中的Sn离解，使Pd催化剂36附着在铜电路、环氧树脂层32以及溶胀层33的露出表面上。
参照图6(f)
然后，对双面镀铜层压板31进行水洗处理后，使用以硫酸铜为主要成分的硫酸铜类非电解镀铜溶液进行非电解镀铜处理，在铜电路、环氧树脂层32以及溶胀层33的露出表面上形成由非电解镀铜层37形成的晶种层。
参照图6(g)
然后，通过在形成了非电解镀铜层37的双面镀铜层压板31上进行电解镀铜处理，在露出的晶种层上形成电解铜镀层38，同时嵌入通孔中，然后通过以规定图形蚀刻电解铜镀层38和非电解镀铜层37，形成铜布线。通过重复必要次数的该工序，完成多层电路基板。此外，作为改良密接性的其它手段，还提出了在粗化后的电绝缘层上，涂敷含有橡胶或树脂等高分子成分的非电解镀层用接合剂的方法(如有必要，可以参照特开2001-192844号公报，特开2001-123137号公报，特开平11-4069号公报)。
另外，本申请人等通过将聚酰亚胺用于树脂层，同时在聚酰亚胺的开环残基上吸附·还原金属离子，达到了在实际应用中必要的0.6kgf/cm的密合强度。(如有必要，可以参照熊本县地域集结型共同研究“超精密半导体测量技术开发”第2次技术座谈会，2001)
然而，通过这种形成电绝缘层后的处理，在温度或湿度变化的情况下不一定能够得到足够的图形密接性，具有电路基板的寿命缩短，粗面化的表面粗糙度减小、密接性降低和可靠性降低的问题。
此外，当在上述粗化后的电绝缘层上形成的导体层上通过蚀刻液形成导体电路时，由于导体电路间隔的宽窄不同而蚀刻液流入的难易也不同，所以具有引起导体电路的加工精度变差的问题，参照图7对这种情况进行说明。
参照图7(a)
在粗化处理后的树脂层41上通过非电解镀层的方法形成非电解镀铜层42后，利用镀层抗蚀图形43，通过电解镀层法形成电解铜镀层44。
参照图7(b)
然后，除去镀层抗蚀图形43后，除去露出的非电解镀铜层42，形成由电解铜镀层44/非电解镀铜层42形成的布线45～47，同时各布线45～47电分离。
参照图7(c)
但是，由于在布线45，46相互间隔狭窄的地方蚀刻液的流动不稳定，蚀刻率降低，为了完全除去露出的非电解镀铜层42和电分离各布线45～47，需要较长的蚀刻时间。
特别是由于树脂层41的表面被粗化，非电解镀铜层42的嵌入凹部的部分的厚度为3～8μm，除去该3～8μm的非电解镀铜层42所需的蚀刻时间变长。
如果这样做，由于在布线45，46相互间隔较宽的地方蚀刻液的流动较平稳，因此蚀刻率提高，布线47被过度蚀刻，图形形状劣化，使加工精度降低。
另外，当为了改善密接性而粗化电绝缘层的表面时，由于形成的导体电路层是不平坦的，则在GHz以上的高频区域中，由于皮层效应的影响，具有导体电路的电信号传输特性变差的问题。
因此，在1GHz的情况下，由于集中在从导体层表面起2μm左右的厚度处，若表面的凹凸较大，则实质上的传输路程变长，使电信号传输特性变差。
为了改善这类问题，本发明人发现，在没有粗化的树脂层表面而形成布线时，为了改善密接性降低的问题，通过在树脂层表面形成含有可与金属配位的化合物的层，可以确保密接性(如有必要，可以参照特愿2002-268847号公报)。因此，这次本发明人等着眼于该方法中的镀层条件，为了提高作为密接性的指标之一的剥离强度而进行了研究。
发明内容
图1是表示本发明的原理构成的流程图，这里参照图1对用于解决本发明的课题的方法进行说明。
参照图1
(1)本发明是一种多层电路结构的形成方法，其特征在于：在内层基板的最外层上，形成由绝缘性聚合物和固化剂形成的固化性组合物膜(工序A)后，在前述固化性组合物膜的表面上，使其和具有可与金属配位的结构的化合物接触(工序B)，然后使该固化性组合物膜固化形成电绝缘层(工序C)后，在得到的电绝缘层的表面上进行亲水化处理(工序D)，然后在前述电绝缘层的表面上使用乙二胺四乙酸-铜配位化合物形成金属薄膜层(工序F)后，形成含有前述金属薄膜层的导体电路层(工序G)。
由此，本发明人等为了得到在平滑的电绝缘层上保持更高图形密接性的多层电路基板而进行了认真的研究，结果发现，通过在形成电绝缘层时，使用特定的配位化合物形成金属薄膜，使镀层在其上生长而形成导体电路层，由此可以达成上述目的，从而完成了本发明。
另外，作为这时的内层基板，典型的是印刷布线基板，也可以是Si晶片等半导体基板。
另外，在工序F之前，优选包含催化剂付与工序(工序E)，在该催化剂付与工序中，使用碱性配位化合物结构的催化剂。
(2)此外，本发明在上述的(1)中，亲水化处理(工序D)的特征在于：将由65g/升以上、150g/升以下的高锰酸钾和0.75当量以上、1.5当量以下的氢氧化物碱组成的混合溶液和电绝缘层接触，对电绝缘层进行表面处理。
由此，除去弱边界层的亲水化处理优选通过使用上述组成的高浓度溶液而进行，特别优选短时间处理。
(3)此外，本发明在(1)或(2)的基础上，还具有下述特征：在内层基板的最外层上形成的由绝缘性聚合物和固化剂组成的固化性组合物膜，可以通过下述两种方法中的任意一种形成：将由绝缘性聚合物和固化剂形成的固化性组合物的薄膜状或薄片状成形体中的任何一种叠合在内层基板上而形成，或者将由绝缘性聚合物和固化剂形成的固化性组合物溶解于溶剂中得到的涂剂涂敷在内层基板表面上，干燥后形成。
(4)此外，本发明在上述(1)至(3)中的任一项的基础上，还具有下述特征：在形成导体电路层(工序G)后，还有加热工序(工序H)。
由此，在形成导体电路层后，通过加热，可以增加密合强度。
认为这是由于在促进了化学键合的同时，还释放了残余应力的缘故。
(5)此外，本发明还涉及一种具有多层电路结构的基体，其特征在于：其具有通过上述(1)至(4)中任何一项的多层电路结构的形成方法制成的多层电路结构。
这时，若内层基板为印刷布线基板时，“基体”为多层电路基板，此外，若内层基板为半导体基板时，“基体”为半导体集成电路装置。
附图说明
图1是表示本发明的原理构成的流程图。
图2是本发明的实施方式在制造过程中的制造工序的说明图。
图3是本发明的实施方式在图2以后的制造工序的说明图。
图4是本发明的各实施例、比较例和参考例中的密合强度以及表面粗糙度Ra的说明图。
图5是现有的多层电路基板在制造过程中的制造工序的说明图。
图6是现有的多层电路基板在图5以后的制造工序的说明图。
图7是伴随着现有的粗化处理所具有的问题的说明图。
具体实施方式
这里参照图2和图3，对本发明的实施方式的优选工序进行说明。
参照图2(a)
首先，在表面上形成由导电性金属组成的导体电路的基板上，如印刷布线基板等内层基板11上，形成用于形成电绝缘层的固化性组合物膜12。
另外，作为这时的内层基板11的印刷布线基板的厚度例如为50μm～2mm，优选为60μm～1.6mm，更优选为100μm～1mm，此处为1mm。
此外，这时的固化性组合物膜12是由具有电绝缘性的绝缘性聚合物和固化剂形成的固化性组合物的膜。
作为绝缘性聚合物，可以列举环氧树脂、马来酰胺树脂、(甲基)丙烯酸树脂、邻苯二甲酸二烯丙酯树脂、三嗪树脂、脂环式烯烃聚合物、芳香族聚醚聚合物、苯并环丁烯聚合物、氰酸酯聚合物、液晶聚合物、聚酰亚胺等。
其中优选脂环式烯烃聚合物、芳香族聚醚聚合物、苯并环丁烯聚合物、氰酸酯聚合物或聚酰亚胺，特别优选脂环式烯烃聚合物、芳香族聚醚聚合物，进一步特别优选脂环式烯烃聚合物。
作为这种脂环式烯烃聚合物，可以列举8-乙基-四环[4.4.0.12.5.17.10]-3-十二烯等降冰片烯单体的开环聚合物及其加氢产物、降冰片烯单体的加聚物、降冰片烯单体和乙烯基化合物的加聚物、单环烯烃的聚合物、脂环式共轭二烯聚合物、乙烯类脂环烃聚合物及其加氢产物、芳香族烯烃聚合物的芳香环加氢产物等。
其中，优选降冰片烯单体的开环聚合物及其加氢产物、降冰片烯单体的加聚物、降冰片烯单体和乙烯基化合物的加聚物、芳香族烯烃聚合物的芳香环加氢产物，特别优选降冰片烯单体的开环聚合物的加氢产物。
这些聚合物优选是具有将羧酸或羧酸酐化合物接枝改性而结合的羧酸基或羧酸酐残基的聚合物。
此外，作为固化剂，可以使用离子性固化剂、自由基性固化剂或兼具离子性和自由基性的固化剂等通常所使用的固化剂，特别优选双酚A双(丙二醇缩水甘油醚)醚之类的缩水甘油醚型环氧化合物、脂环式环氧化合物、缩水甘油酯型环氧化合物等多元环氧化合物。
此外，为了促进固化反应，例如将多元环氧化合物用作固化剂时，优选使用叔胺类化合物和三氟化硼配位化合物等固化促进剂和固化助剂。
此外，本发明中的固化性组合物可以根据需要，添加作为其它成分的阻燃剂、软质聚合物、耐热稳定剂、耐气候稳定剂、抗氧化剂、流平剂、抗静电剂、抗粘连剂、防尘剂、润滑剂、染料、颜料、天然油、合成油、蜡、乳剂、填充剂、紫外线吸收剂等。
这种在内层基板11的最外层形成固化性组合物膜12的方法没有特别的限制，可以列举例如
①将上述的固化性组合物的薄膜状或薄片状成形物叠合在内层基板上的方法，或者
②将固化性组合物溶解于溶剂中得到的涂剂涂敷在内层基板表面、干燥的方法等，
从容易得到平滑的面、容易多层化的角度出发，优选通过①的方法进行。
这种固化性组合物的薄膜状或薄片状成形物通常可以通过溶液流延法和溶融流延法等进行成形，其厚度通常为0.1～150μm，优选0.5～100μm，更优选1.0～80μm。
在本发明中，从操作性的角度出发，优选使用在薄膜状成形物的一面上粘贴支撑体的带支撑体的干膜，带支撑体的干膜可以通过下述的方法形成：将构成固化性组合物的各成分和二甲苯等烃类溶剂或环戊酮等酮类溶剂之类的有机溶剂混合得到涂剂，通过通常的方法将其涂敷在由聚对苯二甲酸乙二醇酯薄膜等热塑性树脂薄膜或铜箔等金属箔形成的厚度为1μm～50μm的支撑体上，然后在20～300℃，30秒～1小时左右的加热条件下，干燥除去有机溶剂而得到。
此外，这种将成形物叠合在内层基板11上的方法没有特别的限制，通常可以在加热和加压条件下使其叠合。
加热和加压的方法一般可以使用加压层压装置、真空层压装置、真空冲压装置、辊压装置等加压机，进行热压(层压)。
此外，从提高布线埋入性、抑制气泡等的产生的角度出发，优选在减压环境下进行加热以及加压。
使用加压机的加热和加压通常是通过加压板进行的，加热和加压时加压板的温度通常为30～250℃，优选为70～200℃，压接力通常为10kPa～20Mpa，优选为100kPa～10Mpa，压接时间通常为30秒～5小时，优选为1分钟～3小时。
此外，当在减压环境下进行加热和加压时，通常减压至100kPa～1Pa的氛围，优选减压至40kPa～10Pa的氛围。
参照图2(b)
(工序B)
由此形成固化性组合物膜12后，在使用带支撑体的干膜等的具有支撑体的成形物时，在剥离前述支撑体后，具有可与金属配位的结构的化合物和膜表面接触，在固化性组合物膜12的表面上形成含有配位特性的化合物的浸渍层14。
在本发明中，具有可与金属配位的结构的化合物，即含有配位特性的化合物是含有非共用电子对的化合物，从和电绝缘层之间的密接性的角度出发，优选含有氮原子的杂环化合物。
作为这种含有氮原子的杂环化合物，可以列举1-(2-氨基乙基)-2-甲基咪唑等咪唑类；1，3-二甲基-4-羧甲基吡唑等吡唑类；1-氨基-2-巯基-1，2，4-***等***类；2-二-正丁基氨基-4，6-二巯基-S-三嗪等三嗪类。
这些化合物可以含有氨基、巯基、羧基。
使这些含有配位特性的化合物和固化性组合物膜表面接触的方法没有特别的限制。
作为具体示例，可以将含有配位特性的化合物溶于水或有机溶剂形成溶液后，将形成了固化性组合物膜12的内层基板11浸渍在该含有配位特性的化合物的溶液13中的浸渍法；将该含有配位特性的化合物的溶液13通过喷雾涂敷在叠合了成形体的内层基板11的固化性组合物膜12的表面上的喷雾法等，接触操作可以进行1次或重复2次以上进行。
此外，接触时的温度可以在考虑了含有配位特性的化合物及该溶液的沸点、熔点、操作性和生产性等方面的基础上任意地进行选择，通常在10～100℃，优选在15～65℃下进行。
接触时间可以根据欲在成形体表面附着的含有配位特性的化合物量及其溶液的浓度、生产性等任意地进行选择，通常为0.1～360分钟，优选为0.1～60分钟。
之后，为了除去过量的含有配位特性的化合物，可以采用吹入氮气等惰性气体的方法或在烘箱中进行干燥的方法，在水洗后过热使其干燥。
此外，用于溶解含有配位特性的化合物的溶剂，可以选自固化性组合物膜不易溶解、而含有配位特性的化合物可溶解的溶剂，可以列举例如，水；四氢呋喃等醚类、乙醇和异丙醇等醇类、丙酮等酮类、乙基纤维素乙酸酯等纤维素类等极性溶剂。
这种情况下含有配位特性的化合物溶液13中的含有配位特性的化合物浓度没有特别的限制，从本工序中的操作性的角度出发，含有配位特性的化合物的浓度通常为0.001～70重量％，优选为0.01～50重量％。
参照图2(C)
(工序C)
然后，固化按照上述方法形成的固化性组合物膜12、形成电绝缘层15的方法，可以根据固化剂的种类进行适宜地选择，通过进行通常为30～400℃，优选为70～300℃，更优选为100～200℃，固化时间通常为0.1～5小时，优选为0.5～3小时的加热而进行。
这时的加热方法没有特别的限制，例如可以用烘箱等进行。
认为在该工序C中，在内部形成含有可与金属配位的化合物的层16，在表面形成由低分子成分组成的弱边界层17。
另外，在形成多层电路基板时，为了连接位于内层基板11上的导体电路层和在后述的工序G中形成的导体电路层，在形成金属薄膜层前，在电绝缘层15上形成通孔形成用的开口。
形成该通孔形成用的开口的方法没有特别的限制，可以通过例如钻孔、激光、等离子蚀刻等物理方法的处理而进行。
参照图2(d)
(工序D)
然后，进行由一定浓度的高锰酸钾和一定浓度的氢氧化物碱形成的混合溶液、即亲水处理液18和电绝缘层15的表面接触的工序。
认为在该工序D中，电绝缘层15的表面上形成的弱边界层17被除去。
在该工序D中的高锰酸钾和氢氧化物碱形成的混合溶液是通过将高锰酸钾和氢氧化物碱溶解于水，调整至下述浓度后得到的。
例如高锰酸钾的浓度通常为65g/升以上、150g/升以下，优选为70g/升以上、100g/升以下。
此外，氢氧化物碱的浓度通常为0.75当量以上、1.5当量以下，优选为0.95当量以上、1.2当量以下，优选比现有技术的浓度更高，若在这些范围内，可以得到良好的密接性。
此外，氢氧化物碱为碱金属的氢氧化物，可以适宜地使用氢氧化钠和氢氧化钾。
由高锰酸钾和氢氧化物碱的混合溶液形成的亲水处理液18和电绝缘层15接触的方法没有特别的限制，可以列举例如和工序B中所例示的方法同样的方法。
当然，工序B和工序D的方法也可以是相同的也可以是不同的。
此外，含有高锰酸钾和氢氧化物碱的水溶液和电绝缘层15接触的时间，通常为0.5分钟～10分钟，优选为1分钟～7分钟，优选比现有技更短的时间，此外，水溶液的温度为70℃～90℃，优选为75℃～85℃。
此外，该处理后，优选使硫酸羟胺和硫酸的混合酸性溶液等和基板接触，进行中和还原处理，更优选在其后进行水洗。
由此使高锰酸钾和氢氧化物碱的混合溶液与电绝缘层接触后，可以通过例如和工序B中例示的同样的方法对电绝缘层进行干燥。
通常在非电解镀层前，进行所谓的镀层催化剂的付与或催化剂的活性化的处理。镀层催化剂是一种具有使非电解镀层液中的镀层析出的作用的、作为还原催化剂的金属化合物。作为该金属，可以列举Pd、Pt、Au、Ag、Ir、Os、Ru、Sn、Zn、Co等。
为了提高密接性，作为金属化合物，优选是可通过还原生成金属的有机金属配位化合物或金属盐，具体可以列举Pd胺配位化合物和硫酸钯、氯化钯等。
作为催化剂付与和催化剂活性化的方法，可以列举将金属化合物浸渍在水、醇或氯仿等有机溶剂中溶解，使其达到0.001～10重量％的浓度，付与镀层催化剂后，还原金属使催化剂活性化的方法。
另外，在该溶液中可以根据需要使其含有酸、碱、配位剂、还原剂等。
参照图3(e)
(工序E)
然后，使作为具有碱性配位化合物结构的Pd催化剂的Pd-胺配位化合物催化剂19吸附在由上述得到电绝缘层15上。
参照图3(f)
然后，对Pd-胺配位化合物催化剂19进行还原处理，形成还原镀层催化剂20。
参照图3(g)
(工序F)
然后，使用含有乙二胺四乙酸-酮配位化合物(EDTA-Cu)的含EDTA的镀液21，用非电解镀层法形成作为镀层晶种层的非电解镀铜层22。
用于形成该非电解镀铜层22的EDTA-Cu是由0.03～0.05mol/L的Cu、该Cu的1.0～2.5倍mol浓度的EDTA、0.01～0.03mol/L的***为基本组分而形成的，用0.3～0.6当量，优选0.4～0.5当量的碱性氢氧化物进行pH调整的溶液。
此外，作为其它的添加剂，优选含有α，α’-二吡啶基等稳定剂、或者聚乙二醇、甘油等被膜改良剂。
形成金属薄膜层的条件，可以在下述范围内适宜地进行选择，非电解镀层液的温度在50～70℃之间，镀层厚度为0.1μm至20μm，优选为0.3μm至10μm。
参照图3(h)
(工序G)
然后，在工序E中形成的非电解镀铜层22上，通过一般方法形成镀层保护层，进一步通过电解镀层等湿式镀层法使电解铜镀层23在其上生长，然后除去镀层抗蚀层，另外，通过蚀刻除去露出的非电解镀铜层22，形成导体电路层(省略图示)。
该导体电路层是由非电解镀铜层22和在其上成膜的电解铜镀层23形成的。
(工序H)
然后，在本发明中，为了提高导体电路层的密接性，可以使用例如烘箱、热风干燥炉等，对形成了非电解镀铜层22的内层基板11、在非电解镀铜层22上形成有导体电路层的内层基板11进行加热。
温度条件优选在电绝缘层15的玻璃化温度附近，通常为50～350℃，优选在80～250℃。
由此得到的多层电路基板，可以用于在计算机和移动电话等电子器械中，装配CPU和存储器等半导体元件以及其它装配部件的印刷布线基板。
特别是对于含有细微布线的高密度印刷布线基板，可以适合地用于在高速计算机和高频区域中所用的携带终端的电路基板。
以下通过列举实施例和比较例对本发明的具体构成进行说明，在此之前，首先对本实施例中实行的评价方法进行说明。
另外，在各实施例中，“份”和“％”在没有特别说明的情况下，以重量为基准。
本实施例中实行的评价方法如下所示。
       ①分子量(Mw、Mn)：
通过以甲苯为溶剂的凝胶渗透色谱法(GPC)，以聚苯乙烯换算值的形式进行测定。
②氢化率和马来酸(酐)残基含量：
通过1H-NMR谱测定在加氢前的聚合物中，相对于不饱和键的摩尔数的加氢率(加氢添加率)和相对于聚合物中的总单体单元数的马来酸(酐)残基的摩尔数的比例(羧酸基含量)。
③玻璃化温度(Tg)：
根据示差扫描量热法(DSC法)进行测定。
④镀层密接性的评价：
进行电解镀层形成厚18μm的电解铜镀层膜后，经过170℃30分钟加热处理的导体电路的密接性的评价，根据JIS标准(JIS C 6481)中规定的铜箔的撕扯强度，用90度剥离强度试验进行评价。
⑤表面粗糙度的评价
在原子间力显微镜(Nanoscope 3a：Digital instrument制造的商品名)中，使用Si单结晶短条型悬臂(单位载荷＝20N/m，长度125μm)，通过大气中tapping mode(タツピングモ—ド)测定表面粗糙度Ra而进行评价。
以上述的事项为前提，下面对具体的实施例和比较例进行说明。
(实施例1)
首先，将100份对8-乙基-四环[4.4.0.12.5.17.10]-3-十二烯的开环聚合物进行加氢、进一步进行马来酸酐改性而得到的改性氢化聚合物(Mn＝33，200、Mw＝68，300、Tg＝170℃、马来酸残基含量＝25摩尔％)，40份双酚A二(丙二醇缩水甘油醚)醚，5份2-[2-羟基-3，5-二(α，α-二甲基苄基)苯基]苯并***和0.1份1-苄基-2-苯基咪唑溶解于由215份二甲苯和54份环戊酮组成的混合溶剂中，得到涂剂。
然后，使用金属型涂料机，将该涂剂涂敷在由边长300mm厚40μm的聚邻苯二甲酸乙二酯薄膜形成的载体薄膜上，然后在氮气烘箱中，在例如120℃下干燥10分钟，得到树脂厚度40μm的带载体薄膜的干膜。
另一方面，配制2-二正丁基氨基-4，6-二巯基-S-三嗪的0.1％异丙醇溶液，将厚度为0.8mm、形成有布线宽度和布线间距为50μm、导体厚18μm且表面经过微蚀处理的内层电路的双面镀铜基板(使玻璃纤维布含浸在含有玻璃填料和不含卤素的环氧树脂的涂剂中而得到的芯材料)在该溶液中在25℃下浸渍1分钟，然后在90℃下在氮气置换后的烘箱中干燥15分钟，使其形成底涂层，得到内层基板。
然后，在该内层基板上，将上述带载体薄膜的干膜以树脂面朝向内侧的方式叠合在双面镀铜基板的两面上。
使用在上下具有耐热橡胶制加压板的真空层压机，减压至200Pa，在温度125℃、压力0.5Mpa下对其进行60秒的加热压接，在内层基板上形成固化性组合物膜后，从形成该固化性组合物膜的基板上仅将聚邻苯二甲酸乙二酯薄膜剥离下来。
然后，在25℃下在浓度调整为0.3％的1-(2-氨基乙基)-2-甲基咪唑(AMZ)的水溶液中浸渍10分钟后，在另外的水槽中浸渍1分钟，重复该操作3次，进行水洗，然后用气刀除去多余的溶液后，将其在170℃下的氮气烘箱中放置60分钟，在内层基板上形成电绝缘层。
该状态下的电绝缘层表面粗糙度的评价结果如图4所示。
然后，向形成了电绝缘层的基板的电绝缘层上，使用由YAG激光第3高次谐波(THG)形成的紫外线，形成直径为例如30μm的用于层间连接的通孔，得到带通孔的多层基板。
然后，将该带通孔的多层基板在高锰酸钾浓度为80g/升，氢氧化钠浓度为40g/升的80℃的水溶液中，浸渍5分钟。
然后，将基板在水槽中浸渍1分钟，重复该操作2次，进一步在另外的25℃的水槽中进行2分钟的超声波照射，水洗基板后，将基板在硫酸羟胺浓度为20g/升、硫酸浓度为50g/升的45℃的水溶液中，浸渍5分钟，进行中和还原处理后，在60℃下用热水清洗10分钟。
然后，将热水清洗后的多层基板在プリデイツプネオガントB(アトテツク株式会社制造商品名)为20ml/升、硫酸浓度为1ml/升的预浸渍溶液中，在25℃下浸渍1分钟后，在アクチベ—タ—ネオガント834コンク(アトテツク株式会社制造商品名)为30ml/升、硼酸浓度为5g/升、用氢氧化钠调整pH＝11.0的50℃的含Pd盐的镀层催化剂溶液中，浸渍5分钟。
然后，通过上述同样的方法水洗基板后，在リデユ—サ—ネオガントWA(アトテツク株式会社制造商品名)为5ml/升、硼酸浓度为25g/升的溶液中，在30℃下浸渍5分钟，对镀层催化剂进行还原处理。
向以金属Cu2.3g/升、EDTA20g/升、***1.0g/升作为基本组分，用氢氧化钠调整pH＝12.5的非电解镀层液KC-500(ジヤパンエナジ一株式会社制商品名)构成的非电解镀层液中一边通入空气，一边将上述得到的多层基板在温度60℃下浸渍15分钟进行非电解镀层处理，形成金属薄膜层。然后，对通过该非电解镀层处理形成了金属薄膜层的多层基板按照和上述同样的方法进行水洗。
然后，在OPCデイフエンサ—(奥野制药株式会社制造商品名)为8ml/升的防锈溶液中在25℃下浸渍1分钟，进一步按照上述同样的方法水洗后，干燥，进行防锈处理。
然后，在该防锈处理后的多层基板表面上，通过热压贴合市售的感光性抗蚀剂的干膜，进而，在该干膜上密接与密接性评价用图形相对应的图形的掩模，曝光后显影得到抗蚀图形。
然后，在硫酸浓度为100g/升的溶液中在25℃下浸渍1分钟，除去防锈剂后，将抗蚀图形作为掩模选择性地进行电解镀铜，形成厚度为例如18μm的电解铜镀膜。
然后在剥离液中剥离除去抗蚀图形后，通过氯化铜和盐酸的混合溶液进行蚀刻处理，除去金属薄膜层的露出部分，形成由电解铜镀膜/金属薄膜层形成的布线图形(导体电路层)，然后，进一步在170℃下在烘箱中加热处理30分钟，得到双面2层的带有布线图形的多层电路基板。
得到的多层电路基板的镀层密接性的评价结果如图4所示。
由此，在本发明的实施例1中，不但电绝缘层15的表面粗糙度Ra为34nm，变得非常平坦，由于进行一系列的形成含有可与金属配位的化合物的层—高浓度·短时间的亲水化处理—EDTA类型的非电解镀层处理的工序，可以得到在实际应用中没有问题的593gf/cm的密合强度。
然后，对实施例2进行说明，只改变实施例1中AMZ处理中的浓度，其它的构成和上述实施例1完全相同，简单地进行说明。
(实施例2)
在形成和实施例1同样的固化性组合物膜后，仅剥离聚邻苯二甲酸乙二酯薄膜，用25℃下在调整为1.0％的1-(2-氨基乙基)-2-甲基咪唑水溶液中浸渍10分钟以代替实施例1中的25℃下在调整为0.3％的该水溶液中浸渍10分钟，其余按照和实施例1同样的方法实施，得到双面2层的带有布线图形的多层电路基板。
得到的多层电路基板的镀层密接性的评价结果如图4所示。
由此，在本发明的实施例2中，虽然AMZ的浓度提高了约3.3倍，还是得到和上述实施例1几乎同样的574gf/cm的密合强度。
但是由于AMZ的浓度较高，电绝缘层的表面粗糙度Ra增大。
(比较例1)
按照和实施例1所示同样的方法在内层基板上形成固化性组合物膜后，从形成前述固化性组合物膜的基板上仅剥离聚邻苯二甲酸乙二酯薄膜。然后将其在170℃的氮气烘箱中放置60分钟，在内层基板上形成电绝缘膜。
此外，这时的电绝缘膜的表面粗糙度评价的结果如图4所示。
然后，通过和实施例1同样的方法得到双面2层的带有布线图形的多层电路基板，对得到的多层电路基板的镀层密接性进行评价。
剥离强度的结果如图4所示。
由此，在比较例1中，由于没有进行AMZ处理，而只进行了亲水化处理，仅仅得到243gf/cm左右的密合强度，由此可以理解AMZ处理是必须的。
(参考例1)
在按照和实施例1所示同样的方法，在内层基板上形成电绝缘层的带通孔的多层基板上施以镀层催化剂、还原处理后得到多层基板，向金属铜浓度＝2.5g/升、罗谢尔盐＝28g/升、***＝20g/升、NaOH＝1.5g/升形成的非电解镀铜层液中一边通入空气，一边在镀液温度为36℃下将上述多层基板在上述非电解镀铜层液中浸渍15分钟，在多层金属基板上形成金属薄膜层。
以下的工序按照和实施例1同样的处理方法得到双面2层的带有布线图形的多层电路基板，对得到的多层电路基板的镀层密接性进行评价。
剥离强度的结果如图4所示。
由此，在参考例1中，使用了另外的非电解镀层液形成镀层晶种从层的结果是，剥离强度为189gf/cm左右。
从这点看，在非电解镀层工序中，使用含有EDTA的镀层液作为非电解镀层液是有效的。
以上对本发明的实施方式进行了说明，但是并不限于本发明的实施方式中记载的结构·条件，可以进行各种变更。
例如，在上述的实施例中，是以多层印刷布线基板的制造工序为例进行说明的，但是不仅是多层印刷布线基板，其也可以应用于介于多层印刷布线基板和半导体芯片之间的***器。
另外，作为内层基板，还包含半导体基板，也可以应用于半导体集成电路装置中的多层布线结构。
也就是说，近年来，伴随着半导体装置的高度集成化或高速化，构成半导体集成电路装置的各个元件也越来越微型化，由此布线也朝着高密度化、多层化、薄膜化的方向发展，加在布线上的应力和在布线中流通的电流密度也不断增加。
由于在布线中流通高密度的电流，会发生所谓电迁移的布线断裂现象，因此伴随着布线的细微化，需要允许更高密度的电流流通的可靠性高的布线材料。
目前，由于制造工序简单和成本较低，将Al用作集成电路装置的布线材料，但是伴随着细微化，必须抑制信号延迟，由于电阻率为2.70μΩ·cm的Al不具有足够低的电阻，因此对采用电阻率小于Al、且电迁移耐性约为Al的两倍的Cu进行了研究(电阻率：1.55μΩ·cm)。
另外，随着布线层的细微化·高密度布线化，为了减轻信号延迟，必须使层间绝缘膜低介电常数化，伴随着AMZ处理—亲水化处理—EDTA非电解镀层的工序，通过使用铜镀层膜可以提高布线层的密接性，另外，其整体在500℃下的低温工序中形成时，可以成为更优异的多层布线结构的形成方法。
工业实用性
如上所述，本发明中的多层电路结构的形成方法和具有多层电路结构的基体，能够实现具有可以用于实际用途的密接强度的多层布线基板，特别是能够实现GHz级别的高速传输用多层布线基板。

Claims (5)

1.一种多层电路结构的形成方法，其特征在于包含下述工序：在内层基板的最外层，形成由绝缘性聚合物和固化剂形成的固化性组合物膜，然后在前述固化性组合物膜的表面，使其和具有可与金属配位的结构的化合物接触，接着使该固化性组合物膜固化形成电绝缘层后，在前述电绝缘层的表面进行亲水化处理，接着使用乙二胺四乙酸-铜配位化合物在前述电绝缘层的表面形成金属薄膜层后，形成含有前述金属薄膜层的导体电路层。
2.根据权利要求1所述的多层电路结构的形成方法，其特征在于：上述亲水化处理工序是，使由65g/升以上、150g/升以下的高锰酸钾和0.75当量以上、1.5当量以下的氢氧化物碱组成的混合溶液和电绝缘层接触，对电绝缘层进行表面处理的工序。
3.根据权利要求1所述的多层电路结构的形成方法，其特征在于：在上述内层基板的最外层上形成的由绝缘性聚合物和固化剂组成的固化性组合物膜可以通过下述两种方法中的任意一种形成：将由绝缘性聚合物和固化剂形成的固化性组合物的薄膜状或薄片状成形体中的任何一种叠合在内层基板上而形成，或者将由前述绝缘性聚合物和固化剂形成的固化性组合物溶解于溶剂中得到的涂剂涂敷在前述内层基板表面，干燥而形成。
4.根据权利要求1所述的多层电路结构的形成方法，其特征在于：在形成上述导体电路层的工序后，还含有对形成了前述导体电路层的内层基板进行加热的工序。
5.一种具有多层电路结构的基体，其特征在于：其具有通过权利要求1所述的多层电路结构的形成方法制造的多层电路结构。
CNB038112345A 2002-05-17 2003-03-31 多层电路结构的形成方法和具有多层电路结构的基体 Expired - Fee Related CN100435603C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP142564/2002 2002-05-17
JP2002142564A JP3541360B2 (ja) 2002-05-17 2002-05-17 多層回路構造の形成方法及び多層回路構造を有する基体

Publications (2)

Publication Number Publication Date
CN1653873A true CN1653873A (zh) 2005-08-10
CN100435603C CN100435603C (zh) 2008-11-19

Family

ID=29544989

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038112345A Expired - Fee Related CN100435603C (zh) 2002-05-17 2003-03-31 多层电路结构的形成方法和具有多层电路结构的基体

Country Status (4)

Country Link
US (1) US20050175824A1 (zh)
JP (1) JP3541360B2 (zh)
CN (1) CN100435603C (zh)
WO (1) WO2003098985A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533298A (zh) * 2015-04-21 2018-01-02 株式会社北陆滤化 掩模的形成方法、利用了其的印刷配线基板的制造方法、电铸部件的制造方法和丝网印刷制版的制造方法
CN107814970A (zh) * 2016-09-13 2018-03-20 罗门哈斯电子材料有限责任公司 用于选择性金属化的屏蔽涂层
TWI627306B (zh) * 2016-09-13 2018-06-21 Rohm And Haas Electronic Materials Llc 用於選擇性金屬化的屏蔽塗層
TWI632252B (zh) * 2016-09-13 2018-08-11 Rohm And Haas Electronic Materials Llc 用於選擇性金屬化的屏蔽塗層
CN110060814A (zh) * 2018-01-19 2019-07-26 日立金属株式会社 信号传输用电缆

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY148655A (en) * 2003-11-27 2013-05-15 Fuji Photo Film Co Ltd Metal pattern forming method, metal pattern obtained by the same, printed wiring board, conductive film forming method, and conductive film obtained by the same
JP4684632B2 (ja) * 2003-11-27 2011-05-18 富士フイルム株式会社 金属パターン形成方法、金属パターン及びプリント配線板
JP4529695B2 (ja) * 2004-01-13 2010-08-25 宇部興産株式会社 ポリイミド金属積層体及びポリイミド回路基板
JP4505261B2 (ja) * 2004-03-26 2010-07-21 富士フイルム株式会社 金属パターン形成方法
US7879535B2 (en) 2004-03-26 2011-02-01 Fujifilm Corporation Pattern forming method, graft pattern material, conductive pattern forming method and conductive pattern material
JP4505260B2 (ja) * 2004-06-01 2010-07-21 富士フイルム株式会社 金属パターン形成方法
JP2005347424A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 多層配線板及びその製造方法
JP4505284B2 (ja) * 2004-08-23 2010-07-21 富士フイルム株式会社 多層配線板の製造方法
JP4606899B2 (ja) * 2005-02-17 2011-01-05 富士フイルム株式会社 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
EP1862042B1 (en) 2005-02-08 2013-04-10 FUJIFILM Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
JP2007076171A (ja) * 2005-09-14 2007-03-29 Ricoh Co Ltd 有機薄膜、及びその形成方法
JP2007134396A (ja) * 2005-11-08 2007-05-31 Fujifilm Corp プリント配線板用積層体、それを用いた多層金属配線パターン形成方法及び金属薄膜
US20070237900A1 (en) * 2006-04-07 2007-10-11 James Semler Controlling surface characteristics of an image forming device component
JP4903479B2 (ja) * 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
US20080142478A1 (en) * 2006-11-01 2008-06-19 Microchem Corp. Epoxy removal process for microformed electroplated devices
WO2009141909A1 (ja) * 2008-05-22 2009-11-26 荏原ユージライト株式会社 絶縁樹脂のコンディショニング方法およびその利用
EP2240005A1 (en) * 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
JP6322885B2 (ja) * 2012-11-01 2018-05-16 味の素株式会社 プリント配線板の製造方法
KR102084283B1 (ko) 2015-12-16 2020-03-03 주식회사 엘지화학 전기절연재용 조성물, 이를 이용하여 제조된 전기절연막 및 이를 포함하는 회로기판 및 전자 소자
CN116075068A (zh) * 2022-12-27 2023-05-05 南通赛可特电子有限公司 一种基于印刷电路板铜箔防止铜面氧化的清洗抗氧化工艺

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS5939307B2 (ja) * 1980-06-18 1984-09-21 三菱瓦斯化学株式会社 プラスチツク物品
JPS63146486A (ja) * 1986-12-10 1988-06-18 横浜ゴム株式会社 メツキ用コ−テイング材組成物
JPS63211796A (ja) * 1987-02-27 1988-09-02 新神戸電機株式会社 多層積層板の製造法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
TW470734B (en) * 1994-01-31 2002-01-01 Matsushita Electric Works Ltd Method of coating a copper film on a ceramic substrate
JP3152089B2 (ja) * 1994-01-31 2001-04-03 松下電工株式会社 セラミック配線板の製法
DE19581161D2 (de) * 1994-10-18 1997-07-17 Atotech Deutschland Gmbh Verfahren zur Abscheidung von Metallschichten
JP3223814B2 (ja) * 1996-10-25 2001-10-29 日立エーアイシー株式会社 多層プリント配線板の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
TWI228727B (en) * 1999-02-03 2005-03-01 Tomoegawa Paper Co Ltd Thermosetting low dielectric resin composition, and prepreg, laminate, and laminate for circuit employing said resin composition
JP4029517B2 (ja) * 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
JP2001358467A (ja) * 2000-06-16 2001-12-26 Nippon Zeon Co Ltd 絶縁材料
DE10025551C2 (de) * 2000-05-19 2002-04-18 Atotech Deutschland Gmbh Kathode für die elektrochemische Regenerierung von Permanganat-Ätzlösungen, Verfahren zu deren Herstellung sowie elektrochemische Regeneriervorrichtung
JP2002030452A (ja) * 2000-07-10 2002-01-31 Hitachi Ltd プリント基板の製造方法
JP3773845B2 (ja) * 2000-12-29 2006-05-10 三星電子株式会社 ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533298A (zh) * 2015-04-21 2018-01-02 株式会社北陆滤化 掩模的形成方法、利用了其的印刷配线基板的制造方法、电铸部件的制造方法和丝网印刷制版的制造方法
CN107533298B (zh) * 2015-04-21 2021-06-22 株式会社北陆滤化 掩模的形成方法及利用了其的印刷配线基板的制造方法
CN107814970A (zh) * 2016-09-13 2018-03-20 罗门哈斯电子材料有限责任公司 用于选择性金属化的屏蔽涂层
TWI627306B (zh) * 2016-09-13 2018-06-21 Rohm And Haas Electronic Materials Llc 用於選擇性金屬化的屏蔽塗層
TWI632252B (zh) * 2016-09-13 2018-08-11 Rohm And Haas Electronic Materials Llc 用於選擇性金屬化的屏蔽塗層
TWI634233B (zh) * 2016-09-13 2018-09-01 羅門哈斯電子材料有限公司 用於選擇性金屬化的屏蔽塗層
CN110060814A (zh) * 2018-01-19 2019-07-26 日立金属株式会社 信号传输用电缆

Also Published As

Publication number Publication date
JP2003332738A (ja) 2003-11-21
JP3541360B2 (ja) 2004-07-07
WO2003098985A1 (fr) 2003-11-27
CN100435603C (zh) 2008-11-19
US20050175824A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
CN1653873A (zh) 多层电路结构的形成方法和具有多层电路结构的基体
CN1279114C (zh) 绝缘树脂组合物及其制备方法、多层布线板及其生产方法
CN1117512C (zh) 多层印刷电路板及其制造方法
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1638957A (zh) 贴附树脂的金属箔、粘合金属的层压板、使用它们的印刷电路板及其制造方法
CN1961622A (zh) 电路基板及其制造方法
CN1597770A (zh) 树脂组合物、使用其的预浸渍体、层压板及多层印刷线路板
CN1168361C (zh) 具有充填导电孔构造的多层印刷布线板
CN1247698C (zh) 树脂组合物
CN1198488C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1552174A (zh) 多层电路基板、树脂基材及其制造方法
CN1149007C (zh) 多层印刷电路板
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1756654A (zh) 薄片材料及布线板
CN101066005A (zh) 多层布线基板及其制造方法
CN101030457A (zh) 导体组合物及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1398918A (zh) 热固性树脂组合物
CN1847347A (zh) 半导体装置制造用粘合薄片、半导体装置及其制造方法
CN1774963A (zh) 制备多层印制线路板的方法和多层印制线路板
CN1186127C (zh) 辊涂机和使用它来制造印刷电路板的方法
CN1500232A (zh) 印刷电路板的制造法及用于其中的感光性树脂组合物
CN101044804A (zh) 具有穿孔的多孔树脂基材的制造方法以及穿孔内壁面导电化的多孔树脂基材的制造方法
CN1669371A (zh) 多层配线板及其制造方法、以及半导体装置及无线电子装置
JP6201622B2 (ja) 接続端子及びそれを用いた半導体チップ搭載用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081119

Termination date: 20100331