CN1653691A - 开关装置 - Google Patents
开关装置 Download PDFInfo
- Publication number
- CN1653691A CN1653691A CNA038109212A CN03810921A CN1653691A CN 1653691 A CN1653691 A CN 1653691A CN A038109212 A CNA038109212 A CN A038109212A CN 03810921 A CN03810921 A CN 03810921A CN 1653691 A CN1653691 A CN 1653691A
- Authority
- CN
- China
- Prior art keywords
- fet
- voltage
- terminal
- switching device
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Landscapes
- Electronic Switches (AREA)
Abstract
本发明的开关装置(10)具有三个连接用端子(P1、P2、P3)和两个相同沟道型FET(111、121),两个FET的一对主端子的一个分别经直流阻止用电容性元件(Cb)连接到第一连接用端子,另一个连接到第二和第三连接用端子,将第一偏压电压(Vb1)提供给第一FET的栅极,将第二偏压电压(Vb2)提供给第二FET的一对主端子,通过两值的控制电压(Vc)提供给第一FET的一对主端子和第二FET的栅极,从而电切换连接第一连接用端子和第二或第三连接用端子。
Description
技术领域
本发明涉及开关装置,尤其涉及适合于传送路径的切换的开关装置。
背景技术
近年来,随着信息通信领域的技术发展显著,通信设备处理的信号的频带也实现了从微米波频带向毫米波频带和更高频带的展开。在处理这种从微米波频带到毫米波频带的高波带的通信用电路等中,多数使用了控制传送路径的路径切换型开关。
通常,路径切换型的开关构成为组合使用了半导体的P/I/N结的PIN二极管开关和使用了FET(场效应管)的开关功能的FET开关等。例如,由FET开关构成的路径切换型开关装置接通或断开分别与切换对象的各传送路径连接的两个FET开关之一,同时,断开或接通另一个FET开关。这样,通过使FET开关互补地切换动作,来切换传送路径。
另一方面,对于高频电路的小型化的要求也正随着其他电子电路的增加而增强。通常,高频电路多数构成为在一个半导体基板上集成了高频晶体管等的半导体元件与匹配电路或偏压电路等的MMIC(Monolithic Microwave IC)。在MMIC的情况下,优选开关本身也由半导体元件构成。因此,通常,MMIC中,虽然利用了上述的PIN二极管和FET开关等,但是由于做PIN结的工艺比形成FET的工艺复杂,所以优选仅由FET构成开关装置。
FET开关通过向FET的栅极施加控制电压而使沟道的导电率变化,并根据由此形成的源极—漏极间的导电率变化,而使源极—漏极间的传送信号的传送量改变。即,FET开关在FET的沟道层为电导通状态时,接通,从漏极端子和源极端子的一个中输入传送信号,在沟道中传送,而从漏极端子和源极端子的另一个中输出。另一方面,FET在沟道层为夹断断开状态时,断开,源极—漏极间为电截断状态。并且,在高频信号的情况下,通常使用形成了n型的沟道层的高电子迁移率晶体管(HEMT:High Electron Mobility Transistor)等。
为使由相同沟道型的FET构成的多个FET开关互补动作(使多个FET开关中的特定的FET开关接通或断开,且使该多个FET开关中的其余的FET开关断开或接通),需要向各个FET开关的FET提供彼此不同的控制电压,使各个FET开关进行切换动作。但是,从控制的容易度和电路结构的简单化的角度来看,优选由一个控制电压来使多个FET互补地进行切换动作。
另外,在好用的耗尽型的n沟道FET中,为了夹断断开沟道,需要在栅极中对源极电位提供负电位(下面,称为负电压)。但是,通常,由于多数源极接地,所以在将这种耗尽型的n沟道FET用作开关元件的情况下,必须设置与漏极偏压的正电源不同的栅极控制用的负电源。
另外,在高频信号的情况下,切换传送路径时,若切断侧的传送线路仍为开路状态,则在该开路点传送线路的阻抗变为不连续,而反射信号。该高频信号的反射使电路特性劣化,电路动作不稳定。
另外,FET具有沟道电阻。因此,若将由FET构成的开关***到传送线路中,产生了因FET的沟道电阻产生的传送损耗。
另外,除了如上所述的技术之外,与传送路径切换用开关装置有关的技术公开在特许第2848502号公报、特许第3068605号公报、特开平4-33501号公报、特开2000-349502号公报、特开平2-90723号公报、特开平8-213891号公报、特开平3-145801号公报、特开平4-346513号公报、特开平6-85641号公报、特开平10-313266号公报、特开平10-335901号公报、特开平7-235802号公报、特开平6-132701号公报、特开2002-141794号公报、特开平8-288400号公报、特开平9-27736号公报和特开平9-107203号公报中。
发明内容
本发明的第一目的是提供一种可通过一个控制电压来互补切换传送路径的具有多个同一沟道型的FET开关的开关装置。
本发明的第二目的是提供一种可仅通过正电源来互补切换传送路径的具有多个同一沟道型的FET开关的开关装置。
本发明的第三目的是提供一种可抑制因切换切断的传送路径中的传送信号的反射的具有多个同一沟道型的FET开关的开关装置。
本发明的第四目的是提供一种可减少因FET的沟道电阻引起的传送损耗的具有多个同一沟道型的FET开关的开关装置。
为实现这些目的,本发明的开关装置,包括:第一、第二和第三连接用端子;第一FET,分别经第一直流阻止用电容性元件将一对主端子的一个连接到所述第一连接用端子,将所述一对主端子的另一个连接到所述第二连接用端子;第二FET,分别经第二直流阻止用电容性元件将一对主端子的一个连接到所述第一连接用端子,将所述一对主端子的另一个连接到所述第三连接用端子;所述第一FET的沟道型和所述第二FET的沟道型相同;向所述第一FET的栅极提供第一偏压电压;向所述第二FET的一对主端子提供第二偏压电压;且比从所述第一偏压电压减去包含所述第一FET的符号的栅极阈值电压的电压和将包含第二FET的符号的栅极阈值电压加到所述第二偏压电压的电压两者都低的电压,及比从所述第一偏压电压减去包含所述第一FET的符号的栅极阈值电压的电压和将包含第二FET的符号的栅极阈值电压加到所述第二偏压电压的电压两者都高的电压的其中之一作为第一控制电压,通过提供给所述第一FET的一对主端子和所述第二FET的栅极,而分别使所述第一FET和所述第二FET互补地分别导通和截断,从而切换第一连接状态和与第二连接状态,其中第一连接状态是,电连接所述第一连接用端子和所述第二连接用端子,且电切断所述第一连接用端子和所述第三连接用端子;第二连接状态是,电连接所述第一连接用端子和所述第三连接用端子,且电切断所述第一连接用端子和所述第二连接用端子。根据这种结构,可以通过一个控制电压,互补地切换信号的传送路径。
所述第一偏压电压、所述第二偏压电压和所述第一控制电压可以具有接地电位以上的电压值。根据这种结构,可仅通过正电源互补切换信号的传送路径。
输入输出到所述第一、第二、第三连接用端子的信号频率优选大于等于100MHz小于等于75GHz。
输入输出到所述第一、第二、第三连接用端子的信号频率优选大于等于100MHz小于等于10GHz。
所述开关装置也可进一步包括控制电压用端子,提供所述第一控制电压;可将所述第一FET的一对主端子和所述第二FET的栅极连接到所述控制电压用端子。
所述第一FET的一对主端子也可分别经第一偏压用电阻元件连接到所述控制电压用端子。
两个所述第一偏压用电阻元件的电阻值的和优选大于等于所述第一FET的接通电阻的100倍小于等于10万倍。根据这种结构,可以防止第一FET的截断时的信号泄漏。
两个所述第一偏压用电阻元件的电阻值的和更优选大于等于所述第一FET的接通电阻的1000倍小于等于10万倍。根据这种结构,可以更适当地防止第一FET截断时地信号泄漏。
所述开关装置也可进一步包括偏压电压用端子,所述第二FET的一对主端子可分别经第二偏压用电阻元件连接到所述偏压电压用端子。
两个所述第二偏压用电阻元件的电阻值的和优选大于等于所述第二FET的接通电阻的100倍小于等于10万倍。根据这种结构,可以防止第二FET截断时的信号泄漏。
两个所述第二偏压用电阻元件的电阻值的和更优选大于等于所述第二FET的接通电阻的1000倍小于等于10万倍。可以更适当地防止第二FET截断时的信号泄漏。
所述第一和第二FET也可以是n沟道型。根据这种结构,可以使用HEMT或HFET,而使开关装置高速动作。
所述第一控制电压也可取与所述第一偏压电压相等的电压与与所述第二偏压电压相等的电压两值。根据这种结构,可以使开关装置的结构简单和控制容易。
所述第一和第二FET也可以为耗尽型。根据这种结构,通常,即使使用需要负电源的耗尽型FET,也可通过适当选择偏压电压和第一控制电压,仅通过正电源来动作,所以本发明特别有效。
所述第一和第二FET也可共同通过由从Ga、In、Al中选出的至少一个元素和从As、P、N中选出的至少一个元素的化合物构成的化合物半导体构成。
所述开关装置进一步包括第三和第四FET,所述第三FET的一对主端子的一个经第三直流阻止用电容性元件连接到所述第二连接用端子,同时,所述第三FET的一对主端子的另一个经第四直流阻止用电容性元件或第四直流阻止用电容性元件和第一终端用电阻元件接地;所述第四FET的一对主端子的一个经第五直流元件用电容性元件连接到所述第三连接用端子,同时,所述第四FET的一对主端子的另一个经第六直流元件用电容性元件或该第六直流元件用电容性元件和第二终端用电阻元件接地;所述第三FET的沟道型和所述第四FET的沟道型相同;向所述第四FET的栅极提供第三偏压电压;向所述第三FET的一对主端子提供第四偏压电压;且比从所述第三偏压电压减去包含所述第四FET的符号的栅极阈值电压的电压和将包含第三FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都低的电压,及比从所述第三偏压电压减去包含所述第四FET的符号的栅极阈值电压的电压和将包含第三FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都高的电压的其中之一作为第二控制电压,其与所述第一控制电压同步,通过提供给所述第四FET的一对主端子和所述第三FET的栅极,而分别使所述第一FET和第四FET的组与所述第二和第三FET的组互补地分别为导通状态和截断状态,在所述第一连接状态中终端化所述第三连接用端子,且在所述第二连接状态中终端化所述第二连接用端子。根据这种结构,可以抑制通过切换切断的传送路径中的传送信号的反射。
所述开关装置也可进一步包括两端具有第二和第三传送信号用端子、进行传送信号的传送的传送线路;所述第一和第二FET经所述传送线路分别连接到所述第一连接用端子,同时,所述第二和第三连接端子分别接地;所述传送线路上,将所述第一连接端子连接到某一点,所述第一FET经所述第一直流阻止用电容性元件连接到从所述第一连接端子的连接点向所述第二传送信号用端子方离开相当于所述传送信号的1/4波长的奇数倍的长度的第一点,且将所述第二FET经所述第二直流阻止用电容性元件连接到从所述第一连接端子的连接点向所述第三传送信号用端子方离开相当于所述传送信号的1/4波长的奇数倍的长度的第二点;所述第一连接用端子构成第一传送信号用端子;根据所述第一连接状态和所述第二连接状态的切换,切换第一传送信号连接状态与第二传送信号连接状态,其中,该第一传送信号连接状态是,可传送所述传送信号地连接所述第一传送信号用端子和所述第二传送信号用端子,且不能传送所述传送信号地切断所述第一传送信号用端子和所述第三传送信号用端子;该第二传送信号连接状态是,可传送所述传送信号地连接所述第一传送信号用端子和所述第三传送信号用端子,且不能传送所述传送信号地切断所述第一传送信号用端子和所述第二传送信号用端子。根据这种结构,由于FET没有位于传送信号的传送路径上,所以可以减少因FET的沟道电阻引起的传送损耗。
输入输出到所述第一、第二和第三传送信号用端子的信号频率优选大于等于100MHz小于等于75GHz。
输入输出到所述第一、第二和第三传送信号用端子的信号频率更优选为大于等于100MHz小于等于10GHz。
所述开关装置也可进一步包括第三和第四FET,所述第三FET的一对主端子的一个经第三直流阻止用电容性元件连接到所述传送线路中从所述第一点向所述第二传送信号用端子方离开相当于所述传送信号的1/4波长的奇数倍的长度的第三点,同时,所述第三FET的一对主端子的另一个经第四直流阻止用电容性元件或该第四直流阻止用电容性元件和第一终端用电阻元件接地,且所述第三FET的接通电阻或该第三FET的接通电阻与所述第一终端用电阻元件的电阻和与所述传送线路的特性阻抗大致相同;所述第四FET的一对主端子的一个经第五直流阻止用电容性元件连接到所述传送线路中从所述第二点向所述第三传送信号用端子方离开相当于所述传送信号的1/4波长的奇数倍的长度的第四点,同时,所述第四FET的一对主端子的另一个经第六直流阻止用电容性元件或该第六直流阻止用电容性元件和第二终端用电阻元件接地,且所述第四FET的接通电阻或该第四FET的接通电阻与所述第二终端用电阻元件的电阻和与所述传送线路的特性阻抗大致相同;所述第三FET的沟道型和所述第四FET的沟道型相同;向所述第三FET的栅极提供第三偏压电压;向所述第四FET的一对主端子提供第四偏压电压;且比从所述第三偏压电压减去包含所述第三FET的符号的栅极阈值电压的电压和将包含第四FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都低的电压,及比减去包含所述第三FET的符号的栅极阈值电压的电压和将包含第四FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都高的电压的其中之一作为第二控制电压,其与所述第一控制电压同步,通过提供给所述第三FET的一对主端子和所述第四FET的栅极,而分别使所述第一FET和第三FET的组与所述第二和第四FET的组互补地分别为导通状态和截断状态,在所述第一传送信号连接状态中接地所述第二点,同时,终端化所述第四点,且在所述第二传送信号连接状态中接地所述第一点,同时,终端化所述第三点。根据这种结构,可以抑制切换后的传送路径中的反射。
也可提供所述第一控制电压来作为所述第二控制电压。根据这种结构,可以使开关装置的控制容易。
也可提供所述第一偏压电压来作为第三偏压电压;提供所述第二偏压电压来作为所述第四偏压电压。根据这种结果,可以简单化开关装置的电路结构。
参照附图,可从下面的最佳实施方式的细节说明中明白本发明的上述目的、其他目的、特征和优点。
附图说明
图1是本发明的实施方式1的开关装置的电路图;
图2(a),(b)是图1的FET开关的电路图;
图3是模式表示图1的FET的结构的截面图;
图4是表示图1的FET的Id-Vgs特定的曲线;
图5(a)、(b)是表示图2(a)、(b)的FET开关的开关特性的曲线;
图6(a)、(b)是表示图1的开关装置的开关特性和反射特性的曲线;
图7(a)、(b)是表示图1的开关装置的开关特性和反射特性的曲线;
图8(a)、(b)、(c)是表示除n沟道耗尽型之外的FET的Id-Vgs特性的曲线,(a)是表示n沟道增强型的FET的Id-Vgs特性的曲线,(b)是表示p沟道耗尽型FET的Id-Vgs特性的曲线,(c)是表示p沟道增强型的FET的Id-Vgs特性的曲线;
图9(a)、(b)、(c)是表示n沟道耗尽型FET的控制电压设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图;
图10(a)、(b)、(c)是表示p沟道耗尽型FET的控制电压设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图;
图11(a)、(b)、(c)是表示n沟道增强型FET的控制电压设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图;
图12(a)、(b)、(c)是表示p沟道增强型FET的控制电压设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图;
图13是本发明的实施方式2的开关装置的电路图;
图14(a)、(b)是表示图13的开关装置的开关特性和反射特性的曲线;
图15(a)、(b)是表示图13的开关装置的开关特性和反射特性的曲线;
图16是本发明的实施方式3的开关装置的示意电路图;
图17(a)、(b)是表示图16的开关装置的开关的开关特性的曲线;
图18(a)、(b)是表示图16的开关装置的开关特性和反射特性的曲线;
图19是本发明的实施方式4的开关装置的示意电路图;
图20(a)、(b)是表示图19的开关装置的开关特性和反射特性的曲线。
具体实施方式
下面,参照附图说明本发明的实施方式。
(实施方式1)
图1是本发明的实施方式1的开关装置10的电路图,图2(a)是图1的FET开关11的电路图,图2(b)是图1的FET开关12的电路图。
图1和图2中,本实施方式的开关装置10包括第一端子(连接用端子)P1(下面,称为端子P1)、第二端子(连接用端子)P2(下面,称为端子P2)和第三端子(连接用端子)P3(下面,称为端子P3)。在端子P1和端子P2之间设置第一FET开关11(下面,称为FET开关11),在端子P1和端子P3之间设置第二FET开关12(下面,称为FET开关12),通过FET开关11和FET开关12为互补地导通(接通)和截断(断开)状态,而切换端子P1和端子P2电连接、且端子P1和端子P3电切断的第一连接状态与端子P1和端子P3电连接、且端子P1和端子P2电切断的第二连接状态。
具体的,FET开关11具有第一FET111(下面,称为FET111)。FET111中,经直流阻止用电容性元件(电容器)Cb将漏极连接到端子P1,经直流阻止用电容性元件(电容器)Cb将源极连接到端子P2。FET111的漏极和源极分别经漏极偏压用电阻元件(第一偏压用电阻元件)113和源极偏压用电阻元件(第一偏压用电阻元件)112连接到控制电压用端子Tc。对控制电压用端子Tc提供直流控制电压。由此,若对控制电压用端子Tc提供了控制电压Vc,则充电直流阻止用电容性元件Cb,而保持为提供源极和漏极的控制电压Vc,同时,防止了将直流控制电压Vc施加到端子P1、端子P2和与其连接的电路。将FET111的栅极连接到第一偏压端子Tb1。向第一偏压端子Tb1提供直流的第一偏压电压Vb1。
另一方面,FET开关12具有第二FET121(下面,称为FET121)。FET121中,经直流阻止用电容性元件Cb将漏极连接到端子P1,经直流阻止用电容性元件Cb将源极连接到端子P3。FET121的漏极和源极分别经漏极偏压用电阻元件(第二偏压用电阻元件)123和源极偏压用电阻元件(第二偏压用电阻元件)122连接到控制第二偏压用端子Tb2。对第二偏压用端子Tb2提供直流的第二偏压电压Vb2。由此,若对第二偏压用端子Tb2提供了第二偏压电压Vb2,则充电直流阻止用电容性元件Cb,而保持为提供源极和漏极的第二偏压电压Vb2,同时,防止了将直流的第二偏压电压Vb2施加到端子P1、端子P3和与其连接的电路。将FET121的栅极连接到上述的控制电压用端子Tc。
另外,本实施方式中,虽然将FET111和FET121的源极和漏极中,连接到端子P1的一个称为漏极,将另一个称为源极,但是,本实施方式中,由于源极和漏极实质上被偏压为相同电位,所以区分源极和漏极没有意义。因此,也可将连接到端子P1的一个称为源极,将另一个称为漏极。这样,由于区分源极和漏极没有意义且将传送信号输入输出到源极和漏极,所以本说明书和权利要求书中,将源极和漏极共同定义为主端子,而这样进行称呼。
另外,虽然将FET111的源极和漏极与FET121的栅极连接到了共用的控制电压用端子Tc,但是也可分别连接到另外的控制电压用端子Tc。
将端子P1、P2和P3连接到其他电路,且将高频的交流信号输入输出到端子P1、P2和P3。该交流信号通过在端子P1到端子P2的信号传送路径与端子P1到端子P3的信号传送路径上设置的直流阻止用电容性元件Cb。但是,该信号的频率主要通过该直流阻止用电容性元件Cb的频率特性限制其下限,另外,主要通过FET111、121的频率特性限制其上限。因此,输入输出到端子P1、P2和P3的信号频率优选在100MHz以上,75GHz以下,更优选在100MHz以上,10GHz以下。
FET111和FET121具有彼此相同的沟道型。具体的,由n沟道型的HEMT或HFET构成。这是因为n沟道型的HEMT和HFET的载流子(电子)的迁移率比p沟道型的HEMT和HFET的载流子(空穴)的迁移率(迁移率)高。因此,通过由n沟道型的HEMT和HFET构成FET111与FET121,而可使开关装置10高速动作。结果,开关装置10可适合用于高频。
HEMT优选由从Ga、In、Al中所选出的至少一个元素和从As、P、N中所选出的至少一个元素的化合物构成的化合物半导体构成。当然,也可由包括除此之外的元素的化合物半导体构成。
另外,FET111、121在本实施方式中,由耗尽型FET构成。若这样构成,由于耗尽型FET具有负的栅极阈值电压,所以可分别更低设定栅极电压、即,与FET111有关的偏压电压Vb1和与FET121有关的控制电压Vc。
将源极偏压用电阻元件112和漏极偏压用电阻元件113串联连接到FET111的漏极和源极之间,另外,将源极偏压用电阻元件122和漏极偏压用电阻元件123串联连接到FET121的漏极和源极之间,这些电阻元件112、113、122、123的电阻值需要充分大,使从端子P1到端子P2和从端子P1到端子P3的各自的传送信号实质上***漏。因此,源极偏压用电阻元件112的电阻值和漏极偏压用电阻元件113的电阻值的和与源极偏压用电阻元件122的电阻值和漏极偏压用电阻元件123的电阻值的和分别优选为FET111和FET121的接通电阻(导通时的漏极—源极间电阻)的100倍以上10万倍以下,更优选为1000倍以上10万倍以下。本实施方式中,将源极偏压用电阻元件112、漏极偏压用电阻元件113、源极偏压用电阻元件122、漏极偏压用电阻元件123的电阻值设定为5kΩ。即,由于FET111和FET121的接通电阻为几Ω,所以分别将源极偏压用电阻元件112的电阻值和漏极偏压用电阻元件113的电阻值的和与源极偏压用电阻元件122的电阻值和漏极偏压用电阻元件123的电阻值的和设为FET111和FET121的接通电阻的约2000倍。另外,由于栅极与源极和漏极间的阻抗充分大,所以也可省略电阻元件124。
将控制电压Vc和偏压电压Vb1、Vb2全部设定为接地电位以上。进一步,将偏压电压Vb1设定为FET111的栅极阈值电压以上的电压,另外,将偏压电压Vb2设定为FET121的栅极阈值电压以上的电压。后面详细说明这些电压的设定实例与设定方法。由此,可仅用正电源使开关装置10动作。另外,本实施方式中,可在0V~5V左右的范围内设定控制电压Vc,在0V~3V左右的范围内设定偏压电压Vb1、Vb2。进一步,通过使FET121为高耐压,而可将偏压电压Vb2设定为到3.5V左右为止的电压。
接着,说明如上这样构成的开关装置10的动作。
最初,简单说明构成FET111、112的n沟道耗尽型的FET的结构和动作。
图3是模式表示图1的FET的结构的截面图,图4是表示图1的FET的Id-Vgs特性的曲线。
本说明书中,为说明方便,用相对接地电位的电位差表示偏压电压和控制电压。另外,都用相对接地电压的电位差来表示FET的基板、源极、漏极和栅极的电位,同时,将其分别称为基板电压、源极电压、漏极电压和栅极电压。另外,将以源极电压为基准时的栅极电压和源极电压的电压差([栅极电压]—[源极电压])称为栅极—源极间电压,用Vgs符号来表示。
如图3所示,耗尽型FET中,在半导体基板201上形成栅极电极(栅极)G、源极电极(源极)S和漏极电极(漏极)D,使得源极S和漏极D位于栅极G的两侧。在栅极G和半导体基板201之间形成栅极绝缘膜202或肖特基势垒层。半导体基板201具有p型的导电性。在位于半导体基板201的源极S和漏极D的下方的部分分别形成由n型杂质的高浓度区域构成的源极区域203和漏极区域204,分别在该源极区域203和漏极区域204之间预先形成由n型区域构成的沟道205。
并且,通常,将基板电压Vsub设定为与源极电压Vs和漏极电压Vd相同或比其低的电压。
如图3和图4所示,由于在这样构成的耗尽型FET中,预先形成了沟道205,所以即使栅极—源极间电压Vgs为0V,也可流过漏极电流Id。并且,若栅极—源极间电压Vgs为负电压,则在沟道205中形成了耗尽层206,由此减小了漏极电流。若栅极—源极间电压Vgs进一步降低,则耗尽层扩大,逐渐截断沟道205。截断了该沟道205的栅极—源极间电压Vgs为栅极阈值电压Vth。相反,若栅极—源极间电压Vgs为正电压,且将其提高,则在基板201的p型区域形成反型层,沟道区域扩大,由此,增大了漏极电流。
因此,耗尽型FET中,作为栅极—漏极间电压Vgs,通过提供比栅极阈值电压Vth低的电压Vgsl来使其断开,通过提供比栅极阈值电压Vth高的电压Vgsh来使其接通。
接着,说明开关装置10的动作。
参照图1、图3和图4,本实施方式中,FET111、112共同具有大于-1.0V且小于0.0V的栅极阈值电压Vth。并且,将偏压电压Vb1设定为作为接地电位的0.0V,将偏压电压Vb2设定为作为电源电压的1.0V。进一步,作为控制电压Vc,提供成变换相当于偏压电压Vb1的0.0V和相当于偏压电压Vb2的1.0V的双值。下面,将控制电压Vc高的电压值称为Vch,将低的电压值称为Vcl。
首先,若提供0.0V(Vcl)来作为控制电压Vc,则FET111中,源极电压Vs为0.0V,由此,栅极—源极间电压Vgs为0.0V(Vgsh)。结果,栅极—源极间电压Vgs比栅极阈值电压Vth高,FET111为导通状态。
另一方面,FET112中,栅极电压Vg为0.0V,由此,栅极—源极间电压Vgs为-1.0V(Vgsl)。结果,栅极—源极间电压Vgs比栅极阈值电压Vth低,FET112为截断状态。
由此,通过FET开关11,电连接端子P1和端子P2。即,控制电压Vc为0.0V(Vcl)时,开关装置10为第一连接状态。
接着,若提供1.0V(Vch)来作为控制电压Vc,则FET111中,源极电压Vs为1.0V,由此,栅极—源极间电压Vgs为-1.0V(Vgsl)。结果,栅极—源极间电压Vgs比栅极阈值电压Vth低,FET111为截断状态。
另一方面,FET112中,栅极电压Vg为1.0V,由此,栅极—源极间电压Vgs为0.0V(Vgsh)。结果,栅极—源极间电压Vgs比栅极阈值电压Vth高,FET112为导通状态。
由此,通过FET开关12,电连接端子P1和端子P3。即,控制电压Vc为1.0V(Vch)时,开关装置10为第二连接状态。
接着,说明开关装置10的传送路径切换特性。
图5(a)、(b)表示偏压电压Vb1为接地电位(0.0V),偏压电压Vb2为电源电压(1.0V),控制电压Vc为相当于偏压电压Vb1的0.0V和相当于偏压电压Vb2的1.0V两个值时的FET开关11、12的开关特性的曲线。纵轴表示从端子P1向端子P2传送信号时的信号电平(顺方向传送系数),单位为dB。横轴表示信号频率,单位为GHz。
图5(a)表示FET开关11的开关特性。FET开关11在控制电压Vc为0.0V时,源极—漏极间为导通状态,另一方面,在控制电压Vc为1.0V时,源极—漏极间为截断状态。另一方面,图5(b)表示FET开关12的开关特性。FET开关12与FET开关11相反,在控制电压Vc为0.0V时,源极—漏极间为截断状态,另一方面,在控制电压Vc为1.0V时,源极—漏极间为导通状态。另外,该图(a)、(b)所示的开关特性是电阻元件112、113、122、123的电阻值为5kΩ时的开关特性,但是即使电阻值为500Ω左右,开关特性也不会大大变化。另外,FET111、121的规格也可为100Ω左右。
本实施方式的开关装置10经一对直流阻止用电容性元件Cb连接具有上述特性的FET开关11、12的各自一端,将其作为端子P1,将另一端分别设为端子P2、P3。并且,构成为向FET111、121提供彼此共用的控制电压Vc。
图6(a)、(b)表示控制电压Vc为0.0V时的将信号频率作为横轴的开关装置10的各种特性的曲线。该图(a)表示从端子P1向端子P2的信号传送特性(顺方向传送系数:S21)、和从端子P1向端子P3的信号传送特性(顺方向传送系数:S31)。另外,该图(b)表示端子P2的反射特性(反射系数:S22)、和端子P3的反射特性(反射系数:S33)。另外,该图纵轴的单位是dB,横轴的单位是GHz。从该图(a)所示的传送特性可以看出,端子P1和端子P2为连接状态,端子P1和端子P3为切断状态。
图7(a)、(b)表示控制电压Vc为1.0V时的将信号频率作为横轴的开关装置10的各种特性的曲线。该图(a)表示从端子P1向端子P2的信号传送特性(顺方向传送系数:S21)、和从端子P1向端子P3的信号传送特性(顺方向传送系数:S31)。另外,该图(b)表示端子P2的反射特性(反射系数:S22)、和端子P3的反射特性(反射系数:S33)。另外,该图纵轴和横轴的单位与图6相同。从该图(a)所示的传送特性可以看出,端子P1和端子P2为切断状态,端子P1和端子P3为连接状态。
图6(b)所示的反射特性:S33和图7(b)所示的反射特性:S22不必说处于充分的电平。后面叙述其反射特性的改善方案。
如上面所说明的,根据本实施方式,可以通过一个控制电压Vc使分别包括由HEMT或HFET构成的FET111、121的FET开关11、12互补地切换动作,而可以互补地设定第一连接状态和第二连接状态。另外,由于偏压电压Vb1、Vb2和控制电压Vc全部为接地电位以上,所以可仅通过正电源动作开关装置10。由此,不需要供给负电压的负电源,可以减少电路规模。
另外,FET111、121并不限于HEMT或HFET,也可以是其他构造的FET。下面详细说明这种情况下的偏压电压Vb1、Vb2和控制电压Vc的设定方法。
上面,表示了第一FET111和第二FET121为n沟道耗尽型FET,两者大致具有相同的栅极阈值电压Vth时的偏压电压Vb1、Vb2和控制电压Vc的具体设定实例,下面,说明第一FET111和第二FET121由n沟道耗尽型、p沟道耗尽型、n沟道增强型、p沟道增强型的四型FET构成时的偏压电压Vb1、Vb2和控制电压Vc的一般设定方法。
首先,作为该前提,说明除n沟道耗尽型之外的FET的Id-Vgs特性。
图8(a)、(b)、(c)是表示除n沟道耗尽型之外的FET的Id-Vgs特性的曲线,(a)是表示n沟道增强型FET的Id-Vgs特性的曲线,(b)是表示p沟道耗尽型FET的Id-Vgs特性的曲线,(c)是表示p沟道增强型FET的Id-Vgs特性的曲线。
如图8(a)所示,n沟道增强型FET的Id-Vgs特性除了栅极阈值电压Vth为正电压之外,与n沟道耗尽型FET的Id-Vgs特性(参照图4)相同。
如图8(b)所示,p沟道耗尽型的FET的Id-Vgs特性中,栅极阈值电压Vth为正电压且随栅极—源极间电压Vgs降低,漏极电流Id增大。因此,栅极阈值电压Vgs的极性和漏极电流Id相对栅极—源极间电压Vgs的变化与n沟道耗尽型FET的Id-Vgs特性相反。
如图8(c)所示,p沟道增强型FET的Id-Vgs特性中,栅极阈值电压Vth为负电压且随栅极—源极间电压Vgs降低漏极电流Id增大。因此,与n沟道耗尽型FET的Id-Vgs特性相比,栅极阈值电压Vgs的极性相同且漏极电流Id相对栅极—源极间电压Vgs的变化相反。
接着,说明偏压电压Vb1、Vb2和控制电压Vc的设定方法。
[n沟道耗尽型]
首先,说明n沟道耗尽型的FET。
图9(a)、(b)、(c)是表示n沟道耗尽型FET的控制电压的设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图。图9(a)、(b)、(c)中,横轴表示相对接地电位的电压。
参照图1,定义第一FET111为向栅极提供偏压电压(Vb1),向源极提供控制电压(Vc)的FET。另一方面,定义第二FET121为向源极提供偏压电压(Vb2),向栅极提供控制电压(Vc)的FET。
并且,将切换第一FET111的接通(导通状态)和断开(截断状态)的源极电压定义为第一FET111的通·断切换电压Vsw1。
另外,将切换第二FET121的接通和断开的栅极电压定义为第二FET121的通·断切换电压Vsw2。
另外,分别将第一FET111和第二FET121的栅极阈值电压设为Vth1、Vth2。
这时,由于第一FET111的通·断切换电压Vsw1为[栅极阈值电压Vth1]=[栅极电压:偏压电压Vb1]-[源极电压:通·断切换电压Vsw1],所以为Vsw1=Vb1-Vth1=Vb1+|Vth1|。
另一方面,由于第二FET111的通·断切换电压Vsw2为[栅极阈值电压Vth2]=[栅极电压:通·断切换电压Vsw2]-[源极电压:偏压电压Vb2],所以为Vsw2=Vb2+Vth2=Vb2-|Vth2|。
这里,第一FET111的通·断切换电压Vsw1和第二FET111的通·断切换电压Vsw2的组合存在(a)第一FET111的通·断切换电压Vsw1比第二FET111的通·断切换电压Vsw2低时、(b)第一FET111的通·断切换电压Vsw1比第二FET111的通·断切换电压Vsw2高时、(c)第一FET111的通·断切换电压Vsw1与第二FET111的通·断切换电压Vsw2一致时的三种组合。
[a的情况]
如图9(a)所示,第一FET111中,源极电压为通·断切换电压Vsw1以下的电压范围为接通区域,源极电压超过通·断切换电压Vsw1的电压范围为断开区域。另一方面,第二FET121中,栅极电压为通·断切换电压Vsw2以上的电压范围为接通区域,源极电压是低于通·断切换电压Vsw2的电压范围为断开区域。
这里,控制电压Vc在第一FET111中相当于源极电压,在第二FET121中相当于栅极电压。因此,由于控制电压Vc为第一FET111的通·断切换电压Vsw1以下的电压范围中,第一FET111接通,第二FET121断开,所以该电压范围是应设定为控制电压Vc的低电压值Vcl的区域(下面,称为Vcl设定区域)。另一方面,在控制电压Vc为第二FET121的通·断切换电压Vsw2以上的电压范围中,第一FET111断开,第二FET121接通,所以该电压范围是应设定为控制电压Vc的高电压值Vch的区域(下面,称为Vch设定区域)。并且,在控制电压超过第一FET111的通·断切换电压Vsw1且低于第二FET121的通·断切换电压Vsw2的电压范围中,由于第一FET111和第二FET121共同断开,所以该电压范围为控制电压Vc的设定禁止区域。
即,将偏压电压Vb2设定为比偏压电压Vb1高,将控制电压Vc低的电压值Vcl设定为小于等于比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1),同时,也可将控制电压Vc的高电压值Vch设定为大于等于比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)。通过这样设定,可以通过一个控制电压Vc,来使第一FET111和第二FET121互补地切换动作。
另外,通过将偏压电压Vb1、偏压电压Vb2和控制电压Vc(正确地为Vcl)全部设定为大于等于接地电位,而可仅通过正电源使开关装置10动作。
[(b)的情况]
如图9(b)所示,在控制电压Vc低于第二FET121的通·断切换电压Vsw2的电压范围中,由于第一FET111为通、第二FET121为断,所以该电压范围为控制电压Vc的Vcl设定区域,在控制电压Vc超过了第一FET111的通·断切换电压Vsw1的电压范围中,由于第一FET111为断、第二FET121为通,所以该电压范围为控制电压Vc的Vch设定区域。并且,在控制电压Vc为大于等于第二FET121的通·断切换电压Vsw2且小于等于第一FET111的通·断切换电压Vsw1的电压范围中,由于第一FET111和第二FET121共同为通,所以该电压范围为控制电压Vc的设定禁止区域。
并且,偏压电压Vb1和偏压电压Vb2在第二FET121的通·断切换电压Vsw2和第一FET111的通·断切换电压Vsw1为接近的范围、且偏压电压Vb1比偏压电压Vb2低,第二FET121的通·断切换电压Vsw2和第一FET111的通·断切换电压Vsw1的电压差为特定值的情况下,在偏压电压Vb1与偏压电压Vb2一致,第二FET121的通·断切换电压Vsw2与第一FET111的通·断切换电压Vsw1不同的情况下,如图9(b)所示,偏压电压Vb1比偏压电压Vb2高。即,该情况下,还可更高设定偏压电压Vb1和偏压电压Vb2的其中之一。
并且,也可将控制电压Vc的低电压值Vcl设定为小于等于比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2),将控制电压Vc的高电压值Vch设定为大于等于比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)。该方面与(a)的情况相同。
[(c)的情况]
如图9(c)所示,在控制电压Vc低于第一FET121的通·断切换电压Vsw1和第二FET121的通·断切换电压Vsw2的电压范围中,由于第一FET111为通、第二FET121为断,所以该电压范围为控制电压Vc的Vcl设定区域,在控制电压Vc超过了第一FET121的通·断切换电压Vsw1和第二FET121的通·断切换电压Vsw2的电压范围中,由于第一FET111为断、第二FET121为通,所以该电压范围为控制电压Vc的Vch设定区域。由于不存在第一FET111和第二FET121两者为通或断的区域,所以不存在控制电压Vc的设定禁止区域。
并且,偏压电压Vb2比偏压电压Vb1高。
其他方面与(a)的情况相同。
[总结]
若总结以上三种情况,通过一个控制电压Vc来使第一FET111和第二FET121互补地切换动作用的设定条件如下。
即,也可任意设定偏压电压Vb1、Vb2。
控制电压Vc可以将低电压值Vcl设定为比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者低,同时,将控制电压的高电压值Vch设定为比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者高。
另外,为了通过正电源使开关装置10动作,除了上述条件之外,进一步,也可将偏压电压Vb1、偏压电压Vb2和控制电压Vc全部设定为接地电位以上。
{p沟道耗尽型}
接着,说明p沟道耗尽型的FET。
图10(a)、(b)、(c)是表示p沟道耗尽型FET的控制电压的设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图。图10(a)、(b)、(c)中,横轴表示相对接地电位的电压。
P沟道耗尽型时,从图10(a)~(c)与图9(a)~(c)的比较可以看出,第一FET111的通·断切换电压Vsw1为Vsw1=Vb1-Vth1=Vb1-|Vth1|,第二FET121的通·断切换电压Vsw2为Vsw2=Vb2+Vth2=Vb2+|Vth2|。
并且,第一FET111中,源极电压是大于等于通·断切换电压Vsw1的电压范围为接通区域,源极电压是低于通·断切换电压Vsw1的电压范围为断开区域。另一方面,第二FET121中,栅极电压小于等于通·断切换电压Vsw2的电压范围为接通区域,源极电压超过通·断切换电压Vsw2的电压范围为断开区域。因此,在Vcl设定区域中,第一FET111为断,第二FET121为通,在Vch设定区域中,第一FET111为通,第二FET121为断。
除此之外的方面与n沟道耗尽型的情况相同。因此,通过一个控制电压Vc来使第一FET111和第二FET121互补地进行切换动作用的设定条件如下。
即,也可任意设定偏压电压Vb1、Vb2。
控制电压Vc可以将低电压值Vcl设定为比偏压电压Vb1低第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2高第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者低,同时,将控制电压的高电压值Vch设定为比偏压电压Vb1低第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2高第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者高。
另外,为了仅用正电源使开关装置10动作,除了上述条件之外,进一步,可以将偏压电压Vb1、偏压电压Vb2、控制电压Vc(准确为Vcl)全部设定为大于等于接地电位。
{n沟道增强型}
接着,说明n沟道增强型的FET。
图11(a)、(b)、(c)是表示n沟道增强型FET的控制电压的设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图。图11(a)、(b)、(c)中,横轴表示相对接地电位的电压。
n沟道增强型时,从图11(a)~(c)与图9(a)~(c)的比较可以看出,第一FET111的通·断切换电压Vsw1为Vsw1=Vb1-Vth1=Vb1-|Vth1|,第二FET121的通·断切换电压Vsw2为Vsw2=Vb2+Vth2=Vb2+|Vth2|。
除此之外的方面与n沟道耗尽型的情况相同。因此,通过一个控制电压Vc来使第一FET111和第二FET121互补地进行切换动作用的设定条件如下。
即,也可任意设定偏压电压Vb1、Vb2。
控制电压Vc可以将低电压值Vcl设定为比偏压电压Vb1低第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2高第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者低,同时,将控制电压的高电压值Vch设定为比偏压电压Vb1低第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2高第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者高。
另外,为了仅用正电源使开关装置10动作,除了上述条件之外,进一步,可以将偏压电压Vb1、偏压电压Vb2、控制电压Vc全部设定为大于等于接地电位。
{p沟道增强型}
接着,说明p沟道增强型的FET。
图12(a)、(b)、(c)是表示p沟道增强型FET的控制电压的设定方法的图,(a)是表示第一FET的通·断切换电压比第二FET的通·断切换电压低时的控制电压的设定方法的图,(b)是表示第一FET的通·断切换电压比第二FET的通·断切换电压高时的控制电压的设定方法的图,(c)是表示第一FET的通·断切换电压与第二FET的通·断切换电压一致时的控制电压的设定方法的图。图12(a)、(b)、(c)中,横轴表示相对接地电位的电压。
p沟道增强型时,从图12(a)~(c)与图9(a)~(c)的比较可以看出,第一FET111的通·断切换电压Vsw1为Vsw1=Vb1-Vth1=Vb1+|Vth1|,第二FET121的通·断切换电压Vsw2为Vsw2=Vb2+Vth2=Vb2-|Vth2|。
并且,第一FET111中,源极电压大于等于通·断切换电压Vsw1的电压范围为接通区域,源极电压低于通·断切换电压Vsw1的电压范围为断开区域。另一方面,第二FET121中,栅极电压小于等于通·断切换电压Vsw2的电压范围为接通区域,源极电压超过通·断切换电压Vsw2的电压范围为断开区域。
除此之外的方面与n沟道耗尽型的情况相同。因此,通过一个控制电压Vc来使第一FET111和第二FET121互补地进行切换动作用的设定条件如下。
即,也可任意设定偏压电压Vb1、Vb2。
控制电压Vc可以将低电压值Vcl设定为比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者低,同时,将控制电压的高电压值Vch设定为比偏压电压Vb1高第一FET111的栅极阈值电压Vth1的绝对值的电压(Vsw1)和比偏压电压Vb2低第二FET121的栅极阈值电压Vth2的绝对值的电压(Vsw2)两者高。
另外,为了仅用正电源使开关装置10动作,除了上述条件之外,进一步,可以将偏压电压Vb1、偏压电压Vb2、控制电压Vc全部设定为大于等于接地电位。
{4种类型FET的总结}
使用n沟道耗尽型、p沟道耗尽型、n沟道增强型、p沟道增强型这四种类型的FET时,通过一个控制电压Vc来使第一FET111和第二FET121互补地切换动作用的设定条件如下。
即,也可任意设定偏压电压Vb1、Vb2。
控制电压Vc可以将低电压值Vcl设定为比从偏压电压Vb1减去第一FET111的栅极阈值电压Vth1(包括符号)的电压(Vsw1)和在偏压电压Vb2上加上第二FET121的栅极阈值电压Vth2(包括符号)的电压(Vsw2)两者低,同时,将控制电压的高电压值Vch设定为比从偏压电压Vb1减去第一FET111的栅极阈值电压Vth1(包括符号)的电压(Vsw1)和在偏压电压Vb2上加上第二FET121的栅极阈值电压Vth2(包括符号)的电压(Vsw2)两者高。
另外,为了仅用正电源使开关装置10动作,除了上述条件之外,进一步,可以将偏压电压Vb1、偏压电压Vb2、控制电压Vc全部设定为大于等于接地电位。
(实施方式2)
如上所述,图6(b)所示的反射特性:S33和图7(b)所示的反射特性:S22不必说处于充分的电平。本发明的实施方式2的开关装置试图改善该反射特性。
图13是本实施方式的开关装置20的电路图。开关装置20在实施方式1的开关装置10中包含相当于本发明的第三FET开关的FET开关13和相当于本发明的第四FET开关的FET开关14。另外,对于与图1的构成要素相同的元件,添加同一符号,而省略说明。另外,分别在FET开关11~14的两端设置直流阻止用电容性元件Cb。
FET开关13具有第三FET131(下面,称为FET131),构成为与FET开关12相同。即,FET131与FET121同样,由HEMT或HFET构成,经与电阻元件124相同的电阻元件134向栅极提供相当于第二控制电压的控制电压Vc。另外,经分别与源极偏压用电阻元件122和漏极偏压用电阻元件123相同的源极偏压用电阻元件132和漏极偏压用电阻元件133,向源极和漏极提供相当于第三偏压电压的偏压电压Vb2。这里,偏压电压Vb2与提供给FET开关12的电压共用,控制电压Vc与提供给FET11、12的电压共用。当然,也可不使其共用,而提供其他值的第三偏压电压和第二控制电压。
FET开关14具有第四FET141(下面,称为FET141),构成为与FET开关11相同。即,FET141与FET111同样,由HEMT或HFET构成,向栅极提供相当于第四偏压电压的偏压电压Vb1。另外,分别经与源极偏压用电阻元件112和漏极偏压用电阻元件113相同的源极偏压用电阻元件142和漏极偏压用电阻元件143,向源极和漏极提供相当于第二控制电压的控制电压Vc。这里,偏压电压Vb1与提供给FET开关11的电压共用,控制电压Vc与提供给FET11、12的电压共用。当然,也可不使其共用,而提供其他值的第四偏压电压和第二控制电压。这时,需要同步于第一控制电压提供第二控制电压。
在FET开关13和地之间,设置电阻元件(终端用电阻元件)21。电阻元件21的电阻值设定为其与FET131的沟道电阻值的总和等于连接到端子P2的传送线路的特性阻抗。因此,通过FET131为导通状态,而使端子P2终端化(第一终端状态)。
同样,在FET开关14和地之间,设置电阻元件(终端用电阻元件)22。电阻元件22的电阻值设定为其与FET141的沟道电阻值的总和等于连接到端子P3的传送线路的特性阻抗。因此,通过FET141为导通状态,而使端子P3终端化(第二终端状态)。
另外,通过使FET131导通时的沟道电阻等于传送线路的特性阻抗,而可省略电阻元件21。对于电阻元件22也相同。
接着,说明如上这样构成的开关装置20的动作。
当提供0.0V来作为控制电压Vc时,FET111、141为导通状态,同时FET121、131为截断状态。由此,通过FET开关11,端子P1与端子P2相连,同时通过FET开关14,端子P3被终端化。即,控制电压Vc为0.0V时,开关装置20为第一连接状态和第二终端状态。
图14(a)、(b)表示提供0.0V来作为控制电压Vc时的开关装置20的各种特性的曲线。另外,该图的曲线看上去与图6相同。若比较图14(a)和图6(a),可以看出,对于开关装置20的开关特性,与开关装置10大致相同。另一方面,若比较图14(b)和图6(b),可以看出,开关装置20的反射特性:S33被大幅度改善。其原因是端子P3通过FET开关14和电阻元件22被终端化。
另一方面,当提供1.0V来作为控制电压Vc时,FET111、141为截断状态,同时FET121、131为导通状态。由此,通过FET开关12,端子P1与端子P3相连,同时通过FET开关13,端子P2被终端化。即,控制电压Vc为1.0V时,开关装置10为第二连接状态和第一终端状态。
图15(a)、(b)表示提供1.0V来作为控制电压Vc时的开关装置20的各种特性的曲线。另外,该图的曲线看上去与图7相同。若比较图15(a)和图7(a),可以看出,对于开关装置20的开关特性,与开关装置10大致相同。另一方面,若比较图15(b)和图7(b),可以看出,开关装置20的反射特性S22被大幅度改善。其原因是端子P2通过FET开关13和电阻元件21被终端化。
如上所说明的,根据本实施方式,通过一个控制电压Vc使分别包括由HEMT或HFET构成的FET111~141的FET开关11~14互补地进行切换动作,从而可以进行开关装置20为第一连接状态和第二终端状态,或为第二连接状态和第一终端状态的所谓路径切换。由此,在路径切换时,可以终端化所截断的端子,可以抑制所截断的端子中的信号反射。
上述说明中,虽然通过彼此共用的控制电压Vc来控制全部FET开关11~14,但是也可分别独立控制FET开关13、14。另外,对于FET开关11、13的第一组合,可以使用第一控制电压互补地进行切换控制,对于FET开关12、14的第二组合,可以使用与第一控制电压同步的第二控制电压互补地进行切换控制。而且,仅对于第一和第二的任一组合,可进行互补地切换控制。即使是其中之一的情况,也可得到与本发明相同的效果。但是,从开关装置20的控制的容易性和电路结构的简单化的观点来看,优选如本实施方式那样,使偏压电压Vb1、Vb2和控制电压Vc共用。
在表示了各种特性曲线的各图中,作为信号频率,虽然仅表示到10GHz,但是本发明并不限于此。本发明的开关装置10、20可适用到60G~75GHz的毫米波带。也可适用到高频带。与此相反,在比曲线所示的频率低的频带中,也可通过本发明的开关装置10、20,得到上述效果。具体的,本发明的开关装置10、20可适用于大于等于100MHz小于等于75GHz的频率信号传送路径,更优选可适用于大于等于100MHz小于等于10GHz的频率信号传送路径。
(实施方式3)
图16是本发明的实施方式3的开关装置30的示意电路图。图16中,与图1相同的符号表示相同或相当的部分。开关装置30在实施方式1的开关装置10中进一步包括两端具有端子(第二传送信号用端子)接口2和端子(第三传送信号用端子)接口3的传送线路15,FET开关11和FET开关12经传送线路15,分别连接到相当于端子P1的端子(第一传送信号用端子)接口1,同时,端子P2和端子P3分别接地。
具体的,包括可接地第一点Pt1的FET开关11和可接地第二点Pt2的FET开关12,通过切换可传达传送信号地连接端子接口1和端子接口2且不能传达传送信号地切断端子接口1和端子接口3的第一传送信号连接状态和可传达传送信号地连接端子接口1和端子接口3且不能传达传送信号地切断端子接口1和端子接口2的第二传送信号连接状态,而可切换传送信号的传送路径。另外,该图中,为说明方便,分开描述本来连续的一条传送线路15。
FET开关11在端子接口1和端子接口2间的传送线路15中,具有在第一点Pt1与地之间设置的第一FET111,该第一点从端子接口1向端子接口2侧离开相当于λ/4(λ是传送信号的波长)长度,通过该FET111为导通状态,而构成为接地第一点Pt1。FET111经直流阻止用电容性元件Cb分别连接到第一点Pt1和地。
另一方面,FET开关12在端子接口1和端子接口3间的传送线路15中,具有在从端子接口1向端子接口3侧离开相当于λ/4长度的第二点Pt2与地之间设置的第二FET121,通过该FET121为导通状态,而构成为接地第二点Pt2。FET121经直流阻止用电容性元件Cb分别连接到第二点Pt2和地。
传送线路15由背面设置了接地电极的100微米厚的GaAs基板和在该GaAs基板上形成的宽为20微米、厚为5微米的Au图形构成。
将端子接口1、接口2和接口3连接到其他传送线路和高频电路上,且将高频的交流传送信号输入输出到端子接口1、接口2和接口3,而在传送线路15上传送。该传送信号的频率优选大于等于100MHz小于等于75GHz,更优选大于等于100MHz小于等于10GHz。具体的,假定为5GHz。
FET111、121由被称为HEMT或HFET的GaAs系的n沟道耗尽型FET构成。将第一偏压电压Vb1提供给FET111的栅极,同时,经源极偏压用电阻元件112和漏极偏压用电阻元件113向源极和漏极提供第一控制电压Vc。另一方面,经源极偏压用电阻元件122和漏极偏压用电阻元件123向FET121的源极和漏极提供第二偏压电压Vb2,同时,经电阻元件124向栅极提供第一控制电压Vc。
其他方面与实施方式1相同。
图17(a)、(b)是表示偏压电压Vb1为0.0V、偏压电压Vb2为1.0V,控制电压Vc为相当于第一偏压电压Vb1的0.0V(Vcl)和相当于第二偏压电压Vb2的1.0V(Vch)两值时的FET开关11、12的开关特性的曲线。纵轴表示从FET的漏极向源极传送信号时的信号电平(顺方向传送系数),单位为dB。横轴表示信号频率,单位为GHz。
图17(a)表示FET开关11的开关特性。FET开关11在控制电压Vc为0.0V时,源极—漏极间为导通状态,另一方面,在控制电压Vc为1.0V时,源极—漏极间为截断状态。另一方面,图17(b)表示FET开关12的开关特性。FET开关12与FET开关11相反,在控制电压Vc为0.0V时,源极—漏极间为截断状态,另一方面,在控制电压Vc为1.0V时,源极—漏极间为导通状态。由此,可以通过一个控制电压Vc,而使FET111、121互补地为导通状态。另外,该图(a)、(b)所示的开关特性是电阻元件112、113、122、123的电阻值为5kΩ时的开关特性,但是即使电阻值为500Ω左右,开关特性也不会大大变化。另外,对于FET111、121的特性也可为100Ω左右。
下面,详细说明如上这样构成的开关装置30的动作。
提供0.0V来作为控制电压Vc时,FET111为导通状态,同时FET121为截断状态。由此,通过FET开关11接地第一点Pt1。这时,从端子接口1看被接地侧的传送线路15与终端短路的1/4λ线路等价,等于断开状态、即,不连接的状态。另一方面,由于FET开关12为断开状态,所以将信号传送到端子接口3侧。即,控制电压Vc为0.0V时,开关装置30为第二传送信号连接状态。
图18(a)、(b)是表示控制电压Vc为0.0V时的横轴为信号频率的开关装置30的各种特性的曲线。该图(a)表示从端子接口1向端子接口2的信号的传送特性(顺方向传送系数:S21)与从端子接口1向端子接口3的信号的传送特性(顺方向传送系数:S31)。该图(b)表示端子接口2的反射特性(反射系数:S22)和端子接口3的反射特性(反射系数:S33)。该图的纵轴单位为dB、横轴单位为GHz。从该图(a)所示的传送特性可以看出,端子接口1和端子接口3为连接状态,端子接口1和端子接口2为切断状态。不必说该图(b)所示的反射特性:S22为充分电平。后面描述其改善方案。
另一方面,提供1.0V来作为控制电压Vc时,FET111为截断状态,同时FET121为导通状态。由此,通过FET开关12接地第二点Pt2。这时,从端子接口1看被接地侧的传送线路15与断开状态、即不连接的状态等价,将信号传送到端子接口2侧。即,控制电压Vc为1.0V时,开关装置30为第一传送信号连接状态。虽然没有图示,但是控制电压Vc为1.0V时的开关装置30的各种特性从电路的对称性来看,与图18(a)、(b)相同。
图18(a)、(b)中,作为开关装置30的开关特性,仅表示了传送信号到10GHz的信号,但是对于到大于等于其的60~75GHz的毫米波频带,开关装置30也实现了同样的效果。也可使用到毫米波频带以上的高频带。
上述说明中,虽然第一偏压电压Vb1为0.0V,第二偏压电压Vb2为1.0V,但是如实施方式1所述,也可以是除此之外的电压。作为控制电压Vc,虽然为相当于第一偏压电压Vb1的电压和相当于第二偏压电压Vb2的电压两值,但本发明并不限于此,与实施方式1所描述的相同。
以上,根据本实施方式,通过FET开关11、12分别接地传送线路15上的第一点Pt1和第二点Pt2,从而可切换传送信号的传送路径。由此,传送信号时,不会产生传送损耗。另外,通过一个控制电压Vc,使FET开关11、12互补地进行开关动作,而可互补地设定第一传送信号连接状态和第二传送信号连接状态,使控制容易。由于将偏压电压Vb1、Vb2和控制电压Vc全部设定为大于等于接地电位,所以可仅通过正电源动作开关装置30。由此,不需要供给负电压的负电源,而可减小电路规模。
(实施方式4)
如前所述,图18(b)所示的反射特性:S22不必说为充分的电平。本发明的实施方式2的开关装置实现了该反射特性的改善。
图19是本实施方式的开关装置30A的示意电路图。开关装置30A在实施方式3的开关装置30上进一步追加了第三点Pt3可为终端的第三FET开关13和第四点Pt4可为终端的第四FET开关14。另外,为说明简单,分开描述本来连续的一条传送路径。
FET开关13在第一点Pt1和端子接口2之间的传送线路15中,具有在从第一点Pt1向端子接口2侧离开相当于λ/4长度的第三点Pt3与地之间设置的第三FET131与在FET131的源极和地之间设置的电阻元件(终端用电阻元件)135,通过FET131为导通状态,而构成为终端化第三点Pt3。电阻元件135的电阻值调整为与FET131的沟道电阻值的总和为传送线路15的特性阻抗值。另外,FET131、电阻元件132、133分别与FET111、电阻元件112、113相同。即,FET开关13除了具有电阻元件135之外,具有与FET11相同的结构,而呈现出图17(a)所示的开关特性。另外,FET131经直流阻止用电容性元件Cb分别连接到第三点Pt3和电阻元件135。
另一方面,FET开关14在第二点Pt2和端子接口3之间的传送线路15中,具有在从第二点Pt2向端子接口3侧离开相当于λ/4长度的第四点Pt4与地之间设置的第四FET141与在FET141的源极和地之间设置的电阻元件(终端用电阻元件)145,通过FET141为导通状态,而构成为终端化第四点Pt4。电阻元件145的电阻值调整为与FET141的沟道电阻值的总和为传送线路15的特性阻抗值。另外,FET141、电阻元件142~144分别与FET121、电阻元件122~124相同。即,FET开关14除了具有电阻元件145之外,具有与FET12相同的结构,而呈现出图17(b)所示的开关特性。另外,FET141经直流阻止用电容性元件Cb分别连接到第四点Pt4和电阻元件145。
向FET131的栅极提供提供给FET111的栅极的第一偏压电压Vb1来作为第三偏压电压。另外,向源极和漏极经电阻元件源极偏压用电阻元件132和漏极偏压用电阻元件133提供提供给FET111的源极和漏极的第一控制电压Vc来作为第二控制电压,使其分别在直流上为大致相同电位。另一方面,向FET141的源极和漏极经源极偏压用电阻元件142和漏极偏压用电阻元件143提供提供给FET121的源极和漏极的第二偏压电压Vb2来作为第四偏压电压,使其分别在直流上为大致相同电位。另外,经电阻元件144向栅极提供提供给FET121的栅极的第一控制电压Vc来作为第二控制电压。另外,对于控制电压Vc和偏压电压Vb1、Vb2的具体值,由于如实施方式3中所说明的,这里省略说明。
下面,详细说明如上这样构成的开关装置30A的动作。
当提供0.0V(Vcl)来作为控制电压Vc时,FET111和FET131的组为导通状态,同时,FET121和FET141的组为截断状态。由此,通过FET开关11接地第一点Pt1,同时,通过FET开关13终端化第三点Pt3,开关装置30为第二传送信号连接状态。另外,接地第一点Pt1时,从该点离开λ/4的第三点Pt3为与通过传送信号的频率(5GHz)断开时相同的状态。因此,终端化第三点Pt3与终端化传送线路15的端部、即,端子接口2等价。由此,可以抑制端子接口2的传送信号的反射。
图20(a)、(b)是表示控制电压Vc为0.0V时的以信号频率为横轴的开关装置30A的各种特性的曲线。另外,该图看上去与图18(a)、(b)相同。从图20(a)所示的传送特性可以看出与图18(a)相同,端子接口1和端子接口3为连接状态,端子接口1和端子接口2为切断状态。并且,图20(b)所示的反射特性:S22可看出在作为传送信号频率的5GHz附近,为-20dB以下,可充分抑制端子接口2的信号反射。
另一方面,当提供1.0V(Vch)来作为控制电压Vc时,FET111和FET131的组为截断状态,同时,FET121和FET141的组为导通状态。由此,通过FET开关12接地第二点Pt2,同时,通过FET开关14终端化第四点Pt4,开关装置30A为第一传送信号连接状态。另外,接地第二点Pt2时,从该点离开λ/4的第四点Pt4为与通过传送信号的频率(5GHz)断开时相同的状态。因此,终端化第四点Pt4与终端化传送线路15的端部、即,端子接口3等价。由此,可以抑制端子接口3的信号的反射。另外,虽然没有图示,但是控制电压Vc为1.0V时的开关装置30A的各种特性从电路的对称性来看,与图20(a)、(b)相同。
图20(a)、(b)中,作为开关装置30A的开关特性,虽然仅表示了传送信号到10GHz的信号,但是开关装置30A对于到大于等于该频率的60~75GHz的毫米波频带,也可实现同样的效果。进一步,也可适用到毫米波频率以上的高频带。
以上,根据本实施方式,通过FET开关13、14分别终端化传送线路15上的第三点Pt3和第四点Pt4,从而可以抑制信号截断了侧的信号反射。
通过FET131、141具有相当于传送线路15的特性阻抗值的沟道电阻,而分别可以省略电阻元件135、145。另外,虽然通过一个控制电压Vc来控制FET开关11~14,但是本发明并不限于此。即使分别独立控制FET11~14,或使用负电压来进行控制,也可以与本发明实现的效果相同。另外,在分别独立控制FET开关11~14的情况下,需要提供各个控制电压Vc,来使其彼此同步。
另外,实施方式3、4中,虽然由GaAs系的半导体构成FET111、121、131、141,但是并不限于此。FET111、121、131、141优选由从Ga、In、Al中所选的至少一个元素和从As、P、N中所选的至少一个元素的化合物构成的化合物半导体构成。当然,可以由包含除此之外的元素的化合物半导体构成。另外,也可由Si和Ge的所谓单晶半导体构成。FET开关11~14并不需要必然由FET构成,也可由与FET不同的开关部件,例如PIN二极管开关构成,也可与本发明实现的效果相同。另外,与实施方式1、2相同,FET111、121、131、141也可由p沟道型的FET构成,也可由增强型的FET构成。
第一点Pt1和第二点Pt2与端子接口1的间隔、第一点Pt1和第三点Pt3的间隔及第二点Pt2与第四点Pt4的间隔可以是相当于传送信号的1/4波长的奇数倍的长度,但并不限于λ/4。另外,这些间隔并不需要严格为1/4波长的奇数倍,允许有一些误差。在这些间隔有一些误差的情况下,开关特性多少有点劣化。即,根据所要求的开关特性来决定允许误差。在要求严时,允许仅稍微有一点误差,在要求比较松时,允许到λ/8左右的误差。
从上面所说明的,本领域内普通技术人员可明白本发明的多个改进和其他实施方式。因此,上述说明应解释为仅为示例,其目的是提供启示本领域内普通技术人员实施本发明的最佳形态。可在实质上改变其结构和/或功能细节,而不脱离本发明的精神。
产业上的可利用性
本发明的开关装置作为在传送线路上所传送的信号的路径切换用的开关而有用。
Claims (24)
1、一种开关装置,其特征在于,包括:
第一、第二和第三连接用端子;第一FET,其中,分别经第一直流阻止用电容性元件将一对主端子的一个连接到所述第一连接用端子,将所述一对主端子的另一个连接到所述第二连接用端子;第二FET,其中,分别经第二直流阻止用电容性元件将一对主端子的一个连接到所述第一连接用端子,将所述一对主端子的另一个连接到所述第三连接用端子;
所述第一FET的沟道型和所述第二FET的沟道型相同;
向所述第一FET的栅极提供第一偏压电压;
向所述第二FET的一对主端子提供第二偏压电压;
且比从所述第一偏压电压减去包含所述第一FET的符号的栅极阈值电压的电压和将包含第二FET的符号的栅极阈值电压加到所述第二偏压电压的电压两者都低的电压,及比从所述第一偏压电压减去包含所述第一FET的符号的栅极阈值电压的电压和将包含第二FET的符号的栅极阈值电压加到所述第二偏压电压的电压两者都高的电压的其中之一作为第一控制电压,通过提供给所述第一FET的一对主端子和所述第二FET的栅极,而分别使所述第一FET和所述第二FET互补地分别导通和截断,从而切换第一连接状态和第二连接状态,其中,该第一连接状态是,电连接所述第一连接用端子和所述第二连接用端子,且电切断所述第一连接用端子和所述第三连接用端子;该第二连接状态是,电连接所述第一连接用端子和所述第三连接用端子,且电切断所述第一连接用端子和所述第二连接用端子。
2、根据权利要求1所述的开关装置,其特征在于:
所述第一偏压电压、所述第二偏压电压和所述第一控制电压具有接地电位以上的电压值。
3、根据权利要求1所述的开关装置,其特征在于:
输入输出到所述第一、第二、第三连接用端子的信号频率大于等于100MHz小于等于75GHz。
4、根据权利要求3所述的开关装置,其特征在于:
输入输出到所述第一、第二、第三连接用端子的信号频率大于等于100MHz小于等于10GHz。
5、根据权利要求1所述的开关装置,其特征在于:
所述开关装置进一步包括提供所述第一控制电压用的控制电压用端子;将所述第一FET的一对主端子和所述第二FET的栅极连接到所述控制电压用端子。
6、根据权利要求5所述的开关装置,其特征在于:
所述第一FET的一对主端子分别经第一偏压用电阻元件连接到所述控制电压用端子。
7、根据权利要求6所述的开关装置,其特征在于:
两个所述第一偏压用电阻元件的电阻值的和大于等于所述第一FET的接通电阻的100倍小于等于10万倍。
8、根据权利要求7所述的开关装置,其特征在于:
两个所述第一偏压用电阻元件的电阻值的和大于等于所述第一FET的接通电阻的1000倍小于等于10万倍。
9、根据权利要求6所述的开关装置,其特征在于:
所述开关装置进一步包括偏压电压用端子,所述第二FET的一对主端子分别经第二偏压用电阻元件连接到所述偏压电压用端子。
10、根据权利要求9所述的开关装置,其特征在于:
两个所述第二偏压用电阻元件的电阻值的和大于等于所述第二FET的接通电阻的100倍小于等于10万倍。
11、根据权利要求10所述的开关装置,其特征在于:
两个所述第二偏压用电阻元件的电阻值的和大于等于所述第二FET的接通电阻的1000倍小于等于10万倍。
12、根据权利要求1所述的开关装置,其特征在于:
所述第一和第二FET是n沟道型。
13、根据权利要求1所述的开关装置,其特征在于:
所述第一控制电压取等于所述第一偏压电压的电压与等于所述第二偏压电压的电压两值。
14、根据权利要求1所述的开关装置,其特征在于:
所述第一和第二FET为耗尽型。
15、根据权利要求1所述的开关装置,其特征在于:
所述第一和第二FET同时由从Ga、In、Al中选出的至少一个元素和从As、P、N中选出的至少一个元素的化合物形成的化合物半导体构成。
16、根据权利要求1所述的开关装置,其特征在于:
所述开关装置进一步包括第三和第四FET,
所述第三FET的一对主端子的一个经第三直流阻止用电容性元件连接到所述第二连接用端子,同时,所述第三FET的一对主端子的另一个经第四直流阻止用电容性元件或第四直流阻止用电容性元件和第一终端用电阻元件接地;
所述第四FET的一对主端子的一个经第五直流元件用电容性元件连接到所述第三连接用端子,同时,所述第四FET的一对主端子的另一个经第六直流元件用电容性元件或该第六直流元件用电容性元件和第二终端用电阻元件接地;
所述第三FET的沟道型和所述第四FET的沟道型相同;
向所述第四FET的栅极提供第三偏压电压;
向所述第三FET的一对主端子提供第四偏压电压;
且,比从所述第三偏压电压减去包含所述第四FET的符号的栅极阈值电压的电压和将包含第三FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都低的电压,及比从所述第三偏压电压减去包含所述第四FET的符号的栅极阈值电压的电压和将包含第三FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都高的电压的其中之一作为第二控制电压,其与所述第一控制电压同步,通过提供给所述第四FET的一对主端子和所述第三FET的栅极,而分别使所述第一FET和第四FET的组与所述第二和第三FET的组互补地分别为导通状态和截断状态,在所述第一连接状态中终端化所述第三连接用端子,且在所述第二连接状态中终端化所述第二连接用端子。
17、根据权利要求16所述的开关装置,其特征在于:
提供所述第一控制电压来作为所述第二控制电压。
18、根据权利要求16所述的开关装置,其特征在于:
提供所述第一偏压电压来作为所述第三偏压电压;
提供所述第二偏压电压来作为所述第四偏压电压。
19、根据权利要求1所述的开关装置,其特征在于:
所述开关装置进一步包括两端具有第二和第三传送信号用端子、进行传送信号的传送的传送线路;
所述第一和第二FET经所述传送线路分别连接到所述第一连接用端子,同时,所述第二和第三连接端子分别接地;
所述传送线路上,将所述第一连接端子连接到某一点,所述第一FET经所述第一直流阻止用电容性元件连接到从所述第一连接端子的连接点向所述第二传送信号用端子离开相当于所述传送信号的1/4波长的奇数倍的长度的第一点,且将所述第二FET经所述第二直流阻止用电容性元件连接到从所述第一连接端子的连接点向所述第三传送信号用端子离开相当于所述传送信号的1/4波长的奇数倍的长度的第二点;
所述第一连接用端子构成第一传送信号用端子;
根据所述第一连接状态和所述第二连接状态的切换,切换第一传送信号连接状态和第二传送信号连接状态,其中,该第一传送信号连接状态是,可传送所述传送信号地连接所述第一传送信号用端子和所述第二传送信号用端子,且不能传送所述传送信号地切断所述第一传送信号用端子和所述第三传送信号用端子;该第二传送信号连接状态是,可传送所述传送信号地连接所述第一传送信号用端子和所述第三传送信号用端子,且不能传送所述传送信号地切断所述第一传送信号用端子和所述第二传送信号用端子。
20、根据权利要求19所述的开关装置,其特征在于:
输入输出到所述第一、第二和第三传送信号用端子的信号频率大于等于100MHz小于等于75GHz。
21、根据权利要求20所述的开关装置,其特征在于:
输入输出到所述第一、第二和第三传送信号用端子的信号频率大于等于100MHz小于等于10GHz。
22、根据权利要求19所述的开关装置,其特征在于:
所述开关装置进一步包括第三和第四FET,
所述第三FET的一对主端子的一个经第三直流阻止用电容性元件连接到所述传送线路中从所述第一点向所述第二传送信号用端子离开相当于所述传送信号的1/4波长的奇数倍的长度的第三点,同时,所述第三FET的一对主端子的另一个经第四直流阻止用电容性元件或该第四直流阻止用电容性元件和第一终端用电阻元件接地,且所述第三FET的接通电阻或该第三FET的接通电阻与所述第一终端用电阻元件的电阻和与所述传送线路的特性阻抗大致相同;
所述第四FET的一对主端子的一个经第五直流阻止用电容性元件连接到所述传送线路中从所述第二点向所述第三传送信号用端子离开相当于所述传送信号的1/4波长的奇数倍的长度的第四点,同时,所述第四FET的一对主端子的另一个经第六直流阻止用电容性元件或该第六直流阻止用电容性元件和第二终端用电阻元件接地,且所述第四FET的接通电阻或该第四FET的接通电阻与所述第二终端用电阻元件的电阻的和与所述传送线路的特性阻抗大致相同;
所述第三FET的沟道型和所述第四FET的沟道型相同;
向所述第三FET的栅极提供第三偏压电压;
向所述第四FET的一对主端子提供第四偏压电压;
且,比从所述第三偏压电压减去包含所述第三FET的符号的栅极阈值电压的电压和将包含第四FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都低的电压,及比减去包含所述第三FET的符号的栅极阈值电压的电压和将包含第四FET的符号的栅极阈值电压加到所述第四偏压电压的电压两者都高的电压的其中之一作为第二控制电压,其与所述第一控制电压同步,通过提供给所述第三FET的一对主端子和所述第四FET的栅极,而分别使所述第一FET和第三FET的组与所述第二和第四FET的组互补地分别为导通状态和截断状态,在所述第一传送信号连接状态中接地所述第二点,同时,终端化所述第四点,且在所述第二传送信号连接状态中接地所述第一点,同时,终端化所述第三点。
23、根据权利要求22所述的开关装置,其特征在于:
提供所述第一控制电压来作为所述第二控制电压。
24、根据权利要求12所述的开关装置,其特征在于:
提供所述第一偏压电压来作为第三偏压电压;
提供所述第二偏压电压来作为所述第四偏压电压。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP180124/2002 | 2002-06-20 | ||
JP2002180124 | 2002-06-20 | ||
JP2002208598 | 2002-07-17 | ||
JP208598/2002 | 2002-07-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1653691A true CN1653691A (zh) | 2005-08-10 |
Family
ID=31949468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038109212A Withdrawn CN1653691A (zh) | 2002-06-20 | 2003-06-20 | 开关装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6967517B2 (zh) |
JP (1) | JPWO2004019493A1 (zh) |
CN (1) | CN1653691A (zh) |
AU (1) | AU2003244130A1 (zh) |
WO (1) | WO2004019493A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257297B (zh) * | 2006-12-08 | 2010-11-17 | 英飞凌科技股份公司 | 用于补偿场效应晶体管的非理想性的电路、方法和设备 |
CN103181079A (zh) * | 2010-10-27 | 2013-06-26 | 飞思卡尔半导体公司 | 电压切换电路、集成器件和集成电路、以及电压切换的方法 |
CN103219974A (zh) * | 2012-01-19 | 2013-07-24 | 三星电机株式会社 | 高频开关 |
CN104242881A (zh) * | 2013-06-24 | 2014-12-24 | 瑞昱半导体股份有限公司 | 半导体开关 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001297642A1 (en) * | 2000-10-12 | 2002-09-04 | Board Of Regents, The University Of Texas System | Template for room temperature, low pressure micro- and nano-imprint lithography |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JPWO2004019493A1 (ja) | 2002-06-20 | 2005-12-15 | 松下電器産業株式会社 | スイッチ装置 |
US8112227B2 (en) * | 2004-06-15 | 2012-02-07 | Baker Hughes Incorporated | Processing of multi-component induction measurements in a biaxially anisotropic formation |
JP2006332416A (ja) * | 2005-05-27 | 2006-12-07 | Nec Electronics Corp | 半導体装置 |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US9653601B2 (en) * | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
JP5136544B2 (ja) * | 2009-12-16 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
CN102478940A (zh) * | 2010-11-24 | 2012-05-30 | 英业达股份有限公司 | 一种用于计算机***复用引脚的控制电路 |
US9479162B2 (en) * | 2012-11-28 | 2016-10-25 | Analog Devices, Inc. | Apparatus and methods for ultrasound probes |
CN103400548B (zh) * | 2013-07-31 | 2016-03-16 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
KR20150142943A (ko) * | 2014-06-12 | 2015-12-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
WO2016029190A1 (en) * | 2014-08-22 | 2016-02-25 | Lockheed Martin Corporation | Multi-stage linearizer |
US9570438B1 (en) * | 2015-08-04 | 2017-02-14 | Infineon Technologies Austria Ag | Avalanche-rugged quasi-vertical HEMT |
US10504884B2 (en) * | 2018-05-11 | 2019-12-10 | Semiconductor Components Industries, Llc | Electronic device and circuit including a transistor and a variable resistor |
RU2748722C1 (ru) * | 2020-09-14 | 2021-05-31 | Акционерное общество Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Переключатель свч |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290723A (ja) | 1988-09-27 | 1990-03-30 | Nec Corp | レベル変換回路 |
US4890077A (en) * | 1989-03-28 | 1989-12-26 | Teledyne Mec | FET monolithic microwave integrated circuit variable attenuator |
US5023494A (en) | 1989-10-20 | 1991-06-11 | Raytheon Company | High isolation passive switch |
JPH0433501A (ja) | 1990-05-28 | 1992-02-04 | Shinko Electric Co Ltd | マニプレータを搭載した無人車のバッテリー充電方法 |
JPH04346513A (ja) * | 1991-05-24 | 1992-12-02 | Mitsubishi Electric Corp | 高周波スイッチ |
JP3124323B2 (ja) | 1991-08-09 | 2001-01-15 | 出光興産株式会社 | スチレン系樹脂成形体 |
JP2848502B2 (ja) * | 1992-04-24 | 1999-01-20 | 日本電信電話株式会社 | マイクロ波半導体スイッチ |
JPH0685641A (ja) | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | マイクロ波スイッチ |
JP2956383B2 (ja) * | 1992-10-16 | 1999-10-04 | 三菱電機株式会社 | 半導体スイッチ |
US5345123A (en) * | 1993-07-07 | 1994-09-06 | Motorola, Inc. | Attenuator circuit operating with single point control |
JPH07235802A (ja) | 1994-02-23 | 1995-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイッチ回路 |
US5519634A (en) * | 1994-06-10 | 1996-05-21 | Melco Inc. | Data transfer unit and method of power supply to the data transfer unit |
JP3198808B2 (ja) | 1994-06-30 | 2001-08-13 | 株式会社村田製作所 | 高周波スイッチ |
US5903178A (en) * | 1994-12-16 | 1999-05-11 | Matsushita Electronics Corporation | Semiconductor integrated circuit |
JP3288209B2 (ja) | 1994-12-16 | 2002-06-04 | 松下電器産業株式会社 | 半導体集積回路 |
JP3322377B2 (ja) | 1995-01-31 | 2002-09-09 | ソニー株式会社 | 信号切換え装置 |
US5677667A (en) | 1995-02-23 | 1997-10-14 | Vehicle Enhancement Systems, Inc. | Data communications apparatus for tractor/trailer using pneumatic coupler |
JPH08288400A (ja) | 1995-04-18 | 1996-11-01 | Sony Corp | 論理回路装置 |
JPH0927736A (ja) | 1995-07-13 | 1997-01-28 | Japan Radio Co Ltd | Fetスイッチ |
JP3630797B2 (ja) | 1995-10-09 | 2005-03-23 | 三洋電機株式会社 | 半導体装置 |
US5917362A (en) * | 1996-01-29 | 1999-06-29 | Sony Corporation | Switching circuit |
JP3596209B2 (ja) | 1997-01-29 | 2004-12-02 | ソニー株式会社 | スイッチ回路 |
US5767721A (en) * | 1996-06-06 | 1998-06-16 | Itt Industries, Inc. | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only |
DE19704151C1 (de) | 1997-02-04 | 1998-08-27 | Siemens Ag | Sende-Empfangs-Umschalteanordnung |
JPH10335901A (ja) | 1997-06-04 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体スイッチ |
CN1155152C (zh) * | 1998-04-24 | 2004-06-23 | 松下电器产业株式会社 | 放大器 |
JP3068065B2 (ja) | 1998-09-25 | 2000-07-24 | 日本電気株式会社 | 回路設計方法 |
JP2000349502A (ja) | 1999-03-29 | 2000-12-15 | Toyota Central Res & Dev Lab Inc | 高周波スイッチ装置 |
JP2002141794A (ja) | 2000-10-31 | 2002-05-17 | Toshiba Information Systems (Japan) Corp | 半導体集積回路 |
JPWO2004019493A1 (ja) | 2002-06-20 | 2005-12-15 | 松下電器産業株式会社 | スイッチ装置 |
-
2003
- 2003-06-20 JP JP2004530523A patent/JPWO2004019493A1/ja active Pending
- 2003-06-20 CN CNA038109212A patent/CN1653691A/zh not_active Withdrawn
- 2003-06-20 AU AU2003244130A patent/AU2003244130A1/en not_active Abandoned
- 2003-06-20 WO PCT/JP2003/007896 patent/WO2004019493A1/ja active Application Filing
-
2004
- 2004-01-08 US US10/752,664 patent/US6967517B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257297B (zh) * | 2006-12-08 | 2010-11-17 | 英飞凌科技股份公司 | 用于补偿场效应晶体管的非理想性的电路、方法和设备 |
CN103181079A (zh) * | 2010-10-27 | 2013-06-26 | 飞思卡尔半导体公司 | 电压切换电路、集成器件和集成电路、以及电压切换的方法 |
CN103181079B (zh) * | 2010-10-27 | 2016-01-13 | 飞思卡尔半导体公司 | 电压切换电路、集成器件和集成电路、以及电压切换的方法 |
CN103219974A (zh) * | 2012-01-19 | 2013-07-24 | 三星电机株式会社 | 高频开关 |
CN104242881A (zh) * | 2013-06-24 | 2014-12-24 | 瑞昱半导体股份有限公司 | 半导体开关 |
Also Published As
Publication number | Publication date |
---|---|
US6967517B2 (en) | 2005-11-22 |
WO2004019493A1 (ja) | 2004-03-04 |
JPWO2004019493A1 (ja) | 2005-12-15 |
US20040183583A1 (en) | 2004-09-23 |
AU2003244130A1 (en) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1653691A (zh) | 开关装置 | |
CN1309166C (zh) | 高频开关装置和半导体装置 | |
CN1262019C (zh) | 半导体器件 | |
CN100336228C (zh) | 半导体器件 | |
CN1306586C (zh) | 半导体器件及其制造方法和半导体器件制造工艺评价方法 | |
CN1866521A (zh) | 电子电路、电子电路装置和制造电子电路的方法 | |
CN1747182A (zh) | 化合物半导体装置及其制造方法 | |
CN1716638A (zh) | 化合物半导体装置及其制造方法 | |
CN1794583A (zh) | 化合物半导体开关电路装置 | |
CN1874155A (zh) | 化合物半导体装置 | |
CN1794584A (zh) | 化合物半导体开关电路装置 | |
CN1449040A (zh) | 半导体集成电路器件及其制造方法 | |
CN1249918C (zh) | 射频可变增益放大器件 | |
CN1855718A (zh) | 化合物半导体开关电路装置 | |
CN1722435A (zh) | 半导体装置及其制造方法 | |
CN1194416C (zh) | 横向结型场效应晶体管 | |
CN1783495A (zh) | 半导体装置 | |
CN1716605A (zh) | 半导体装置 | |
CN1855719A (zh) | 化合物半导体开关电路装置 | |
CN1310323C (zh) | 半导体装置 | |
CN1702965A (zh) | 半导体装置 | |
CN1614778A (zh) | 具有保护电路的半导体器件 | |
CN1794582A (zh) | 化合物半导体开关电路装置 | |
CN1519927A (zh) | 半导体装置 | |
CN1508840A (zh) | 介质分离型半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C04 | Withdrawal of patent application after publication (patent law 2001) | ||
WW01 | Invention patent application withdrawn after publication |