CN1642406A - 电子器件及其中间制品 - Google Patents
电子器件及其中间制品 Download PDFInfo
- Publication number
- CN1642406A CN1642406A CNA2005100042081A CN200510004208A CN1642406A CN 1642406 A CN1642406 A CN 1642406A CN A2005100042081 A CNA2005100042081 A CN A2005100042081A CN 200510004208 A CN200510004208 A CN 200510004208A CN 1642406 A CN1642406 A CN 1642406A
- Authority
- CN
- China
- Prior art keywords
- matrix
- electronic device
- substrate
- back side
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明提供一种可缩小安装面积的电子器件。本发明的电子器件具备应被表面安装在电路基板上的基体(1),在该基体(1)的表面和/或内部安装有一个或多个电子部件要素,并且在基体(1)的端部,用于将所述一个或多个电子部件要素与所述电路基板连接的外部电极(2)形成与基体背面(19)垂直的柱状,从基体背面(19)露出。另外,在基体(1)的端部形成与基体的侧面(10)和背面(19)相交的斜面(11),所述外部电极(2)的表面从该斜面(11)露出。
Description
技术领域
本发明涉及具有可表面安装在电路基板上的基体的电子器件,以及作为其中间制品的基体基板的结构。
背景技术
例如在移动电话机中,为了信号接收***和信号发射***共用一根天线安装了天线共用器,该天线共用器一般如图9所示,由叠层型复合器件构成。
在该层叠型复合器件中,如图10所示,层叠了多层陶瓷层61,构成叠层型基体6,在最上层的陶瓷层61的表面安装了多个芯片部件7,并且在中间层的陶瓷层61的表面形成电感器图形、电容器图形等电路元件,这些电路元件与多个芯片部件7相互连接,构成天线共用电路。
另外,在该叠层型复合器件中,为了将基体6表面安装在电路基板上,如图9所示,在基体6的侧面60排列了呈与基体6垂直的柱状的多个外部电极20,该电极20从基体6的背面露出。
如图7(a)所示,将上述叠层型复合器件表面安装在电路基板上时,在基体6的侧面60以覆盖外部电极20的方式形成焊锡带30,借助于该焊锡带30,基体6与电路基板(图示省略)机械连接,并且电极20与电路基板电连接(参照专利文献1)。
专利文献1:特许第2976049号公报[H01G4/12]
专利文献2:特开2002-353071号公报[H01G4/40]
但是,对叠层型复合器件等电子器件的小型化要求越来越高,随之而来的是,缩小电路基板上的安装面积成了重要的课题。
但是,如图7(a)所示那样,将叠层型复合器件表面安装在电路基板上时,焊锡带30从基体6的侧面60向外侧突出很多,因此,存在安装面积A以该量相应增大的问题。
发明内容
于是,本发明的目的在于提供与现有器件相比可以缩小安装面积的电子器件及其中间制品。
本发明的电子器件具备应被表面安装在电路基板(9)上的基体(1),在该基体(1)的表面和/或内部安装有一个或多个电子部件要素,并且,用于将所述一个或多个电子部件要素与所述电路基板连接的外部电极(2)形成与基体背面(19)垂直的柱状,从基体背面(19)露出。另外,在基体(1)的端部形成与基体(1)的侧面(10)和背面(19)相交的斜面(11),所述外部电极(2)横跨该斜面(11)和背面(19)露出。
在具体结构中,所述斜面(11)由平面、多角面、曲面或这些面的组合形成。
所述基体(1)由层叠多层陶瓷层构成的叠层陶瓷基板形成,或者由合成树脂或陶瓷构成的单层基板形成。
将上述本发明的电子器件表面安装在电路基板上时,基体(1)的背面(19)与电路基板(9)的表面相对,从该背面(19)露出的外部电极(2)的端面被焊接到电路基板(9)的焊盘上。此外,沿从基体(1)的斜面(11)露出的外部电极(2)的表面附着焊锡,形成横跨基体(1)的斜面(11)和电路基板(9)的焊盘的焊锡带(3)。这里,借助于该焊锡带(3)的全体或大致全体被收容到夹在基体(1)的斜面(11)与电路基板(9)之间的楔形空间,该焊锡带(3)不从基体(1)的侧面(10)向外侧突出很多。
另外,本发明的电子器件的中间制品,该电子器件在应被表面安装于电路基板(9)上的基体(1)上安装有一个或多个电子部件要素,并且具备将该电子部件要素与所述电路基板连接的多个外部电极(2),其中,具备基体基板(15),在同一平面上重复形成基体单位部(17),该基体单位部构成所述基体(1);在该基体基板(15)上,在基体单位部(17)之间的交界位置或交界位置附近,构成所述外部电极(2)的多个导体充填部(21)形成分别与基体基板(15)的背面(19)垂直的柱状,从该背面(19)露出,并且,在该背面(19),沿基体单位部(17)之间的交界线凹设有切除了所述导体充填部(21)的一部分的剖面为V字形或U字形的沟槽(16),导体充填部(21)的表面从该沟槽(16)的内面露出。
在上述本发明的电子器件的中间制品中,通过沿沟槽(16)的最深位置将基体基板(15)切断使成为各个基体单位部(17),同时获得多个基体(1)。例如,在基体基板(15)的基体单位部(17)之间的交界线上形成多个导电充填部(21)时,将导体充填部(21)分割为二,形成与基体背面(19)垂直的柱状外部电极(2),从而该外部电极(2)从基体背面(19)露出。另外,利用上述沟槽(16)的内面,在各基体(1)的端部形成与基体的侧面和背面相交的斜面(11),外部电极(2)的表面从该斜面(11)露出。
将一个或多个电子部件要素预先内置于如此得到的基体(1)中,或者将一个或多个电子部件要素安装在通过切断得到的基体(1)的表面,由此完成上述本发明的电子器件。
该电子器件被表面安装在如上所述的电路基板上。其结果是,焊锡沿从基体(1)的斜面(11)露出的外部电极(2)的表面附着,形成跨接于基体(1)的斜面(11)和电路基板(9)上的焊盘的焊锡带(3)。这里,借助于该焊锡带(3)的全体或大致全体被收容到夹在基体(1)的斜面(11)与电路基板(9)之间的楔形空间,该焊锡带(3)不从基体(1)的侧面(10)向外侧突出很多。
发明效果
根据本发明的电子器件及其中间制品,由于在电子器件被表面安装到电路基板上的状态下,焊锡带(3)不从基体(1)的侧面(10)向外侧突出很多,所以与现有器件相比可以缩小安装面积。
附图说明
图1是本发明的电子器件被表面安装到电路基板上的状态的透视图。
图2是示出基体主要部分的各种形状的放大剖面图。
图3是本发明的另一种电子器件的剖面图。
图4是本发明的另一种电子器件的剖面图。
图5是示出本发明的电子器件的基体的制造工序的一系列透视图。
图6是示出实际的基体基板的主要部分的透视图。
图7是将现有的电子器件的带状结构与本发明的电子器件的带状结构进行比较的说明图。
图8是示出基体主要部分的其他结构例的剖面图。
图9是现有电子器件的透视图。
图10是该电子器件的分解透视图。
具体实施方式
以下根据附图具体说明本发明的实施方式。
如图1所示,本发明的电子器件通过在基体1的表面上安装多个芯片部件7构成,在基体1的两端部分别配置多个外部电极2。另外,在基体1的两端部分别形成与侧面10和背面19相交的斜面11,外部电极2的表面从该斜面11露出(参照图5(c)),在电路基板上进行了表面安装的状态下,如图1所示,以覆盖从斜面(11)露出的外部电极2的表面的方式形成焊锡带(フイレツト)3。
另外,基体1由层叠多层陶瓷层构成的叠层陶瓷基板形成,或者由用玻璃环氧树脂基板之类的合成树脂或陶瓷构成的单层基板形成。
基体侧面10的斜面11虽如图2(a)所示,由平面形成,但是,也可以如图2(b)所示,由凹的曲面形成,或者如图2(c)所示,由多角面形成。另外,也可以由平面和曲面的组合形成。
在图2(a)、(b)、(c)的任何情形下,都是焊锡带3的大致全体被收容在夹于基体1的斜面11与电路基板9的表面之间的楔形空间,从基体1的侧面10向外侧的突出量为零或者极少。
图5(a)、(b)、(c)表示基体1的制造工序。另外,实际制造工序是同时制造多个基体1,但为图示方便,在图5(a)、(b)、(c)中简化地示出了同时制造2个只在一个侧面10具有外部电极2的基体1时的工序。
如图5(a)所示,例如制作由层叠陶瓷层构成的基体基板15。在该基体基板15中形成有四棱柱状,并贯通基体基板15构成外部电极2的导体充填部21,多个导体充填部21排成一列。
另外,在层叠多层陶瓷层形成基体基板15时,预先在各陶瓷层的表面形成电感器图形等电子电路要素(图示省略),这些电子电路要素借助于通孔等(图示省略)相互连接。
接着,如图5(b)所示,用刃端的剖面形状为V字形的刀片4在基体基板15的背面19沿多个导体充填部21的排列线进行沟槽加工,形成V字形沟槽16。V字形沟槽16的深度约300μm,开口宽度约200μm。
之后,在V字形沟槽16的最深位置切断基体基板15,得到如图5(c)所示的在侧面10配置了多个外部电极2的基体1。借助于V字形沟槽16的内面(内壁),在该基体1的侧面10形成斜面11,将导体充填部21分割为二而形成的外部电极2的表面从该斜面11露出。
实际制造工序如图6所示,制作在同一平面上重复形成构成一个基体的基体单位部17的基体基板15。在该基体基板15上的基体单位部17之间的交界位置,构成外部电极的多个导体充填部21分别被形成与基体基板15的背面19垂直的柱状,并从该背面19露出。另外,在基体基板15的背面19设置多个沿导体充填部21的排列线延伸的V字形沟槽16和在与其正交的方向上延伸的狭缝沟槽18,导体充填部21的表面从V字形沟槽16的内面(内壁)露出。
在上述基体基板15的表面上对每个基体单位部17安装多个芯片部件7后,沿V字形沟槽16和狭缝沟槽18切断该基体基板15,借助于切成一个一个的基体单位部17,同时获得了多个具备图1所示的基体1的电子器件。
将如此得到的电子器件安装到电路基板上的形成有焊盘(パツド)的规定位置上,利用回流工序进行焊锡附着。在此过程中,基板上的熔融焊锡附着到从基体1的斜面11露出的外部电极2的表面上,形成如图7(b)所示的底部宽的焊锡带3。这里,由于从基体1的斜面11露出的外部电极2的表面从与电路基板的焊盘相对的电极端面延续下来,以与基体1的斜面11相同的斜度延伸,所以熔融的焊锡在电极表面上绵延附着在宽的范围内,形成牢固的焊锡带3。
该焊锡带3的大致全体被收容到在基体1的斜面11与电路基板9的表面之间形成的楔形空间。
图3表示本发明的另一种电子器件,在由层叠多层陶瓷层12构成的基体1表面凹设空腔13,在该空腔13的底面安装芯片部件71、71,并施加线焊70。另外,在中间的陶瓷层12上形成电感器图形、电容器图形等电路元件要素。
在基体1的两端部分别形成与基体1的侧面10和背面19相交的斜面11,焊锡带3的大致全体被收容到在该斜面11与电路基板9的表面之间形成的楔形空间。
图4表示本发明的另外一种电子器件,在由陶瓷或合成树脂构成的单层基板上凹设空腔14,形成基体1,在空腔14的底面安装芯片部件72,并施加线焊70。
在基体1的两端部分别形成与基体1的侧面10和背面19相交的斜面11,焊锡带3的大致全体被收容到在该斜面11与电路基板9的表面之间形成的楔形空间。
如上所述,在本发明的电子器件中,由于焊锡带3如图7(b)所示,几乎全部被收容到夹在基体1的斜面11与基板表面之间的区域内,从基板1的侧面10突出的量极少,所以安装面积B只不过比基体1自身的面积C大一点点,与现有的安装面积A相对照得到大幅度的缩小。
另外,本发明的各部分构成不限于上述实施方式,在权利要求中所述的技术范围内可进行各种变形。例如,采用如图8(a)所示的外部电极2被配置得比基体1的侧面10更靠内侧,该外部电极2横跨基体1的斜面11和背面19露出的结构,或如图8(b)和(c)所示的只对由层叠多层陶瓷层12构成的基体1的一部分陶瓷层12形成外部电极2,该外部电极2横跨基体1的斜面11和背面19而露出的结构,也能得到同样的效果。
另外,也可以采用在图6所示的基体基板15的基体单位部17之间的交界线的两侧形成两列多个导体充填部21,并且沿该交界线设置V字形沟槽16的结构,借助于沿基体单位部17之间的交界线切断该基体基板15,可以得到图8(a)所示的基体1。
Claims (6)
1.一种电子器件,具备应被表面安装在电路基板上的基体,在基体的表面和/或内部安装有一个或多个电子部件要素,并且用于将所述一个或多个电子部件要素与所述电路基板连接的外部电极形成为与基体背面垂直的柱状、从基体背面露出,其特征在于,
在基体的端部形成与基体的侧面和背面相交的斜面,所述电极从该斜面和背面露出。
2.如权利要求1所述的电子器件,其中,所述斜面由平面、多角面、曲面或这些面的组合形成。
3.如权利要求1或2所述的电子器件,其中,所述基体由层叠了多层陶瓷层而构成的叠层陶瓷基板形成。
4.如权利要求1或2所述的电子器件,其中,所述基体由合成树脂或陶瓷构成的单层基板形成。
5.如权利要求1至4的任一项所述的电子器件,其中,从所述基体的斜面露出的外部电极的表面同与电路基板相对的电极端面连接。
6.一种电子器件的中间制品,该电子器件在应被表面安装于电路基板上的基体上安装有一个或多个电子部件要素,并且具备用于将该电子部件要素与所述电路基板连接的多个外部电极,其特征在于:
具备基体基板,在同一平面上重复形成基体单位部,该基体单位部构成所述基体;在该基体基板上,在基体单位部之间的交界位置或交界位置附近,构成所述外部电极的多个导体充填部形成分别与基体基板的背面垂直的柱状,从该背面露出,并且,在该背面,沿基体单位部之间的交界线凹设有切除了所述导体充填部的一部分的剖面为V字形或U字形的沟槽,导体充填部的表面从该沟槽的内面露出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007346 | 2004-01-14 | ||
JP2004007346A JP4434754B2 (ja) | 2004-01-14 | 2004-01-14 | 電子デバイス及びその中間製品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1642406A true CN1642406A (zh) | 2005-07-20 |
Family
ID=34737309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005100042081A Pending CN1642406A (zh) | 2004-01-14 | 2005-01-14 | 电子器件及其中间制品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7218002B2 (zh) |
JP (1) | JP4434754B2 (zh) |
CN (1) | CN1642406A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4792726B2 (ja) * | 2003-10-30 | 2011-10-12 | 日亜化学工業株式会社 | 半導体素子用支持体の製造方法 |
EP2361000A1 (en) * | 2010-02-11 | 2011-08-24 | Nxp B.V. | Leadless chip package mounting method and carrier |
DE102016105581A1 (de) * | 2016-03-24 | 2017-09-28 | Infineon Technologies Ag | Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976049B2 (ja) | 1992-07-27 | 1999-11-10 | 株式会社村田製作所 | 積層電子部品 |
US6693358B2 (en) * | 2000-10-23 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device |
JP3736387B2 (ja) | 2001-05-25 | 2006-01-18 | 株式会社村田製作所 | 複合電子部品及びその製造方法 |
-
2004
- 2004-01-14 JP JP2004007346A patent/JP4434754B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-07 US US11/030,288 patent/US7218002B2/en not_active Expired - Fee Related
- 2005-01-14 CN CNA2005100042081A patent/CN1642406A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7218002B2 (en) | 2007-05-15 |
JP2005203521A (ja) | 2005-07-28 |
JP4434754B2 (ja) | 2010-03-17 |
US20050151247A1 (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1093318C (zh) | 半导体装置及其制造方法 | |
US6262878B1 (en) | Chip capacitor | |
CN100341242C (zh) | 母片、基片元件及其制造方法 | |
CN1728453A (zh) | 紧凑的倒f天线 | |
CN1835221A (zh) | 电子部件搭载用封装及封装组合基板 | |
CN101043795A (zh) | 具有屏蔽壳的电子元件的制作方法 | |
CN1579015A (zh) | 模块部件 | |
CN1324698C (zh) | 陶瓷多层衬底及其制造方法 | |
CN1118105C (zh) | 压电元件及其制造方法 | |
US20160012969A1 (en) | High capacitance single layer capacitor | |
CN1642406A (zh) | 电子器件及其中间制品 | |
JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
CN1388538A (zh) | 复合电子元件和生产该元件的方法 | |
CN1147938C (zh) | 表面安装结构和包含在其中的表面安装型电子元件 | |
CN1243461A (zh) | 一种声探测器的制造方法 | |
CN1174487C (zh) | 电子元件 | |
CN100345374C (zh) | 压电谐振器和含有压电谐振器的梯型滤波器 | |
CN1324668C (zh) | 半导体装置及其制造方法 | |
US20130235535A1 (en) | Composite substrate, module, and composite-substrate production method | |
CN1574345A (zh) | 半导体封装件 | |
JP4303324B2 (ja) | 積層素子の一体化構造及びその製造方法 | |
CN1245755C (zh) | 薄膜基板、半导体器件、电路基板及其制造方法 | |
CN2662448Y (zh) | 具有混合线路的电路模块 | |
JPH11177245A (ja) | 3次元実装方式 | |
US7994429B2 (en) | Manufacturing method and structure for a substrate with vertically embedded capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20050720 |