CN1638270A - 薄膜体声谐振器及其制造方法 - Google Patents

Abstract

一种薄膜体声谐振器，包括相互分开设置的第一到第四绝缘体图形。第三和第四绝缘体图形分别相对于第一和第二绝缘体图形与第二和第一绝缘体图形相反设置。底部导电层设置在第一和第三绝缘体图形上，并从第一和第二绝缘体图形之间的区域延伸到第三绝缘体图形。压电膜位于底部导电层上，设置在第一和第二绝缘体图形之间的区域上。顶部导电层面对底部导电层以将压电膜夹在中间，并从第一和第二绝缘体图形之间的区域延伸到第四绝缘体图形。

Description

薄膜体声谐振器及其制造方法

相关申请的交叉引用

本申请基于并要求2003年12月25日提交的在先日本专利申请P2003-431235的优先权，在此引入其整个内容作为参考。

技术领域

本发明涉及声学谐振器，尤其涉及用于高频段的薄膜体声谐振器及其制造方法。

背景技术

最近，例如移动电话装置的无线通信***和高速数据传输无线局域网(LAN)使用了超过GHz范围的高频段。在这些类型的无线通信***的高频电子装置中，使用薄膜体声谐振器(FBAR)作为高频元件。过去，使用体(陶瓷)介质谐振器、表面声波元件(SAW)作为高频段的谐振器。相比于这些谐振器，FBAR更适于小型化，并可以使其更好地响应更高的频率。从而，利用FBAR的高频过滤器和谐振电路正日益发展起来。

FBAR的基本结构为，如氮化铝(AlN)或氧化锌(ZnO)的压电材料膜被夹在两个电极之间。为获得更好的性能，FBAR谐振器被悬空放置在空腔上。例如，在层叠的空腔FBAR中，在支撑衬底上沉积牺牲层，所述牺牲层用于形成将要在最后的步骤中被除去的结构。在处理牺牲层之后，顺序形成底部电极、压电膜以及顶部电极以覆盖牺牲层。然后，通过除去牺牲层，在FBAR谐振器的底部区域形成空腔。

广泛用作压电膜的AlN膜容易积累几百MPa到GPa的高膜应力。尤其当应力在层叠空腔FBAR的台阶区域上积累时，容易发生断裂。为了获得希望的压电特性，将六边形AlN膜的c轴形成为沿顶部和底部电极彼此相对的方向取向。AlN膜的取向在层叠空腔FBAR的台阶区域发生改变。取向的变化是存在破坏压电特性的问题的原因。

在处理层叠空腔的过程中，使牺牲层的一边倾斜20度或更小的倾角，以减轻台阶区域的影响。通过这样，减轻了在沉积在倾斜处理的牺牲层的台阶区域上的AlN膜上应力的积累，抑制了断裂的发生。然而，进行倾斜处理非常困难。还会发生对沉积在倾斜处理的牺牲层的台阶区域上的AlN膜的取向的破坏，导致对压电特性的破坏。

考虑上述问题，提出了下述在平面衬底表面上制造FBAR的方法。例如，在氧化硅(Si)衬底上形成的凹槽表面后，在凹槽中埋入牺牲层用于平面化。随后，形成底部电极、AlN膜以及顶部电极以覆盖平面化凹槽的牺牲层。之后，在通过除去埋入的牺牲层形成的空腔上制造FBAR(参考美国专利6,060,818)。

在制造FBAR的另一种方法中(参考美国专利6,355,498)，在沉积在Si衬底表面上的绝缘膜上形成底部电极、AlN膜以及顶部电极，然后通过穿过AlN层的过孔在底部电极的下侧形成空腔。

在美国专利6060818和美国专利6355498中提出的FBAR中，在平面衬底的表面上形成底部电极、AlN膜以及顶部电极。因此，抑制了由于AlN膜中的应力导致断裂的完整性问题，以及由于破坏了AlN膜的取向而破坏了压电特性的问题。

另一方面，连接到底部电极上的布线被设置在例如氧化硅(SiO₂)的绝缘层上，所述绝缘层被设置在衬底上用于支撑FBAR。另外，从顶部电极以及接合区等延伸的布线也被设置在衬底表面上的绝缘层上。然而，当在低阻半导体衬底上使用与例如互补金属氧化物半导体(CMOS)电路的半导体器件结合的FBAR时，在GHz范围的高频段应用下，不能忽视在绝缘层上的接合区和布线与低阻半导体衬底之间的寄生电容。结果破坏了FBAR的高频特性。

发明内容

本发明的第一方面涉及一种薄膜体声谐振器，包括：第一绝缘体图形；第二绝缘体图形，设置为与第一绝缘体图形分开；第三绝缘体图形，设置在相对于第一绝缘体图形与第二绝缘体图形相反的方向上，并与第一绝缘体图形分开；第四绝缘体图形，设置在相对于第二绝缘体图形与第一绝缘体图形相反的方向上，并与第二绝缘体图形分开；底部导电层，设置在第一和第三绝缘体图形上，从第一和第二绝缘体图形之间的区域延伸到第三绝缘体图形；压电膜，在底部导电层上，设置在第一和第二绝缘体图形之间的区域上；以及顶部导电层，面对底部导电层以将压电膜夹在中间，并从第一和第二绝缘体图形之间的区域延伸到第四绝缘体图形。

本发明的第二方面涉及一种制造薄膜体声谐振器的方法，包括：在衬底上形成第一和第二牺牲层，第一牺牲层夹在第一和第二绝缘体图形之间，第二牺牲层分别设置在相对于第一绝缘体图形面对第一牺牲层的相反区域内并周期性地由第三绝缘体图形分开，以及设置在相对于第二绝缘体图形面对第一牺牲层的另一相反区域内并周期性地由第四绝缘体图形分开；形成底部导电层，从第一牺牲层上的区域延伸到第三绝缘体图形上的区域；在第一牺牲层上的底部导电层上形成压电膜；形成顶部导电层，面对底部导电层以将压电膜夹在中间，顶部导电层从第一牺牲层上的区域延伸到第四绝缘体图形上的区域；以及通过选择性地除去位于底部导电层、压电膜以及顶部导电层下的第一和第二牺牲层，形成对应于第一和第二牺牲层的第一和第二空腔。

附图说明

图1是示出根据本发明的第一实施例的示例FBAR的平面图；

图2是示出图1中的FBAR沿II-II线的剖面图；

图3是示出图1中的FBAR沿III-III线的剖面图；

图4是示出图1中的FBAR沿IV-IV线的剖面图；

图5是示出根据本发明的第一实施例的FBAR的示例制造方法的剖面图；

图6A和6B是示出根据本发明的第一实施例的FBAR的示例制造方法的平面图和剖面图；

图7是示出根据本发明的第一实施例的FBAR的示例制造方法的剖面图；

图8A和8B是示出根据本发明的第一实施例的FBAR的示例制造方法的平面图和剖面图；

图9A和9B是示出根据本发明的第一实施例的FBAR的示例制造方法的平面图和剖面图；

图10A和10B是示出根据本发明的第一实施例的FBAR的示例制造方法的平面图和剖面图；

图11是示出根据本发明的第一实施例的FBAR的示例制造方法的剖面图；

图12是示出根据本发明的第二实施例的示例FBAR的平面图；

图13是示出图12中的FBAR沿XIII-XIII的剖面图；

图14是示出根据本发明的第二实施例的FBAR的示例制造方法的剖面图；

图15A和15B是示出根据本发明的第二实施例的FBAR的示例制造方法的平面图和剖面图；

图16A和16B是示出根据本发明的第二实施例的FBAR的示例制造方法的平面图和剖面图；

图17A和17B是示出根据本发明的第二实施例的FBAR的示例制造方法的平面图和剖面图；

图18A和18B是示出根据本发明的第二实施例的FBAR的示例制造方法的平面图和剖面图；

图19是示出根据本发明的第二实施例的FBAR的示例制造方法的剖面图；

图20是示出根据本发明的其它实施例的示例FBAR的平面图；

图21是示出图20中的FBAR沿XXI-XXI线的剖面图。

具体实施方式

下面将参考附图描述本发明的各种实施例。注意到，在全部附图中，相同或相似的标号用于表示相同或类似的部分和元件，并且将省略或简化对相同或相似部分和元件的描述。

(第一实施例)

如图1和图2所示的根据本发明第一实施例的FBAR 28具有第一绝缘体图形1、与第一绝缘体图形1分开成镜像对称设置的第二绝缘体图形2、与第一绝缘体图形1分开设置并相对于第一绝缘层1位于第二绝缘体图形2的相反侧的第三绝缘体图形3。第四绝缘体图形4与第二绝缘体图形2分开设置，并相对于第二绝缘体图形2位于第一绝缘体图形1的相反侧。

底部导电层40从由第一绝缘体图形1和第二绝缘体图形2包围的区域内部延伸到第一绝缘体图形1和第三绝缘体图形3的顶部。在第一和第二绝缘体图形1和2的外部边缘设置压电膜42，并将其提供到由第一和第二绝缘体图形1和2包围的区域的底部导电层40的表面上。顶部导电层48用于把压电膜42夹在中间，并延伸到第二绝缘体图形2和与由底部导电层40以及第一和第二绝缘体图形1和2包围的区域相对的第四绝缘体图形4的顶部。

第一到第四绝缘体图形1到4设置在位于衬底30上的底层32上。包括例如Si物质的半导体衬底用作衬底30。热氧化模用作底层32。例如旋涂玻璃(SOG)和磷硅玻璃(PSG)的物质用作第一到第四绝缘体图形1到4。例如钼(Mo)、钨(W)和钛(Ti)的难熔金属或难熔金属混合物用作底部导电层40和顶部导电层48。AlN膜用作压电膜42。

如图1到4所示，第一绝缘体图形1的第一脊34a和第二绝缘体图形2的第三脊34c同时从相反侧将间隙51a、51b夹在中间。另外，第一绝缘体1的第二脊34b和第二绝缘体图形2的第四脊34d同时从相反侧将间隙51a、51b夹在中间。第一脊34a和第二脊34b设置为包围矩形第一空腔50。在图1和图2的平面中，第三绝缘体图形3的第五脊34e和第六脊34f设置在第二脊34b的右侧区域，沿图中平面的垂直方向延伸。在图1和图2的平面中，第四绝缘体图形4的第七脊34g和第八脊34h设置在第四脊34d的左侧区域，沿图中平面的垂直方向延伸。

另外，应该注意，虽然示出了第一到第四绝缘体图形1到4每个都具有设置在其上的两个绝缘层，这是为了简化说明，而不是为了限制可以设置的脊的数量。例如，可以完全接受的是，第一到第四绝缘体图形1到4中的每一个可以具有单个绝缘层脊、三个或更多个绝缘层脊。

而且，如图1和图2所示，在第一和第二脊34a和34b之间、第三和第四脊34c和34d之间、第五和第六脊34e和34f之间、以及第七和第八脊34g和34h之间，设置有第二空腔52。另外，在第二和第五脊34b和34e之间、以及在第四和第七脊34d和34g之间设置有第二空腔52。在附图中，“P”表示由一个脊和一个空腔组成的一个“周期”。第一到第八脊34a到34h设置为以周期P将第二空腔52夹在中间，并且具有宽度Wd。另外，第一到第八脊34a到34h之间的空腔52的宽度(Wc)与第一到第八脊34a到34h的宽度(Wd)是基本相等的。

如图2所示，FBAR 28的底部导电层40设置为，从接近第二绝缘体图形2的第三脊34c延伸到第一绝缘体图形1的第一和第二脊34a和34b以及第三绝缘体图形3的第五和第六脊34e和34f的顶部。在图4中，底部导电层40以与底部导电层40在图2中延伸的方向相垂直的方向，设置在第一脊34a的内边中的第一空腔50的上方。以同样的方式，底部导电层40设置在第三脊的内边中的第一空腔50的上方(在附图中省略)。

如图1到4所示，压电膜42设置为覆盖从第一绝缘体图形1的第二脊34b到第二绝缘体图形2的第四脊34d、几乎到达了每个脊的外侧的区域。由第一到第四脊34a到34d支撑压电膜42。在第一和第二脊34a和34b与第三和第四脊34c和34d之间的第一空腔50和第二空腔52被压电膜42覆盖。压电膜42设置在底部导电层40的部分上，跨过第一空腔50到达第二脊34b上。设置在第一和第三脊34a和34c之间、以及在第二和第四脊34b和34d之间的间隙51a和51b的部分，延伸到压电膜42的外面。

如图1到4所示，顶部导电层48设置在第一空腔50上方区域中的压电膜42的表面上，并相对于底部导电层40的部分将压电膜42夹在中间。顶部导电层48从压电膜42的顶部延伸、接触部分第四脊34d，并在第七和第八脊34g和34h的顶部结束。为防止处理误差，使顶部导电层48的宽度大于底部导电层40的宽度。

在FBAR 28中，谐振器70由压电膜42形成，压电膜42在第一空腔50上由相对的顶部导电层48和底部导电层40从相对侧夹在中间。在谐振器70的压电膜40中，通过施加到顶部和底部导电层40和48的高频信号激发的体声波的振动，传送高频信号。例如，从底部导电层40施加的GHz范围的高频信号通过谐振器70传送到顶部导电层48。为了在谐振器70中实现希望的谐振特性，压电膜42将表现关于例如其晶体取向和一致膜厚度的特性的优良膜品质。

由于底部导电层40和顶部导电层48的布线电阻、以及在底部导电层40、顶部导电层48与衬底30之间发生的寄生电容，将破坏FBAR 28的高频特性。为了减小布线电阻，有效地是增大布线的宽度和减短布线的长度。然而，当处理高频信号时，由于“集肤效应”，限制了有效布线的厚度。这里，“集肤效应”定义为，由于在高频下的导体的接近表面的电流密度大于其内部的电流密度，导致的所述导体中的电流分布的效应特征。如果布线的宽度继续增大，例如在图2所示的底部导电层40、顶部导电层48与衬底30之间发生的寄生电容量Cpd、Cpo将增大。

利用根据本发明第一实施例的FBAR 28，通过使底部导电层40和顶部导电层48的布线宽度与谐振器70的布线宽度相同，可以减小依赖于布线的电阻。底部导电层40设置在第一绝缘体图形1的第一和第二脊34a和34b上、第三绝缘体图形3的第五和第六脊34e和34f上、以及第一、第二、第五和第六脊34a、34b、34e和34f的每个之间提供的第二空腔52上。顶部导电层48设置在第二绝缘体图形2的部分第四脊34d上、第四绝缘体图形4的第七和第八脊34g和34h上、以及第四、第七和第八脊34d、34g和34h的每个之间提供的第二空腔52上。

如上所述，第一到第八脊34a到34h的宽度Wd与第二空腔52的宽度Wc基本相等。这里用于第一到第八脊34a到34h的SOG的相对介电常数是k_sog。相比于空气的相对介电常数(k≈1)，2.2到2.5的相对介电常数k_sog是较大的。相比于第五和第七脊34e和34g对在底部导电层40、顶部导电层48与衬底30之间发生的寄生电容量Cpd的影响，第二空腔52对在底部导电层40、顶部导电层48与衬底30之间发生的寄生电容量Cpo的影响大约是1/k_sog。

因此，相比于包括由例如SOG的材料制成的、在底部和顶部导电层下均匀设置的绝缘层的常规布线结构，底部导电层40、顶部导电层48与衬底30之间的寄生电容量减少到大约{(1+1/k_sog)/2}。在这种方式下，在根据本发明的第一实施例的FBAR 28中，可以降低寄生电容量，并且可以抑制对高频特性的破坏。

另外，由施加的高频信号产生的谐振波的部分从谐振器70泄漏到包围谐振器的压电膜42。泄漏的谐振波的部分将继续传送到在谐振器***的底部导电层40和在压电膜42上设置的顶部导电层48。压电膜42、支撑在压电膜42下的底部导电层40的第一到第四脊34a到34d、在压电膜42外的底部导电层40、以及在顶部导电层48下的第五到第八脊34e到34h都周期性地设置。从谐振器70泄漏的谐振波在压电膜42、以及在底部导电层40和顶部导电层48下的第一到第八脊34a到34h的每个上发生反射。通常，反射波偏离谐振波的相位，导致寄生(spurious)，从而破坏了FBAR28的谐振特性。

例如，通过设置第一到第八脊34a到34h的周期对应于与谐振波的谐振频率对应的在压电膜中传播的声波的四分之一波长的整数倍，可以抑制从谐振器泄漏的谐振波的反射波的相位，从而避免寄生。从而，如果设置第一到第八脊34a到34h的周期对应于在压电膜中传播的声波的四分之一波长的整数倍，可以减少FBAR 28的谐振的寄生。

下面将利用图5到11的剖面图和平面图，描述根据本发明第一实施例的FBAR 28的制造方法。这里，在描述中使用的剖面图对应沿图1中的II-II线的剖面图。

如图5所示，在衬底30的表面上形成厚度大约为1μm的由例如热氧化膜的材料形成的底层32。由例如Si的材料形成衬底30。利用溅射工艺，在底层32的表面上顺序沉积由例如钽铝(TaAl)的物质形成的缓冲层54和由例如Al的物质形成的牺牲层56。缓冲层54和牺牲层56的厚度分别大约是10nm和1μm。

通过例如光刻的光蚀刻或反应离子蚀刻(RIE)工艺处理牺牲层56和缓冲层54。从而，如图6A所示，在底层32的表面上对称地形成彼此相对的C形第一开口5和反C形第二开口6，并被夹在延伸部分56c和56d之间。

第一开口5的第一凹槽58a位于第二开口6的第三凹槽58c的对面。第一开口5的第二凹槽58b位于第二开口6的第四凹槽58d的对面。在页面平面中，第三开口7的第五凹槽58e和第六凹槽58f在第二凹槽58b的右侧沿垂直方向延伸。

另外，在页面平面中，第四开口8的第七和第八凹槽58g和58h在第四凹槽58d的左侧沿垂直方向延伸。在第一凹槽58a和第三凹槽58c之间形成第一牺牲层56a。在第一到第八凹槽58a到58h之间设置有包围第一牺牲层56a的第二牺牲层56b。第二牺牲层56b和第一到第八凹槽58a到58h以等宽的间隔周期性地设置。

另外，如图6b所示，利用第一到第八凹槽58a到58h将缓冲层54a和在其上的第一牺牲层56a与多个缓冲层54b和在其上的第二牺牲层56b分开。而且，第一和第二开口5和6的形式不限于C形，当然可以将延伸部分56c和56d夹在中间的第一和第二开口5和6形成为圆弧形、椭圆拱形、多边形及多种形式的组合。

在其上形成有第一和第二牺牲层56a和56b的衬底30的表面上，覆盖由如SOG的物质形成的1μm或更厚的绝缘层，以使所述绝缘层填充第一到第八凹槽58a到58h。然后，如图7所示，利用化学机械抛光(CMP)，平面化绝缘层，以暴露第一和第二牺牲层56a和56b的表面，形成埋在第一到第八凹槽58a到58h中的第一到第八脊34a到34h，使脊的厚度等于第一和第二牺牲层56a和56b的表面厚度。

在平面化的第一到第八脊34a到34h和第一和第二牺牲层56a和56b的表面上，利用例如溅射工艺形成厚度大约是200nm到300nm的导电层。接着，如图8a和8b所示，利用光蚀刻工艺，在第一牺牲层56a上形成底部导电层40，所述导电层40从接近第三脊34c处延伸到第一和第二脊34a和34b、第五和第六脊34e和34f的顶部，并延伸到在第一和第二脊34a和34b之间、第五和第六脊34e和34f之间的第二牺牲层56b的顶部。这样设置底部导电层40，以使平行于远离第一牺牲层56a的一端的方向延伸的底部导电层40的两侧位于第一牺牲层56a的外边范围内。

利用溅射工艺在底部导电层40的表面上形成希望厚度的由例如AlN的物质形成的压电膜。然后，如图9A和9B所示，形成压电膜42以覆盖邻近第二脊34b和第四脊34d的外部边缘之间的间隔。在设置在第一和第二脊34a和34b之间、以及第三和第四脊34c和34d之间的第一牺牲层56a和第二牺牲层56b上覆盖压电膜42。接触压电膜42下的第一和第二牺牲层56a和56b的延伸部分56c和56d的表面的部分暴露到压电膜42的外面。

在包括底部导电层40和压电膜42的表面上形成厚度大约是200nm到300nm的由例如Mo的物质构成的导电层。然后，如图10A和10B所示，利用溅射工艺这样形成顶部导电层48，所述顶部导电层48在压电膜42上并在第一牺牲层56a上方从相对于底部导电膜40的位置延伸，到达第四脊34d、第七和第八脊34g和34h，并到达在第四和第七脊34d和34g之间的、第七和第八脊34g和34h之间的第二牺牲层56b。顶部导电层48的宽度大于底部导电层40的宽度，从而更精确地进行处理。

随后，利用磷酸基酸性溶液进行湿蚀刻。如图10A所示，使延伸部分56c和56d的表面暴露到压电膜42的外面。通过延伸部分56c和56d选择性地蚀刻除去第一牺牲层56a和缓冲层54a。同样，通过暴露在压电膜42外面的第二牺牲层56b，选择性地蚀刻除去位于压电膜42、底部导电层40以及上部导电层48下面的第二牺牲层56b和缓冲层54b。如图11所示，利用湿蚀刻来蚀刻第一和第二牺牲层56a和56b以及缓冲层54a和54b，以形成第一和第二空腔50和52。从而，制造了根据如图1到4所示的第一实施例的FBAR 28。

如图5所示，在第一实施例中，由于在底层32上的缓冲层54采用具有优良取向特性的TaAl，所以可以设置在缓冲层54上的由Al层形成的牺牲层56的取向。因此，还可以设置由Mo层形成的底部导电层40的取向，以及由AlN层形成的压电膜42的取向，从而改进谐振器70的压电特性。

根据制造第一实施例的FBAR 28的方法，在第一绝缘体图形1的第一和第二脊34a和34b上、在第三绝缘体图形3的第五和第六脊34e和34f上、以及在第二空腔52上形成底部导电层40。另外，在第二绝缘体图形2的第四脊34d上、在第四绝缘体图形4的第七和第八脊34g和34h上、以及在第二空腔52上形成顶部导电层48。因此，可以减少在底部导电层40、顶部导电层48与衬底30之间的寄生电容量。从而，即使使用如衬底30的低阻半导体衬底，也可以制造在其中抑制对其高频特性的破坏的FBAR28。尤其是，当在低阻半导体衬底上使用结合CMOS电路等的FBAR 28时，将是有效的。

(第二实施例)

如图12和13所示，根据本发明第二实施例的FBAR 28a包括设置在衬底30上的第一绝缘体图形1a的第一和第二脊35a和35b、第二绝缘体图形2a的第三和第四脊35c和35d、第三绝缘体图形3a的第五和第六脊35e和35f、以及第四绝缘体图形4a的第七和第八脊35g和35h，由第八脊35h支持的矩形底部导电层40、压电膜42、以及顶部导电层48。

如图2所示，在第一实施例中，FBAR 28使用第一到第八脊34a到34h作为支撑。上述脊由例如SOG的材料形成并设置在由例如热氧化膜的材料形成的底层32上。在第二实施例中，FBAR 28a使用第一到第八脊35a到35h作为支撑。在第二实施例中，不同于第一实施例的是，上述脊是由例如热氧化膜的材料形成，并设置在衬底30上。第二实施例的其他结构特征与第一实施例相同，因此省略多余的讨论。

关于根据第二实施例的FBAR 28a，底部导电层40设置在第一和第二脊35a和35b、第五和第六脊35e和35f、以及第二空腔52上。顶部导电层48设置在第四脊35d、第七和第八脊35g和35h、以及第二空腔52的上部。第一到第八脊35a到35h的宽度以及第二空腔52的宽度与第一实施例中的宽度基本相等。

例如，第一到第八脊35a到35h的相对介电常数是k_s。如图13所示，相比于在第五和第七脊35e和35g上的底部导电层40、顶部导电层48与衬底30之间的寄生电容，在第二空腔52上的底部导电层40、顶部导电层48与衬底30之间的寄生电容下降了1/k_s。因此，当相比于过去的布线结构，其中均匀设置有由例如热氧化膜的材料形成的绝缘层时，可以减少在底部导电层40、顶部导电层48与衬底30之间的寄生电容量。这样，在根据第二实施例的FBAR 28a中，可以通过减少寄生电容，抑制对高频特性的破坏。第一到第八脊35a到35h周期性地设置。如果将周期设置为对应于与谐振器70的谐振频率对应的压电膜波长的1/4的整数倍，可以降低对FBAR 28a的谐振的寄生。

下面，通过参考如附图14到19所示的剖面图和平面图，描述根据第二实施例的FBAR 28a的制造方法。其中的剖面图示出了沿XIII-XIII线的剖面。

在衬底30的表面上形成例如大约1μm厚的热氧化膜。衬底30由例如Si的材料形成。然后利用如光刻的光蚀刻和RIE工艺处理热氧化膜。从而，在衬底30上围绕第一开口部分60a形成第一到第八脊35a到35h以及第二开口部分60b。第一到第八脊35a到35h以及第二开口部分60b以基本相等的间隔宽度周期性地设置。

在衬底30上形成第一到第八脊35a到35h和第一到第二开口部分60a到60b。在衬底30的表面顶部，形成1μm或更厚的牺牲层，以填充第一和第二开口部分60a和60b。例如，由如PSG的材料形成牺牲层。接着，如图15A和15B所示，利用CMP工艺平面化牺牲层，以暴露第一到第五脊35a到35h。从而，形成C形第一和第二脊35a和35b、以及对称相对的反C形第三和第四脊35c和35d，以将延伸部分66c和66d夹在中间。第五和第六脊35e和35f在页面平面中在第二脊35b的右侧沿垂直方向延伸。另外，第七和第八脊35g和35h在页面平面中在第四脊35d的左侧沿垂直方向延伸。在相对的第一和第三脊35a和35c之间形成第一牺牲层66a。在第一到第八脊35a到35h之间围绕第一牺牲层66a形成第二牺牲层66b。

例如利用溅射工艺，在具有第一到第八脊35a到35h以及第一和第二牺牲层66a和66b的表面上形成厚度大约是200nm到300nm、由例如Mo的物质形成的导电层。接着，利用光蚀刻工艺，如图16A和16B所示，在第一牺牲层66a上形成底部导电层40，所述底部导电层40从接近第三脊35c的位置延伸到第一和第二脊35a和35b的顶部、第五和第六脊35e和35f的顶部、以及在第一和第二脊35a和35b之间、和第五和第六脊35e和35f之间的牺牲层66b的顶部。这样设置底部导电层40，以使平行于远离第一牺牲层66a的一端的方向延伸的底部导电层40的两侧位于第一牺牲层66a的外边范围内。

在具有形成于第一到第八脊35a到35h和第一和第二牺牲层66a和66b上的底部导电层40的表面上形成希望厚度的由例如AlN的材料形成的压电膜。例如，如果信号频率的范围是GHz，形成的压电膜的厚度为2μm。接着，如图17A和17B所示，利用光蚀刻工艺，形成压电膜42以覆盖从第二脊35b到第四脊35d的几乎到达每个脊外边的区域。在第一和第二脊35a和35b之间以及第三和第四脊35c和35d之间提供第二牺牲层66b。用压电膜42覆盖第一牺牲层66a和第二牺牲层66b。延伸部分66c和66d接触在压电膜42下的第一和第二牺牲层66a和66b。延伸部分66c和66d的表面的部分暴露在压电膜42的外面。

例如利用溅射工艺，在具有形成于第一到第八脊35a到35h和第一和第二牺牲层66a和66b上的底部导电层40和压电膜42的表面上形成厚度大约是200nm到300nm的由例如Mo的材料形成的导电层。接着，如图18A和18B所示，例如利用光蚀刻工艺形成顶部导电层48，所述顶部导电层48在第一牺牲层66a上方从相对于底部导电层40的位置延伸，到达第四脊35d、第七和第八脊35g和35h，并到达在第四和第七脊35d和35g之间、第七和第八脊35g和35h之间提供的第二牺牲层66b。顶部导电层48的宽度大于底部导电层40的宽度，从而更精确地进行处理。

随后，利用氢氟酸基蚀刻剂进行湿蚀刻。相比于用于热氧化膜的蚀刻速度，用于第一和第二牺牲层66a和66b的PSG蚀刻速度要快10倍。如图18A所示，延伸部分66c和66d的表面暴露在压电膜42的外面。通过延伸部分56c和56d选择性地蚀刻除去第一牺牲层66a。同时从第二牺牲层66b暴露在压电膜42外面的部分蚀刻除去位于压电膜42、顶部导电层48以及底部导电层40下的第二牺牲层66b。如图19所示，利用湿蚀刻除去第一和第二牺牲层66a和66b，从而形成第一和第二空腔50和52。从而制造了如图12和13所示的根据第二实施例的FBAR 28。

根据制造第二实施例的FBAR 28的方法，在第一绝缘体图形1a的第一和第二脊35a和35b上、在第三绝缘体图形3a的第五和第六脊35e和35f上、以及在第二空腔52上形成底部导电层40。另外，在第二绝缘体图形2a的第四脊35d上、在第四绝缘体图形4a的第七和第八脊35g和35h上、以及在第二空腔52上形成顶部导电层48。从而可以减小在底部导电层40、顶部导电层48与衬底30之间的寄生电容量。因此，即使使用例如衬底30的低阻半导体衬底，也可以制造在其中抑制对高频特性的破坏的FBAR 28。尤其是，在低阻半导体衬底上利用结合CMOS电路等的FBAR28时，是有效的。

(其它实施例)

在本发明的第一和第二实施例的描述中使用了单个FBAR 28和28a。当使用FBAR在高频电路中形成过滤器时，使用多个互连成梯形结构的FBAR。下面将举例描述两个FBAR的互连。

如图20和21所示，第一FBAR 28b支撑在第一和第二脊36a和36b、第三和第四脊36c和36d、第五和第六脊36e和36f、以及第七脊36m上。第一和第二脊36e和36b相关于第一绝缘体图形1b，第三和第四脊36c和36d相关于第二绝缘体图形2b，第五和第六脊36e和36f相关于第三绝缘体图形3b，以及第七脊36m相关于第四绝缘体图形4b，上述所有部分都设置在底层32上，所述底层设置在衬底30上。第二FBAR 28b支撑在第一和第二脊36g和36h、第三和第四脊36i和36j、第五和第六脊36k和36l、以及第七脊36m上。第一和第二脊36g和36h相关于第一绝缘体图形1c，第三和第四脊36i和36j相关于第二绝缘体图形2c，第五和第六脊36k和36l相关于第三绝缘体图形3c，以及第七脊36m相关于第四绝缘体图形4b，上述所有部分设置在底层32上，所述底层32设置在衬底30上。

第一FBAR 28b包括底部导电层40a、压电膜42a以及底部导电层48a。第二FBAR 28c包括底部导电层40b、压电膜42b以及顶部导电层48a。第一和第二FBAR 28b和28c由顶部导电层48a串联。

例如，通过设置在第一FBAR 28b的第一空腔50a上的谐振器70a，将输入到第一FBAR 28b的底部导电层40a的高频信号传输到顶部导电层48a。通过设置在第二FBAR 28c的第一空腔50b上的谐振器70b，将传输到顶部导电层48a的高频信号传输到第二FBAR 28c的底部导电层40b。减短连接第一和第二FBAR 28b和28c的底部导电层48a的第七脊36m的布线，以减小布线电阻和寄生电容的影响。

在根据所述其它实施例中的第一和第二FBAR 28b和28c中，底部导电层40a和40b、以及顶部导电层48a都设置在第一和第二脊36g和36h、第四脊36j、第五和第六脊36k和36l、第七脊36m、以及第二空腔52上。从而可以减少在底部导电层40a和40b、顶部导电层48a与衬底30之间的寄生电容。因此，可以在所述其它实施例中抑制对第一和第二FBAR的高频特性的破坏。另外，如果使第一到第七脊36a到36m的周期对应于压电膜波长的1/4的整数倍，可以减少对第一和第二FBAR 28b和28c的谐振的寄生。

另外，在第一和第二实施例中，第一到第八脊34a到34h、35a到35h的宽度与第二空腔52的宽度相等。上述脊相关于第一到第四绝缘体图形1到4和1a到4a。然而，并不限制第一到第八脊34a到34h、35a到35h与第二空腔52的宽度相等。例如，如果减小第一到第八脊34a到34h、35a到35h的宽度，则可以进一步减少寄生电容，获得更好的高频特性。

在获知本发明公开的内容后，在不偏离本发明的范围下的各种修改对于本领域的技术人员将是显而易见的。

Claims (20)

1.一种薄膜体声谐振器，包括：

第一绝缘体图形；

第二绝缘体图形，设置为与所述第一绝缘体图形分开；

第三绝缘体图形，设置在相对于所述第一绝缘体图形与所述第二绝缘体图形相反的方向上，并与所述第一绝缘体图形分开；

第四绝缘体图形，设置在相对于所述第二绝缘体图形与所述第一绝缘体图形相反的方向上，并与所述第二绝缘体图形分开；

底部导电层，设置在所述第一和第三绝缘体图形上，从所述第一和第二绝缘体图形之间的区域延伸到所述第三绝缘体图形；

压电膜，在所述底部导电层上，设置在所述第一和第二绝缘体图形之间的区域上；以及

顶部导电层，面对所述底部导电层以将所述压电膜夹在中间，并从所述第一和第二绝缘体图形之间的区域延伸到所述第四绝缘体图形。

2.根据权利要求1的薄膜体声谐振器，其中所述第一到第四绝缘体图形中的至少一个包括相互分开的多个脊。

3.根据权利要求2的薄膜体声谐振器，其中所述脊周期性地设置在所述谐振器的***，所述谐振器被限定为所述底部和顶部导电层以及夹在所述底部和顶部导电层之间的部分所述压电膜的重叠区域。

4.根据权利要求3的薄膜体声谐振器，其中所述脊以这样的周期设置在所述谐振器的***，所述周期是与所述谐振器的谐振频率对应的在所述压电膜中传播的声波的四分之一波长的整数倍。

5.根据权利要求3的薄膜体声谐振器，其中所述脊在其周期方向上的宽度小于所述周期的一半。

6.根据权利要求1的薄膜体声谐振器，其中所述第一和第二绝缘体图形成镜像对称。

7.根据权利要求1的薄膜体声谐振器，其中所述第三和第四绝缘体图形成镜像对称。

8.根据权利要求2的薄膜体声谐振器，其中所述脊包括旋涂玻璃材料。

9.根据权利要求1的薄膜体声谐振器，其中所述底部导电层包括难熔金属和难熔金属混合物中的至少一种。

10.根据权利要求1的薄膜体声谐振器，其中所述压电膜包括氮化铝。

11.一种制造薄膜体声谐振器的方法，包括：

在衬底上形成第一和第二牺牲层，所述第一牺牲层夹在第一和第二绝缘体图形之间，所述第二牺牲层分别设置在相对于所述第一绝缘体图形面对所述第一牺牲层的相反区域内并周期性地由第三绝缘体图形分开，以及设置在相对于所述第二绝缘体图形面对所述第一牺牲层的另一相反区域内并周期性地由第四绝缘体图形分开；

形成底部导电层，从所述第一牺牲层上的区域延伸到所述第三绝缘体图形上的区域；

在所述第一牺牲层上的所述底部导电层上形成压电膜；

形成顶部导电层，面对所述底部导电层以将所述压电膜夹在中间，所述顶部导电层从所述第一牺牲层上的所述区域延伸到所述第四绝缘体图形上的区域；以及

通过选择性地除去位于所述底部导电层、所述压电膜以及所述顶部导电层下的所述第一和第二牺牲层，形成对应于所述第一和第二牺牲层的第一和第二空腔。

12.根据权利要求11的方法，其中所述第一和第二牺牲层包括沉积在钽铝膜上的铝膜。

13.根据权利要求11的方法，其中所述第一和第二牺牲层包括磷硅玻璃膜。

14.根据权利要求11的方法，其中所述第三和第四绝缘体图形中的至少一个包括相互分开的多个脊。

15.根据权利要求14的方法，其中所述脊周期性地设置在谐振器的***，所述谐振器限定为所述底部和顶部导电层以及夹在所述底部和顶部导电层之间的部分所述压电膜的重叠区域。

16.根据权利要求15的方法，其中所述脊以这样的周期设置在所述谐振器的***，所述周期是与所述谐振器的谐振频率对应的在所述压电膜中的声波的四分之一波长的整数倍。

17.根据权利要求15的方法，其中所述脊在其周期方向上的宽度小于所述周期的一半。

18.根据权利要求14的方法，其中每个所述脊包括旋涂玻璃材料。

19.根据权利要求11的方法，其中所述底部导电层包括难熔金属和难熔金属混合物中的至少一种。

20.根据权利要求11的方法，其中所述压电膜包括氮化铝。

Images