CN1627359A - 帧频变换装置、追越预测方法、显示控制和视频接收显示装置 - Google Patents

帧频变换装置、追越预测方法、显示控制和视频接收显示装置 Download PDF

Info

Publication number
CN1627359A
CN1627359A CNA2004100117327A CN200410011732A CN1627359A CN 1627359 A CN1627359 A CN 1627359A CN A2004100117327 A CNA2004100117327 A CN A2004100117327A CN 200410011732 A CN200410011732 A CN 200410011732A CN 1627359 A CN1627359 A CN 1627359A
Authority
CN
China
Prior art keywords
input
frame
address
output
overtakes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100117327A
Other languages
English (en)
Other versions
CN100456225C (zh
Inventor
由井秀明
松崎英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1627359A publication Critical patent/CN1627359A/zh
Application granted granted Critical
Publication of CN100456225C publication Critical patent/CN100456225C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明提供一种帧频变换装置、其中使用的追越预测方法、显示控制装置和视频接收显示装置,该追越预测方法在使输入帧频和输出帧频不同地对共用存储器进行数据的输入输出时,预测对所述存储器的数据输入输出之间发生追越的帧,根据与写入地址的进行速度和读出地址的进行速度的差分量对应的第一参数、与追越预测点的写入地址和读出地址的差对应并且与偏移地址差分量对应的第二参数,预测数据的输入输出之间发生追越的帧。

Description

帧频变换装置、追越预测方法、 显示控制和视频接收显示装置
技术领域
本发明涉及使用了用于电视接收***等视频接收显示装置中的追越预测的帧频变换装置和其中使用的追越预测方法。
背景技术
现在,广播领域中,从模拟地面波广播向BS/CS/地面波数字广播的转变即所谓的广播数字化正在进展。伴随于此,电视担当的角色从“起居室中的TV”向“家庭信息的窗口”转变。该数字化的潮流增加了对家庭发送的节目数(多频道化),图象的信息量也从SD(Standard Definition)向HD(High Definition)转变。
接受这样的潮流,显示装置所承担的任务也在改变。即在家庭的生活中,为了表现充满身临其境感觉的图象,向着大画面高清晰化发展。典型的例子有超过50英寸的PDP(等离子体显示器)等。
这样,通过广播的数字化、显示器的大画面高清晰化,电视作为成为“家庭信息的窗口”的方式之一包括在一个显示器上同时显示各种媒体的所谓多画面显示的显示形态。一般,为了实现多画面显示功能,采取把帧频不同的输入源暂时存储在帧存储器中,与显示器的显示速度同步地从存储器读出,根据画面布局来合成显示的方法。
这时,对每个具有不同格式的输入源,在把不同的帧频和显示器的显示速度同步的帧频变换时,一般必须防止称作“追越”的图象紊乱。
下面,说明该追越的发生原理和一般的对策方法。图11(A)是输入帧频Fiv[Hz]>输出帧频Fov[Hz]时的追越的说明图。作为输入视频,汽车从左向右移动的视频象(1)→(2)→(3)→(4)→(5)那样(在图中用带圈的数字表示)以帧为单位更新时,该视频与输入帧频Fiv[Hz]同步地在W0→W1→W2→W3→W4的期间对帧存储器进行写入。这时的写入地址的变化能象图11(A)的实线所表示的锯齿波那样的往返波形表现。
而从帧存储器的读出与输出帧频Fov[Hz]同步地从帧存储器在R0→R1→R2的期间进行。这时的读出地址的变化能象图11(A)的虚线所表示的锯齿波那样的往返波形表现。
这时,在写入地址和读出地址相交的点(图中用追越点表示)产生追越。因此,作为输出视频,在一帧的读出中,追越了输入的更新,成为以上下不同的帧(上方为旧帧(2),下方为新帧(3))构成的视频。为了防止它,能通过在图11(B)所示的发生追越的期间(W2)停止对帧存储器的写入来对应,但是输出视频把帧(3)去掉,所以产生帧的缺少。
图12(A)是输入帧频Fiv[Hz]<输出帧频Fov[Hz]时的追越的说明图。由于与图11(A)相同的原理,发生追越。因此,作为输出视频,在1帧的读出中,追越输入的更新,成为以上下不同的帧(上方为新帧(3),下方为旧帧(2))构成的图象。为了防止它,同样能通过在图12(B)所示的发生追越的期间(W2)停止对帧存储器的写入来对应,但是输出视频把帧(3)去掉,所以这时帧被重叠显示(多重显示)。
这里,在进行帧频变换时,无法避免由于追越的对策而产生的帧的缺少或多重显示。可是,由于追越,在帧内产生图象截断的视频时,常常看起来不舒服,一般,在采取追越的对策时会减少看起来不舒服的感觉。
在任一情况下,如果都是事先预测追越,停止帧存储器的写入,就能用单缓存器(一个画面的存储器容量)实现追越对策。用单缓存器的追越对策需要进行追越的预测,在特开2001-13934号公报中描述了该方法。
此外,在所述用单缓存器的追越对策以外,还知道双缓存器方式的追越对策。它是一种存储区域不是所述一个画面大小,而是准备2个画面,每隔一个画面交替切换存储区域地写入,并且在读出时,为了不发生追越而从与写入帧不同的帧读出的控制方法。
当在多画面显示中应用所述以往技术中的帧频变换时,必须解决以下的2个问题。
(1)帧存储器容量的削减和追越对策控制电路的简化
(2)处理多画面显示时的画面布局变更
首先,说明(1)。
多画面的追越对策由于各输入和显示输出的关系,必须具有多个独立的帧频变换处理。
因此,作为帧频变换方式,选择以往技术的双缓存器或多缓存器方式时,为多画面输入数的2倍的帧存储器容量成为必要。(例如当进行4画面的多画面显示时,需要8帧的存储器容量。)因此,所述单缓存器方式在削减存储器成本上是有利的。这时,用于追越对策的控制电路也需要象素数个,所以要求能用简单的电路实现控制方式。
下面,说明(2)。
一般,当进行单画面显示时,常常在***中预先设定输入和输出的定时格式,很少动态变更。因此,能用一定的固定条件处理帧频变换,所以包含特开2001-13934号公报、特开20001-83928号公报所述的结构,提出了各种先行方式。可是,象多画面显示或缩小画面显示那样,把来自某图象源的画面偏移显示到显示装置的画面内的任意位置时,作为对用户的显示模式,常常动态改变画面布局。因此,不仅输入和输出的定时格式不同,多个输入和显示输出的帧频分别不同,所以难以象单画面显示那样,用固定条件处理。
重要的是没有考虑了有效区域/输入视频有效区域的偏移差分的现有技术,从而难以进行正确的追越预测。
发明内容
本发明的目的在于:通过考虑偏移差分,提供精度高(没有偏移差分引起的错误检测)的追越预测方式。
本发明的其他目的在于:提供在帧频变换中,不增加存储器容量,并且以简易的控制电路防止由追越导致的显示紊乱的帧频变换装置。
本申请的第一发明是一种帧频变换装置,包括:使输入帧频和输出帧频不同地对共用存储器进行数据输入输出的存储器控制部件;预测对所述存储器的数据输入输出间发生了追越的帧的追越预测部件;当由所述追越预测部件预测到发生追越时,停止对存储器的写入的存储器写入控制部件;所述追越预测部件具有至少根据偏移地址的差分量,预测在数据的输入输出间发生了追越的帧的功能。
更具体而言,如果定义输入帧频(Fiv)、输出帧频(Fov)、1帧的全部存储器地址量(N),则作为第一参数,通过考虑对存储器的写入地址的进行速度和读出地址的进行速度的差分量(K)、追越预测点的读出地址(M)、写入一侧和读出一侧的偏移地址之差(Woffset-Roffset),即通过修正M,而预测在数据的输入输出间发生了追越的帧。
本申请的第二发明是一种帧频变换装置,包括:具有至少2个以上输入的存储器控制部件,用于针对各输入,使输入帧频和输出帧频不同地对共用存储器进行数据输入输出;按各输入设置的追越预测部件,用于预测在数据的输入输出之间发生了追越的帧;按各输入设置的存储器写入控制部件,用于在所述追越预测部件预测到发生追越时,停止对存储器的写入;所述追越预测部件具有根据至少偏移地址差分量来预测在数据的输入输出之间发生了追越的帧的功能。
更具体而言,通过在每次变更画面布局时更新基于多画面合成布局的各个存储器平面的写入一侧和读出一侧的偏移地址之差(Woffset-Roffset),用与单画面显示的追越预测同样的方法进行各输入和输出之间的追越预测,从而能处理画面布局动态可变的多画面显示。
本申请的第三发明是帧频变换装置,根据第一或第二发明,当对存储器的写入地址的进行速度比读出地址的进行速度快时,根据把输入的1帧的地址量和输入帧频相乘的结果与输出的1帧的地址量和输出帧频相乘的结果的差分量除以输入帧频的结果,导出所述第一参数。
更具体而言,当Fiv>Fov时,通过M’=M+(Woffset-Roffset)修正读出地址,比较修正的读出地址M’和用N×(Fiv-Fov)/Fiv表示的阈值K,当判断为M′<K时,预测为在当前帧发生追越。
本申请的第四发明是帧频变换装置,根据第一或第二发明,当对存储器的写入地址的进行速度比读出地址的进行速度慢时,根据把输入的1帧的地址量和输入帧频相乘的结果乘2倍后的结果与输出的1帧的地址量和输出帧频相乘的结果的差分量除以输入帧频的结果,导出所述第一参数。
更具体而言,当Fiv<Fov时,比较M’和用N×(2Fiv-Fov)/Fiv表示的阈值K,若判断为M’>K时,预测为在当前帧发生追越。
本申请的第五发明是帧频变换装置,根据第一或第二发明,通过进行在存储器写入期间的读出地址中加上所述偏移地址差分量的修正,导出所述第二参数。
更具体而言,通过M’=M+(Woffset-Roffset)来修正读出地址。
本申请的第六发明是帧频变换装置,根据第一或第二发明,所述追越预测部件具有比较所述第一参数和所述第二参数的比较部件;该比较部件具有根据对存储器的写入地址的进行速度和读出地址的进行速度的不同而切换比较条件,来预测发生追越的帧的功能。
更具体而言,为了处理由于输入输出的帧频可变,无法预先决定对存储器的写入地址的进行速度和读出地址的进行速度的不同的***,通过根据写入地址的进行速度和读出地址的进行速度的不同而切换比较条件,能处理输入输出的帧频可变的情况。
本申请的第七发明是帧频变换装置,根据第六发明,所述追越预测部件具有在对存储器的写入地址的进行速度比读出地址的进行速度快时预测发生追越的功能,所述比较部件具有在所述第二参数比所述第一参数小时预测发生追越的功能。
本申请的第八发明是帧频变换装置,根据第六发明,所述追越预测部件具有在对存储器的写入地址的进行速度比读出地址的进行速度慢时预测发生追越的功能,所述比较部件具有在所述第二参数比所述第一参数大时预测发生追越的功能。
本申请的第九发明是一种追越预测方法,用于在使输入帧频和输出帧频不同地对共用存储器进行数据输入输出时,预测在对所述存储器的数据输入输出之间发生追越的帧,其特征在于:根据至少偏移地址差分量,来预测发生数据的输入输出追越的帧。
更具体而言,一种追越预测方法,用于在使输入帧频和输出帧频不同地对共用存储器进行数据输入输出时,预测在对所述存储器的数据输入输出之间发生追越的帧,其特征在于:根据与写入地址的进行速度和读出地址的进行速度的差分量对应的第一参数、与追越预测点的写入地址和读出地址的差对应并且与输入偏移地址和输出偏移地址的偏移地址差分量对应的第二参数,预测在数据的输入输出之间发生追越的帧。
本申请的第十发明是一种帧频变换装置,包括:使输入帧频和输出帧频不同地对共用存储器进行数据输入输出的存储器控制部件;预测对所述存储器的数据输入输出之间发生追越的帧的追越预测部件;其特征在于:所述追越预测部件执行第九发明的追越预测方法。
根据本发明,能通过考虑偏移差分,提供精度高(没有偏移差分引起的误检测)的追越预测方式。
通过使用这样的追越预测方式,在数字画面显示、多画面显示中的帧频变换中,不用增加存储器容量,并且以简单的控制电路就能防止由于追越而引起的显示紊乱。
特别是在多画面显示中,对布局的动态变更,能实现正确的追越预测,并且即使输入和输出的定时格式、多个输入和显示输出的帧频等***条件变化,也能灵活应付的方式。
附图说明
下面简要说明附图。
图1是用于说明本发明实施例1的追越预测控制方法的框图。
图2是对图1的帧存储器的写入和读出图。
图3是输入帧频>输出帧频的追越预测时序图。
图4是写入偏移地址≠读出偏移地址时的输入帧频>输出帧频时的追越预测时序图。
图5是输入帧频<输出帧频时的追越预测时序图。
图6是写入偏移地址≠读出偏移地址时的输入帧频<输出帧频时的追越预测时序图。
图7是用于说明本发明实施例3的追越预测控制方法的框图。
图8是多画面的显示图象。
图9是用于说明多画面的追越预测控制方法的框图。
图10是对图9中的帧存储器的写入和读出图。
图11是输入帧频>输出帧频时的追越说明图。
图12是输入帧频<输出帧频时的追越说明图。
图13是表示使用本发明的显示控制装置的视频接收显示装置的形态一例的框图。
具体实施方式
(实施例1)
图1是用于说明本发明实施例1的追越预测控制方法的框图。
<各部的说明>
图1的框图表示单画面显示(1输入1输出)的帧同步电路、具有该帧同步电路的显示控制装置、具有该显示控制装置和显示部的显示装置。下面,说明各块。
输入处理部1接收输入视频数据、输入水平同步信号(IHS)、输入垂直同步信号(IVS)、输入时钟信号(ICLK),进行图象处理、缩放(分辨率变换)处理,传递给存储器控制部2。缩放处理通过从CPU取得表示缩放倍率(P0)的参数,能放大缩小到所需的倍率。输入处理部1对存储器控制部2进行写入请求,存储器控制部2判断为对帧存储器3能写入时,对输入处理部1提供写入许可,从而执行从输入处理部1到存储器控制部2的数据传递。输入处理部1如果取得写入许可,就把写入数据和内部生成的对帧存储器的写入地址一起发送给存储器控制部2。此外,输入处理部1成为能控制帧的写入的结构。具体而言,当从追越控制部6取得写入禁止信号(S0),并写入禁止时,在1个帧周期单位中,不对存储器控制部2发行写入请求,从而停止对帧存储器3的写入。
存储器控制部2一边调停来自写入输入处理部1的写入请求、来自输出控制部4的读出请求,一边进行对帧存储器3的传输控制。这里,存储器控制部2相当于本发明的存储器控制部件。
帧存储器3在图1的例子中,作为单缓存器,具有存储1帧视频数据的功能。
输出处理部4从输出同步信号生成部7取得输出水平同步信号(OHS)、输出垂直同步信号(OVS)、输出时钟信号(OCLK)。然后,在给定的定时,读出存储在帧存储器3中的输入视频数据,进行与显示部5的特性相应的驱动控制或格式变换后,把显示数据传递给显示部5。输出处理部4对存储器控制部2进行读出请求,当存储器控制部2判断能从帧存储器3读出时,就对输出处理部4提供读出许可,从而执行从存储器控制部2向输出处理部4的数据传递。输出处理部4如果收到读出许可,把内部生成的对帧存储器3的读出地址发送给存储器控制部2,就能取得读出数据。这里,输出处理部4相当于本发明的显示位置控制部件。
显示部5可以是CRT、液晶、PDP等显示图象的设备。
追越控制部6主要进行输入垂直同步信号(IVS)、输出垂直同步信号(OVS)、输出处理部4生成的对帧存储器3的读出地址的取得、本发明的方式的追越预测控制,并且生成控制对帧存储器3的写入的写入禁止信号(S0),传递给输入处理部1。即追越控制部6相当于本发明的追越预测部件。
输出同步信号生成部7从CPU接收适合于显示部5的输出定时参数(P4),并生成输出水平同步信号(OHS)、输出垂直同步信号(OVS)、输出时钟信号(OCLK)。
10是控制本***全体的CPU,包括具有运算能力的CPU、暂时存储数据的RAM9、存储控制程序的ROM8、计测时间的计数器、***输入输出接口等。此外,CPU10可以只由逻辑电路构成,也可以是能进行并行运算的媒体处理器。进行控制的程序可以内置在ROM8中,也可以通过***输入输出接口从外部发送。
图2表示对以上说明的图1的框图中的帧存储器3的写入和读出。输入视频数据从对应于IHS的下降沿和IVS的下降沿的复位点20(0,0)到下一复位点24(X,Y)表现为1帧的区域,存在于该区域内的输入视频有效区域22定义为从起点21(IHS,IVS)到终点23(IHE,IVE)的区域。对帧存储器3的写入意味着以表示起点21(IHS,IVS)的基地址25为基准,写入输入视频有效区域22,1帧的输入视频存储区26被分配为一个动画平面。
显示数据把从对应于OHS的下降沿和OVS的下降沿的复位点27(0,0)到下一复位点31(X’,Y’)表示为1帧的区域,存在于该区域内的显示有效区域29定义为从起点28(OHS,OVS)到终点30(OHE,OVE)的区域。自帧存储器3的读出意味着输出处理部4以基地址25为基准,配合所述显示定时地读出输入视频有效区域22。
下面,说明图1的追越控制部6中的追越预测方法的细节。本实施例的追越预测方法如图11、图12简单说明的那样,根据输入帧频:Fiv[Hz]和输出帧频:Fov[Hz]的频率不同,分开情况说明。
<当:Fiv(输入帧频)>Fov(输出帧频)时>
图3是说明Fiv(输入帧频)>Fov(输出帧频)时的追越预测方法的时序图。
当Fiv(输入帧频)<Fov(输出帧频)时,用实施例2说明。
图3用横轴表示时间,用纵轴表示存储器地址,用实线表示输入(写入)地址的变化,用虚线表示(读出)地址的变化。
图3为了简化说明,在图2中,写入一侧为点20(0,0)=点21(IHS,IVS),点23(IHE,IVE)=点24(X,Y),读出一侧为点27(0,0)=点28(OHS,OVS),点30(OHE,OVE)=点31(X’,Y’),点24(X,Y)=点31(X’,Y’)=作为访问的全部存储器地址N(实际的存储器访问只是有效区域)。
在这样的条件下,追越预测在写入地址每次复位为0的时刻(t=0)进行。将其作为追越预测点。将从追越预测点到追越发生的时间作为追越预测时间(t=T)。由于追越预测是为了预测从追越预测点到下一追越预测点之间是否发生追越,所以下式(1)成立。
0<T<1/Fiv                    …式(1)
导出关于追越发生的条件的表达式。
追越是在1帧的读出中,写入地址和读出地址反转时产生的现象,所以追越发生的条件变为写入地址(行)=读出地址(行),如果写入开始时(追越预测点)的读出地址位置为M(0<M<N),则以下的表达式成立。
N×Fiv×T=N×Fov×T+M         …式(2)
导出下式,
T = M { N &times; ( Fiv - Fov ) } < 1 Fiv …式(3)
从表达式(3)导出以下表达式。
M < N &times; Fiv - Fov Fiv (其中,Fiv>Fov)=K(阈值常数)     …式(4)
表达式(4)中,左边为作为追越预测点的读出地址位置的变量,在右边,CPU10能把N、Fiv、Fov作为操作环境预先识别,所以能够作为阈值而常数化(=K)。这里,K相当于本发明的第一参数,M相当于第二参数。
因此,图1的追越控制部6的处理在IVS的下降沿,监视来自输出处理部4的读出地址和判定阈值(P1),如果M<K,就能预测现在的写入时发生追越,可使禁止对偏移地址3写入的写入禁止信号(S0)有效。
此外,如果不是M<K,就能预测在现在的写入时不发生追越,使允许对偏移地址3写入的写入禁止信号(S0)无效。如上所述,追越控制部6的处理能用非常简单的电路实现。
<对写入和读出的偏移地址不同的情况的处理>
以往,不考虑偏移地址互不相同,把同步信号的发生时刻作为原点(存储器地址开始)进行计算,所以点21(IHS,IVS)=点28(OHS,OVS),在IVS和OVS的复位时刻,使对帧存储器3的写入开始偏移地址Woffset(=IHS+IVS)与读出开始偏移地址Roffset(=OIS+OVS)变为相同地进行追越计算。可是,在实际的***中,这样理想的条件几乎不成立。可是,当写入和读出的偏移地址不同时,如果进行所述追越预测,则如后所述,发生追越预测的误检测,所以为了进行正确的追越预测,必须考虑写入偏移地址和读出偏移地址的差分(偏移地址差分量)。
本发明的全部实施例也能应用于只以Woffset或Roffset中的任意一方为原点(0,0)20或27的情况。这是因为这时产生了偏移地址的差分量。
图4是说明写入偏移地址和读出的偏移地址不同的情况的时序图。
图4(A)表示写入偏移地址和读出的偏移地址不同,但不考虑它时的时序图。在Woffset<Roffset的情况下,图中的粗线表示的部分表示写入一侧、读出一侧的有效区域。与图3中说明的内容同样,图4(A)在时刻t2预测在时刻t3发生追越。可是,如果写入一侧为基准,就有Woffset-Roffset的偏移差分,所以以时刻t2参照的读出地址位置M为追越预测的参照地址是不正确的。因此,在本实施例中,只把读出地址位置M修正偏移差分后,作为正确的读出地址位置M’。即把实际访问存储器的时刻作为原点(存储器地址开始)进行计算。这时,变为图4(B)的时序图。(可是应注意,由读出一侧的虚线表示的锯齿波是修正后的虚拟输出帧频Fov,实际的输出帧频Fov的定时为图4(A))。如果总结基于该偏移差分的读出地址位置M的修正式,则为:
tmpM=M+(Woffset-Roffset)
可是,读出地址从0到N循环,故变为下式:
(1)0≤tmpM≤N时,
M’=tmpM
(2)tmpM<0时,
M’=N+tmpM
(3)tmpM>N时,
M’=tmpM-N
                                …式(5)
为了求出所述偏移差分,可以只从CPU10向追越控制部6输出P2(输入偏移)、P3(输出偏移)。
在图4(B)中,变为写入一侧、读出一侧的有效区域的开始地址相同且偏移差分变为0的条件是重点。据此,为了能利用表达式(4),在时刻t0,如果能正确预测在时刻t1发生追越,就能防止追越预测的误检测。
即用表达式(5)进行偏移差分,把读出地址位置M修正为M’后,如果代入表达式(4),就如下式那样,
M &prime; < N &times; Fiv - Fov Fiv (其中,Fiv>Fov)=K(阈值常数)变为同样的表达式,用非常简单的电路能实现追越控制部6的处理。
(实施例2)
在实施例1中,说明Fiv(输入帧频)>Fov(输出帧频)时的追越预测方法。在本实施例中,同样说明相反的情况。
<Fiv(输入帧频)<Fov(输出帧频)时>
图5是说明Fiv(输入帧频)<Fov(输出帧频)时的追越预测方法的时序图。
图5用横轴表示时间,用纵轴表示存储器地址,用实线表示输入(写入)地址的变化,用虚线表示(读出)地址的变化。
图5为了简化说明,在图2中,写入一侧为点20(0,0)=点21(IHS,IVS),点23(IHE,IVE)=点24(X,Y),读出一侧为点27(0,0)=点28(OHS,OVS),点30(OHE,OVE)=点31(X’,Y’),点24(X,Y)=点31(X’,Y’)=访问的全部存储器地址N(实际的存储器访问只是有效区域)。
在这样的条件下,追越预测在写入地址每次复位为0的时刻(t=0)进行。将其作为追越预测点。从追越预测点到追越发生的时间为追越预测时间(t=T)。追越预测是为了预测从追越预测点到下一追越预测点之间是否发生追越,所以下式成立。
0<T<1/Fiv                 …式(1′)
接着,导出关于追越发生的条件的表达式。
追越是在1帧的读出中,写入地址和读出地址反转时产生的现象,所以发生追越的条件变为写入地址(行)=读出地址(行),如果写入开始时(追越预测点)的读出地址位置为M(0<M<N),则以下的表达式成立。
N×Fiv×T=N×Fov×T-(N-M)           …式(2′)
由此导出表达式(3′),
T = N - M { N &times; ( Fov - Fiv ) } < 1 Fiv …式(3′)
从表达式(3’)导出以下表达式。
M > N &times; 2 Fiv - Fov Fiv (其中,Fiv>Fov/2)=K′(阈值常数)        …式(4′)
表达式(4’)中,左边成为作为追越预测点的读出地址位置的变量,在右边,CPU10能把N、Fiv、Fov作为操作环境预先识别,所以能作为阈值而常数化(=K’)。这里,K’相当于第一参数。
因此,图1的追越控制部6的处理在IVS的下降沿,监视来自输出处理部4的读出地址和判定阈值(P1),如果M>K’,就能预测现在的写入时发生追越,使禁止对偏移地址3写入的写入禁止信号(S0)有效。
此外,如果不是M>K′,就能预测在现在的写入时不发生追越,使许可对偏移地址3写入的写入禁止信号(S0)无效。如上所述,追越控制部6的处理能用非常简单的电路实现。
<对写入和读出的偏移地址不同的情况的处理>
以往,不考虑偏移地址不同,把同步信号的发生时刻作为原点(存储器地址开始)进行计算,所以点21(IHS,IVS)=点28(OHS,OVS),在IVS和OVS的复位时刻,使对帧存储器3的写入开始偏移地址Woffset(=IHS+IVS)与读出开始偏移地址Roffset(=OIS+OVS)变为相同地进行追越计算。可是,在实际的***中,这样理想的条件几乎不成立。可是,当写入和读出的偏移地址不同时,如果进行所述追越预测,则如后所述,发生追越预测的误检测,所以为了进行正确的追越预测,必须考虑写入偏移地址和读出偏移地址的差分。
图6是说明写入偏移地址和读出偏移地址不同的情况的时序图。
图6(A)表示写入偏移地址和读出的偏移地址不同,但不考虑它时的时序图。在Woffset>Roffset的情况下,图中的粗线表示的部分表示写入一侧、读出一侧的有效区域。与图5中说明的内容同样,图6(A)在时刻t’2预测在时刻t’3发生追越。可是,如果以写入一侧为基准,就有Woffset-Roffset的偏移差分,所以以在时刻t’2参照的读出地址位置M为追越预测的参照地址是不正确的。因此,在本实施例中,只把读出地址位置M修正偏移差分后,作为正确的读出地址位置M’。即把实际访问存储器的时刻作为原点(存储器地址开始)进行计算。这时,变为图6(B)的时序图。(可是应注意,由读出一侧的虚线表示的锯齿波是修正后的虚拟输出帧频Fov,实际的输出帧频Fov的定时为图6(A))。如果总结基于该偏移差分的读出地址位置M的修正式,则为:
tmpM=M+(Woffset-Roffset)
(1)0≤tmpM≤N时,
M’=tmpM
(2)tmpM<0时,
M’=N+tmpM
(3)tmpM>N时,
M’=tmpM-N
                               …式(5)
与实施例1的修正式变为完全同样。为了求出偏移差分,可以只从CPU10向追越控制部6输出P2(输入偏移)、P3(输出偏移)。
在图6(B)中,变为写入一侧、读出一侧的有效区域的开始地址相同且偏移差分变为0的条件是重点。据此,为了能利用表达式(4),在时刻t’0,如果能正确预测在时刻t’1发生追越,就能防止追越预测的误检测。
即用表达式(5)进行偏移差分,把读出地址位置M修正为M’后,如果代入表达式(4’),就如下式那样,
M &prime; > N &times; 2 Fiv - Fov Fiv (其中,Fiv>Fov/2)=K′(阈值常数)变为同样的表达式,用非常简单的电路能实现追越控制部6的处理。
(实施例3)
在实施例1和2中,分Fiv(输入帧频)>Fov(输出帧频)、Fiv(输入帧频)<Fov(输出帧频)的情况,说明追越预测方法。在本实施例中,使用图7说明对于无法预先决定是哪种情况的***,也能应对的追越控制部6。
11的修正电路取得来自输出处理部4的读出地址,根据来自CPU10的输入偏移(P2)和输出偏移(P3)的信息,进行表达式(5)表示的修正,生成修正后的读出地址M’。读出地址M’同时传给比较器12和比较器13,在比较器12中,从CPU10取得用于Fiv(输入帧频)>Fov(输出帧频)的阈值常数K(P1),进行由表达式(4)表示的阈值判定比较。
而同时在比较器12中,从CPU10取得用于Fiv(输入帧频)<Fov(输出帧频)的阈值常数K’,进行表达式(4’)所表示的阈值判定比较。来自比较器12、13的判定输出由选择器14选择输出,但是当CPU10识别为Fiv>Fov或Fiv<Fov时,可以从CPU10切换控制该选择判定,当CPU10未识别时,把Fiv和Fov输入CPU10中,并且可以通过安装用CPU10的内部计数器计测Fiv和Fov周期的帧频检测功能,来自动判定。来自选择器14的输出信号在锁存电路15中是追越预测点。通过在IVS的下降沿进行锁存,生成写入禁止信号(S0)。
这样,能用非常简单的电路构成本发明的追越预测方式,所以能简单应对Fiv>Fov和Fiv<Fov等两种情况。因此,特征在于:对于输入输出的帧频变化的***,也能采取灵活的应对。
(实施例4)
在上述实施例中,使用通常的单画面显示的例子,详细说明本发明的修正了基于偏移差分的读出地址的追越预测控制方式。这里,为了说明本发明方式具有有效性和应用性,说明应用于多画面显示的例子。顺便说一下,在以下的说明中,多画面数都为双画面,但是画面数并不局限于双画面,可以比双画面多。
多画面显示(双画面显示)是把两个***的具有不同帧频的输入视频数据合成显示在具有与输入完全不同步的显示频率的显示器的同一画面上的显示形态,作为画面布局的一个例子,有图8(A)所示的双画面单独显示、图8(B)所示的进行重合的双画面画中画显示。
当多画面显示时,如上述实施例的单画面显示的说明所述,进行帧频变换时,同样发生追越,这里,应用本方式的追越预测控制。
图9表示进行多画面显示时的追越预测控制的显示控制装置和显示装置的框图。从图9可知,与图1的单画面显示时的追越预测控制的框图的结构几乎相同。因此,以下简单说明关于与图1的结构的不同。
在图9中,为了应对双画面显示,构成具有相同输入处理部1-0、1-1的2个***,并且能从CPU10对输入处理部1-0、1-1单独指定缩放倍率(P0、P1)。此外,输出处理部4为了从帧存储器3进行画面合成,能进行2个***的独立读出,按照来自CPU10的画面布局P8,能合成输出2个读出数据。
通过对显示部5的有效显示区域,按照画面布局P8,一边切换读出数据0、读出数据1、未图示的背景数据,一边输出,来执行输出处理部4的合成方法。(关于多画面的合成方法的细节,脱离本发明的范围,所以省略)。通过这样的构成要件的追加,存储器控制部2能控制对2个写入***、2个读出***的共计4个***的帧存储器3的访问,帧存储器3在图9的例子中,作为单缓存器×双画面,具有存储2帧图象数据的功能。与此对应,与追越控制部6同样,扩张对应于画面数的信号线,参照读出地址0、1,根据来自CPU10的阈值或输入输出偏移值等参数(P2~P7),进行追越预测,结果分别把写入禁止信号S0传递给输入处理部1-0,把写入禁止信号S1传递给输入处理部1-1。
图10表示对以上说明的图9的框图中的帧存储器3的写入和读出。输入视频数据0从对应于IHS0的下降沿和IVS0的下降沿的复位点40(0,0)到下一复位点44(X,Y)表现为1帧的区域,存在于该区域内的输入视频0有效区域42定义为起点41(IHS0,IVS0)到43(IHE0,IVE0)的区域。输入视频数据1从对应于IHS1的下降沿和IVS1的下降沿的复位点45(0,0)到下一复位点49(X,Y)表现为1帧的区域,存在于该区域内的输入视频1有效区域47定义为起点46(IHS1,IVS1)到终点48(IHE1,IVE1)的区域。对帧存储器3的写入意味着以表示起点41(IHS0,IVS0)的基地址50为基准,写入输入视频0有效区域42,以表示起点46(IHS1,IVS1)的基地址51为基准,写入输入视频1有效区域47,1帧的输入视频0存储区52、1帧的输入视频1存储区53通过共享存储器分配为2个动画平面。
显示数据从对应于OHS的下降沿和OVS的下降沿的复位点54(0,0)到下一复位点62(X’,Y’)表现为1帧的区域,在存在于该区域中的显示有效区域61内,根据画面布局,将具有从起点55(OHS0,OVS0)到终点57(OHE0,OVE0)的输出视频0有效区域56的视频要素、具有从起点58(OHS1,OVS1)到终点60(OHE1,OVE1)的输出视频1有效区域59的视频要素定义为输出合成画面。从帧存储器3的读出意味着输出处理部4根据基地址50、51,配合所述合成后的画面布局的定时,读出输入视频0有效区域42和输入视频1有效区域47。
如果这样把多画面显示模型化考虑,则可知追越控制部6中的追越预测方式对于动画平面0、1,完全能与在上述实施例中根据单画面说明的方式同样处理。具体而言,对于动画平面0,根据IVS0和OVS的帧频的不同,可以选择表达式(4)或(4’),读出地址0的修正也可以在表达式(5)中,作为偏移差分=Woffset-Roffset=(IHS0+IVS0)-(OHS0+OVS0)计算。
对于动画平面1,根据IVS1和OVS的帧频的不同,可以选择表达式(4)或(4’),读出地址1的修正也可以在表达式(5)中,作为偏移差分=Woffset-Roffset=(IHS1+IVS1)-(OHS1+OVS1)计算。
即如果只准备对应于画面数(这时为2)的图7所示的简单电路,就能实现,所以对多画面的扩张性非常容易。
与单画面显示不同,对于多画面显示的多个应用,动态改变的参数是画面布局的变更。因此,CPU10在每次改变画面布局时,把表示该偏移差分的参数即输入偏移0(P4)、输出偏移0(P5)、输入偏移1(P6)、输出偏移1(P7)传递到追越控制部6并更新,从而即使发生动态的画面布局变更,也能实现正确的追越预测。
(实施例5)
在上述实施例中,在图2中,说明了1帧的终点坐标即点24(X,Y)=点31(X’,Y’)=访问的全部存储器地址N。图10也是同样。可是,实际上因为也假设点24(X,Y)≠点31(X’,Y’)的情况,所以在本实施例中,说明对于这样的情况,也能容易地应用本方式。
如果作为输入一侧的定时格式而访问的全部存储器地址为Ni(=X+Y),作为输出一侧的定时格式而访问的全部存储器地址为No(=X’+Y’),则帧频变换中使用的写入一侧和读出一侧的速度差的比较能用单位时间中可访问的地址数表示,所以无法只单纯用输入输出的帧频速度差来判断,用Ni×Fiv>No×Fov和Ni×Fiv<No×Fov的比较来判断。下面,说明基于该不同条件的追越预测方式。
<当Ni×Fiv(输入访问频率)>No×Fov(输出访问频率)时>
这时的发生追越的条件能用与实施例1同样的考虑方法处理,与实施例1的不同点在于表达式(2)变为如下。
Ni×Fiv×T=No×Fov×T+M               …式(2″)
根据表达式(1)、表达式(2”),导出下式:
T = M { Ni &times; Fiv - No &times; Fov } < 1 Fiv …式(3″)
从表达式(3”),导出以下表达式(4”):
M < Ni &times; Fiv - No &times; Fov Fiv = K &prime; &prime; &prime; (阈值常数)                          …式(4″)表达式(4”)中,左边是作为追越预测点的读出地址位置的变量,在右边,CPU10能把Ni、No、Fiv、Fov作为操作环境预先识别,所以能作为阈值而常数化(=K)。这里,K相当于本发明的第一参数。
<当Ni×Fiv(输入访问频率)<No×Fov(输出访问频率)时>
这时的发生追越的条件能用与实施例2同样的考虑方法处理,与实施例2的不同点在于表达式(2”)变为如下。
Ni×Fiv×T=No×Fov×T-(N-M)             …式(2)
从表达式(1’)、表达式(2’),导出下式:
T = N - M { N &times; ( Fov - Fiv ) } < 1 Fiv …式(3)
从表达式(3)导出以下表达式(4):
M &prime; > 2 Ni &times; Fiv - No &times; Fov Fiv = K &prime; &prime; &prime; (阈值常数)                           …式(4)表达式(4)中,左边是作为追越预测点的读出地址位置的变量,在右边,CPU10能把Ni、No、Fiv、Fov作为操作环境预先识别,所以可作为阈值而常数化(=K)。这里,K相当于本发明的第一参数。
任意时候,同样按照表达式(5),把表达式(4”)和表达式(4)参照的读出地址M修正为M’,对于定时格式不同的本实施例的情况,只变更来自CPU10的阈值的计算式,不改***件结构,就能容易地应用本发明的追越预测方式。
在上述的各实施例中,考虑偏移地址差分量的第二参数M为某时刻(例如用同步信号复位的写入开始时刻)的写入地址和读出地址的差,但是可以把与它对应的时间(用同步信号复位的写入开始时刻和读出开始时刻的差)作为考虑了偏移地址差分量的第二参数M。这时,也能把偏移地址的差变换为时间差后进行计算。能通过用计数器等对成为基准的时钟或地址的进行计数,来测定时间。
(视频接收显示装置)
下面,表示使用包含所述本发明的帧频变换装置的视频接收显示装置的形态一例。
图13是表示本发明的视频接收显示装置的概略结构的图。在图13中,72是视频信息接收装置,73是具有包含本发明的帧频变换装置显示控制装置的图象信号生成电路,74是驱动电路,75是LCD、ELD、PDP、SED、FED那样的具有多个固定象素的平板型的图象显示装置。
首先,把由视频信息接收装置72接收的视频信息(输入视频数据)输入到图象信号生成电路73,生成图象信号。作为视频信息接收装置72,能列举出选择无线广播、有限广播、通过因特网的视频广播,能接收所选择的TV频道的视频信号的调谐器那样的接收机。
此外,在视频信息接收装置72上连接声音装置,并包含图象信号生成电路73、驱动电路74和由驱动电路74驱动的图象显示装置75,能构成电视机。
在图象信号生成电路73中,根据视频信息生成与图象显示装置75的各象素对应的图象信号(显示数据),输入到驱动电路74。然后,根据输入的图象信号,由驱动电路74控制外加在图象显示装置75上的电压和电流,在图象显示装置75上显示图象。

Claims (16)

1.一种帧频变换装置,包括:
存储器控制器,使输入帧频和输出帧频不同地对共用存储器进行数据输入输出;
追越预测部件,预测对所述存储器的数据输入输出间发生了追越的帧;以及
存储器写入控制器,当所述追越预测部件预测到发生追越时,停止对存储器的写入,
其中所述追越预测部件具有根据偏移地址差分量来预测在数据的输入输出间发生了追越的帧的功能。
2.一种帧频变换装置,包括:
具有至少2个以上输入的存储器控制部件,用于针对各输入,使输入帧频和输出帧频不同地对共用存储器进行数据输入输出;
按各输入设置的追越预测部件,用于预测在数据的输入输出之间发生了追越的帧;
按各输入设置的存储器写入控制部件,用于在所述追越预测部件预测到发生追越时,停止对存储器的写入;
其中所述追越预测部件具有根据偏移地址差分量来预测在数据的输入输出之间发生了追越的帧的功能。
3.根据权利要求1所述的帧频变换装置,其中:所述追越预测部件包括根据第一参数、第二参数来预测在数据的输入输出之间发生追越的帧的功能,其中所述第一参数是根据输入帧频、输出帧频以及输入输出中的1帧地址量而计算出来的,所述第二参数对应于所述追越预测点的读出地址的进行量并且对应于偏移地址差分量。
4.根据权利要求3所述的帧频变换装置,其中:当对存储器的写入地址的进行速度比读出地址的进行速度快时,根据把输入的1帧的地址量和输入帧频相乘的结果与输出的1帧的地址量和输出帧频相乘的结果之差除以输入帧频的结果,导出所述第一参数。
5.根据权利要求3所述的帧频变换装置,其中:当对存储器的写入地址的进行速度比读出地址的进行速度慢时,根据把输入的1帧的地址量和输入帧频相乘的结果乘以2倍后的结果与输出的1帧的地址量和输出帧频相乘的结果之差除以输入帧频的结果,导出所述第一参数。
6.根据权利要求3所述的帧频变换装置,其中:通过进行在存储器写入期间的读出地址中加上所述偏移地址差分量的修正,导出所述第二参数。
7.根据权利要求6所述的帧频变换装置,其中:所述追越预测部件具有用于比较所述第一参数和所述第二参数的比较部件;所述比较部件具有利用对存储器的写入地址的进行速度和读出地址的进行速度的不同,通过切换比较条件来预测发生追越的帧的功能。
8.根据权利要求7所述的帧频变换装置,其中:
所述追越预测部件具有在对存储器的写入地址的进行速度比读出地址的进行速度快时预测发生追越的功能,所述比较部件具有在所述第二参数比所述第一参数小时预测发生追越的功能。
9.根据权利要求7所述的帧频变换装置,其中:
所述追越预测部件具有在对存储器的写入地址的进行速度比读出地址的进行速度慢时预测发生追越的功能,所述比较部件具有在所述第二参数比所述第一参数大时预测发生追越的功能。
10.一种追越预测方法,用于在使输入帧频和输出帧频不同地对共用存储器进行数据输入输出时,预测在对所述存储器的数据输入输出之间发生追越的帧,其特征在于:
根据偏移地址差分量来预测在数据的输入输出之间发生追越的帧。
11.一种追越预测方法,用于在使输入帧频和输出帧频不同地对共用存储器进行数据输入输出时,预测在对所述存储器的数据输入输出之间发生追越的帧,其特征在于:
根据与写入地址的进行速度和读出地址的进行速度的差分量相对应的第一参数、与追越预测点的写入地址和读出地址之差相对应并且与偏移地址差分量相对应的第二参数,来预测在数据的输入输出之间发生追越的帧。
12.一种帧频变换装置,包括:
存储器控制部件,使输入帧频和输出帧频不同地对共用存储器进行数据输入输出;
追越预测部件,预测对所述存储器的数据输入输出之间发生追越的帧,
其特征在于:
所述追越预测部件执行权利要求10所述的追越预测方法。
13.一种显示控制装置,包括:
如权利要求12所述的帧频变换装置;
显示位置控制部件,用于将所述输入的数据显示到画面上。
14.一种显示控制装置,包括:
如权利要求12所述的帧频变换装置;
多画面显示位置调整部件,调整把所述输入的多个数据多画面合成显示到同一画面中的位置。
15.一种视频接收显示装置,包括:
具有如权利要求12所述的帧频变换装置的图象信号生成电路;
向所述图象信号生成电路供给视频数据的视频信息接收装置;
从所述图象信号生成电路供给显示数据的驱动电路;
由所述驱动电路驱动的图象显示装置。
16.如权利要求15所述的视频接收显示装置,其中所述视频信息接收装置选择电视频道。
CNB2004100117327A 2003-09-25 2004-09-24 帧频变换装置、追越预测方法、显示控制和视频接收显示装置 Expired - Fee Related CN100456225C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP333870/2003 2003-09-25
JP2003333870 2003-09-25
JP2004265364A JP4047316B2 (ja) 2003-09-25 2004-09-13 フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置
JP265364/2004 2004-09-13

Publications (2)

Publication Number Publication Date
CN1627359A true CN1627359A (zh) 2005-06-15
CN100456225C CN100456225C (zh) 2009-01-28

Family

ID=34197257

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100117327A Expired - Fee Related CN100456225C (zh) 2003-09-25 2004-09-24 帧频变换装置、追越预测方法、显示控制和视频接收显示装置

Country Status (5)

Country Link
US (1) US7336317B2 (zh)
EP (1) EP1519358A3 (zh)
JP (1) JP4047316B2 (zh)
KR (1) KR20050030605A (zh)
CN (1) CN100456225C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008017227A1 (fr) * 2006-07-31 2008-02-14 Huawei Technologies Co., Ltd. Procédé et appareil permettant de réaliser une conversion de fréquence de trames
CN103069479A (zh) * 2011-06-08 2013-04-24 索尼公司 显示控制装置、显示控制方法、和程序
CN105144281A (zh) * 2013-04-26 2015-12-09 夏普株式会社 存储器控制装置和便携终端
CN107888863A (zh) * 2017-11-29 2018-04-06 中国航空工业集团公司洛阳电光设备研究所 一种用于超高帧频图像流到标准模拟视频流转换的抽帧方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4352025B2 (ja) 2004-06-29 2009-10-28 キヤノン株式会社 画像表示装置
JP3870214B2 (ja) * 2004-06-29 2007-01-17 キヤノン株式会社 補正回路
JP3870210B2 (ja) * 2004-12-17 2007-01-17 キヤノン株式会社 画像表示装置及びテレビジョン装置
JP4392338B2 (ja) * 2004-12-20 2009-12-24 富士通株式会社 データ管理方法及び装置並びに階層型記憶装置
KR100719364B1 (ko) * 2005-05-23 2007-05-17 삼성전자주식회사 최소 크기의 출력 메모리를 구비한 비디오 스케일러 및출력 메모리 크기 선택 방법
US20070127909A1 (en) * 2005-08-25 2007-06-07 Craig Mowry System and apparatus for increasing quality and efficiency of film capture and methods of use thereof
JP4346591B2 (ja) * 2005-08-25 2009-10-21 株式会社東芝 映像処理装置、映像処理方法およびプログラム
WO2007085950A2 (en) 2006-01-27 2007-08-02 Imax Corporation Methods and systems for digitally re-mastering of 2d and 3d motion pictures for exhibition with enhanced visual quality
JP2007271908A (ja) * 2006-03-31 2007-10-18 Victor Co Of Japan Ltd マルチ画像生成装置
JP5140942B2 (ja) * 2006-04-28 2013-02-13 ヤマハ株式会社 画像処理装置及び画像処理方法
CA2653815C (en) 2006-06-23 2016-10-04 Imax Corporation Methods and systems for converting 2d motion pictures for stereoscopic 3d exhibition
KR100885913B1 (ko) 2007-01-23 2009-02-26 삼성전자주식회사 티어링 효과를 감소시키는 방법 및 그에 따른 lcd 장치
JP5407762B2 (ja) * 2009-10-30 2014-02-05 ヤマハ株式会社 画像プロセッサの制御方法およびプログラム
CN101742221B (zh) * 2009-11-09 2012-06-13 中兴通讯股份有限公司 一种会议电视***中的多画面合成方法及装置
US8643776B2 (en) * 2009-11-30 2014-02-04 Mediatek Inc. Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
JP2012169727A (ja) * 2011-02-10 2012-09-06 Panasonic Corp 映像信号処理装置および映像信号処理方法
JP2014052902A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052551A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052552A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052548A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
KR20140111736A (ko) * 2013-03-12 2014-09-22 삼성전자주식회사 디스플레이장치 및 그 제어방법
WO2015064169A1 (ja) * 2013-10-28 2015-05-07 ソニー株式会社 画像処理装置、画像処理方法およびプログラム
JP6448189B2 (ja) * 2013-12-27 2019-01-09 キヤノン株式会社 映像処理装置
JP6351382B2 (ja) * 2014-05-30 2018-07-04 キヤノン株式会社 映像処理装置、その制御方法、およびプログラム
JP6464902B2 (ja) * 2015-04-14 2019-02-06 株式会社デンソー 情報処理装置
JP2017107031A (ja) 2015-12-09 2017-06-15 株式会社ジャパンディスプレイ 表示装置及び表示方法
JP6703800B2 (ja) 2016-04-01 2020-06-03 シャープ株式会社 表示装置、表示装置の制御方法、および制御プログラム
JP6266830B2 (ja) * 2017-06-28 2018-01-24 シャープ株式会社 メモリ制御装置、および携帯端末
JP6856481B2 (ja) * 2017-09-20 2021-04-07 株式会社東芝 フレーム同期装置及び周波数差検知方法
JP2019101192A (ja) * 2017-11-30 2019-06-24 パナソニックIpマネジメント株式会社 画像表示装置
US11590631B2 (en) 2019-08-14 2023-02-28 Clean Blast Systems, LLC Wet abrasive blast machine with remote control rinse cycle
JP7321961B2 (ja) * 2020-03-26 2023-08-07 株式会社ソニー・インタラクティブエンタテインメント 画像処理装置および画像処理方法
JPWO2023017577A1 (zh) * 2021-08-11 2023-02-16

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091293B2 (ja) 1992-01-13 2000-09-25 パイオニア株式会社 映像再生速度変換装置
JP3156977B2 (ja) 1992-05-19 2001-04-16 キヤノン株式会社 表示制御装置及び方法
JPH07219495A (ja) 1994-02-09 1995-08-18 Fujitsu Ltd 走査変換装置
US5446496A (en) 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks
WO1996007175A1 (en) 1994-08-31 1996-03-07 S3 Incorporated Apparatus for correction of video tearing
US5880702A (en) 1994-10-20 1999-03-09 Canon Kabushiki Kaisha Display control apparatus and method
JP3319188B2 (ja) 1994-11-24 2002-08-26 ソニー株式会社 映像信号処理装置及びそれを備えた映像信号記録再生装置
JPH08172609A (ja) * 1994-12-15 1996-07-02 Fuji Photo Optical Co Ltd Ntsc−pal変換装置
US6141055A (en) 1997-07-10 2000-10-31 Aitech Int'l Corporation Method and apparatus for reducing video data memory in converting VGA signals to TV signals
JPH1155591A (ja) 1997-08-04 1999-02-26 Furukawa Electric Co Ltd:The 画像処理装置およびその方法
US6538675B2 (en) 1998-04-17 2003-03-25 Canon Kabushiki Kaisha Display control apparatus and display control system for switching control of two position indication marks
US6473088B1 (en) 1998-06-16 2002-10-29 Canon Kabushiki Kaisha System for displaying multiple images and display method therefor
JP2002520638A (ja) 1998-07-06 2002-07-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリから画像データを読み出すことによる複数の画像表示
US6054980A (en) 1999-01-06 2000-04-25 Genesis Microchip, Corp. Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal
JP4541476B2 (ja) 1999-02-19 2010-09-08 キヤノン株式会社 マルチ画像表示システムおよびマルチ画像表示方法
JP2001013934A (ja) 1999-06-30 2001-01-19 Hitachi Ltd 記憶装置制御手段、制御方法及び処理装置
JP2001083928A (ja) 1999-09-10 2001-03-30 Sanyo Electric Co Ltd 表示装置およびフレームレート変換方法
JP2002335444A (ja) 2001-05-08 2002-11-22 Canon Inc マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム
JP4261893B2 (ja) 2002-12-13 2009-04-30 キヤノン株式会社 情報処理装置及び情報処理方法
JP2004229188A (ja) 2003-01-27 2004-08-12 Canon Inc 放送受信装置、放送受信方法、プログラム、及び記憶媒体
JP4217543B2 (ja) 2003-06-05 2009-02-04 キヤノン株式会社 動き情報処理装置及び方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008017227A1 (fr) * 2006-07-31 2008-02-14 Huawei Technologies Co., Ltd. Procédé et appareil permettant de réaliser une conversion de fréquence de trames
CN100461846C (zh) * 2006-07-31 2009-02-11 华为技术有限公司 一种帧频变换的方法及装置
CN103069479A (zh) * 2011-06-08 2013-04-24 索尼公司 显示控制装置、显示控制方法、和程序
CN105144281A (zh) * 2013-04-26 2015-12-09 夏普株式会社 存储器控制装置和便携终端
CN105144281B (zh) * 2013-04-26 2017-07-28 夏普株式会社 存储器控制装置和便携终端
CN107888863A (zh) * 2017-11-29 2018-04-06 中国航空工业集团公司洛阳电光设备研究所 一种用于超高帧频图像流到标准模拟视频流转换的抽帧方法
CN107888863B (zh) * 2017-11-29 2020-02-14 中国航空工业集团公司洛阳电光设备研究所 一种用于超高帧频图像流到标准模拟视频流转换的抽帧方法

Also Published As

Publication number Publication date
EP1519358A3 (en) 2006-03-29
US7336317B2 (en) 2008-02-26
EP1519358A2 (en) 2005-03-30
KR20050030605A (ko) 2005-03-30
US20050105001A1 (en) 2005-05-19
JP2005124167A (ja) 2005-05-12
CN100456225C (zh) 2009-01-28
JP4047316B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
CN1627359A (zh) 帧频变换装置、追越预测方法、显示控制和视频接收显示装置
CN1201281C (zh) 扫描驱动电路、显示装置、电光学装置及扫描驱动方法
CN1182511C (zh) 内置ram驱动器及使用它的显示单元和电子仪器
CN1149468C (zh) 确定gui上菜单项布局的方法和装置
CN1284073C (zh) 信息显示***及其信息处理装置、指示装置和标记显示法
CN1284129C (zh) 显示***及显示控制器
CN1613104A (zh) 液晶显示器及其驱动方法
CN1156817C (zh) 内置ram驱动器及使用它的显示单元和电子仪器
CN1182507C (zh) 电光学装置及其驱动方法、图像处理电路及电子机器
CN1264111C (zh) 医疗用图像处理***和方法
CN1195374C (zh) 图像信号处理装置
CN1252670C (zh) 显示驱动器、电光学装置及显示驱动器的参数设定方法
CN1932965A (zh) 电子装置及其显示控制方法、图形用户接口和显示控制程序
CN1191513C (zh) 显示驱动器,备有这种显示驱动器的显示装置及电子设备
CN1457593A (zh) Epg显示装置、epg显示方法、媒体及程序
CN101060587A (zh) 图像显示方法,图像显示装置以及成像装置
CN1573755A (zh) 图像显示方法、程序及图像显示装置
CN101042854A (zh) 信息再现设备和信息再现方法
CN1604179A (zh) 用于驱动显示面板的控制器/驱动器
CN1922652A (zh) 信息显示方法以及信息显示装置
CN1186279A (zh) 图像显示单元、图像显示***和运动图像检索***
CN1162831C (zh) 显示控制方法、显示控制器、显示单元及电子装置
CN1893590A (zh) 显示***、显示设备以及控制视频源和显示设备的方法
CN101042849A (zh) 信息处理设备和信息处理方法
CN1916829A (zh) 程序、信息处理方法和信息处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20190924