KR20050030605A - 프레임레이트 변환장치, 그 장치에 이용하는 추월예측방법, 표시제어장치 및 영상 수신 표시장치. - Google Patents
프레임레이트 변환장치, 그 장치에 이용하는 추월예측방법, 표시제어장치 및 영상 수신 표시장치. Download PDFInfo
- Publication number
- KR20050030605A KR20050030605A KR1020040077111A KR20040077111A KR20050030605A KR 20050030605 A KR20050030605 A KR 20050030605A KR 1020040077111 A KR1020040077111 A KR 1020040077111A KR 20040077111 A KR20040077111 A KR 20040077111A KR 20050030605 A KR20050030605 A KR 20050030605A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- overtaking
- input
- frame
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 230000006870 function Effects 0.000 claims abstract description 19
- 238000012937 correction Methods 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 24
- 238000005259 measurement Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 102100030483 Histatin-1 Human genes 0.000 description 1
- 101001082500 Homo sapiens Histatin-1 Proteins 0.000 description 1
- 101001021281 Homo sapiens Protein HEXIM1 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
공통메모리에 데이터의 입력 및 공통메모리로부터 데이터의 출력을 서로 다르게 이루어진 입력프레임 주파수 및 출력프레임 주파수에 의해 행하는 경우, 상기 메모리에 데이터의 입력과 상기 메모리로부터 데이터의 출력사이에 추월이 발생하는 프레임을 예측하는 추월 예측방법을 제공한다. 상기 추월 예측방법은 기입 어드레스 진행속도와 판독 어드레스의 진행속도 사이의 차이량에 대응하는 제 1파라미터, 및 추월 예측점에서의 기입 어드레스와 판독 어드레스 사이의 차이 및 입력 오프셋어드레스와 출력 오프셋어드레스 사이의 오프셋 어드레스 차이량에 대응하는 제 2파라미터에 의거하여 데이터의 입력과 출력 사이에 추월이 발생하는 프레임을 예측하는 스텝을 포함한다.
Description
본 발명은 추월 예측을 이용한 프레임레이트(frame rate)변환장치 및 그 장치에 사용하는 추월 예측방법에 관한 것이다. TV 시스템 등의 영상수신 장치는 프레임레이트 변환장치가 설치되어 있다.
방송 산업에서는, 아날로그 지역방송에서 소위 반송의 디지털화되는 BS/CS/지역 디지털 방송으로 현재 진행되고 있다. 동시에, 텔레비젼의 역할도 "거실에 설치된 TV셋"에서 "가정의 정보의 창"으로 변하고 있다. 이 디지털화의 경향은 가정에 전송될 프로그램의 수를 증가시키고(채널의 수를 증가시킴), 영상정보의 양도 SD(표준 품위; Standard Definition)에서 HD(고품위; High Definition)로 증가되고 있다.
표시장치의 역할도 이 경향하에서 변화하고 있다. 구체적으로, 비디오 영상은 리얼한 실제감을 가정 거실에서 재생할 수 있도록, 대형화면과 고품위를 구비한 표시장치가 개발되고 있다. 전형적인 예로서는 50인치가 넘는 PDP(plasma display panel; 플라즈마 표시장치)이다.
방송의 디지털화와 표시장치의 대형 화면화 및 고품위화를 향한 이들 경향하에, '가정의 정보의 창'으로서 텔레비젼 셋트를 이용하는 방법으로서, 한 표시장치에 여러종류의 매체로부터의 화상을 동시에 표시하는 멀티화면 표시장치로 칭하는 표시장치의 형태가 있다. 일반적으로, 프레임 메모리에 다른 프레임레이트을 가진 입력원을 일시적으로 기억하고, 표시장치의 표시레이트와 동기하여 상기 메모리로부터의 화상을 판독하고, 화면 배치에 의거하여 상기 화상을 합성하여 표시하는 방법이 채택되어 멀티화면 표시기능을 실현한다.
이 경우에, 상기 표시장치의 표시율에 의해 상이한 포맷을 가진 각각의 입력원의 상이한 프레임레이트을 합성하는 프레임레이트 변조시에, 일반적으로 "추월 (overtaking)" 이라 불리는 화상의 외란을 방지하는 것이 필수적이다.
이 추월의 발생원리와 일반적인 예방법에 대해 이하 설명한다.
도 11a는 입력 프레임레이트 Fiv[Hz] > 출력 프레임레이트 Fiv[Hz]인 경우의 추월을 설명한 도면이다. 자동차가 좌측에서 우측으로 움직이는 입력 비디오 화상이 (1) -> (2) -> (3) -> (4) -> (5)와 같이 프레임의 단위로 갱신되는 경우에(각각 도 11a의 원으로 둘러싸인 번호로 표시된), 이 비디오 화상은 W0 -> W1 -> W2 -> W3 ->W4의 기간 동안 입력 프레임레이트 Fiv[Hz]과 동기하여 프레임 메모리에 기입된다. 이 기간 동안 기입어드레스의 변화는, 도 11a에 실선으로 도시된 톱니파 형 등의 반복된 파형으로서 표현될 수 있다.
한편, R0 -> R1 -> R2의 기간 동안 출력 프레임레이트 Fov[Hz]와 동기하여 프레임 메모리로부터의 판독을 한다. 이 기간 동안의 판독된 어드레스의 변화는 도 11a에 점선으로 도시된 톱니파형 등의 반복된 파형으로서 표현될 수 있다.
이 경우에, 상기 기입어드레스와 상기 판독 어드레스가 서로 교차하는 점(도 11a에 "추월 점"으로 표시된)에서 추월이 발생한다. 따라서, 출력 비디오 화상에서, 출력하는 것은 한 프레임의 판독중에 입력의 갱신에 의해 추월 되고, 다른 상부 프레임 및 하부 프레임(상부 측에 구 프레임(2) 및 하부 측에 신 프레임(3))으로 이루어진 화상이 출력된다. 추월이 발생하는 도 11b에 도시된 기간(W2) 동안에 상기 입력된 비디오 화상을 상기 메모리에 기입하는 것을 정지함으로써 이 현상에 대처할 수 있지만, 상기 프레임(3)은 출력된 비디오 화상으로부터 생략되어 프레임 생략이 발생한다.
도 12a는 입력 프레임레이트 Fiv[Hz] < 출력 프레임레이트 Fov[Hz]인 경우의 추월의 설명도이다. 이 경우와 마찬가지로, 도 11a와 관련하여 언급된 마찬가지의 원리에 의거하여 추월이 발생한다. 따라서, 출력 비디오화상에서, 입력의 갱신은 한 프레임의 판독중에 출력함으로써 추월 되고, 다른 상부측 프레임 및 하부 측 프레임(상부 측에 신 프레임(2) 및 하부 측에 구 프레임(3))이 출력된다.추월이 발생하는 도 12b에 도시된 기간(W2) 동안에 상기 입력된 비디오 화상을 상기 프레임메모리에 기입하는 것을 정지함으로써 이 현상에 대처할 수 있지만, 상기 프레임(3)은 출력된 비디오 화상으로부터 생략되고, 이 경우에는, 다중 프레임이 중첩된 방식으로 표시된다(다중 표시).
프레임레이트 변환을 하는 경우에는, 이 추월 방지방법에 의해 발생하는 상기 프레임 생략 및 상기 다중표시를 회피할 수 없다. 그러나, 시각의 부자연스러움의 느낌을 초래하는 추월에 의해 프레임 내에 분리된 화상을 포함하는 비디오 화상의 경우에, 시각의 부자연스러움의 느낌을 저감하도록 추월 측정을 이용할 수 있다 .
어느 경우에도, 미리 추월을 예측하고 상기 메모리의 기입을 정시시킴으로써 단일 버퍼(한 화면에 대한 메모리 용량)에 추월 측정을 실현하는 것이 가능하 다. 단일 버퍼를 이용한 이 추월 측정에서, 추월을 예측을 행하여야 하고, 추월 예측에 대한 방법이 일본국 특개평 2001-13934호 공보에 기재되어 있다.
단일 버퍼를 이용하는 상술된 추월 측정 이외에도, 이중-버퍼 추월 방지방법이 공지되어 있다. 이 방법은, 한 화면에 대한 메모리영역이 아니라 두개의 화면에 대한 메모리영역을 준비하여, 교대로 그 사이에 메모리영역을 절환하는 동시에, 추월이 발생하지 않도록 기입된 프레임과 다른 프레임으로부터 데이터를 판독하는 제어방법이다.
상술된 관련 기술의 프레임레이트 변환이 멀티화면 표시에 적용될 경우에, 다음의 2가지 문제가 해결되어야 한다:
(1) 프레임 메모리용량의 축소 및 추월 측정 제어회로의 단순화
(2) 멀티 화면 표시중에 화면 배치 변화의 취급
우선, (1)에 대해서 이하에 설명한다.
개별적인 입력 및 표시출력 사이의 관계 때문에, 멀티 화면표시에 대한 추월 측정은 복수의 독립적인 프레임레이트 변환처리를 가져야한다.
따라서, 관련기술의 이중버퍼 또는 멀티버퍼 방법이 프레임레이트 변환방법으로서 선택되는 경우에, 멀티화면 입력 수의 두배의 프레임 메모리가 필요하게 된다. (예를들면, 4화면으로 구성된 멀티화면 표시를 취급해야 할 경우, 8 프레임의 메모리용량이 필요하게 된다.) 따라서, 상술된 단일 버퍼 방법은 상기 메모리 비용이 저감될 수 있다는 점에서 한층 더 유리하다. 이 경우에, 화면의 수 만큼 추월 측정 제어회로가 필요하므로, 상기 제어방법은 단순한 회로에 의해 실현될 수 있다.
다음에, (2)에 대해서 이하 설명한다.
일반적으로, 많은 단일 화면표시의 경우에, 입력 및 출력의 타이밍 포맷이 시스템 기초에 설정되어, 좀처럼 동적으로 변화되지 않는다. 따라서, 프레임률변환이 소정의 고정된 조건에서 취급될 수 있으므로, 일본국 특허공개 2001-13934호 공보 및 동 2001-83928호 공보에 기재된 구조를 포함한 다양한 관련기술이 고안되어 있다. 그러나, 어떤 화상 원으로부터의 화면이 표시장치의 화면 내에 임의의 위치에 오프셋 상태에서, 멀티화면 및 축소화면 같이 표시될 때에는, 상기 화면배치가 많은 경우에 유저를 위한 표시모드로서 동적으로 변화된다. 따라서, 입력 및 출력의 타이밍 포맷이 서로 다른 뿐만 아니라, 복수의 입력 및 표시출력이 서로 다르므로, 단일 화면표시 같은 고정된 조건하에서 프레임레이트 변환을 행하는 것은 어렵다.
즉, 유효영역과 입력영상 유효영역 사이의 오프셋 차이를 고려한 관련된 기술이 없어서, 추월의 정확한 예측이 지금까지 어려웠다.
본 발명은 오프셋 차이를 고려함으로써 정확성이 향상된(오프셋 차이에 의한 잘못된 검출이 없음) 추월 예측방법을 제공한다.
본 발명은 메모리 용량의 증가없이 단순한 제어회로에 의해 추월에 의해 초래된 표시의 외란을 방지할 수 있는 프레임레이트 변환장치도 제공한다.
본 발명의 제 1측면은, 입력프레임 주파수와 출력프레임 주파수를 서로 다르게 형성하면서, 공통메모리에 데이터의 입력 및 공통메모리로부터 데이터의 출력을 행하는 메모리 제어기와, 상기 메모리에 데이터의 입력과 상기 메모리로부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측유닛과, 상기 추월예측유닛이 상기 추월이 발생하는 것을 예측할 경우에, 메모리 기입을 정지하는 메모리기입 제어기와, 적어도 오프셋 어드레스 차이량에 의거한 데이터의 입력과 출력 사이에 추월이 발생하는 프레임을 예측하는 기능을 가진 추월예측유닛을 포함하는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, 입력프레임 주파수, 출력프레임 주파수 및 1프레임의 전체 메모리어드레스 양을 각각 Fiv, Fov 및 N으로 정의하면, 제 1파라미터로서 메모리에 대한 기입 어드레스의 진행속도와 판독 어드레스의 진행속도 사이의 차이량(K)과 추월예측 점에서의 판독 어드레스(M) 뿐만 아니라, 기입측의 오프셋 어드레스와 판독측의 오프셋 어드레스 사이의 차이(Woffset-Roffset)도 고려함으로써, 즉, M을 보정함으로써, 데이터의 입력과 출력 사이에 추월이 발생하는 프레임을 예측한다.
본 발명의 제 2측면은, 각각의 입력에 대해서 서로 다른 입력프레임 주파수와 출력프레임 주파수를 형성하면서, 적어도 2개의 입력을 가지고, 공통메모리에 데이터의 입력 및 공통메모리로부터 데이터의 출력을 행하도록 움직이는 메모리 제어기와, 상기 메모리에 데이터의 입력과 상기 메모리로부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하도록 각 입력마다 형성된 추월 예측유닛과, 상기 추월예측유닛이 추월이 발생하는 것을 예측할 경우에, 메모리 기입을 정지 하도록 각 입력 마다 형성된 메모리기입 제어기와, 적어도 오프셋 어드레스 차이량에 의거한 상기 데이터의 입력과 출력 사이에 추월이 발생하는 상기 프레임을 예측하는 기능을 가진 추월예측유닛을 포함하는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, 멀티화면 합성 레이아웃에 의거한 각 메모리 평면 마다의 기입측의 오프셋 어드레스와 판독 측의 오프셋 어드레스 사이의 차이(Woffset-Roffset)가, 화면 레이아웃이 변경될 때마다 갱신됨으로써, 각 입력과 대응하는 출력 사이에 추월의 예측이, 단일 화면 표시에 대한 추월예측과 같은 방법에 의해 실시된다. 따라서, 동적으로 변화하는 화면 레이아웃을 가진 멀티화면 표시에도 대처할 수 있다.
본 발명의 제 3측면은, 제 1측면 또는 제 2측면에 있어서, 메모리에 대한 기입 어드레스의 진행속도가 상기 메모리에 대한 판독 어드레스의 진행속도보다 빠른 경우, 제 1파라미터는, 입력의 1프레임의 어드레스 양을 입력 프레임 주파수와 승산함으로써 얻은 결과와 출력의 1프레임의 어드레스 양을 출력 프레임 주파수와 승산함으로써 얻은 결과 사이의 차이량을, 입력프레임 주파수로 나눔으로써 얻은 결과로부터 유도되는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, Fiv > Fov인 경우, 판독 어드레스를
M' = M + (Woffset-Roffset)
에 의해 보정하고, 보정된 판독 어드레스 M'와
N ×(Fiv-Fov) / Fiv
에 의해 표현되는 한계값 K를 비교하여,
M' < K
라고 결정 되었을 경우에, 현프레임에서 추월이 발생하는 것을 예측하는 것이다.
본 발명의 제 4측면은, 제 1측면 또는 제 2측면에 있어서,
메모리에 대한 기입 어드레스의 진행속도가 상기 메모리에 대한 판독 어드레스의 진행속도보다 늦은 경우, 제 1파라미터는, 입력의 1프레임의 어드레스 양을 입력 프레임 주파수와 승산함으로써 얻은 결과의 2배와 출력의 1프레임의 어드레스 양을 출력 프레임 주파수와 승산함으로써 얻은 결과 사이의 차이량을, 입력프레임 주파수로 나눔으로써 얻은 결과로부터 유도되는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, Fiv < Fov 인 경우에는, M'와
N × ( 2Fiv - Fov ) / Fiv
로 표현되는 한계값 K를 비교하여,
M' > K
라고 결정되었을 경우에, 현프레임에서 추월이 발생하는 것을 예측하는 것이다.
본 발명의 제 5측면은, 제 1측면 또는 제 2측면에 있어서,
제 2파라미터는, 메모리에 기입시에, 판독 어드레스에 상기 오프셋 차이량을 가산하는 보정을 행함으로써 유도되는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, 판독 어드레스를
M' = M + (Woffset-Roffset)
에 의해 보정하는 것이다.
본 발명의 제 6측면은, 제 1측면 또는 제 2측면에 있어서,
상기 추월예측 유닛은, 상기 제 1파라미터와 상기 제 2파라미터를 비교하는 비교유닛을 가지고, 상기 비교유닛은 메모리에 대한 기입어드레스의 진행속도와 메모리에 대한 판독어드레스의 진행속도 사이의 차이에 따른 비교조건 사이를 절환함으로써 추월이 발생하는 프레임을 예측하는 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
보다 구체적으로는, 입력의 프레임레이트과 출력의 프레임레이트이 가변이기 때문에, 메모리에 대한 기입 어드레스의 진행속도와 메모리에 대한 판독 어드레스의 진행 속도 사이의 차이가 미리 결정될 수 없는 시스템에 대처하기 위해서, 입력 프레임레이트 및 출력 프레임레이트이 가변하는 경우에도 대처할 수 있도록, 기입 어드레스의 진행속도와 판독 어드레스의 진행속도 사이의 차이에 의거하여 그들 사이의 비교조건이 절환된다.
본 발명의 제 7측면은, 제 6측면에 있어서,
메모리에 대한 기입어드레스의 진행속도가 메모리에 대한 판독어드레스의 진행속도 보다 빠른 경우에, 상기 추월 예측유닛은, 추월이 발생하는 예측기능을 가지고, 상기 제 2파라미터가 상기 제 1파라미터 보다 작은 경우에, 상기 비교유닛은, 추월이 발생하는 예측의 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
본 발명의 제 8측면은, 제 6측면에 있어서,
메모리에 대한 기입어드레스의 진행속도가 보다 메모리에 대한 판독어드레스의 진행속도가 늦은 경우에, 상기 추월 예측유닛은, 추월이 발생하는 예측기능을 가지고, 상기 제 2파라미터가 상기 제 1파라미터 보다 큰 경우에, 상기 비교유닛은, 추월이 발생하는 예측의 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
본 발명의 제 9측면은, 서로 다른 입력프레임 주파수와 출력프레임 주파수에 의해 공통메모리에 데이터의 입력 및 공통메모리부터 데이터의 출력이 실행되는 경우에, 상기 메모리에 데이터의 입력과 상기 메모리부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측방법을 제공한다. 상기 추월예측방법은, 적어도 오프셋 어드레스 차이량에 의거하여, 데이터의 입력과 출력사이에 추월이 발생하는 프레임을 예측하는 스텝을 포함한다.
보다 구체적으로는, 공통메모리에 데이터의 입력 및 공통메모리부터 데이터의 출력이 서로 다른 입력프레임 주파수와 출력프레임 주파수를 행하는 경우에, 상기 메모리에 데이터의 입력과 상기 메모리부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측방법이, 기입 어드레스의 진행속도와 판독 어드레스의 진행속도 사이의 차이량에 대응하는 제 1파라미터와, 추월 예측점에서의 기입 어드레스와 판독 어드레스 사이의 차이에 대응함과 동시에 오프셋 어드레스 차이량에 대응하는 제 2파라미터에 의거하여, 데이터의 입력과 출력사이에 추월이 발생하는 프레임을 예측하는 스텝을 포함하는 것이 바람직하다.
본 발명의 제 10측면은, 서로 다른 입력프레임 주파수와 출력프레임 주파수를 형성하면서, 공통메모리에 데이터의 입력 및 공통메모리부터 데이터의 출력을 행하는 메모리 제어기와, 상기 메모리까지에 데이터의 입력과 상기 메모리부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측수단을 포함하고, 상기 추월예측유닛은, 제 9측면에 기재된 추월예측방법을 실행하도록 구성된 것을 특징으로 하는 프레임레이트 변환장치를 제공한다.
본 발명에 의하면, 오프셋 차이를 고려함으로써 정밀도가 향상된(오프셋 차이에 의한 오류 검출이 없음)추월예측 방법을 제공할 수 있다.
이 추월제어 방법을 이용함으로써, 단일화면 표시 및, 멀티화면 표시에 대해서 프레임레이트 변환에서, 추월에 의해 발생하는 표시의 외란을, 메모리 용량을 늘리지 않고, 간단한 제어회로로 방지하는 것이 가능하다.
특히, 멀티화면 표시에서는, 화면 레이아웃의 동적인 변경의 경우에도, 정확한 추월 예측을 실현할 수 있고, 입력과 출력의 타이밍 포맷, 복수의 입력과 표시 출력의 프레임레이트 등의 시스템 조건의 변화에 유연하게 대처할 수 있다. 따라서, 본 발명의 방법에 의해 프레임레이트 변환을 실시하는 모든 시스템에 적용하는 것이 가능해진다.
<바람직한 실시예의 상세한 설명>
본 발명은, 첨부도면과 함께 주어질 경우에 본 발명의 바람직한 실시예의 다음의 상세한 설명으로부터 한층 더 용이하게 평가되고, 이해될 것이다.
이하에 첨부도면을 참조하면서, 본 발명의 실시예를 자세하게 설명한다.
< 제 1실시예>
도 1은 본 발명에 의한는 추월예측 제어방법을 설명하기 위한 블럭도를 나타낸다.
[각 블럭의 설명]
도 1의 블럭도는, 단일화면 표시(1입력, 1출력)에 대한 프레임 동기화 회로와, 이 프레임 동기화 회로를 구비한 표시 제어장치와, 이 표시 제어장치 및 표시부를 구비한 표시장치를 도시한다. 이하에, 개개의 블럭의 설명을 한다.
입력 처리부(1)는, 입력영상 데이터를 입력수평 동기신호(IHS), 입력수직 동기신호(IVS) 및 입력클럭 신호(ICLK)와 함께 수신하여, 입력영상 데이터에 화상처리 및 스케일링처리(해상도 변환)를 실시하여, 메모리제어부(2)에 상기 처리된 영상데이터를 전송한다. 스케일링 처리는, CPU(10)로부터 수신하는 스케일링 배율(PO)을 나타내는 파라미터에 의거하여, 소망한 배율로 확대 또는 축소하는 것이 가능하다. 입력처리부(1)로부터 메모리제어부(2)까지의 데이터의 전송은, 입력처리부(1)가 메모리제어부(2)에 대해서 기입요구를 하고, 메모리제어부(2)는 프레임메모리(3)가 기입 가능하다고 결정했을 경우에, 입력처리부(1)에 기입허가를 부여하도록 실행된다. 입력처리부(1)는, 기입허가를 받은 경우, 기입될 데이터를 내부 생성된 프레임 메모리(3)에 대한 기입 어드레스와 함께, 메모리제어부(2)에 전송한다. 또, 입력처리부(1)는, 프레임의 기입의 제어를 할 수 있는 구성이 되어 있다. 구체적으로는, 추월제어부(6)로부터 기입 금지신호(S0)를 수신하여, 기입이 금지된 경우에는, 1프레임 기간 단위로, 메모리제어부(2)에 기입 요구를 발행을 멈춤으로써, 프레임메모리(3)에 기입을 정지한다.
메모리 제어부(2)는, 입력 처리부(1)로부터 기입요구와 출력 제어부(4)로부터 판독요구 사이를 조정 하면서, 프레임메모리(3)에 대한 전송 제어를 실시한다. 메모리 제어부(2)는, 본 발명의 메모리 제어 수단에 상당한다.
프레임메모리(3)는, 도 1에 도시된 예에서는, 단일 버퍼로서 1프레임의 영상 데이터를 기억하는 역할을 가진 기능을 한다.
출력처리부(4)는, 출력수평 동기신호(OHS), 출력수직 동기신호(OVS) 및 출력클럭신호(OCLK)를 출력동기 신호생성부(7)로부터 수신한다. 다음에, 프레임메모리 (3)에 기억된 입력영상 데이터를 판독하여, 표시부(5)의 특성에 대응하는 구동제어 및 포맷변환을 실시한 후, 표시 데이터를 표시부(5)에 전송한다. 메모리 제어부(2)로부터 출력처리부(4)까지의 데이터의 전송은, 출력처리부(4)가 메모리제어부(2)에 대해서 판독요구를 하고, 메모리제어부(2)가 프레임메모리(3)를 판독가능하다고 결정한 경우에, 출력처리부(4)에 판독허가를 부여하도록 실행된다. 출력처리부(4)는, 판독허가를 받은 경우, 프레임메모리(3)에 대해 내부에 생성된 판독 어드레스를 메모리제어부(2)에 전송하여, 판독 데이터를 취득한다. 출력처리부(4)는, 본 발명의 표시위치 제어수단에 상당한다.
표시부(5)는, CRT, 액정표시장치, PDP 등 화상을 표시하는 디바이스이면 어떤 타입이어도 된다.
추월제어부(6)는, 주로, 입력수직 동기신호(IVS), 출력수직 동기신호(0VS) 및 출력 처리부(4)에 생성된 프레임메모리(3)에 대한 판독 어드레스를 수신하여, 본 발명에 의한 추월예측제어를 실시한다. 게다가, 상기 추월제어부(6)는 프레임메모리(3)에 기입을 제어하는 기입금지 신호(S0)를 생성하여, 입력처리부(1)에 상기 기입금지 신호(S0)를 전송한다. 즉, 추월 제어부(6)가, 본 발명의 추월예측 수단에 상당한다.
출력동기 신호생성부(7)는, CPU(10)로부터 표시부(5)에 적절한 출력 타이밍파라미터(P4)를 수신하고, 출력수평 동기신호(OHS), 출력수직 동기신호(OVS) 및 출력클럭 신호(OCLK)를 생성한다.
CPU(10)는 본 시스템 전체를 제어하고, 연산 능력을 가지는 CPU, 데이터를 일시적으로 기억하는 RAM(9), 제어 프로그램을 기억하는 R0M(8), 시간을 카운트하는 카운터, 주변 입력/출력 인터페이스 등을 가지고 있다. CPU(10)는 논리만으로 구성되어 있어도, 병렬 연산이 가능한 미디어 프로세서여도 된다. 제어를 실시하는 프로그램은 ROM(8)에 내장되어도 되고, 주변 입력/출력 인터페이스를 개재하여 외부로부터 전송 되어도 된다.
도 2에는 상기 설명한, 도 1의 블럭도의 프레임메모리(3)에 기입하고 프레임메모리(3)로부터 판독의 개요를 나타낸다. 입력영상 데이터는 입력수평 동기신호 (IHS)의 하강과 입력수직 동기신호(IVS)의 하강에 대응하는 리셋점 20(0,0)과 다음의 입력수평 동기신호 (IHS)의 하강과 다음의 입력수직 동기신호(IVS)의 하강에 대응하는 다음의 리셋점 24(X,Y) 사이의 연장하는 영역으로서 나타내지는 1프레임의 영역을 포함하고, 그 영역 내에 존재하는 입력영상 유효영역(22)은, 시점 21(IHS, IVS)과 종점 23(IHE, IVE)사이의 연장하는 영역으로서 정의된다. "프레임메모리(3)에 기입"이란 어구는, 시점 21(IHS, IVS)을 나타내는 베이스 어드레스 (25)에 의거하여 입력영상 유효영역(22)을 프레임메모리(3)에 기입하는 것을 의미하고, 1프레임의 입력영상 기억영역(26)이 1개의 동화상 평면으로서 할당된다.
표시 데이터는 출력수평 동기신호(0HS)의 하강과 출력수직 동기신호(0VS)의 하강에 대응하는 리셋점 27(0,0)과 다음의 출력수평 동기신호(0HS)의 하강과 다음의 출력수직 동기신호(0VS)의 하강에 대응하는 다음의 리셋점 31(X', Y')사이의연장하는 영역으로서 1프레임을 포함하고, 그 영역내에 존재하는 표시 유효영역(29)은 시점 28(OHS, 0VS)과 종점 30(OHE, 0VE) 사이의 연장하는 영역으로서 정의된다. "프레임메모리(3)으로부터 판독"이란 어구는, 출력 처리부(4)가, 베이스 어드레스 (25)에 의거하여, 상기 프레임메모리로부터 입력영상 유효영역(22)을 상기의 표시 타이밍에 동기하여 판독하는 것을 의미한다.
도 1에 도시된 추월제어부(6)에서 행해질 추월예측 방법의 상세한 것에 대하여 이하에 설명한다. 제 1실시예에서, 상이한 추월예측 방법은, 입력프레임레이트: Fiv[Hz]과 출력프레임레이트: Fov[Hz]사이의 주파수의 차이에 따라 선택된다.
[Fiv(입력프레임레이트) > Fov(출력프레임레이트)의 경우]
도 3은, Fiv(입력프레임레이트) > Fov(출력프레임레이트)의 경우의 추월예측 방법을 설명하는 타이밍도이다.
Fiv(입력프레임레이트) < Fov(출력프레임레이트)의 경우는, 제 2실시예에서 후술한다.
도 3은, 횡축은 시간을 나타내고, 종축은 메모리 어드레스를 나타내며, 입력(기입) 어드레스의 변화를 실선으로 나타내고, 출력(판독) 어드레스의 변화를 점선으로 나타내고 있다.
도 3에서는, 설명을 용이하게 하기 위해서, 도 2의, 기입 측에 대해서는, 점 20(0, 0) = 점 21(IHS, IVS), 점 23(IHE, IVE) = 점 24(X, Y)으로 가정하고, 판독측은, 점 27(0, 0) = 점 28(OHS, 0VS), 점 30(OHE, OVE) = 점 31(X', Y')으로 가정하며, 점 24(X, Y) = 점 31(X', Y') = 액세스 되는 전 메모리 어드레스(N)로 가정한다(실제의 메모리액세스는 유효 영역에만 향한다).
이러한 조건하에서, 추월예측은, 기입어드레스가 O으로 리셋될 때(t = O)인 각 시간에 행해진다. 이 시간을 추월예측점으로 정의한다. 또한, 추월 예측점으로부터 추월이 일어날 때까지의 시간의 기간을 추월예측시간(t = T)으로 정의한다. 추월예측의 목적은, 추월 예측점과 다음의 추월 예측점 사이에 추월이 일어나는지를 예측하는 것이므로, 다음의 식이 구해진다.
O < T < 1 / Fiv … 식(1)
다음에, 추월이 일어나는 조건에 대해 식을 유도한다.
추월은 1프레임의 판독중에 기입 어드레스와 판독 어드레스 사이의 관계가 역전하는 경우에 생기는 현상이고, 추월이 일어나는 조건은
기입 어드레스(라인) = 판독 어드레스(라인)
이되고, 기입 시작시(추월 예측점)에서의 판독 어드레스 위치를 M(여기서 O < M < N)으로 놓으면, 이하의 식을 찾아낸다:
N ×Fiv ×T = N ×Fov ×T + M ‥‥ 식(2)
...식(3)
이 유도되어 식(3)으로부터 이하의 식이 유도된다.
(여기서 Fiv > Fov)=K(한계값 정수) ...식(4)
식(4)의 좌변은 추월 예측점에서의 판독 어드레스 위치를 나타내는 변수가 되고, 반면에 (4)식의 우변에 대해서 N, Fiv, Fov는 미리 CPU(10)에 의해 동작환경으로서 인식할 수 있기 때문에, 우변은 한계값 정수(=K)로서 나타내는 것이 가능하다. (4)식에서는, K는, 본 발명의 제1의 파라미터에 상당하고, M는, 제 2파라미터에 상당한다.
따라서, 도 1의 추월 제어부(6)의 처리에서는, IVS의 각 하강에서, 출력 처리부(4)로부터 판독 어드레스와 판정 한계값(P1)을 모니터 하고, M < K 이면, 현재의 기입시에 추월이 발생하는 것이 예측 가능하므로, 프레임메모리(3)에 기입을 금지하는 기입금지 신호(SO)는 유효하게 해도 된다.
한편, M < K 가 아니면, 현재의 기입시에 추월이 발생하지 않는 것이 예측 가능하고, 프레임메모리(3)에 기입을 허가하는 기입금지 신호(S0)는 무효로 해도 된다. 이상과 같이, 추월 제어부(6)의 처리는 매우 간단한 회로로 실현되는 것이 가능하다.
<기입 오프셋 어드레스와 판독 오프셋 어드레스가 서로 다른 경우>
관련된 기술에서는, 오프셋 어드레스가 서로 다른 것을 고려하지 않고, 동기 신호가 발생된 시간을 원점(메모리 어드레스 스타트)으로서 계산한다. 따라서, 점 21(IHS, IVS) = 점 28(0HS, 0VS)이고, IVS의 리셋 시간에서의 프레임메모리(3)에 대한 기입개시 오프셋어드레스 Woffset(=IHS+IVS)와 0VS의 리셋 시간에서의 프레임메모리(3)에 대한 판독개시 오프셋어드레스 Roffset(=OHS+0VS)가 서로 일치한다는 가정 하에서 추월 계산을 실시한다. 그러나, 실제의 시스템에서는, 이러한 이상적인 조건이 성립되지 않는 많은 경우가 있다. 그러나, 기입과 판독의 오프셋 어드레스가 서로 다른 경우, 상기 추월 예측을 실시하면, 후술하게 되는 바와 같이 추월 예측의 잘못된 검출이 발생한다. 따라서, 정확한 추월 예측을 실시하는 경우에는, 기입오프셋 어드레스와 판독오프셋 어드레스 사이의 차이(오프셋 어드레스 차이량)을 고려해야 한다.
본 발명의 각 실시예에서, Woffset 또는 Roffset의 경우는 원점(0,0) 20 또는 27의 경우에도 적용할 수 있다. 이 경우에서, 오프셋 어드레스 차이량이 산정된다.
도 4a 및 도 4b는, 기입 오프셋 어드레스가 판독 오프셋어드레스와 다른 케경우에 대해 설명하는 타이밍도이다.
도 4a는, 기입 오프셋어드레스가 판독 오프셋어드레스와 다르지만, 이 사실을 고려하지 않는 경우의 타이밍도를 나타낸다.
Woffset < Roffset의 경우에 도 4a 및 도 4b의 굵은선으로 도시된 부분이 기입측 및 판독측의 유효영역을 도시한다. 도 3과 관련되어 설명된 내용과 마찬가지로, 도 4a에 도시된 예측방법은 시간(t3)에 추월이 일어나는 것을 시간(t2)에서 예측한다. 그러나, 기입측에 대해서는, Woffset - Roffset의 오프셋 차이가 있고, 시간(t2)에서 참조한 판독어드레스 위치(M)는 추월 예측에 대한 참조어드레스로 채택하는 것은 올바르지 않다. 이 이유 때문에, 본 실시예에서는, 판독어드레스 위치(M)를 오프셋 차이만큼 보정하여 보정된 판독어드레스 위치(M')를 찾아낸다. 즉, 프레임메모리(3)에 실제로 액세스 한 시간을 원점(메모리 어드레스 스타트)으로서 계산한다. 이 경우가, 도 4b의 타이밍도가 된다(도 4b에서 판독측의 점선으로 나타난 톱니파는 보정된 가상적인 프레임레이트(Fov)이며, 실제의 출력프레임레이트(Fov)의 타이밍은 도4a인 것에 유의). 이 오프셋 차이에 의한, 판독 어드레스 위치(M)의 보정에 대한 식을 정리하면 다음과 같다:
tmpM = M+ (Woffset - Roffset)
그러나, 판독 어드레스는 0으로부터 N까지 순환하고 있기 때문에, 이하의 조건식을 얻는다:
(1) O ≤ tmpM ≤ N 인경우
M' = tmpM
(2) tmpM < 0 인 경우
M' = N+ tmpM
(3) tmpM > N인 경우
M' = tmpM - N ... 식(5)
상기, 오프셋 차이를 찾아내기 위해서는 , CPU(10)가 추월제어부(6)에 P2(입력오포셋) 및 P3(출력오프셋)를 출력하여 설정하는 것만으로 된다.
도 4b에서는, 기입측, 판독측의 유효영역의 개시어드레스가 같아서, 오프셋 차이가 0이되는 조건으로 도 4a의 조건이 변환된 사실에 포인트가 존재한다. 따라서, 시간(t0)에서, 식(4)을 이용할 수 있기 때문에, 시간(t1)에서 추월이 발생하는 추월 예측을 정확하게 할 수 있고, 이에 의해 추월예측의 오검출을 막을 수가 있다.
즉, 식(5)에서 오프셋 차이만큼, 판독어드레스 위치(M)를 보정하여 M'를 식(4)에 대입하면,
(여기서, Fiv > Fov) =K(한계값 정수)
과같은 식을 얻는다. 따라서,추월제어부(6)의 처리는 매우 간소한 회로로 실현되는 것이 가능하다.
< 제 2실시예>
제 1실시예에의 설명에서는, Fiv(입력 프레임레이트) > Fov(출력 프레임레이트)의 경우의 추월 예측 방법에 대해 설명했다. 제 2실시예에서는, 그 역의 케이스에 대해 설명한다.
[Fiv(입력프레임레이트) < Fov(출력프레임레이트)의 경우]
도 5는, Fiv(입력프레임레이트) < Fov(출력프레임레이트)의 경우의 추월 예측방법을 설명하는 타이밍도이다.
도 5에서는, 횡축은 시간를 나타내고, 종축은 메모리어드레스를 나타내며, 입력(기입) 어드레스의 변화를 실선으로 나타내고, 출력(판독) 어드레스의 변화를 점선으로 나타낸다.
도 5는 설명을 용이하게 하기 위해서, 도 2의 기입 측에 대해서,
점 20(0, 0) = 점 21(IHS, IVS), 점 23(IHE, IVE) = 점 24(X, Y)으로 가정하고, 도 2의 판독측에 대해서, 점 27(0, 0) = 점 28(OHS, 0VS), 점 30(OHE, OVE) = 점 31 (X', Y') 으로 가정하고, 점 24(X, Y) = 점 31(X', Y') = 액세스될 전체 메모리 어드레스(N)(실제의 메모리 액세스는 유효 영역뿐임)로 가정한다.
이들 조건하에서, 추월 예측은, 기입 어드레스가 O(t = 0)에 리셋 될 때 마다 행해진다. 이 시간을, 추월 예측점으로 정의한다. 또한, 추월 예측점으로부터 추월이 일어날 때까지의 시간을 추월 예측시간(t = T)으로 정의한다. 추월예측의 목적은, 하나의 추월 예측점과 다음의 추월 예측점 사이에 추월이 일어나는지 여부를 예측하는 것이기 때문에, 다음의 식
0 < T < 1 / Fiv ...식(1')
이 구해진다.
다음에, 추월이 발생하는 조건에 관한 식을 유도한다.
추월은 1프레임의 판독중에 기입 어드레스와 판독 어드레스 사이의 관계가 역전되는 경우에 생기는 현상이기 때문에, 추월이 발생하는 조건은
기입 어드레스(라인) = 판독 어드레스(라인)
이되고, 기입개시 시간(추월 예측점)에서의 판독어드레스 위치를 M (여기서, O < M < N)으로 놓으면, 이하의 식이 구하여진다
N x Fiv x T = N x Pov x T- (N - M) ...식(2')
...식(3')
으로 유도되고, 식(3')으로부터 이하의 식이 유도된다.
(여기서, Fiv > Fov/2)=K'(한계값 정수) ...식(4')
식(4')의 좌변은 추월 예측점에서의 판독 어드레스 위치의 변수를 나타내고, 식(4')의 우변은, N, Fiv, Fov를 미리 CPU(10)가 동작환경으로서 인식할 수 있기 때문에, 상기 우변은 한계값 정수(=K')로서 표현될 수 있다. 이 식에서는 , K'는, 제 1파라미터에 상당한다.
따라서, 도 1의 추월 제어부(6)의 처리에서는, IVS의 각각의 하강에서, 출력 처리부(4)로부터 판독 어드레스와 판정 한계값(P1)을 모니터하여, M > K'이면, 현재의 기입시에 추월이 발생하는 것을 예측하는 것이 가능하므로, 프레임메모리(3)에 대해서 기입을 금지하는 기입금지 신호(SO)를 유효하게 하여도 된다.
한편, M > K'가 아니면, 현재의 기입시에 추월이 발생하지 않는 것을 예측 하는 것이 가능하므로, 프레임메모리(3)에 대해서 기입을 허가하는 기입금지 신호(S0)를 무효로 하여도 된다. 이상 설명된 바와 같이, 추월 제어부(6)의 처리는 매우 간단한 회로로 실현되는 것이 가능하다.
[기입 오프셋 어드레스와 판독의 오프셋 어드레스가 서로 다른 경우]
관련된 기술에서는, 기입 및 판독의 오프셋 어드레스가 서로 다른 것을 고려하지 않고, 동기 신호가 발생하는 시간을 원점(메모리 어드레스 스타트)으로서 계산한다. 따라서, 점 21(IHS, IVS) = 점 28(OHS, 0VS)으로 하고, IVS의 리셋 시간에서의 프레임메모리(3)에 대한 기입개시 오프셋 어드레스 Woffset(=IHS+IVS)와 0VS의 리셋 시간에서의 프레임메모리(3)에 대한 판독개시 오프셋어드레스 Roffset (=OHS+0VS)가 서로 일치하는 것으로 가정하여 추월 계산을 실시하고 있다. 그러나, 실제의 시스템에서는, 이러한 이상적인 조건이 성립되지 않는 경우가 대부분이다. 그러나, 기입오프셋 어드레스와 판독오프셋 어드레스가 서로 다른 경우, 상기 추월예측을 실시하면, 후술하는 바와 같이 추월 예측의 오검출이 발생한다. 따라서, 정확한 추월 예측을 실시하는 경우에는, 기입오프셋 어드레스와 판독오프셋 어드레스 사이의 차이(오프셋 어드레스 차이량)를 고려해야 한다.
도 6a 및 도 6b는, 기입오프셋 어드레스가 판독오프셋 어드레스와 다른 경우 에 대해 설명을 도와주는 타이밍도이다.
도 6a는, 기입오프셋 어드레스가 판독오프셋 어드레스와 다르지만, 이 사실은 고려하지 않는 경우의 타이밍도를 나타낸다. Woffset > Roffset의 경우에 도 6a 및 도 6b의 굵은선으로 나타난 부분이 기입측과 판독측의 유효 영역을 나타낸다. 도 5와 관련되어 설명한 내용과 마찬가지로, 도 6a예 도시된 상기 예측방법은 시간(t'3)에서 추월이 발생하는 것을 시간(t'2)에서 예측한다. 그러나, 기입측에 대해서, Woffset-Roffset의 오프셋 차이가 있고, 시간(t'2)에서 참조된 판독 어드레스 위치(M)는 추월예측의 참조 어드레스로 채택하는 것은 올바르지 않다. 이 이유에 대해서, 제 2실시예에서는, 판독어드레스 위치(M)를 오프셋 차이 만큼 보정하여 보정된 판독어드레스 위치(M')을 찾아낸다. 즉, 프레임메모리(3)에 실제로 액세스할 때 시간을 원점(메모리 어드레스 스타트)으로서 계산한다. 이 경우가, 도 6b의 타이밍도가 된다(판독 측의 점선으로 나타난 톱니파는 보정된 가상적인 출력 프레임레이트(Fov)이며, 실제의 출력프레임레이트(Fov)의 타이밍은 도 6a인 것에 유의). 이 오프셋 차이에 의한, 판독 어드레스 위치(M)의 보정에 대한 식을 요약하면, 다음과 같다:
tmpM = M + (Woffset-Roffset)
다음의 조건식은 제 1실시예의 보정식과 완전하게 같게된다:
(1) O ≤tmpM ≤N 때
M' = tmpM
(2) tmpM < 0 때
M' = N + tmpM
(3) tmpM >N 때
M' = tmpM - N … 식(5)
상기, 오프셋 차이를 찾기 위해서는, CPU(10)가 추월제어부(6)에 P2(입력오프셋) 및 P3(출력오프셋)를 출력하여 설정하는 것만으로 된다.
도 6b에서는, 기입측, 판독측의 유효영역의 개시어드레스가 같아서, 오프셋 차이가 0이 되는 조건으로 도 6a의 조건이 변환된 사실에 포인트가 존재한다. 따라서, 시간(t0')에서, 식(4)을 이용할 수 있기 때문에, 시간(t1')에서 추월이 발생하는 추월 예측을 정확하게 할 수 있고, 이에 의해 추월예측의 오검출을 막을 수가 있다.
즉, 식(5)에서 오프셋 차이만큼, 판독어드레스 위치(M)를 보정하여 M'를 식(4)에 대입하면,
여기서, Fiv > Fov/2)=K'(한계값 정수)
과같은 식을 얻는다. 따라서,추월제어부(6)의 처리는 매우 간소한 회로로 실현되는 것이 가능하다.
< 제 3실시예>
각각 제 1실시예 및 제 2실시예에서, Fiv(입력프레임레이트) > Fov(출력프레임레이트)의 경우에 대한 추월예측 방법과, Fiv(입력프레임레이트) < Fov(출력프레임레이트)의 경우의 추월예측 방법을 상기와 같이 별도로 추월예측 방법을 설명했다. 제 3 실시예에서는, 어느 쪽의 경우인지 미리 결정할 수 없는 시스템에 대해서도 대처할 수 있는 추월 제어부(6)에 대해서, 도 7을 참조하면서 이하 설명한다.
보정회로(11)는, 출력처리부(4)로부터의 판독 어드레스를 수시하여, CPU(10)로부터 입력오프셋(P2) 정보와 출력오프셋(P3) 정보에 의거하여, 식(5)에 의해 표현된 보정을 실시하고, 이에 의해 보정된 판독 어드레스(M')를 생성한다. 판독어드레스(M')는, 비교기(12)와 비교기(13)에 동시에 전송된다. 비교기(12)는 Fiv(입력프레임레이트) > Fov(출력프레임레이트)용으로서 CPU(10)로부터 한계값 정수 K(P1)를 수신하여, 식(4)으로 표현된 한계값 판정 비교를 실시한다.
한편, 비교기(12)에서는, Fiv(입력프레임레이트) < Fov(출력프레임레이트)용으로서 CPU(10)로부터 한계값 정수K'(P1)를 수신하고, 동시에, 식(4')로 표현된 한계값 판정비교를 실시한다. 이들 비교기(12, 13)로부터의 판정출력은, 선택기(14)로 부터 선택적으로 출력되고, 이 선택 판정은, CPU(1O)가 Fiv > Fov 또는, Fiv < Fov 를 인식하고 있는 경우에는, CPU(10)로부터 제어되어도 된다, CPU(10)가 인식하고 있지않는 경우는, CPU(1O)에 Fiv 및 Fov를 입력하고, CPU(1O)의 내부 카운터로 Fiv 및 Fov 기간을 측정하는 프레임레이트 검출기능에 의해 자동 판정되어도 된다. 래치(latch)(15)에서, 선택기(14)로부터 출력신호는 추월 예측점에 대응하는 IVS의 하강에서 래치되고 이에 의해, 기입금지 신호(SO)가 생성된다.
이 방식으로, 본 발명의 추월 예측 방식은 매우 간단한 회로로 구성할 수 있고, Fiv > Fov 및 Fiv < Fov의 양자의 경우에 용이하게 대처할 수가 있다. 따라서, 가변하는 입력 및 출력의 프레임레이트을 이용한 시스템에 대해서도 유연한 대처가 가능한 것이 특징이다.
< 제 4실시예>
본 발명의 상기 각각의 실시예에서는, 오프셋 차이에 의한 판독 어드레스를 보정한 추월예측 제어방법에 대해, 일반적인 단일화면 표시의 예를 참조하면서 상세하게 설명해 왔다. 이하 설명에서는, 본 발명 방법의 한층 더 유효성과 응용성을 가지는 것을 설명할 목적으로, 멀티화면 표시에 적용한 방법의 예에 대해 설명한다. 또한, 이하의 설명에서 멀티화면수는 모두 2화면이지만, 화면의 수는 2화면으로 한정되는 것은 아니고, 2화면보다 많아도 된다.
멀티화면 표시(2화면 표시)는, 2개의 다른 프레임레이트를 가지는 입력영상 데이터를 입력과는 완전하게 비동기인 표시율을 가지는 표시기의 화면에 합성표시하는 표시형태이다. 멀티화면 표시의 레이아웃의 일례로서 도 8a에 도시된 바와 같이 2화면 독립표시 및 도 8b에 도시된 바와 같이, 2화면이 중첩된 픽쳐 인 픽쳐 표시가 있다.
멀티화면 표시의 경우에도, 상기 각 실시예의 단일화면과 관련하여 상기 설명된 바와 같이, 프레임레이트변환을 실시할 때에, 추월이 발생하는 것은 마찬가지이고, 제 4실시예에서도, 본 방법의 추월예측 제어가 적용된다.
도 9는, 멀티화면 표시시의 추월예측 제어를 실시하는 표시 제어장치 및 표시장치의 블럭도이다. 도 9로부터 자명해진 바와 같이, 도 에 도시된 구성은 도 1에 도시된, 단일화면 표시시의 추월예측 제어의 블럭도와 거의 같다. 따라서, 도 9의 구성과 도 1 구성사이의 차이에 대해 이하에 간단하게 설명한다.
2화면 표시에 대처하기 위해서, 도 9에 도시된 상기 구성은, 동일한 구성을 가진 입력처리부(1-0) 및 입력처리부(1-1)를 2개 형성하고, CPU(10)는, 입력처리부(1-0) 및 입력처리부(1-1) 각각에 대해서, 독립인 스케일링 배율(P0,P1)을 지정할 수 있다. 출력처리부(4)는 프레임메모리(3)로부터, 화면합성을 하기 위해서, 2개의 독립 계통을 통하여 판독 가능하고, CPU(10)로부터 화면 레이아웃(P8)에 따라서, 2개의 판독 데이터를 합성하여 출력할 수 있다.
출력처리부(4)의 합성방법은, 화면 레이아웃(P8)에 따라서 이들 데이터 사이를 절환하면서, 판독 데이터 0, 판독 데이터 1 및 도시하지 않는 배경 데이터를, 표시부(5)의 유효표시 영역에 출력함으로써 실행된다. (멀티화면의 합성방법에 대한 자세한 것은, 본 발명의 취지로부터 벗어나므로 여기서는 생략한다.) 이러한, 구성 요건의 추가에 의해, 메모리 제어부(2)는, 기입 2계통, 판독 2계통의 합계 4계통을 개재하여 프레임메모리(3)의 액세스 제어를 할 수 있고 프레임메모리(3)는, 도 9의 예에서는, 단일버퍼×2화면의 형태로 2프레임의 영상데이터를 기억하는 역할을 가지고 있다. 따라서, 추월 제어부(6)는 화면의 수 만큼 신호선이 마찬가지로 확장되고, 판독 어드레스 0 및 판독 어드레스 1를 참조하고, CPU(10)로부터 판정 한계값 및 입력/출력 오프셋 값 등의 파라미터(P2~P7)에 의거하여 추월 예측을 실시하여, 기입금지 신호(S0)를 입력처리부(1-0)에, 기입금지 신호(S1)를 입력처리부(1-1)에 독립적으로 전송하도록 구성되어 있다.
도 10은, 이상 설명한, 도 9 블럭도에서 프레임메모리(3)에의 기입과 프레임메모리(3)로부터의 판독의 개요를 나타낸다. 입력영상 데이터 O 는 입력수평 동기신호(IHSO)의 하강 및 입력수직 동기신호(IVSO)의 하강에 대응하는 리셋 점(40) (0, 0)과 다음의 입력수평 동기신호 (IHSO)의 하강 및 다음의 입력수직 동기신호(IVSO)의 하강에 대응하는 다음의 리셋점(44) (X, Y)사이에서 연장하는 영역으로서 나타나는 1프레임의 영역을 포함하고, 그 영역내에 존재하는 입력영상 0유효영역(42)은, 시점(41) (IHS0, IVS0)과 종점(43) (IHE0, IVE0)사이에서 연장하는 영역으로서 정의된다. 입력영상 데이터 1는 입력수평 동기신호(IHS1)의 하강 및 입력수직 동기신호(IVS1)의 하강에 대응하는 리셋점(45) (0,0)과 다음의 입력수평 동기신호 (IHS1)의 하강 및 다음의 입력수직 동기신호(IVSO)의 하강에 대응하는 다음의 리셋점(49) (X, Y)사이에서 연장하는 영역으로서 나타나는 1프레임의 영역을 포함하고, 그 영역내에 존재하는 입력영상 1유효영역(47)은, 시점(46) (IHS0, IVS0)과 종점(48) (IHE1, IVE1)사이에서 연장하는 영역으로서 정의된다. "프레임메모리(3)에 기입"이란 어구는, 시점(41) (IHSO, IVSO)을 나타내는 베이스 어드레스(50)에 의거하여 입력영상0 유효영역(42)을 기입하고 시점(46) (IHS1, IVS1)을 나타내는 베이스 어드레스(51)에 의거하여 입력영상(1) 유효 영역(47)을 상기 프레임메모리(3)에 기입하는 것을 의미하며, 1프레임에 대한 입력 영상0 기억 영역(52) 및 1프레임에 대한 입력영상 1 기억영역(53)이 2개의 동화상 평면으로서 공유 메모리로 할당될 수 있다.
표시 데이터는 출력수평 동기신호(0HS)의 하강과 출력수직 동기신호(0VS)의 하강에 대응하는 리셋점(54) (0, O)과 다음의 동기신호(0HS)의 하강과 다음의 출력수직 동기신호(0VS)의 하강에 대응하는 다음의 리셋점(62) (X',Y')사이에서 연장하는 영역으로서 나타내지는 1프레임의 영역을 포함하고, 그 영역 내에 존재하는 표시 유효영역(61) 내에 화면 레이아웃에 의해, 시점(55) (0HS0,0VSO)과 종점(57) (0HEO,0VEO)사이에 연장하는 출력영상0 유효영역(56)을 가지는 영상요소와 시점(58) (OHS1,0VS1)과 종점(60) (OHEl, 0VEl)사이에 연장하는 출력영상1 유효영역(59)을 가지는 영상요소가, 출력합성 화면으로서 정의된다. "프레임메모리(3)로부터 판독"이란 어구는, 출력처리부(4)가, 베이스 어드레스(50, 51)에 의거하여, 프레임메모리(3)로부터 입력영상0 유효영역(42)과 입력영상1 유효영역(47)을 상기의 합성된 화면 레이아웃의 타이밍과 동기하여 판독하는 것을 의미한다.
멀티화면 표시의 이 모델링으로부터, 추월 제어부(6)의 추월 예측방법은, 동화상평면O 및 동화상평면 1을 상기 실시예의 단일화면에 대해서 설명한 방식과 완전히 동일한 방식으로 취급할 수가 있는 것을 알 수 있다. 구체적으로는, 동화상 평면 0에 대해서는, IVS0와 0VS 사이의 프레임레이트의 차이에 따라, 식(4) 또는 식(4')을 선택하여도 되고, 판독어드레스 O의 보정에 대해서는, 식(5)는, 오프셋 차이 = Woffset-Roffset =(HISO + IVSO) - (OHSO + OVSO)으로서 계산하여도 된다.
동화상 평면 1에 대해서는, IVS1과 0VS 사이의 프레임레이트의 차이에 따라, 식(4) 또는 식(4')을 선택하여도 되고, 판독 어드레스 1의 보정에 대해서는, 식(5)는, 오프셋 차이= Woffset - Roffset = (HIS1 + IVS1) - (OHS1 + OVS1)으로서 계산하여도 된다.
즉, 도 7에 도시된 간단한 회로를 화면의 수만큼 (이 경우는 2화면) 준비함으로써 실현될 수 있고, 멀티화면에 매우 용이하게 확장될 수 있다.
단일화면 표시와는 달리, 멀티화면 표시에 대한 많은 어플리케이션의 동적으로 변경하는 파라미터는 화면 레이아웃의 변경에 의거한다. 따라서, CPU(10)는 각 화면레이아웃이 바뀔 때마다, 이 변경된 오프셋 차이를 나타내는 입력 오프셋 0(P4), 출력 오프셋0(P5), 입력 오프셋1(P6) 및 출력 오프셋1(P7)를 추월 제어부(6)에 전송하여 갱신한다. 따라서, 동적인 화면 레이아웃 변경이 발생하여도, 항상 정확한 추월예측을 실현하는 것이 가능하게 된다.
< 제 5실시예 >
상기 각 실시예는, 도 2에서 1프레임의 종점 좌표인 점 24(X, Y) 및 점 31 (X', Y')의 각각이 점 24(X, Y) = 점 31(X', Y') = 액세스될 전체 메모리 어드레스(N)라는 가정하에 설명했다. 도 10도 마찬가지의 경우이다. 그러나, 실제의 경우는 점 24(X, Y) ≠점 31(X', Y')이 되는 경우도 예상될 수 있다. 제 5실시예에서는 이러한 경우에 대해서, 본 방법이 용이하게 적용할 수 있는 것을 이하에 설명한다.
여기서, Ni(=X+Y)는 입력측에 대한 타이밍 포맷으로서 액세스될 전체 메모리 어드레스를 나타내고, No(=X'+Y')는 출력측에 대한 타이밍 포맷으로서 액세스될 전체 메모리 어드레스로 가정한다. 프레임레이트 변환으로 이용하는 기입측 속도와 판독측 속도차이는, 단위 시간당 액세스 가능한 어드레스의 수로 표현되고, 단순하게 입력의 프레임레이트와 출력의 프레임레이트 사이의 속도차이에 의거하여 결정하지 못한다. 따라서, 상기 기입측 속도와 판독측 속도 사이의 차이는 Ni × Fiv > No × Fov와 Ni × Fiv < No × Fov의 비교로 결정될 필요가 있다. 이하에, 이들 조건 사이의 차이에 의거한 추월예측 방법에 대해 설명한다.
[ Ni×Fiv (입력 액세스레이트) > No × Fov (출력 액세스레이트)의 경우 ]
이 경우의 추월이 일어나는 조건은, 실시예 1과 같은 개념으로 취급할 수 있다. 제5 실시예가 제 1실시예와 다른 점은 식(2)이 이하와 같이 되는 점이다.
Ni × Fiv × T = No × Fov × T + M ...식(2'')
식(1) 및 식(2'')으로 부터
T = M / (Ni × Fiv - No × Fov) < 1/ Fiv ... 식(3'')
으로 유도되고, 식(3'')으로부터 이하의 식이 유도된다.
M < (Ni × Fiv - No × Fov) / Fiv = K''' (한계값 정수) ...식(4'')
식(4'')의 좌변은 추월 예측점에서의 판독 어드레스 위치를 나타내는 변수가 되고, 식(4'')의 우변에 관하여 Ni, No, Fiv 및 Fov는 미리 CPU(10)가 동작환경으로서 인식할 수 있기 때문에, 상기 우변은 한계값 정수(=K''')로서 표현될 수 있다. 식(4)에서, K'''는, 본 발명의 제 1파라미터에 상당한다.
[Ni × Fiv (입력 액세스레이트) < No × Fov (출력 액세스레이트)의 경우]
이 경우의 추월이 일어나는 조건은, 실시예 2와 같은 개념으로 취급할 수 있다. 제 5실시예가 제 2실시예와 다른 점은 식(2'')이 이하와 같이 되는 점이다.
Ni × Fiv × T = No × Fov × T - (N - M) ...식(2''')
식(1') 및 식(2')으로 부터
T = N - M / {N × (Fov - Fiv) } < 1 / Fi ... 식(3''')
으로 유도되고, 식(3''')으로부터 이하의 식이 유도된다.
M' < (2Ni × Fiv - No × Fov) / Fiv = K''' (한계값 정수) ...식(4''')
식(4''')의 좌변은 추월 예측점에서의 판독 어드레스 위치를 나타내는 변수가 되고, 식(4''')의 우변에 관하여 Ni, No, Fiv 및 Fov는 미리 CPU(10)가 동작환경으로서 인식할 수 있기 때문에, 상기 우변은 한계값 정수(=K''')로서 표현될 수 있다.
양자 모두의 경우에, 식(4'')과 식(4''')의 참조하고 있는 판독 어드레스(M)는, 식(5)에 따라서 M'로 보정될 필요가 있고, 이에 의해, 다른 타이밍 포맷을 가지는 제 5실시예의 경우에 대해서도, CPU(10)로부터 단순히 한계값에 대한 산출식을 변경함으로써, 하드웨어 구성을 변경하지 않고 용이하게 본 발명의 추월예측 방법을 적용하는 것이 가능하다.
상술한 각 실시예에서, 오프셋 어드레스간의 차이량을 고려한 제 2파라미터인 M은, 어떤 시점(예를 들면, 동기신호에 의해 리셋되는 기입 개시시)에 있어서의 기입 어드레스와 판독 어드레스 사이의 차이로서 정의된다. 그러나, 기입 어드레스와 판독 어드레스 사이의 차이에 대응하는 시간의 기간(동기신호에 의해 리셋되는 기입 개시시간과 판독 개시시간 사이의 차이)이, 오프셋 어드레스 간의 차이량을 고려한 제 2파라미터로 이용되어도 된다. 이 경우에, 오프셋 어드레스 간의 차이도 시간차이로 환산하여 계산할 수도 있다. 시간은 카운터 등으로 기준이 되는 클럭 또는 어드레스의 진행을 카운트함으로써 측정할 수 있다.
[영상 수신 표시장치]
이하에 상기 본 발명에 의한 프레임레이트 변환장치를 포함한 표시 제어장치를 이용한 영상수신 표시장치의 일례에 대해서 설명한다.
도 13은 본 발명에 의한 영상수신 표시장치의 개략적인 구성을 나타내는 도면이다. 도 13에 도시된 구성은, 영상정보 수신장치(72), 본 발명의 프레임레이트 변환장치를 포함한 표시 제어장치를 가지는 화상신호 생성회로(73), 구동 회로(74) 및 LCD, ELD, PDP, SED 및 FED 등의 다수의 고정화소를 가지는 플랫 패널형의 화상 표시장치(75)를 포함한다.
우선, 영상정보 수신장치(72)로 수신된 영상정보(입력영상 데이터)를 화상 신호 생성회로(73)에 입력하고, 상기 화상신호 생성회로(73)는 화상신호를 생성한다. 영상정보 수신장치(72)는, 예를 들면, 무선방송, 유선방송, 인터넷을 개재한 영상방송 등의 채널로부터 선택을 할 수 있고, 상기 선택된 TV 채널에 대해 영상신호를 수신할 수 있는 튜너 등의 수신기를 이용하여도 된다.
또, 음향장치 등을 영상정보 수신장치(72)에 접속함으로써, 상기 음향장치 이외에 화상신호 생성회로(73), 구동회로(74) 및 구동 회로(74)에 의해 구동되는 화상 표시장치(75)를 포함하는 텔레비젼 세트를 구성할 수 있다.
화상신호 생성회로(73)는, 영상정보로부터 화상 표시장치(75)의 각 화소에 대응한 화상신호(표시 데이터)를 생성하여, 구동회로(74)에 상기 화상신호를 입력한다. 상기 구동회로(74)는 입력된 화상신호에 의거하여 화상 표시장치(75)에 인가하는 전압 및 전류를 제어하고, 화상을 화상 표시장치(75)에 표시하게 한다.
본 발명에 의하면, 오프셋 차이을 고려함으로써 정밀도가 향상된(오프셋 차이에 의한 오류 검출이 없음) 추월예측 방법을 제공할 수 있다.
이 추월제어 방법을 이용함으로써, 단일화면 표시 및, 멀티화면 표시에 대해서 프레임레이트 변환에서, 추월에 의해 발생하는 표시의 외란을, 메모리 용량을 늘리지 않고, 간단한 제어회로로 방지하는 것이 가능하다.
특히, 멀티화면 표시에서는, 레이아웃의 동적인 변경의 경우에, 정확한 추월 예측을 실현할 수 있고, 입력과 출력의 타이밍 포맷, 복수의 입력과 표시 출력의 프레임레이트 등의 시스템 조건의 변화에 유연하게 대처할 수 있다. 따라서, 본 발명의 방법에 의해 프레임레이트 변환을 실시하는 모든 시스템에 적용하는 것이 가능해진다.
도 1은 본 발명의 제 1실시예에 의한 추월예측 제어방법을 설명하기 위한 블럭도
도 2는 도 1의 프레임 메모리로부터 판독 및 프레임 메모리에 기입의 개요를 나타내는 개략도
도 3은 입력 프레임레이트 > 출력 프레임레이트의 경우에 대한 추월예측의 타이밍도
도 4a 및 도 4b는 기입 오프셋(offset) 어드레스 ≠ 판독 오프셋 어드레스의 경우에, 입력 프레임레이트 > 출력 프레임레이트인 경우에 대한 추월예측 타이밍도
도 5는 입력 프레임레이트 < 출력 프레임레이트의 경우에 대한 추월예측 타이밍도
도 6a 및 도 6b는 기입 오프셋 어드레스 ≠ 판독 오프셋 어드레스의 경우의, 입력 프레임레이트 < 출력 프레임레이트인 경우에 대한 추월예측 타이밍도
도 7은 본 발명의 제 3 실시예에 의한 추월예측 제어방법을 설명하기 위한 블럭도
도 8a 및 도 8b는 멀티화면 표시의 개략도
도 9는 멀티화면 표시에 대한 추월예측 제어방법을 설명하기 위한 블럭도
도 10은 도 9의 프레임 메모리에 기입과 프레임 메모리로부터 판독의 개요를 나타내는 개략도
도 11a 및 도 11b는 입력 프레임레이트 > 출력 프레임레이트인 경우에 추월의 설명도
도 12및 도 12b는 입력 프레임레이트 < 출력 프레임레이트인 경우에 추월의 설명도
도 13은 본 발명에 의한 표시 제어장치를 이용한 영상수신 표시장치의 일례를 나타내는 블럭도
<도면부호에 대한 간단한 설명>
1: 입력 처리부 2: 메모리 제어부
3: 프레임메모리 4: 출력 제어부
5: 표시부 6: 추월 제어부
7: 출력동기 신호생성부 8: ROM
9: RAM 1O: CPU
Claims (16)
- 입력프레임 주파수와 출력프레임 주파수를 서로 다르게 형성하면서, 공통메모리에 데이터의 입력 및 공통메모리로부터 데이터의 출력을 행하는 메모리 제어기와;상기 메모리에 데이터의 입력과 상기 메모리로부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측유닛과;상기 추월예측유닛이 추월이 발생하는 것을 예측할 경우에, 메모리 기입을 정지하는 메모리기입 제어기와;오프셋 어드레스 차이량에 의거한 데이터의 입력과 출력 사이에 추월이 발생하는 프레임을 예측하는 기능을 가진 추월예측유닛을 포함하는 것을 특징으로 하는 프레임레이트 변환장치.
- 각각의 입력에 대해서 서로 다른 입력프레임 주파수와 출력프레임 주파수를 형성하면서, 적어도 2개의 입력을 가지고, 공통메모리에 데이터의 입력 및 공통메모리로부터 데이터의 출력을 행하도록 움직이는 메모리 제어기와;상기 메모리에 데이터의 입력과 상기 메모리로부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하도록 각 입력마다 형성된 추월 예측유닛과;상기 추월예측유닛이 추월이 발생하는 것을 예측할 경우에, 메모리 기입을 정지하도록 각 입력 마다 형성된 메모리기입 제어기와;오프셋 어드레스 차이량에 의거한 상기 데이터의 입력과 출력 사이에 추월이 발생하는 상기 프레임을 예측하는 기능을 가진 추월예측유닛을 포함하는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 1항에 있어서,상기 추월 예측유닛은, 입력프레임 주파수, 출력프레임 주파수 및 입력과 출력의 1프레임의 어드레스 양을 이용함으로써 산출된 제1 파리미터와, 추월예측점에서 판독된 어드레스의 진행속도에 대응하는 동시에, 오프셋 어드레스 차이량에 대응하는 제 2파라미터에 의거한 상기 데이터의 입력과 출력 사이에 추월이 발생하는 프레임을 예측하는 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 3항에 있어서,메모리에 대한 기입 어드레스의 진행속도가 상기 메모리에 대한 판독 어드레스의 진행속도보다 빠른 경우, 제 1파라미터는, 입력의 1프레임의 어드레스 양을 입력 프레임 주파수와 승산함으로써 얻은 결과와 출력의 1프레임의 어드레스 양을 출력 프레임 주파수와 승산함으로써 얻은 결과 사이의 차이량을, 입력프레임 주파수로 나눔으로써 얻은 결과로부터 유도되는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 3항에 있어서,메모리에 대한 기입 어드레스의 진행속도가 상기 메모리에 대한 판독 어드레스의 진행속도보다 늦은 경우, 제 1 파라미터는, 입력의 1프레임의 어드레스 양을 입력 프레임 주파수와 승산함으로써 얻은 결과의 2배와 출력의 1프레임의 어드레스 양을 출력 프레임 주파수와 승산함으로써 얻은 결과 사이의 차이량을, 입력프레임 주파수로 나눔으로써 얻은 결과로부터 유도되는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 3항에 있어서,제 2 파라미터는, 메모리에 기입시에, 판독 어드레스에 상기 오프셋 차이량을 가산하는 보정을 행함으로써 유도되는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 6항에 있어서,상기 추월예측 유닛은, 제 1파라미터와 제 2파라미터를 비교하는 비교유닛을 가지고, 상기 비교유닛은 메모리에 대한 기입어드레스의 진행속도와 메모리에 대한 판독어드레스의 진행속도 사이의 차이에 따른 비교조건 사이를 절환함으로써 추월이 발생하는 프레임을 예측하는 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 7항에 있어서,메모리에 대한 기입어드레스의 진행속도가 메모리에 대한 판독어드레스의 진행속도 보다 빠른 경우에, 상기 추월 예측유닛은, 추월이 발생하는 예측기능을 가지고, 상기 제 2파라미터가 상기 제 1파라미터 보다 작은 경우에, 상기 비교유닛은, 추월이 발생하는 것을 예측하는 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치.
- 제 7항에 있어서,메모리에 대한 기입어드레스의 진행속도가 보다 메모리에 대한 판독어드레스의 진행속도가 늦은 경우에, 상기 추월 예측유닛은, 추월이 발생하는 것을 예측하는 기능을 가지고, 상기 제 2파라미터가 상기 제 1파라미터 보다 큰 경우에, 상기 비교유닛은, 추월이 발생하는 것을 예측하는 기능을 가지는 것을 특징으로 하는 프레임레이트 변환장치.
- 서로 다른 입력프레임 주파수와 출력프레임 주파수에 의해, 공통메모리에 데이터의 입력 및 공통메모리부터 데이터의 출력이 실행되는 경우에, 상기 메모리에 데이터의 입력과 상기 메모리부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측방법으로서,오프셋 어드레스 차이량에 의거하여, 데이터의 입력과 출력사이에 추월이 발생하는 프레임을 예측하는 스텝을 포함하는 것을 특징으로 하는 추월예측방법.
- 서로 다른 입력프레임 주파수와 출력프레임 주파수에 의해, 공통메모리에 데이터입력 및 공통메모리부터 데이터의 출력이 실행되는 경우에, 상기 메모리에 데이터의 입력과 상기 메모리부터 데이터의 출력사이에 추월이 발생하는 프레임을 예측하는 추월예측 방법으로서,기입 어드레스의 진행속도와 판독 어드레스의 진행속도 사이의 차이량에 대응하는 제 1파라미터와, 추월 예측점에서의 기입 어드레스와 판독 어드레스 사이의 차이에 대응함과 동시에 오프셋 어드레스 차이량에 대응하는 제 2파라미터에 의거하여, 데이터의 입력과 출력사이에 추월이 발생하는 프레임을 예측하는 스텝을 포함하는 것을 특징으로 하는 추월예측방법.
- 서로 다른 입력프레임 주파수와 출력프레임 주파수를 형성하면서, 공통메모리에 데이터의 입력 및 공통메모리부터 데이터의 출력을 행하는 메모리 제어기와;상기 메모리에 데이터의 입력과 상기 메모리부터 데이터의 출력 사이에 추월이 발생하는 프레임을 예측하는 추월예측수단을 포함하고,상기 추월예측유닛은, 제 10항에 기재된 추월예측방법을 실행하도록 구성된 것을 특징으로 하는 프레임레이트 변환장치.
- 제 12항에 기재된 프레임레이트 변환 장치와;상기 입력된 데이터를 화면에 표시하는 표시위치 제어수단을 포함하는 것을 특징으로 하는 표시제어장치.
- 제 2항에 기재된 프레임레이트 변환장치와;상기 입력된 복수의 데이터가 하나의 화면에 합성된 멀티화면 표시의 형태로 표시되는 위치를 조정하는 멀티화면 표시위치 조정유닛을 포함하는 것을 특징으로 하는 표시제어장치.
- 제 12항에 기재된 프레임레이트 변환장치를 포함한 화상신호 생성회로와;상기 화상신호 생성회로에 영상 데이터를 공급하는 영상정보 수신장치와;상기 화상신호 생성회로로부터 표시데이터가 공급되는 구동회로와;상기 구동회로에 의해 구동되는 화상 표시장치를 포함하는 것을 특징으로 하는 영상수신 표시장치.
- 제 15항에 있어서,상기 영상정보 수신장치는 TV채널을 선택할 수 있는 것을 특징으로 하는 영상수신 표시장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2003-00333870 | 2003-09-25 | ||
JP2003333870 | 2003-09-25 | ||
JP2004265364A JP4047316B2 (ja) | 2003-09-25 | 2004-09-13 | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JPJP-P-2004-00265364 | 2004-09-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050030605A true KR20050030605A (ko) | 2005-03-30 |
Family
ID=34197257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040077111A KR20050030605A (ko) | 2003-09-25 | 2004-09-24 | 프레임레이트 변환장치, 그 장치에 이용하는 추월예측방법, 표시제어장치 및 영상 수신 표시장치. |
Country Status (5)
Country | Link |
---|---|
US (1) | US7336317B2 (ko) |
EP (1) | EP1519358A3 (ko) |
JP (1) | JP4047316B2 (ko) |
KR (1) | KR20050030605A (ko) |
CN (1) | CN100456225C (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757168B1 (ko) * | 2004-12-20 | 2007-09-07 | 후지쯔 가부시끼가이샤 | 데이터 관리 방법 및 장치 및 계층형 기억 장치 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3870214B2 (ja) * | 2004-06-29 | 2007-01-17 | キヤノン株式会社 | 補正回路 |
JP4352025B2 (ja) * | 2004-06-29 | 2009-10-28 | キヤノン株式会社 | 画像表示装置 |
JP3870210B2 (ja) * | 2004-12-17 | 2007-01-17 | キヤノン株式会社 | 画像表示装置及びテレビジョン装置 |
KR100719364B1 (ko) * | 2005-05-23 | 2007-05-17 | 삼성전자주식회사 | 최소 크기의 출력 메모리를 구비한 비디오 스케일러 및출력 메모리 크기 선택 방법 |
US20070127909A1 (en) | 2005-08-25 | 2007-06-07 | Craig Mowry | System and apparatus for increasing quality and efficiency of film capture and methods of use thereof |
JP4346591B2 (ja) * | 2005-08-25 | 2009-10-21 | 株式会社東芝 | 映像処理装置、映像処理方法およびプログラム |
EP1977395B1 (en) | 2006-01-27 | 2018-10-24 | Imax Corporation | Methods and systems for digitally re-mastering of 2d and 3d motion pictures for exhibition with enhanced visual quality |
JP2007271908A (ja) * | 2006-03-31 | 2007-10-18 | Victor Co Of Japan Ltd | マルチ画像生成装置 |
JP5140942B2 (ja) * | 2006-04-28 | 2013-02-13 | ヤマハ株式会社 | 画像処理装置及び画像処理方法 |
CN102685533B (zh) | 2006-06-23 | 2015-03-18 | 图象公司 | 对2d电影进行转换用于立体3d显示的方法和*** |
CN100461846C (zh) * | 2006-07-31 | 2009-02-11 | 华为技术有限公司 | 一种帧频变换的方法及装置 |
KR100885913B1 (ko) | 2007-01-23 | 2009-02-26 | 삼성전자주식회사 | 티어링 효과를 감소시키는 방법 및 그에 따른 lcd 장치 |
JP5407762B2 (ja) * | 2009-10-30 | 2014-02-05 | ヤマハ株式会社 | 画像プロセッサの制御方法およびプログラム |
CN101742221B (zh) * | 2009-11-09 | 2012-06-13 | 中兴通讯股份有限公司 | 一种会议电视***中的多画面合成方法及装置 |
US8643776B2 (en) * | 2009-11-30 | 2014-02-04 | Mediatek Inc. | Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof |
JP2012169727A (ja) * | 2011-02-10 | 2012-09-06 | Panasonic Corp | 映像信号処理装置および映像信号処理方法 |
JP2012255865A (ja) * | 2011-06-08 | 2012-12-27 | Sony Corp | 表示制御装置、表示制御方法、及びプログラム |
JP2014052552A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052551A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052548A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052902A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
KR20140111736A (ko) * | 2013-03-12 | 2014-09-22 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
JP6199070B2 (ja) * | 2013-04-26 | 2017-09-20 | シャープ株式会社 | メモリ制御装置、および携帯端末 |
US10810916B2 (en) * | 2013-10-28 | 2020-10-20 | Sony Semiconductor Solutions Corporation | Image processing apparatus and image processing method |
JP6448189B2 (ja) | 2013-12-27 | 2019-01-09 | キヤノン株式会社 | 映像処理装置 |
JP6351382B2 (ja) * | 2014-05-30 | 2018-07-04 | キヤノン株式会社 | 映像処理装置、その制御方法、およびプログラム |
JP6464902B2 (ja) * | 2015-04-14 | 2019-02-06 | 株式会社デンソー | 情報処理装置 |
JP2017107031A (ja) | 2015-12-09 | 2017-06-15 | 株式会社ジャパンディスプレイ | 表示装置及び表示方法 |
CN109074784B (zh) | 2016-04-01 | 2021-10-12 | 夏普株式会社 | 显示装置、显示装置的控制方法、及控制程序的记录介质 |
JP6266830B2 (ja) * | 2017-06-28 | 2018-01-24 | シャープ株式会社 | メモリ制御装置、および携帯端末 |
JP6856481B2 (ja) * | 2017-09-20 | 2021-04-07 | 株式会社東芝 | フレーム同期装置及び周波数差検知方法 |
CN107888863B (zh) * | 2017-11-29 | 2020-02-14 | 中国航空工业集团公司洛阳电光设备研究所 | 一种用于超高帧频图像流到标准模拟视频流转换的抽帧方法 |
JP2019101192A (ja) * | 2017-11-30 | 2019-06-24 | パナソニックIpマネジメント株式会社 | 画像表示装置 |
US11590631B2 (en) | 2019-08-14 | 2023-02-28 | Clean Blast Systems, LLC | Wet abrasive blast machine with remote control rinse cycle |
JP7321961B2 (ja) * | 2020-03-26 | 2023-08-07 | 株式会社ソニー・インタラクティブエンタテインメント | 画像処理装置および画像処理方法 |
JPWO2023017577A1 (ko) * | 2021-08-11 | 2023-02-16 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3091293B2 (ja) | 1992-01-13 | 2000-09-25 | パイオニア株式会社 | 映像再生速度変換装置 |
JP3156977B2 (ja) * | 1992-05-19 | 2001-04-16 | キヤノン株式会社 | 表示制御装置及び方法 |
JPH07219495A (ja) | 1994-02-09 | 1995-08-18 | Fujitsu Ltd | 走査変換装置 |
US5446496A (en) * | 1994-03-31 | 1995-08-29 | Hewlett-Packard Company | Frame rate conversion with asynchronous pixel clocks |
AU3548095A (en) | 1994-08-31 | 1996-03-22 | S3 Incorporated | Apparatus for correction of video tearing |
US5880702A (en) * | 1994-10-20 | 1999-03-09 | Canon Kabushiki Kaisha | Display control apparatus and method |
JP3319188B2 (ja) | 1994-11-24 | 2002-08-26 | ソニー株式会社 | 映像信号処理装置及びそれを備えた映像信号記録再生装置 |
JPH08172609A (ja) * | 1994-12-15 | 1996-07-02 | Fuji Photo Optical Co Ltd | Ntsc−pal変換装置 |
US6141055A (en) * | 1997-07-10 | 2000-10-31 | Aitech Int'l Corporation | Method and apparatus for reducing video data memory in converting VGA signals to TV signals |
JPH1155591A (ja) | 1997-08-04 | 1999-02-26 | Furukawa Electric Co Ltd:The | 画像処理装置およびその方法 |
US6538675B2 (en) * | 1998-04-17 | 2003-03-25 | Canon Kabushiki Kaisha | Display control apparatus and display control system for switching control of two position indication marks |
US6473088B1 (en) * | 1998-06-16 | 2002-10-29 | Canon Kabushiki Kaisha | System for displaying multiple images and display method therefor |
WO2000002130A2 (en) * | 1998-07-06 | 2000-01-13 | Koninklijke Philips Electronics N.V. | Plural image display reading image data from a memory |
US6054980A (en) * | 1999-01-06 | 2000-04-25 | Genesis Microchip, Corp. | Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal |
JP4541476B2 (ja) * | 1999-02-19 | 2010-09-08 | キヤノン株式会社 | マルチ画像表示システムおよびマルチ画像表示方法 |
JP2001013934A (ja) | 1999-06-30 | 2001-01-19 | Hitachi Ltd | 記憶装置制御手段、制御方法及び処理装置 |
JP2001083928A (ja) | 1999-09-10 | 2001-03-30 | Sanyo Electric Co Ltd | 表示装置およびフレームレート変換方法 |
JP2002335444A (ja) * | 2001-05-08 | 2002-11-22 | Canon Inc | マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム |
JP4261893B2 (ja) * | 2002-12-13 | 2009-04-30 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
JP2004229188A (ja) * | 2003-01-27 | 2004-08-12 | Canon Inc | 放送受信装置、放送受信方法、プログラム、及び記憶媒体 |
JP4217543B2 (ja) * | 2003-06-05 | 2009-02-04 | キヤノン株式会社 | 動き情報処理装置及び方法 |
-
2004
- 2004-09-13 JP JP2004265364A patent/JP4047316B2/ja not_active Expired - Fee Related
- 2004-09-20 US US10/944,179 patent/US7336317B2/en not_active Expired - Fee Related
- 2004-09-24 CN CNB2004100117327A patent/CN100456225C/zh not_active Expired - Fee Related
- 2004-09-24 KR KR1020040077111A patent/KR20050030605A/ko not_active Application Discontinuation
- 2004-09-24 EP EP04022831A patent/EP1519358A3/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757168B1 (ko) * | 2004-12-20 | 2007-09-07 | 후지쯔 가부시끼가이샤 | 데이터 관리 방법 및 장치 및 계층형 기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20050105001A1 (en) | 2005-05-19 |
US7336317B2 (en) | 2008-02-26 |
JP4047316B2 (ja) | 2008-02-13 |
CN1627359A (zh) | 2005-06-15 |
EP1519358A2 (en) | 2005-03-30 |
JP2005124167A (ja) | 2005-05-12 |
EP1519358A3 (en) | 2006-03-29 |
CN100456225C (zh) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050030605A (ko) | 프레임레이트 변환장치, 그 장치에 이용하는 추월예측방법, 표시제어장치 및 영상 수신 표시장치. | |
EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
KR100851707B1 (ko) | 영상신호 처리방법 및 장치 | |
WO2009147795A1 (ja) | 映像処理システム | |
US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
JP3466946B2 (ja) | マルチ画像表示システムおよびマルチ画像表示方法 | |
EP2274908A1 (en) | Video multiviewer system using direct memory access (dma) registers and multi ported block ram and related method | |
JP2010081330A (ja) | 立体画像表示における信号処理方法及び装置 | |
JP5091643B2 (ja) | 画像処理装置、運転支援システム及び車両 | |
KR100757735B1 (ko) | 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치. | |
US6229571B1 (en) | Scan converter with interpolating function | |
EP2286583B1 (en) | Video multiviewer | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
EP1460846A1 (en) | Image signal processing apparatus and processing method | |
US6928118B1 (en) | Device and method for displaying video | |
KR100245275B1 (ko) | 컴퓨터 시스템용 그래픽스 서브시스템 | |
JP3493126B2 (ja) | テレビジョン受信機の表示装置 | |
JP5322529B2 (ja) | 表示装置、表示制御方法 | |
US10212316B2 (en) | Video processing apparatus | |
JPH11355683A (ja) | 映像表示装置 | |
JP2013186264A (ja) | 画像表示装置、及び、画像表示方法 | |
KR100539943B1 (ko) | 디지털 텔레비젼 수신기에서 고화질 비디오 이미지 축소처리방법 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JP3307736B2 (ja) | 画像データ転送装置 | |
JP2000020014A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |