CN1620225A - 叠层衬底及其制法和采用该衬底的模件的制造方法及装置 - Google Patents

叠层衬底及其制法和采用该衬底的模件的制造方法及装置 Download PDF

Info

Publication number
CN1620225A
CN1620225A CNA2004100956986A CN200410095698A CN1620225A CN 1620225 A CN1620225 A CN 1620225A CN A2004100956986 A CNA2004100956986 A CN A2004100956986A CN 200410095698 A CN200410095698 A CN 200410095698A CN 1620225 A CN1620225 A CN 1620225A
Authority
CN
China
Prior art keywords
substrate
thin layer
lamination
electronic unit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100956986A
Other languages
English (en)
Other versions
CN1620225B (zh
Inventor
木村润一
西井利浩
越智昭夫
原田真二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1620225A publication Critical patent/CN1620225A/zh
Application granted granted Critical
Publication of CN1620225B publication Critical patent/CN1620225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

对埋有电子部件的叠层衬底而言，提供一种叠层衬底，即使电子部件安装密度高也能充分确保电连接的可靠性，同时机械上也牢固。其中，包含利用软钎料(1007)连接并固定设在一主面上的焊盘和集成电路(1005)等的衬底(1001)、以及在该衬底(1001)上叠层同时还在集成电路(1005)的外周具有用间隙(1008)形成的树脂流动埋设部的薄层(1011)，薄层(1011)用设有埋设集成电路(1005)等的孔(1012)的纺织布或无纺布保持形状，同时使具有热流动性的树脂(1016)浸渍该纺织布或无纺布并进行加热压接。以此能提高叠层衬底与电子部件的电连接和机械连接的可靠性。

Description

叠层衬底及其制法和采用该衬底的模件的制造方法及装置
技术领域
本发明涉及埋有电子部件的叠层衬底及其制造方法和采用该叠层衬底的模件的制造方法及其制造装置。
背景技术
用图67说明埋有电子部件的叠层衬底。埋设电子部件的叠层衬底670在金属基础构件组成的衬底1的一主面上层叠用热可塑性树脂形成的衬底2a～2e。
下文的说明中使用的术语“一主面”和“另一主面”用作分别指树脂衬底和各种薄层等，其厚度比纵横尺寸小的物体中，厚度方向的一个面及其相反侧的面。因此，要理解为：术语“一主面”不是唯一指树脂衬底和薄层的“表”，术语“另一主面”也不是唯一指树脂衬底和薄层的“里”。
图67中，设有应在衬底2c、2d内埋设电子部件3用的孔4。将图案5设在衬底2a～2e的一主面或另一主面。在设在衬底2a～2e的通路孔7内填充导电糊6。将电极8设在电子部件的两端，使其与导电糊6导通。
这里，导电糊6包含锡粒和银粒。为了使电极8与填充导电糊6的通路孔适当配合，孔4与电子部件3的间隙在电子部件3的整个周围为20微米，与电子部件3的外形尺寸大致相同。
用温度250℃～350℃、压力1～Mpa，对以上那样构成的叠层衬底进行10～20分钟时间的加热压接，从而完成叠层衬底670。利用此加热压接，使锡熔化，与银合为一体，同时连接电子部件3的电极8还导电糊6，将电子部件3以电和机械的方式固定在叠层衬底670上。
作为此技术关联的先行技术，例如在日本国公开专利的专利公开2003-86949号公报中已介绍。
然而，这种已有的埋设电子部件3的叠层衬底670随着电子部件3的安装密度提高，产生以下的问题。即，如图68所示，例如在衬底2c上以100微米的窄间距9安装电子部件3a～3e时，如图69中其截面所示那样，设在电子部件3a与3b之间的搭边10a的宽度11为60微米(100微米-20微米×2)。另一方面，衬底2c的厚度12为75微米，搭边10a的宽度11小于衬底2c的厚度，因而制造叠层衬底670在物理上带来困难。
因此，如图70中电子部件3(3a～3e)的俯视图和图71中电子部件3(3a-3e)的截面图所示，考虑设置包含以窄间距9安装的电子部件3a～3e的孔13。然而，衬底2c是热可塑性的，因而电子部件3a与3b之间(14a)未充分填充树脂，残留空气16。
然后，假设对衬底670进行软熔焊接，则这时的软熔温度使空气16膨胀，在电子部件3a与电子部件3b之间施加大的应力。
由于这时的大应力，产生电子部件3的连接受损的缺陷。即，切断图67所示的导电糊6的导通，或树脂密封后产生裂痕，使水分从该裂痕浸入，导致电极8生锈，绝缘不良。
另一方面，为了提高树脂的填充效率，还考虑提高树脂的加热流动性。然而，这种情况下，必须承认热可塑性的衬底2c本身的形状不能保持的缺陷。
发明内容
本发明的目的为：提供一种叠层衬底，在与电子部件的电连接和机械连接中，可靠性高。
为了达到此目的，本发明的叠层衬底用设置与电子部件的外周之间具有间隙的开口的纺织布或无纺布保持薄层的形状，同时使具有热流动性的树脂浸渍该纺织布或无纺布。因此，即使提高电子部件的安装密度或无搭边的大开口状态，也能充分填充树脂，因而电连接和机械连接不受损，叠层衬底和电子部件的可靠性提高。
本发明的叠层衬底埋有电子部件，包含利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底。还包含在该衬底的一主面上叠层同时还在电子部件的外周具有树脂流动埋设部的第1薄层。本发明的第1薄层在和电子部件对应的部分设置与该电子部件的外周之间具有间隙的开口，同时由浸渍热流动性的树脂的板状体纺织布或无纺布组成。然后，加热压接第1薄层和衬底，使其合为一体。纺织部或无纺布适合于保持第1薄层的形状。这里，树脂流动性埋设部是指由第1薄层中浸渍的热流动性树脂填充的间隙。根据这种结构，树脂流动埋设部内填充足够的树脂，没有间隙，因而空气等不残留。不会由于空气和气泡热膨胀时产生的应力而使电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。
电子部件装在衬底上，因而可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。而且，由于加热压接时树脂软化，狭窄的间隙也能充分填充树脂。
本发明的叠层衬底埋设电子部件，包含由设在衬底的一主面的的图案形成的电子部件、以及在衬底的一主面上叠层同时还在电子部件的周围具有树脂流动埋设部的第1薄层。第1薄层在与电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，同时由浸渍热流动性的树脂的板状体纺织布或无纺布组成；加热压接第1薄层和衬底，使其合为一体化的叠层衬底。由图案形成的电子部件的周围，在开口内填充从第1薄层流出的树脂，因而介电常数比第1薄层主体部的高，能加大电感值。而且，如果电感值可相同，则能谋求小型化。
本发明的叠层衬底埋设电子部件，包含利用连接固定材料连接并固定设在其主面的焊盘和电子部件的电极的衬底。还包含设在电子部件附近的图案电感器、以及在衬底的一主面上叠层同时还在电子部件和图案电感器的外周具有树脂流动埋设部的第1薄层。
用软熔焊接连接电子部件，同时第1薄层还在与电子部件和图案电感器对应的部分设置与电子部件和图案电感器的外周之间具有间隙的开口，而且由浸渍热流动性的树脂的板状体纺织布或无纺布组成；加热压接所述第1薄层和衬底，使其合为一体化的叠层衬底。用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍纺织布或无纺布，因而树脂流动埋设部内填充足够的树脂，没有间隙，空气等不残留。因此，不会由于空气和气泡热膨胀时产生的应力而使叠层衬底与电子部件和图案电感器的电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。
又由于用软熔焊接连接电子部件，生产率高且质量好。还能利用自定位效应将电子部件唯一地装在规定位置。
而且，电子部件装在衬底上，因而可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。又由于加热压接时可以使树脂充分软化，在叠层衬底狭窄的间隙也能充分填充树脂。
本发明的叠层衬底埋有电子部件，包含利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底。还包含在该衬底的一主面上叠层同时还在电子部件的外周具有树脂流动埋设部的第1薄层，电子元件以狭窄的间距配置多个子电子部件。第1薄层是浸渍树脂的板状体纺织布或无纺布，在与电子部件对应的部分设置与电子部件的外周之间具有间隙的开口。树脂用具有热流动性的树脂；加热压接第1薄层和衬底，使其合为一体化的叠层衬底。用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍该纺织布或无纺布，因而树脂流动埋设部内填充足够的树脂，没有间隙，空气等不残留。因此，不会由于空气和气泡热膨胀时产生的应力而使连接受损，连接的可靠性提高。
又由于以狭窄的间距在1个开口内配置多个子电子部件，能高密度安装电子部件。因此，可谋求小型化。
而且，电子部件装在衬底上，因而可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。又由于加热压接时树脂软化，狭窄的间隙能普遍填充树脂。
本发明的另一发明点是埋有电子部件的叠层衬底的制造方法，包含对利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在该衬底的一主面上叠层同时还在电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序。还包含在该叠层工序后对第1薄层和衬底进行加热压接并使其合为一体的一体化工序。第1薄层在与电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布组成；加热压接该第1薄层和衬底，使其合为一体化的叠层衬底。
在使衬底和第1薄层一体化前，将电子部件装到衬底上，因而对衬底和第1薄层进行一体化时，不需要重新进行电子部件与衬底的对位。因此，装配非常容易。又由于在第1薄层设置与电子部件之间具有间隙的开口，即使安装从衬底鼓出的电子部件，装配也不难。
又由于用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍该纺织布或无纺布，树脂流动埋设部内填充足够的树脂，没有间隙，空气等在电子部件的外周不残留。因此，不会由于空气和气泡热膨胀时产生的应力而发生电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。
而且，电子部件装在衬底上，因而可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。
又，本发明的叠层衬底的制造方法是埋有电子部件的叠层衬底的制造方法，该方法包含在衬底的上表面层叠由设在衬底的一主面的图案形成的电子部件和在该电子部件周围具有树脂流动埋设部的第1薄层的叠层工序。还包含在该叠层工序后对第1薄层和衬底进行加热压接并使其合为一体的一体化工序。第1薄层的制造方法是，在和电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布组成；加热压接该第1薄层和衬底，使其合为一体化的叠层衬底。由图案形成的电子部件的周围，在开口内填充从第1薄层流出的树脂，因而介电常数比第1薄层主体部的高，能加大由图案形成的电子部件的电感值。而且，如果电感值可相同，则能谋求小型化。
本发明另一发明点是一种模件制造方法，从连接多块子衬底而成的母衬底划分子衬底，以形成模件。该方法包含对利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在该衬底的一主面上叠层同时还在电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序。在该叠层工序后，包含对第1薄层和衬底进行加热压接并使其一体化为叠层衬底的加热压接工序。还包含在该加热压接工序后将部件装在叠层衬底的一个面的部件安装工序。还包含在部件安装工序后分别对各子衬底安装盖件以覆盖安装部件的盖件安装工序。还包含在盖件安装工序后将盖件的上表面方贴在粘附片上以形成片部件的贴片工序。还包含在该贴片工序后使叠层衬底相互电绝缘并且同时划分成由粘附片以机械方式连接的子衬底的划分工序。还具有在该划分工序后对子衬底进行检查的检查工序、以及在该检查工序后从薄片剥离子衬底的剥离工序。第1薄层在和电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，该第1薄层是采用浸渍热具有加热流动性的树脂的板状体的纺织布或无纺布。母衬底用纺织布或无纺布保持薄层的形状，同时使具有加热流动性的树脂浸渍该纺织布或无纺布，因而树脂流动埋设部内填充足够的树脂，没有间隙，空气等不残留。因此，不会由于空气和气泡热膨胀时产生的应力而发生电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。
模件制造方法中，在检查工序前，***划分工序，因而能在检查工序检查划分工序成为起因而发生的不便，可实现高质量的模件。
又由于在检查工序前设置划分工序，在划分工序前设置贴片工序，检查工序中各子衬底被贴到薄片，成为被连接的状态，同时各相邻子衬底成为电绝缘的状态。因此，检查工序中，能以叠层衬底为单位，进行成批检查，可实现生产率良好的模件制造方法。
又，本发明是一种模件制造方法，从连接多块子衬底而成的母衬底划分子衬底，以形成模件。具有利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底。包含在衬底的一主面上叠层同时还对电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序、以及在叠层工序后对第1薄层和衬底进行加热压接并使其一体化为叠层衬底的加热压接工序。又包含在加热压接工序后将部件装在叠层衬底的一主面的部件安装工序、以及部件安装工序后分别对各子衬底安装盖件以覆盖安装部件的盖件安装工序。还包含在盖件安装工序后将盖件的一主面贴在粘附片上以形成片部件的贴片工序、以及贴片工序后使叠层衬底相互电绝缘并且同时划分成由粘附片以机械方式连接的子衬底的划分工序。又包含在划分工序后从叠层衬底的部件安装面的相反面进行激光修整以调整线圈电感的激光修整工序、对子衬底进行检查的检查工序、以及检查工序后从薄片剥离子衬底的剥离工序。第1薄层在和电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，同时该第1薄层采用浸渍热具有加热流动性的树脂的板状体的纺织布或无纺布。
根据上述本发明的模件制造方法，从部件安装面的相反面进行激光修整，以调整线圈电感值，因而能在安装盖件后进行调整。因此，不必再次进行精密调整。
本发明的又一发明点涉及一种模件制造装置，制造由连接多块子衬底而成的母衬底形成的模件。包含制造作为母衬底的叠层衬底的叠层衬底制造装置、在叠层衬底的一主面安装部件的部件安装装置、设在该部件安装装置的下行侧同时还分别对各子衬底安装盖件以覆盖部件安装装置安装的部件的盖件安装装置。还包含将粘附片贴在盖件方的贴片装置、划分所述子衬底的划分装置、检查装置、剥离粘附片的剥离装置。叠层衬底制造装置包含利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在该衬底的一主面上叠层同时还在电子部件的外周具有树脂流动埋设部的第1薄层。第1薄层在和电子部件对应的部分设置与电子部件的外周之间具有间隙的开口，同时由浸渍热流动性的树脂的板状体纺织布或无纺布组成；加热压接该第1薄层和衬底，使其合为一体。
这里，构成模件的母衬底用纺织布或无纺布保持薄层的形状，同时使具有加热流动性的树脂浸渍该纺织布或无纺布，因而树脂流动埋设部内填充足够的树脂，没有间隙，空气等不残留。因此，不会由于空气和气泡热膨胀时产生的应力而发生电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。也即，模件的可靠性提高。
又由于在检查装置前备有划分装置，能用检查装置检查划分装置引起的缺陷，可实现高质量的模件。
上述本发明的模件制造装置用设置与电子部件的外周之间具有间隙的纺织布或无纺布保持薄层的形状，同时使具有加热流动性的树脂浸渍该纺织布或无纺布，因而树脂流动埋设部内填充足够的树脂，没有间隙，空气等不残留。因此，不会由于空气和气泡热膨胀时产生的应力而使电连接和机械连接受损，所以模件的可靠性提高。
又由于将电子部件装在衬底上，能按该衬底的状态对其进行检查，使叠层衬底完成后的合格品率提高。而且，由于加热压接时树脂软化，狭窄的间隙也能充分填充树脂。
附图说明
图1是本发明实施方式1的叠层衬底的截面图；
图2是该叠层衬底的装配截面图；
图3是该叠层衬底完成后的图；
图4是本发明实施方式1的叠层衬底加热压接前关键部分的截面图；
图5是该叠层衬底加热压接后的关键部分的截面图；
图6是用于本发明实施方式1的叠层衬底的树脂的粘度特性图；
图7A是示出装在本发明实施方式2的叠层衬底的集成电路的邻域的截面图；
图7B是敷设在该叠层衬底的图案的关键部分俯视图；
图7C是该叠层的关键部分的截面图；
图8是示出本发明实施方式3的第1例的叠层衬底加热压接前的状态的截面图；
图9是该叠层衬底的关键部分俯视图；
图10是本发明实施方式3的第2例的叠层衬底加热压接前的截面图；
图11是该叠层衬底的关键部分俯视图；
图12是示出本发明实施方式4的第1例的叠层衬底加热压接前的状态的截面图；
图13是本发明实施方式4的第2例的叠层衬底加热压接前的截面图；
图14是示出本发明实施方式4的第3例的叠层衬底加热压接前的状态的截面图；
图15是示出本发明实施方式4的第4例的叠层衬底加热压接前的状态的截面图；
图16是本发明实施方式5的叠层衬底中形成的调谐器的框图；
图17是该实施方式的叠层衬底的截面图，
图18是示出该实施方式的内通路孔加热压接前的状态的关键部分截面图；
图19是示出该实施方式的叠层衬底加热压接后的状态的关键部分截面图；
图20是示出填充剂与薄片的结合状态的第1关键部分截面图；
图21是示出该填充剂与薄片的结合状态的第2关键部分截面图；
图22是本发明实施方式6的叠层衬底的关键部分截面图；
图23是该实施方式的第1例的关键部分俯视图；
图24是该实施方式的第2例的关键部分俯视图；
图25是该实施方式的第3例的关键部分俯视图；
图26是该实施方式的第4例的关键部分俯视图；
图27是本发明实施方式7的叠层衬底的关键部分截面图；
图28是本发明实施方式8的叠层衬底的俯视图；
图29是该叠层衬底的截面图；
图30是本发明实施方式9的大母衬底的俯视图；
图31是该实施方式的中母衬底的俯视图；
图32是该实施方式的叠层衬底的制造工序图；
图33是该衬底的加热工序前的截面图；
图34是该衬底的加热工序后的截面图；
图35是本发明实施方式10的模件制造装置的框图；
图36A是压控振荡器俯视截面图；
图36B是该压控振荡器侧视截面图；
图37是该压控振荡器的电路图；
图38是本发明实施方式11的部件放置盒的拆卸部的截面图；
图39是该实施方式的部件放置盒仰视截面图；
图40是该实施方式的部件放置盒的关键部分放大截面图，
图41是该实施方式的部件放置盒俯视图；
图42是该实施方式的部件放置盒关键部分截面图；
图43是本发明实施方式12的部件定位装置的侧视图；
图44是本发明实施方式13的插件机的关键部分截面图；
图45是该实施方式中构成插件机的筒的立体图；
图46是该筒的展开图；
图47是该实施方式的插件机的关键部分俯视图；
图48是该实施方式中包含关联部件的插件机的俯视图；
图49是本发明实施方式14的插件机的关键部分截面图；
图50是该实施方式的插件机的关键部分俯视图；
图51是该实施方式的叠层衬底的俯视图；
图52是本发明实施方式15的划分装置的关键部分截面图；
图53是本发明实施方式16的薄片剥离装置的截面图；
图54是该实施方式的薄片状部件的俯视图；
图55是该实施方式中形成薄片剥离装置的剥离台及其邻域的截面图；
图56是剥离装置中具有的针的截面图；
图57A是示出使用该薄片剥离装置的薄片剥离工序的第1状态图；
图57B是示出使用该薄片剥离装置的薄片剥离工序的第2状态图；
图57C是示出使用该薄片剥离装置的薄片剥离工序的第3状态图；
图57D是示出使用该薄片剥离装置的薄片剥离工序的第4状态图；
图58是本发明实施方式17的薄片剥离装置的剥离台的立体图；
图59是实施方式18的薄片剥离装置的剥离台的俯视图；
图60是实施方式19的薄片剥离装置的剥离台的俯视图；
图61是本发明实施方式20的模件制造工序图；
图62是母衬底的俯视图；
图63A是缝隙加工工序涉及的母衬底的俯视图；
图63B是该缝隙加工工序中的母衬底的关键部分放大图；
图64是贴片工序中含有叠层衬底的随行夹具的俯视图；
图65是贴片工序中的叠层衬底的关键部分截面图；
图66是本发明实施方式21的模件制造工序图；
图67是示出已有的叠层衬底的装配的截面图；
图68是示出该装配的俯视图；
图69示出该装配的截面图；
图70是其关键部分俯视图；
图71是其关键部分截面图。
最佳实施方式
下面根据附图说明本发明的实施方式。
实施方式1
图1是本发明实施方式1的叠层衬底1000的截面图。图1中，将热固化性树脂衬底1001形成多层。然后，此多层结构的树脂衬底1001的内部用内通路孔1002电连接各层的一主面及其相反方，即另一主面。各层敷设铜箔图案1003，以形成各种电子电路。又，此树脂衬底1001的一主面上形成焊盘图案1004。进而，此一主面上，用例如软钎料1007连接并安装诸如集成电路1005和电阻1006等。
软钎料1007采用无铅软钎料，其中使用锡、银、铜类金属。这是为了不含对人体有害的物质，而且不给环境坏影响。也可用具有热固化性的导电粘结剂代替此软钎料1007。采用导电粘结剂时，该导电粘结剂比软钎料熔解温度高，因而例如在电子部件附近进行焊接等，即使在高温环境下，集成电路1005和电阻1006也不会脱开树脂衬底1001。
作为用软钎料1007的连接工作方法，使用软熔焊接法。此方法质量高，能进行优质焊接。根据此软熔焊接，利用自定位效应，能将软熔焊接的电子部件唯一地固定在规定的位置。因此，电子部件能得到牢靠固定，后续于该电子部件的图案线路的长度一定，能将图案线路的电感分量抑制在一定范围内。因此，可将电性能的降低抑制在允许的范围以下。这点在高频电路中尤其重要。
在叠层结构的热固化性薄层1011的规定部位分别设置***集成电路1005的孔1012和***电阻1006的孔1013。孔1012中，与集成电路1005之间设置作为树脂流动埋设部的间隙1008。因此，可在安装集成电路1005的树脂衬底1001上方便地层叠薄层1011。孔1013与电阻1006的外周之间也设置作为树脂流动埋设部的间隙1009，因而安装电阻的树脂衬底1001上，可方便地层叠薄层1001。
图2示出薄层1011的叠层状态。在树脂衬底1001的一主面上依次层叠由9块薄层1011a～1011i组成的薄层1011。其中，在树脂衬底1001的一主面上依次层叠5块薄层1011a至1011e。在这些薄层的规定部位分别形成***集成电路1005的孔1012和***电阻1006的孔1013。
叠在薄层1011e的一主面上的薄层1011f～1011h设置***集成电路1005的孔1012。然而，这些层不设***电阻1006的孔1013。即，在薄层1011a～1011i的规定部位设置适应电子部件的高度的孔。
在薄层1011h的一主面上放置不形成孔1012和孔1013两者的薄层1011i。在薄层1011i的一主面整个设置或部分设置铜箔1014。
然后，以低达软钎料1007不熔解的温度对树脂衬底1001、薄层1011和铜箔1014进行加热压接，使其合为一体。将实施方式1中的加热压接条件例如设定为：加热温度180℃～200℃，加压的压力大致等于每一平方厘米30kg(30kg/cm2)，加压时间大致等于1小时。该加热压接在真空室内进行。为了充分抽去孔1012和孔1013中的空气和气泡，以充分填充树脂，这点较重要。
图3示出对树脂衬底1001和薄层1011进行加热压接而接合成的叠层衬底。图3中，蚀刻设在薄层1011的最上层的铜箔1014，并形成规定的布线图案1015。可用图案1015形成电路及其布线和端子等。不对整个或部分铜箔1014进行蚀刻，留下较大面积的铜箔部，可将该留下的铜箔部例如接地，用作接地面，或者用作屏蔽。
图4是示出薄层1011在加热压接前的状态的关键部分截面图。图5示出其加热压接后的关键部分截面图。用图1、图4和图5说明叠层衬底的加热压接。
首先，在树脂衬底1001的一主面，即安装元件的一面，用软钎料1007将集成电路1005连接到焊盘图案1004上。又，在树脂衬底1001的一主面上层叠浸渍树脂的多孔玻璃纤维热固化薄层1011。
薄层1011是纺织布或无纺布中浸渍具有热流动性树脂的板状体。在薄层1011上与集成电路1005和电阻1006的外周对应的部分设置作为树脂流动埋设部的具有间隙1008、1009的开口，即孔1012、1013。
然后，使设在薄层1011的孔1012内具有间隙1008，将集成电路1005设置成宽松地***该孔。把薄层1011受到加热压接前的厚度示为t1。
图5示出加热压接后的叠层衬底的状态。受到加热压接时，薄层1011的厚度t2为加热压接前的厚度t1的大致3分之1。这时，薄层1011的多孔纤维中含有的树脂1016流出，填充到遍及孔1012与集成电路1005的整个间隙。因此，叠层衬底的内部不残留空气。不会由于空气等膨胀时产生的应力而使电子部件的电极与焊盘图案的电连接和机械连接受损，所以衬底和电子部件的可靠性提高。
薄层1011是热固化性树脂，因而一旦热固化后，即使再次加热也不返回可塑状态。因此，集成电路1005一旦用树脂1016密封，就牢靠地保持在叠层衬底上。
图6示出图5所示的树脂1016的粘度对温度的特性。即，如符号1018所示，随着树脂1016的温度升高，树脂1016的粘度逐渐降低。在这样的热固化温度范围内，树脂1016的流动性加大，能充分填充到狭窄间隙的孔1012中。然而，树脂1016的温度为200附近，即超过Ta1时，该情况下则相反，如符号1019所示，随着树脂1016的温度升高，粘度加大。即，树脂1016逐渐硬化。
进行加热压接时，重要的是使软钎料1007的氛围温度处在软钎料1007的熔点以下。换言之，软钎料1007的氛围温度升高，使软钎料1007的内部温度为熔点(大致200℃)以上，则软钎料1007熔化，与树脂1016混合，产生缺陷。最坏的情况下，可认为集成电路1005的各端子1017短路。为了避免这种缺陷，软钎料1007可采用熔点高于其氛围温度的。例如软钎料1007可用熔点高的锡、银类高熔点软钎料等。
从以上的说明可知，实施方式1的1个特征在于，在使树脂衬底1001与薄层1011合为一体前，用软钎料1007将集成电路1005和电阻1006安装到树脂衬底1001。因此，使树脂衬底1001与薄层1011合为一体时，不需要如已有技术那样，还进行集成电路1005和电阻1006与树脂衬底1001的对位，因而装配非常方便。又由于薄层1011上设置集成电路1005和电阻1006之间分别具有间隙1008、1009的孔1012、1013，即使安装从树脂衬底1001鼓出的电子部件，也能方便地宽松***，容易装配。
在用于使树脂衬底1001与薄层1011合为一体的氛围温度是连接并固定集成电路1005或电阻1006用的软钎料不熔解的低温(例如180℃～200℃)的氛围中，进行一体化，因而不破坏这些连接固定，集成电路1005和电阻1006能保持电方面和机械上都牢靠的连接状态。
加热压接时的软化过程中，狭窄的间隙1008、1009也分别充分填充树脂1016。而且，由于采用热固化薄层1011，即使热固化后进行加热，也不再次返回可塑状态，能保持密封的集成电路1005和电阻1006稳定的固定状态。
又由于将集成电路1005和电阻1006安装到树脂衬底1001上，能以装在树脂衬底1001的状态对其进行电方面和机械上的检查，使叠层衬底完成后的合格品率提高。
实施方式2
图7A是实施方式2的叠层衬底中集成电路1005的邻域的放大关键部分截面图。实施方式2中详细说明薄层1011上形成的孔(开口)。
将孔1012设在薄层1011上。把孔1012设定成大小具有能收装焊在树脂衬底1001的集成电路1005的空间和若干间隙。此状态下，以规定的压接条件进行加热压接时，热流动性树脂1016从薄层1011的主体部1011a方流出，主体部1011a方形成纺织布或无纺布的多孔纤维(玻璃纤维)的密度变大。孔1012内填充树脂1016。规定的加热压接条件可为实施方式1中阐述的，例如加热压接温度180℃～200℃，压力30kg/cm2，加压时间大致等于1小时。
树脂1016在加热压接条件下，如图6所示，粘度降低很多，使流动性巨大。这种粘度降低的树脂1016填充到遍及狭窄的间隙。例如间隙0.03mm(0.1mm的3分之1)左右的集成电路1005下面的间隙也填充树脂1016，不遭受应力。因此，即使内置精密电子部件，也不使该电子部件受到应力或受损。而且，热固化后，树脂牢靠地固定并密封集成电路1005，因而集成电路1005稳定。
图7B中，在薄层1011的一主面上敷设图案1021。如图7C所示，纤维1023缠绕在图案1021的设在薄层1011的一主面的微细凹凸1022内。依靠这点，如图7B的虚线1024所示，图案1021在热固化时没有移动。
因此，即使图案1021受到非所需的应力，该图案1021也不会偏移，而与相邻的图案短路，或使电感的值变化，或使静电容变化。
实施方式3
图8是实施方式3的叠层衬底的截面图。在树脂衬底1001的一主面上用软钎焊连接集成电路1005。又，如图9所示，敷设作为电路图案的一个例子的电感器1031，与集成电路1005相邻。
孔1032是设在构成薄层1011的薄层1030上的开口。将孔1032设置成覆盖集成电路1005和电感器1031。即，把集成电路1005装在对孔1032偏心的位置。通过形成这样的孔1032，也在电感器1031的周围充分填充树脂1016。
将树脂1016的介电常数选择在大致6.5～9.5的范围。因此，大于已有技术中的多孔纤维的介电常数(大致为2.3)，能谋求电感器1031的小型化。
电感器1031的阻抗与介电常数的平方根成反比，与电感器1031的长度成正比。因此，电感器1031通过用此计算式预先计算，可谋求其开发效率高。又，将电感器1031设置成与集成电路1005相邻，因而与将孔1032分别独立设置成电感器1031用的和集成电路1005用的相比，能使该孔减小。
衬底1033层叠在薄层1030的一主面上，构成薄层1011的一部分。将孔1034设计为与孔1032连通，该孔1034是将集成电路1005以规定间隙***衬底1033而形成的。又在衬底1033的一主面上层叠封堵孔1032、1034的薄层1035。也可在薄层1035的至少一主面的大部分或其一部分形成电路图案。
图10是实施方式3的第2例的叠层衬底的截面图。在树脂衬底1001的一主面用软钎焊连接集成电路1005。在与集成电路分开的位置，作为电路图案的一个例子，敷设图11所示那样的电感器1041。
孔1042是设在构成薄层1011的薄层1040的“开口”。设置集成电路1005，使其以规定的间隙***孔1042中。孔1043是设在与电感器1041对应的位置的开口。
通过这样形成孔1043，使电感器1041周围也充分填充树脂1016。将树脂1016的介电常数选择在6.5～9.5的范围。该介电常数大于已有技术中的多孔纤维的介电常数(大致为2.3)，因而可谋求电感器1041的小型化。最好孔1042与孔1043之间形成的搭边1047的宽度1047a大于一块薄层的高度。这里，薄层1040层叠多块等厚的薄层，每一块薄层的厚度为大致0.75微米。
上文已说明，电感器1041的电感与介电常数的平方根成反比，与电感器1041的长度成正比。因此，电感器1031可通过用此计算式预先计算，谋求其开发效率高。
薄层1044是设在薄层1040的一主面上，同时还层叠多块的薄层，构成薄层1011的一部分。薄层1044上以连通的方式设置与孔1042形状相同的孔1045，并以间隙状***集成电路1005。又在薄层1011的一主面层叠封堵孔1042和1045的薄层1046。也可在薄层1046的至少一主面上整个或部分形成电路图案。
实施方式4
实施方式4主要阐述薄层1011的形状。图12中从树脂衬底1001方开始，依次层叠薄层1051a～1051i，从而构成薄层1011。该9块薄层1051a～1051i分别采用厚度大致相同的薄层。因此，薄层可标准化。
在薄层1051a～1051h的8块薄层上设置孔(开)1052，用于具有间隙(树脂流动埋设部)地宽松***集成电路1005。除孔1052外，薄层1051a～1051e的5块薄层还设置孔1053(开口部)，用于具有间隙地宽松***电阻1006。
薄层1051h的一主面上层叠不设孔1052和1053(开口)的薄层1051i，在其一主面上整个或部分设置铜箔1014。
将这样构成的薄层1011层叠在树脂衬底1001上。树脂衬底1001上安装集成电路1005和电阻1006。然后，为了便于***该集成电路1005和电阻1006，孔1052和孔1053形成锥状，越靠近树脂衬底1001，孔依次越大，从而总体上往集成电路1005和电阻1006展宽。
图13是根据集成电路1005和电阻1006等电子部件的高度改变形成薄层1011的薄层1055a～1055c的厚度的一个例子。通过根据电子部件的高度改变薄层厚度，可减少叠层工序。
即，层叠在树脂衬底1001方的薄层1005a上，设置孔1056a和孔1057，分别具有规定间隙地宽松***集成电路1006和电阻1006。层叠在该薄层1055a的一主面上的薄层1055b设置孔1056b，与孔1056a连通，同时还具有规定间隙地宽松***集成电路1005。将薄层1055c叠在薄层1055b的一主面上，封堵孔1056b。
图14是在薄层1011上设置锥状孔(开口)的例子，在薄层1058a和薄层1058b中构成。即，薄层1058a设置孔1059和孔1060，分别具有规定间隙地宽松***集成电路1005和电阻1006。孔1059和孔1060都具有往树脂衬底1001方展开的锥状。
图15中，层叠薄层1061a和薄层1061b，以构成薄层1011。该薄层1061a设置孔1062和孔(开口)1063，分别具有间隙地宽松***集成电路1005和电阻1006。
叠在薄层1061a的一主面上的薄层1061b设置凹部1064，具有间隙地宽松***集成电路1005，同时与孔1062形成开口，并且连通孔1062。
这样，设在薄层1061b的是凹部1064，因而用该薄层1061b封堵孔1062，同时还可在其一主面或相反侧的另一主面敷设图案，形成电路。又在整个或部分薄层1061b上形成铜箔。
实施方式5
实施方式5说明薄层1011上形成的电路。图16是作为在薄层1011形成的高频电路的电子调谐器的框图。
图16中，电子调谐器3000具有输入高频信号的输入端子1071。还具有连接输入端子1071的天线输入电路1072和连接天线输入电路1072的输出端的高频放大器1073。又具有连接高频放大器1073的输出端的双调谐电路1074和使双调谐电路1074的输出端连接一端的输入端而且使本振器1075的输出端连接另一端的输入端的混频器1076。还具有连接混频器1076的输出端的中频放大器1077、连接中频放大器1077的输出端的输出端子1078以及输入本振器1075的输出而且输出端连接本振器1075的输入端和双调谐电路1074的控制输入端的PLL(锁相环)电路1079。PLL电路1079中具有供给选台数据的数据输入端子1080。
简单说明以上那样构成的电子调谐器的运作。各广播台广播的高频信号从天线输入到输入端子1071。然后，该高频信号通过天线输入电路1072在高频放大器1073得到放大。
对该放大信号进行选台，以便操作者能用双调谐电路1074接收希望的广播台的电波。该选台所得的信号在后续的混频器1076与本振器1075的输出混频后，变换成中频。然后，该变换成中频的信号在仅使中频通过而且有放大作用的中频放大器1077被放大后，从输出端子1078输出。
这里，选台根据从数据输入端子1080输入的数字信号，控制本振器1075的振荡频率和双调谐电路1074的调谐频率，使PLL电路1079中能接收希望的广播台的电波。以上那样运作，使选台仅选择输入端子1071上输入的电波中所希望广播台的电波，并从输出端子1078输出该希望的信号。
图17是叠层衬底安装图16中说明的作为高频电路的一个例子的电子调谐器时的叠层衬底4000的截面图。图17中，在树脂衬底1001的一主面安装电子部件1081。又在树脂衬底1001的一主面依次层叠薄层1082a～1082d，从而构成薄层1011。
薄层1011上设置具有间隙(树脂流动埋设部)地宽松***电子部件1081的孔(开口)1083。薄层1082a～1082d是多孔纤维中浸渍树脂的热固化薄层。然后，这些薄层之间，用内通路孔1084a、1084b、1084c、1084d和1084e加以电连接。
在薄层1082c的一主面上安装图16所示的天线输入电路1072和高频放大器1073，同时还用内通路孔1084d连接到叠在薄层1089e的另一主面上的薄层1082b。然后，在薄层1082b的一主面上安装双调谐电路1074。在薄层1082b的另一主面上层叠薄层1082a，并且用内通路孔1084c连接。在该薄层1082a的一主面上安装混频器1076和中频放大器1077。然后，在树脂衬底1001安装本振器1075和PLL电路1079，用内通路孔1084a和内通路孔1084b将其信号连接到薄层1082a。
通过这样将工作频率不同的各电路分别安装到不同的薄层并进行叠层，从而能提高各电路之间的绝缘。又通过在填充到内通路孔1084a～1084d的填充剂中预先混入微小电阻，使各电路之间的绝缘进一步提高。例如，通过内通路孔1084d将双调谐电路1074连接到高频放大器1073的输出部分，能使双调谐电路1074输出的非所需高谐振频率的影响减小。因此，作为高频放大器1073，可达到稳定化。对构成本振电路1075的高频放大器和谐振电路，也可以说相同。
接着，说明内通路孔1084。用内通路孔1084代表内通路孔1084a～1084e，用薄层1082代表薄层1082a～1082d。
图18是形成内通路孔1084前的关键部分截面图。用激光在薄层1082形成孔1085。然后，对孔1085填充把树脂1086和导电粉1087混合成糊状的填充剂1088。导电粉1087可用铜、锡等。在薄层1082的一主面和另一主面双面形成铜箔1091a和1091b。
对这样填充完填充剂1088的薄层1082，例如设定加热压接温度180℃～200℃、压力30kg/cm2、加热压接时间约1小时，并且如符号P所示，往其厚度方向进行加热压接，则如图19所示，导电粉1087致密化，使铜箔图案1091a与铜箔图案1091b导电性连接，从而完成内通路孔1084。这里，可通过在孔1085内混入电阻剂或减少导电粉1087点混合量，使内通路孔1084具有规定的电阻分量。
完成的内通路孔1084如图20所示，填到多孔薄层1082中形成的孔1085的壁面上存在的多孔纤维的孔1089a，使填充剂1088与薄层1082牢靠结合。1089b是处在离开孔1085的位置的孔，该孔1089b不填充填充剂1088。
加热压接时，如图21所示，构成薄层1082的多孔纤维1090进入孔1085内。因此，利用这点，也能使填充剂1088与薄层1082牢靠结合。
实施方式6
实施方式6说明叠层衬底的关键部分截面。在薄层1011形成的孔中填充电介质或磁性体，形成局部介电常数和导磁率不同的薄层。
图22在树脂衬底1001的一主面上层叠构成薄层1011的薄层1101a和1101b。然后，例如用激光加工设置穿通这些薄层1101a和1101b的孔1102a和1102b。分别在薄层1101a和1101b等间隔地设置多个孔1102a和1102b。
在树脂衬底1001与薄层1101a之间，全面或局部设置铜箔1103a。同样，在薄层1101b的一主面上整个或部分设置铜箔1103b。然后，将这些铜箔1103a和1103b接地(未图示)。在薄层1101a与薄层1101b之间，设置布线图案1104。又在孔1102a和1102b中填充电介质1105。
通过这样构置，布线图案1104作为带状线起作用。如果使电介质1105的介电常数小于薄层1101a和1101b的介电常数，由于通常介电常数小的材料高频损耗小，布线图案1104的Q值提高。
也可将布线图案1104用于电容器的至少一个电极。这时，在电极1106与铜箔1103a之间和电极1106与铜箔1103b之间形成电容器。这里，使电介质1105的介电常数小于薄层1101a和1101b的介电常数，则寄生电容减小，电容器的Q值提高。使电介质1105的介电常数大于薄层1101a和1101b的介电常数，则能增加电容器的电容。因此，可谋求电容器小型化。
图23是实施方式6的第1例的薄层的关键部分俯视图。设置布线图案1104和与布线图案1104正交的孔1102a、1102b。将孔1102a和1102b选择得直径大致相同，而且设置成等间隔接近。然后，往这些孔1102a和1102b填充电介质1105。
这样，形成孔1102a和1102b后，往该孔1102a和1102b填充具有与薄层1101a和1101b不同的介电常数的的电介质1105，从而能比较简单地获得具有局部不同的介电常数的薄层1101a和1101b。
图24是实施方式6的第2例的薄层的关键部分截面图。图24中，例如在薄层1101b上设置图案1107a、1107b和1107c，并且在图案1107a、1107b和1107c之间设置与该图案1107a、1107b和1107c正交的多个孔1108a和1108b，使其排成一列。然后，往孔1108a和1108b填充磁性体，从而能使图案1107a、1107b和1107c的电感值加大。即、可谋求电感器小型化。
图25是实施方式6的第3例的薄层的关键部分俯视图。图25中虽未示出，但图22所示的树脂衬底1101的一主面上形成电子电路1111a～1111d，并且在薄层1113设置孔1112a～1112d，以划定这些电子电路1111a～1111d。然后，在树脂衬底1001的一主面层叠薄层1113后，往孔1112a～1112d填充磁性体1114。由此，能使电子电路1111a～1111d之间的电绝缘提高。也可用磁性体1114划分地构成实施方式5中用的电子调谐器的各模块。
图26是实施方式6的第4例的衬底的关键部分截面图。图26示出：形成线圈图案1115，用抗蚀膜1116覆盖线圈图案1115的一主面，并且在膜上放置磁性体1117。在树脂衬底1001的一主面上层叠薄层1118，该薄层是多孔纤维中浸渍树脂的热固化薄层。孔1119是设在该薄层1118的开口，并设置成覆盖线圈图案1115。
这样在线圈图案1115上放置磁性体1117，因而使该线圈图案1115对其他电路磁屏蔽。因此，实施方式5的本振器1075(参考图16)的振荡线圈采用线圈图案1115，则能使本振器1075与其他电路的电绝缘提高。又由于在线圈图案1115与磁性体1117之间设置抗蚀剂1116，线圈图案1115与磁性体1117之间的距离扩大，线圈图案1116的Q值增加。磁性体1117具有导电性时，也可用作绝缘体。
图27是实施方式7的叠层衬底的关键部分截面图。在树脂衬底1001的一主面上设置焊盘1121a和1121b。使焊盘1121a和焊盘1121a和1121b分别用内通路孔1122导出到树脂衬底1001的一主面的相反方(即另一主面)，连接下表面的图案1123。然后，又通过内通路孔1124分别电连接树脂衬底1001的一主面形成图案1125a和1125b。
焊盘1121a和1121b上分别用软钎料1007将电阻1006连接到电阻1006的电极1006a。
将这样连接电阻1006的焊盘1121a和1121b导出到树脂衬底1001的另一主面一下，再连接树脂衬底1001的一主面上形成的图案1125a和1125b，从而即使树脂衬底1001的一主面不进行抗蚀剂印刷，也能防止电阻1006在焊接时和修理时颠倒的“曼哈顿”现象的产生。
即，尽管电阻1006两端连接的图案1125a或1125b的面积极端不同，如果预先使电阻1006两端连接的焊盘1121a和1121b的面积大致相同，就能保持热平衡，不发生电阻1006颠倒的缺陷。
实施方式8
图28是示出实施方式8的叠层衬底的俯视图。图29是实施方式8的叠层衬底的截面图。图28中，衬底1131是热固化衬底，相当于实施方式1中用的树脂衬底1001。衬底1131的一主面上以大致100微米的狭窄间隔1132，安装例如4个电阻1006。设置图案电感器1133，使其靠近电阻1006。从图案电感器1133隔开规定距离，以狭窄间隔1132，安装例如2个电阻1006。这里，采用电阻1006，但也可以是集成电路1005。
图29示出在衬底1131层叠薄层1134的状态。此薄层1134相当于实施方式1中采用的薄层1011。薄层1134上分别设置与4个电阻1006和图案电感器1133对置的开口1135以及与2个电阻1006对置的开口1136。
在电阻1006的外周与开口1135的壁面之间形成间隙1137，具有“树脂流动埋设部”的功能。开口1136的壁面与电阻1006之间也有间隙1137。树脂1138是由于加热压接而从构成薄层1134的纺织布或无纺布流出的。
综上所述，实施方式8中，由于以狭窄的间隔安装多个电子部件，可谋求进一步小型化。作为从属的效果，与实施方式1相同。即，由于用纺织布或无纺布保持薄层1134的形状，同时还使具有热流动性的树脂1138浸渍该纺织布或无纺布，使树脂流动埋设部普遍填充足够的树脂1138，没有空气等残留。因此，不会由于空气和气泡热膨胀时产生的应力而使电连接和机械连接受损，所以电子部件的可靠性提高。
由于加热压接时树脂1138软化，电子部件的各电极间和电子部件与开口壁面之间比较狭窄的间隙也充分填充树脂。又由于采用热固化衬底1134，即使热固化后再次加热，也不返回可塑状态，能维持密封的电阻1006的稳定状态。
而且，将电阻1006装在衬底1131上，能按衬底1131的状态对其进行检查，因而叠层衬底完成后的合格品率提高。
实施方式9
图30示出实施方式9中制造的叠层衬底的俯视图。图30中，大母衬底1150是工作单(worksheet)状的具有较大面积的衬底。将此大母衬底1150划分成例如4个，分别成为中母衬底1151。又将该中母衬底1151划分成例如30个(5×6个)子衬底1152，如图31所示。实施方式1～8就是以该子衬底1152为单位进行说明的。
图30中，搭边1153联结各中母衬底1151，孔1154是对位用的孔。图31中，将搭边1155设在子衬底1152的周围，孔1156是对位用的孔。即，孔1156具有与图30所示的孔1154相同的功能。
图32和图33示出内置电子部件的叠层衬底的制造方法。实施方式9所示的叠层衬底的制造方法以图30中的大母衬底1150为单位进行制造。然而，其结果是子衬底1152的集合，因而图33用该子衬底1152为单位示出。可以说至此所说明的实施方式1～8也与此情况相同。
叠层衬底的制造中，首先在准备工序1161准备核心衬底1201。接着，在膏状钎焊料印刷工序1162印刷膏状钎焊料。膏状钎焊料印刷工序1162后，在内置电子部件安装工序1163将集成电路和电阻等内置电子部件安装到核心衬底1201。然后，软熔焊接工序1164中，用膏状钎焊料将内置电子部件软熔焊接在核心衬底1201上。软熔焊接工序1164后，在清洗工序1165清洗软熔焊接后的核心衬底1201。
这样，图33所示的电和机械上连接并固定电阻1006和集成电路1005的衬底1201的制造工序就结束。
图33所示的核心衬底1201相当于实施方式1中的树脂衬底1001。
接着，说明在连接并固定电阻1006和集成电路1005的衬底1201的一主面层叠多孔纤维中浸渍树脂的热固化薄层1202的预浸树脂叠层工序。
在准备工序1166准备未硬化的热固化薄层(预浸树脂薄层)1202后，在叠层工序1167对未硬化的热固化性薄层1202进行叠层。然后，在叠层工序1167后，在冲孔工序1168冲出内置作为内置电子部件的电阻1006和集成电路1005的孔1203。孔1203相当于实施方式1中的孔1012和1013。接着，在薄层1202的一主面上层叠未设置孔1203的未硬化的热固化薄层1204。然后，在该层叠后的薄层1204的一主面上装工序1169中准备的铜箔1205，并且在叠层工序1172将其与衬底1201层叠。
接着，加热压接工序1171中，在真空内对连接并固定电阻1006和集成电路1005的衬底1201进行加热压接。这时的加热压接条件与实施方式1的加热压接条件大致相同。以上是预浸树脂工序及其条件。图32中，预浸树脂工序1166、叠层工序1167、冲孔工序1168、装铜箔1169和加热压接工序1171构成部件埋设工序1172。
根据这样的工序和条件，将薄层1202和1204加热压接成大小为原厚度的3分之1。这时，对孔(开口)1203内的间隙(树脂流动埋设部)1206填充从薄层1202流出的树脂1207，使其遍及整个间隙。
通过以上那样的工序制造叠层衬底，因而具有以下的效果。即，由于用有孔1203的纺织布或无纺布保持薄层1202的形状，同时还在该纺织布或无纺布中浸渍具有热流动性的树脂1207，通过加热压接使形成树脂流动埋设部的间隙1206普遍填充足够的树脂1207，没有空气等残留。因此，不会由于该空气和气泡热膨胀时产生的应力而使电子部件的电极与地的连接受损，所以电连接和机械连接的可靠性提高。
又，对薄层1202与衬底1201进行一体化之前，将集成电路1005和电阻1006装在衬底1201上，因而与以往相比装配非常容易。又由于在衬底1202中，集成电路1005和电阻1006之间具有间隙106，即使安装从衬底1201鼓出的集成电路1005和电阻1006，***也容易。
又，使衬底1201与薄层1202一体化用的温度在连接并固定集成电路1005和电阻1006的软钎料未熔化的温度左右。即、选择软钎料的熔点以下的温度。焊接没有因该一体化而受到破坏，集成电路1005和电阻1006可以保持牢固的连接状态。进而，由于加热压接时软化，狭窄的间隙中不含空气等，间隙(树脂流动埋设部)能普遍填充树脂1207。这里，使用热固化性的薄层1202，因此在热固化之后，即使加热也不返回可塑状态，并且使密封的1005和电阻1006保持在稳定的状态。
还有，集成电路1005和电阻1006安装在衬底1201上，因此可以以衬底1201的单项的状态进行检查，使叠层衬底完成后的合格品率提高
能与衬底1201和薄层1202、1204一起，以图30和图31所示那样的多块子衬底1152连接成的工作单状的大母衬底1150的形状进行制造，因而制造效率提高。
根据集成电路1005和电阻1006的高度层叠多块薄层1202，同时在最上层整个或部分敷设铜箔1205，因而可对该铜箔进行蚀刻，以形成电路图案和电路。
由于薄层1202～1204的最上层整个或部分敷设铜箔1205，如果将该铜箔1205接地，具有作为屏蔽的效果，不干扰其他电路，也不受其他电路干扰。
而且，如实施方式3所示那样，薄层1202的孔1203内，在与集成电路1005和电阻1006之间的狭窄间隙也充分填充填充剂。因此，能使密封的集成电路1005和电阻1006保持牢靠的连接状态。
如果衬底1201设置电路图案，使其靠近集成电路1005，就使电阻1006和集成电路1005设在孔1203的偏心位置，因而对薄层1203进行加热压接时，因加热压接时的温度而粘度降低的树脂1207流入该孔1203内。该树脂1207比空气介电常数大，因而设在集成电路1005和电阻1006附近的电路图案的介电常数比空气的大，可谋求电路图案小型化。
如果衬底1201上设置图案电感器，并且在与该图案电感器对置的薄层1202设置第2开孔，该第2孔中就流入多孔纤维中浸渍的树脂1207，在图案电感器的周围的孔内填充从薄层1202流出的树脂，因而其介电常数大于衬底主体部，能加大电感值。如果电感值相同也可，则能谋求小型化。
衬底上1201形成包含电感器的高频电路，并且在与该电感器对置的薄层1202设置第2孔，同时还往第2孔填充磁性体，则电感器与其他电路的电绝缘提高。因此，不会从电感器辐射高频信号，干扰其他电路。
加热压接工序1171后，在衬底1201和薄层1202的端面设置通孔，导出设在衬底1201和薄层1202的电路的信号，则可在端面将衬底和各薄层的信号连接到电极。
如图31所示，在作为多个子衬底1152的集合体的中母衬底1151的外周设置搭边1155。作为中母衬底1151的集合体的大母衬底1150也在其外周设置搭边1153。因此，假设形成子衬底1152的薄层1202上形成的孔1203大，也从搭边1153和1155的部分填充树脂，所以孔1203填满树脂。
实施方式10
用附图说明实施方式10。实施方式10中说明模件制造装置。
图35是模件制造装置的框图。图35中，叠层衬底制作装置30制作阐述至此的实施方式1～9的叠层衬底。即，此叠层衬底制作装置30具有内置电子部件安装装置31、叠层与开孔装置32和加热压接装置33。内置电子部件安装装置31安装构成模件的核心衬底中内置的电子部件。叠层与开孔装置32打开将电子部件***到热固化性的未硬化热固化薄层的孔，同时还对该树脂薄层进行叠层。设在其下行方的加热压接装置33将埋设电子部件的衬底和叠层的薄层设定成与实施方式1中所述的加热压接条件大致相同。即，设定成：加热压接温度180℃～200℃，压力30kg/cm2，加热压接时间约1小时。
实施方式10中采用的叠层衬底可为图30中所示的大母衬底1150。蚀刻大母衬底1150的铜箔后，将其划分成中母衬底1151。
部件安装装置34设在叠层衬底制作装置30的下行方，将电子部件焊接到蚀刻中母衬底1151后得到的图案上。然后，处在其下行方的盖件安装装置35对每一中母衬底1151的子衬底1152安装屏蔽壳(盖件)。
设在盖件安装装置35的下行方的贴片装置36将具有粘附性的粘附片贴在设于中母衬底1151的屏蔽壳的一主面或其相反侧(即另一主面)，使其合为一体。
设在贴片装置36的下行方的划分装置37从中母衬底1151划分设在该衬底内的子衬底1152。通过在划分装置进行剪断，使子衬底1152相互电绝缘，然而，用粘附片以机械方式联结。处在划分装置37的下行方的检查装置38能以粘附片联结的中母衬底1151为单位进行检查。因此，检查效率显著提高。由于检查装置38处在划分装置37的下行方，能一起检查用划分装置37划分时施加的应力的大小及其影响。
然后，设在检查装置38的下行方的片剥离装置39剥离贴片装置36贴的粘附片，从而模件制完。
图36A和图136B中示出制完的模件。这里，作为一种模件，说明压控振荡器(VCO)。图36A是本实施方式10的VCO51的俯视截面图。图36B是该VCO51的侧视截面图。
图36A和图36B中，在子衬底52上构成一种形成VCO51的高频电路。子衬底52使用例如厚度为0.4mm的4层衬底。
在子衬底52的一主面52a上安装作为部件的一个例子的电子部件53。用符号52表示一主面52a的相反侧，即子衬底52的另一主面。用软钎料52将电子部件53以电和机械方式连接到子衬底52。盖件55是弯成箱状的金属制罩壳，是电子部件53的盖体。设在该盖件55的侧面55a的针56***到子衬底52的半圆形通孔57，用软钎料58加以电和机械方式连接。该盖件55采用厚度0.15mm的银镍锌合金。
图37是实施方式中采用的VCO51的电路图。图37中，例如由1个图案接口62、2个电容器63和64以及可变电容二极管65构成谐振电路61。控制端子66是改变可变电容二极管65的电容用的控制电压施加端子。通过改变供给控制端子66的电压，控制谐振电路61的谐振频率，使VCO51的振荡频率变化。
将谐振电路61的输出供给振荡用晶体管67的基极端子67b。还将谐振电路61的输出输出到振荡用晶体管67的发射极67e，其输出通过信号传递用电容器68输入到缓冲放大器用晶体管69的基极端子69b。从集电极端子69c取出缓冲放大器用晶体管69放大的输出，进而从输出端子70输出大致3.8GHz的信号。
从电源供给端子71进行对缓冲放大器用晶体管69和振荡用晶体管67的供电。即，通过电感器72对晶体管69的集电极端子69c供电。又通过缓冲放大器用晶体管69的发射极端子69e，对振荡用晶体管67的集电极67c提供电源电压。
为了使缓冲放大器用晶体管69和振荡用晶体管67工作，通过旁漏电阻73和74对各自的基极端子69b和67b分别提供基极偏置电压。
实施方式10中，分开在子衬底52的一主面52a和子衬底52的第3层设置图案电感器62，并且它们之间用通孔连接。电容器63、64和68是片状电容器，利用软熔焊接法，由软钎料54连接到子衬底52。
软熔焊接法通过软熔焊接，利用自定位效应，可将电容器63、64和66的安装位置固定在规定的位置。因此，包含图案电感器62的阻抗恒定，从而振荡频率恒定，能获得稳定的电特性。
实施方式11
图38是实施方式11的部件放置盒的拆卸部的截面图。部件放置盒包含在实施方式10所述的盖件安装装置35中，构成装在子衬底52的部件(盖件等部件)209定位的定位装置的一部分。
图38中，在坂体211的一主面形成***部件放置盒212的凹部213。凹部213的侧面形成以微小间隙与部件放置盒212配合的带梢配合部214。带梢配合部214具有往一主面方(即放有部件放置盒的方向)扩展到锥状。由此，便于从板体211的一主面方装卸部件放置盒212。
部件放置盒212的一主面上形成使部件209(参考图42)定位用的凹部215。部件放置盒212的另一主面设置具有随着进入其厚度方向的内部而宽度变小的锥状的孔216。作为一个例子，将孔210的形状设置为凹部。
从板体211的凹部213的底往板体211的另一主面，也就是在部件放置盒212的相反侧，设置贯穿板体211的空气210的供给孔217。将空气用作流体的一个例子。设置供给孔217，使其与孔216对置，从供给孔217流出的空气210喷往孔216，将部件放置盒212压举到上方。这样，部件放置盒212即使带梢配合，也被空气210压举到上方，因而将部件放置盒212到中途后，可方便地用手抓住，卸出板体211。
管道218连接供给孔217，并通过阀219连到压缩泵220。阀219连接排放口221。因此，通过控制阀219，能使被泵220压缩的空气210喷往部件放置盒212的孔216，将部件放置盒212压举到上方。也能将孔216内的空气210通过排放口221排放到外部。
预先设置从板体211的凹部213的底面往外部贯穿的排放孔222，则可在部件放置盒212***凹部213时，不控制阀219，将封入凹部213与部件放置盒212之间的空气排放到外部。因此，能方便地将部件放置盒212***凹部213。
图39是部件放置盒212的仰视图。例如，在部件放置盒212的一主面方设置圆锥形的孔216。将孔216分别设在方形部件放置盒212的4个角。重要的是设置得均衡好，使空气210通过供给孔217以均匀的力上压孔216时，部件放置盒212一面保持水平状态，一面上升。
图40是孔216及其邻域的放大截面图。在部件放置盒212的另一主面方形成的孔216形状如下。即，其底面上的直径216a例如为15mm，而且具有往部件放置盒212的内部变窄的锥面216b。从锥面216的顶点216c看的开角216为90度以下。顶点216c是孔216的中心。
在设在板体211的另一主面的压缩空气210的通路设置供给孔217，使其与孔216对置。从该供给孔往孔216流出的空气210在锥面216b上，其按压力成为垂直方向的力216e和水平方向的力210f。以该水平方向的力216f保持水平方向的均衡，以垂直方向的力216e将部件放置盒212压举到远离板体211的方向。
图41是从上表面(即一主面)看部件放置盒212的俯视图。图41中，棋盘格状设置36个(4×9)嵌入应在部件放置盒212上定位的部件209(参考图45)的凹部215。通过部件209在该部件放置盒212上来回滑动，使部件209嵌入该凹部215内，得以定位。
图42是部件放置盒212的关键部分截面图。在部件放置盒212的凹部215定位并***用金属形成而且截面为U形的部件209。将凹部215的深度做成凹部215嵌入部件209时，如符号212b(0.1mm)所示，部件209的开口端209a比部件放置盒212的顶面212a深一些。凹部215的侧面在部件209的高度大致一半处212c前为垂直，其余的一半212d设置往顶面212a扩大锥面。这是为了使部件209在该部件放置盒212上来回滑动时，容易进入凹部215。
实施方式12
图43是实施方式12的使用部件放置盒212的拆卸部的部件定位装置的侧视图。该装置包含于实施方式10中说明的盖件安装装置35，对装在子衬底52上的电子部件进行定位。
图43中，板体211的端部设置凸部231，形成盘232。该盘232内放入应定位的部件209。将支轴233设在板体211的大致中央的下方。将带轮234设置成连接支轴233。带轮234通过带235连接另一个带轮236。通过把旋转运动变换成往返运动的动力变换部237将带轮236连接到电动机238。而且，将电动机238放置在基座239上。支持部240设置在基座239上，支持盘232的支轴233。
以上那样构成的部件定位装置中，通过使电动机238旋转，在动力变换部237将该旋转从旋转运动变换成往返运动。变换成该往返运动的动力通过带235使带轮转动。于是，如符号242所示，盘232与带轮234联动，以支轴233为中心，其端部杠杆式地交互上下运动。
因此，预先在该盘232中放入部件209，则该部件209在盘232内来回滑动。这时，带梢配合在形成盘232的底的板体211的中央的部件放置盒212的端部也上下运动。于是，部件209在部件放置盒212上来回滑动，从而嵌入并定位于设在该部件放置盒212的凹部215。
实施方式13
图44是本发明实施方式13的插件机的关键部分截面图。该机构成实施方式10中说明的盖件安装装置35。
水平构件321能在同步带322上往水平方向(该图中与靠自己这一方面垂直的面)滑动。用固定材料324将滑动部323的一侧固定在水平构件321上。也将滑动部323的另一侧323b用固定材料326固定在喷嘴组部325上。滑动部323也可固定其一侧323a，而将另一侧323b控制成往上下方向滑动。
喷嘴主体部327在喷嘴组部325内自由滑动。弹簧328将喷嘴主体部327相对于喷嘴组部325推顶到下方。弹簧329把按压部330按压下方。也可用橡胶等弹性体形成该弹簧328和329。
在喷嘴主体部327的上部，往水平方向设置臂331。在臂331的前端，往下方安装选择棒332。又将筒333设在选择棒332的下方。控制该筒333，使其以芯棒333a为中心进行微小旋转。334是设在筒333的表面333b的孔，***选择棒332。
如以上那样，在滑动部323的另一侧323b安装包含喷嘴主体部327的多个、例如5个喷嘴组部325。将叠层衬底307安放在喷嘴主体部327的下方。盒302作为部件的一个例子，***到叠层衬底307，它相当于图42的部件209。
参考图44说明插件机的运作。首先，如符号339所示，滑动部323的另一侧323b下降时，与另一侧323b相连的喷嘴组部325也下降。这时，如果选择棒332的下方存在孔334，喷嘴主体部327也下降。这时将盒302真空吸附在喷嘴主体部327的下方前端327b。该状态下，喷嘴主体部327下降时，盒302接触到叠层衬底307。叠层衬底307相当于图31的中母衬底1151。然后，喷嘴组部325进一步下降时，接着被弹簧328的弹力按压在叠层衬底307上。
喷嘴组部325又下降，则按压部330接触喷嘴主体部327的上端327a，施加弹簧329的弹力，将盒按压并***叠层衬底307。在这一系列的运作中，将选择棒332宽松地***孔334，因而，能比较顺畅地实施这些运作。
接着，说明筒333进行旋转而不在选择棒332的下方与孔334对置的情况。选择棒332的下方不存在孔334时，喷嘴组部325下降，则选择棒332的前端接触筒333的表面333b。因此，至此，禁止喷嘴主体部327下降。即，即使喷嘴组部325下降，也不将盒302***到叠层衬底307。
这样，当然根据选择棒332下方是否存在***选择棒332的孔334，选择是否将盒302***到叠层衬底307。由选择棒332和筒333形成选择手段。筒333装卸方便，可交换。
图45是筒333的立体图。此例中，筒333为圆筒形，但该筒不限于圆筒形，例如也可以是方柱等多边柱。将芯棒333a设在筒333的中心。通过使芯棒333a旋转，让筒333旋转。因此，通过预先在筒333的表面333b设置孔334，能仅对符合孔334的喷嘴主体部327***盒302。
在筒333的端部方设置探测板335，并将其固定于芯棒333a。探测板335的形状为大致圆形，在其同心圆上以等间隔设置孔336。通过用光敏器件(未示出)检测出孔336，对筒333的旋转角进行检测。探测板337用于决定筒333的初始位置。用设在探测板337的孔338识别筒333的旋转初始位置。探测板337是圆板，处在筒333的端部，并固定于芯棒333a。
筒333具有探测板335和337。可利用这些探测板的传感输出，控制筒333进行旋转，从而能实现送件机的自动化。
图46是筒333的展开图。图46中，例如第1列340在全部的行设置孔334。因此，如果选择该位置，全部喷嘴主体部327都下降，都能***盒302。与此相反，列341全部的行都不设置孔334。因此，如果选择该位置，全部喷嘴主体部327都不能下降，都不能***盒302。
选择列342至列346的任一列，则其对应的喷嘴主体部327下降，能***盒302。这时，由于仅选择1个喷嘴主体部327，如果用同步带322控制水平构件321，可自由改变盒302的***间距。
列347是使盒302***图51中所示的叠层衬底307的列310的例子，其中禁止盒302***到孔308所对应的位置。通过这样对设在筒333的孔334的位置进行编程，能使喷嘴主体部327在希望的位置动作，以***盒302。由于可使该筒333装卸自如且进行交换，即使对其他设计规范，也能迅速应对。
图47是说明水平构件321的水平方向控制用的俯视图。电动机350具有带轮351。架设同步带322，使电动机350的旋转传到带轮351。将同步带322和水平构件321固定在安装部353。因此，可通过控制电动机350，使水平构件321往水平方向移动，从而使由喷嘴组部325和喷嘴主体部327构成的喷嘴往水平方向移动。即，当然能在水平方向自由进行控制。
图48是包含关联部件的插件机的俯视图。图48中，水平构件321成为部件***部的一部分，并将其控制成往成为水平方向的X方向355移动。供给部356供给盒302。将盒对位部357和叠层衬底307放置在载物台359上。载物台359也往水平方向移动，但可控制成往对水平构件321的移动方向垂直的方向(即Y方向358)移动。***部件时，首先用装在水平构件321的喷嘴主体部327吸附盒302，接着用盒对位部357以容许的对位精度范围适当对准盒302在喷嘴主体部327上的吸附位置。这是为了将盒302***叠层衬底307的规定位置。然后，在该状态下，使喷嘴在叠层衬底307上移动，并将盒302***到叠层衬底307。以水平构件321的X方向355的控制和载物台359的Y方向358的移动实现喷嘴移动。
实施方式14
图49是实施方式14的插件机的截面图。这是构成实施方式10中阐述的盖件安装装置35(参考图35)的第2例。图49中，对与实施方式13相同的部分标注相同的符号，简化其说明。
用固定材料462将滑动部460的一侧460a固定于水平构件321。使滑动部460的另一侧460b滑动自如地连接喷嘴组部463。即，另一侧460b上形成的凹部460c与喷嘴组部463上形成的凸部463a滑动自如地配合。464是螺钉，用于固定另一侧460b和喷嘴组部463的位置。
即，根据此结构，能使喷嘴组部463移动到滑动部460的另一侧460b的任意位置后得到固定。这样，能按叠层衬底307上的规定间距***盒302。而且，可同时***一列。
图50是实施方式14的插件机的俯视图。用螺钉464将滑动自如地设在滑动部460的另一侧460b的喷嘴组部463固定于另一侧460b。因此，能将喷嘴组部463的间距465、466、467和468设定成规定的大小。
实施方式15
用附图说明实施方式15。这是实施方式10中阐述的划分装置37。图52是本实施方式15的划分装置37的截面图。
金属制的箱511的顶面511a上设置孔512，用铰链514使封堵孔512的盖513与顶面511a开合自如地连接。
这里，孔512的尺寸大于随行夹具123，掀开盖513，可将母衬底81收装入箱511的内部并使其在该孔下面。这时，在箱511设置2处基准脚515，该基准脚515配合设在后文阐述的图64中所示的随行夹具123的外框122的一侧123a的基准孔127和基准长孔128进行定位。保持部516通过支承随行夹具123(参考图64)的另一侧，使随行夹具123保持水平。
用弹簧将按压部517固定在盖513。于是，按压部517以关闭盖513的状态按压随行夹具123的上表面。由此，在划分时使随行夹具123得到可靠保持和定位，因而划分精度良好。
同步刀具518的刃的厚度为大致0.3mm。此同步刀具518的上端518a与粘附片121之间设置间隙519。于是，使该同步刀具518一面旋转，一面往B方向移动，一直移动到位置520，从而完成一列的切断。
实施方式15中，使同步刀具518的旋转方向往A方向(反时针方向)旋转，让切屑落到下方，从而切屑落到箱511的下表面511b。因此，箱511的后方511c连接导管521，从导管521强制吸引。进而，在箱511的前方511d设置孔522，以便使该吸引的空气流从箱511的前方511d流到后方511c。又设置橡胶525，使其覆盖孔523，以抑制同步刀具518的移动所需的从孔523抽出和流入空气。
根据以上的结构，母衬底81当然在保持用粘附片121连接的原样下受到切断。母衬底81相当于图31的中母衬底1151上安装电子部件的衬底。
实施方式15中，同步刀具518的旋转方向为A方向(反时针方向)，但其相反方向(即顺时针方向)也可。这时，划分母衬底81产生的飞边方向朝上，因而往母衬底81安装VCO等时，不发生浮动等，可消除VCO的电极与母衬底81没有得到焊接的缺陷。
实施方式16
图54是片状部件611的俯视图。片状部件611相当于图31中所示的中衬底1151安装电子部件的部件。片状部件611在叠层衬底612上将部件612配置成棋盘格状。片状部件611中安装例如横向8列、纵向8行，共计64个部件604。片状部件611以片的状态安装各电子部件。然后，覆盖金属制的屏蔽壳。在该屏蔽壳的面贴粘附片603。已贴粘附片603的状态下，切断各部件后，进行检查，从而作为片状部件611制作完毕。实施方式16中，作为部件604，可为图36A图36B和图37中所示嘚VCO，即压控振荡器。
接着，说明实施方式10中阐述的片剥离装置39。图53是从该片状部件611剥离粘附在粘附片603上的部件604的片剥离装置39的截面图。图53中，例如用铝形成剥离台615。从该剥离台615的顶面615a朝向下方形成凹部616。然后，在该凹部616的大致中央树立针617。又在凹部616的底面设置抽气孔618。抽气孔618连接真空泵(未示出)。设置吸引孔619，与凹部相邻，并且从剥离台615的顶面615a连通到下表面。吸引孔619也连接真空泵。抽气孔618和吸引孔619都抽空气，可共用1个真空泵(未示出)。
然后，在该剥离台615的顶面615a放置片状部件611，并使粘附片603的面朝下。这时，放置成针617接触要剥离的部件604a的大致中央。叠层衬底612安装部件604。此状态下，每一部件604在切断部620切断叠层衬底612。叠层衬底612相当于图31中所示的中母衬底1151上安装部件的衬底。
将喷嘴621设置成可上下运动，对部件604(例如VCO)进行真空吸附。喷嘴621的前端安装用橡胶形成的吸盘622，该吸盘622接触部件604的叠层衬底612侧。吸盘612具有使部件604保持水平姿势而且均匀按压部件604a的作用。弹簧623用作弹性体的一个例子。弹簧623用一定的往部件604的方向按压喷嘴621，并使部件604a不受到过剩的应力。
在与接触到针617的部件604a相邻的部件604的上方设置导向件624。导向件624用于防止部件604非所需动作，设置成拼接在部件604上，而且具有若干间隙。
以上那样构成的片剥离装置39中，在剥离台615的顶面615a将片状部件611的粘附片603侧放置成朝下。这时，将针617放置成在要剥离的部件604a的大致中央。然后，使导向件624下降，与部件604拼接，让部件604的姿势在水平方向稳定。这时，用吸引孔619吸引粘附片603，禁止粘附片603移动。部件604小时，也可没有该吸引孔619。
这里，使喷嘴612下降，并且用吸盘622和针617夹持部件604a。然后，用真空泵从抽气孔618抽空气。于是，凹部616内成为真空，粘附片603在该真空力下变弯，形成弯曲603a。这样，使部件604a从粘附片603剥离，相当于在针617上的一点603b连接部件604a和粘附片603。由于这样用一点603b连接，粘附力变小，用喷嘴621的小吸引力就能方便地将部件604a剥离粘附片603。因此，将夹在部件604a的应力抑制得小，不损伤部件604a。
上面的例子，其部件604a的面积为13mm2左右，需要吸引力130克，但通过用一点603b粘附，用大致其6分之1的20克就能剥离。
图55是片剥离装置的关键部分截面图。图55中，凹部616越大，粘附片603的弯曲603a越大，容易剥离。实施方式16中，壁616a从与部件604a相邻的部件604的端部往其内侧进入部件604的尺寸604b的2分之1至3分之1。因此，缩小部件604与部件604a之间的距离，加大部件604对衬底612的安装密度，同时还能使部件604的姿势保持水平，又能获得足够弯的弯曲603a.
实施方式16中，部件604和604a的一条边的长度为3.4mm，部件604与部件601a的距离为0.5mm，针617与凹部616的壁616a的距离625为3.9mm。
针617的前端617a比剥离台615的顶面615a低若干为佳。这能抑制对部件604a加的应力，因而有效。
图56是针617的截面图。该针617的前端部617a为半圆球状。最好此半圆球的直径617c为0.6mm至12mm的范围。通过做成该尺寸范围，可获得不破坏粘附片603而且弯曲量足够的弯曲603a。针617的根部的尺寸为1.5mm。
又由于前端部617a为半圆球状，使粘附片603容易沿该半圆球弯曲。
图57A～57D示出采用本发明的剥离装置的片剥离方法。图57A是将片状部件611放置在剥离台615的顶面615a的工序。此工序中，放置成片状部件611的粘附片603为下侧，要剥离的部件604a的中央处在针617的前端617a。
接着，如图57B所示，由吸引孔619吸引粘附片603，使其固定于剥离台615。然后，使导向件624下降，将部件604的姿势保持水平。接着，使喷嘴621下降，用装在该喷嘴621的前端的吸盘622和针617夹持部件604a。这样，就使部件604a的姿势保持稳定。
接着，如图57C所示，由抽气孔618抽出凹部616内的空气。于是，粘附片603被吸引而变弯，形成弯曲603a。即，此状态下，相当于粘附片603和部件604a粘附在一点603b上。因此，通过该状态下使喷嘴621升到上方，能将部件604a顺畅剥离粘附片603。
又，如图57所示，该状态下，空气从抽气孔618进入，使凹部616内的压力大致等于外部的压力。于是，粘附片603重新返回原始状态，部件604a也能返回原来的片状态。这在例如部件604a不合格品等情况下有效，可重新作为片状部件611进行检修。
实施方式17
图58是实施方式17的片剥离装置39的剥离台630的立体图。剥离台630中，凹部631为1个，可独立剥离1个部件。将针632设在凹部631的大致中央。其它动作与实施方式16相同，因而省略说明。
实施方式18
图59是实施方式18的片剥离装置的剥离台640的俯视图。剥离台640将片状部件611的一串部件604汇总在一起进行剥离。实施方式18中，能同时剥离例如8个部件604。凹部641中树立针642，使其分别位于各部件604的大致中央。还在凹部641内的针642与相邻针642之间，设置气孔643。
实施方式18中，可将粘附成一串的部件604成批剥离，因而工作效率提高。其它的组成必要条件和动作与实施方式16相同，省略详细说明。
实施方式19
图60是实施方式19的片剥离装置的剥离台650的俯视图。剥离台650将片状部件611的一串部件604例如汇总成4行一起剥离。实施方式19中，能同时剥离例如一串8个而且4行的部件。即，示出能同时剥离总共32个(8×4)部件604的一个例子。凹部651树立针652，使其分别位于各部件604的大致中央。还设置抽气孔653。
实施方式19中，可将粘附成一串的部件604汇总在一起剥离，因而工作效率进一步提高。其它的组成必要条件和动作与实施方式16相同，省略详细说明。
实施方式20
实施方式20中，在下面用附图说明模件的制造方法。图61示出实施方式20的作为模件的一个例子的VCO(压控振荡器)的制造方法的制造工序图。这里，VCO可为图36A、图36B和图37所示的VCO51。VCO也可为图54、图55所示的部件604。要理解图61没有示出VCO本身。
图61中，核心衬底21相当于实施方式1中的树脂衬底1001。核心衬底21在部件安装工序22安装内置部件。用图35所示的内置部件安装装置31进行此安装。
未硬化的热固化薄层23相当于实施方式1中说明的第1薄层1011。叠层与开孔工序24中，冲开薄层23中埋设内置部件的孔并进行层叠。用图35所示的叠层与开孔装置32进行此叠层与开孔工序24。
然后，在叠层工序25对该开孔德薄层和装有部件的核心衬底21进行叠层。接着，在加热压接工序26进行加热压接，从而成为叠层衬底。该叠层衬底相当于例如图30所示的大母衬底1150。其加热压接条件与实施方式1的加热压接条件大致相同。即，设定为：加热压接温度180℃～200℃，压力30kg/cm2，加热压接时间约1小时。用图35所示的加热压接装置33进行此加热压接工序26。
接着，在蚀刻工序27对大母衬底1150的铜箔1205进行蚀刻处理，以形成图案。然后，划分工序中，从衬底1150划分中母衬底1151(参考图31)。
图62是实施方式20的母衬底的正视图。该母衬底在图31所示的中母衬底1151设置孔。图61和图62中，母衬底81是用多个连接部82连接子衬底52(图31中的子衬底1152)而成的母衬底，该母衬底81的纵(横)、横(纵)分别具有例如91mm×94mm的外形尺寸，其中连接168个6.5×5.3mm的子衬底52而成。全部用相同的布线形成该子衬底52。
印刷工序86将膏状钎焊料87印刷到母衬底81上。印刷工序86中，在母衬底81上放置例如70m厚的不锈钢制的网，并且用橡皮刮板将膏状钎焊料87印刷到母衬底81上。膏状钎焊料87采用锡、银、铜类无铅钎焊料。
部件安装工序88设在印刷工序86之后，将电子部件89装到母衬底81上。由图35所示的部件安装装置34进行部件安装工序88。
部件安装工序88中，由通用装件机对各子衬底52安装电容器63、64和68、变容二极管65以及晶体管67和69等(参考图37)。
软熔焊接工序90设在电子部件安装工序88之后。软熔焊接工序90中，以软熔炉氛围温度约230对母衬底81加热，并利用膏状钎料87使电子部件89与母衬底81接合。
缝隙加工工序91设在软熔焊接工序90之后。图63A中示出缝隙加工工序91中的母衬底81的俯视图。图63B是母衬底81中用符号120表示的部位的关键部分放大图。如图63A和63B所示，缝隙加工工序91中，在子衬底52的一侧按定时形成缝隙111。因此，如图63B所示，使子衬底52的相邻电极信号82a端子112和113以及信号端子114和115电和机械上都相互分离。
在这样用连接部82b将子衬底52连接到母衬底81的状态下，使各子衬底52电绝缘，因而能分别对各信号端子112和113以及114和115提供独立的信号。因此，能分别使各子衬底52上形成的例如VCO单独在电方面工作，并进行检查。
实施方式20的VCO中，最好进行后文阐述的基于激光修整的频率调整。因此，设置缝隙加工工序91，以便该调整工序中能使各VCO独立工作。然而，在不需要进行这种激光修整等的频率调整工序的模件的情况下，也可不设此缝隙加工工序91。在该缝隙加工工序911中加工缝隙时111时，一面加水一面进行加工。然后，由脱水工序92对缝隙加工工序91中已加工缝隙111的母衬底81去除水分。
激光修整工序93设在脱水工序92之后。该工序对各子衬底52上的图案电感器62照射激光，进行修整。此激光修整工序93中，由于预先在缝隙加工工序91使各子衬底52电绝缘，各VCO能独立工作。因此，对该子衬底52供电，使VCO工作，一面检测该VCO的输出信号的频率，一面修整图案电感器62，调整其电感值。由此，能使谐振电路61的频率变化，将VCO的输出频率调整到规定的频率。
清洗工序94设在激光休整工序之后。可利用清洗工序94去除激光修整加工中产生的加工屑。
盖件安装工序95设在清洗工序94之后。由盖件安装装置35(参考图35)进行盖件安装工序95。盖件安装工序95中，将盖55的脚56***到子衬底52的通孔57(参考图36A)。
软钎料涂敷工序96设在盖件安装工序95之后。软钎料涂敷工序96中，将母衬底81设置成盖55侧朝下，利用网对该衬底供给锡、银、铜类的无铅膏状钎焊料87。此软钎料涂敷工序96中，设置成盖55为下侧。因此，使设在盖55的对置面的各脚56之间的尺寸比子衬底52的尺寸小例如0.1mm左右，将盖55的脚56压入子衬底52，从而防止盖55脱落。
软熔焊接工序97设在软钎料涂敷工序96之后。软熔焊接工序97使上一工序(软钎料涂敷工序96)中涂敷的软钎料溶化，将盖件55焊接到子衬底52。这样，用软钎料58使盖件55的脚56与子衬底52的侧面接合。
贴片工序98设在软熔焊接工序97之后，用于粘贴粘附片。由图35所示的贴片装置36进行贴片工序98。
图64示出实施方式20中将母衬底81贴到粘附片的状态。图65是从图36A所示的VCO51的侧面方向看的关键部分放大截面图。图64和图65中，粘附片121是在聚酰亚胺的一面上涂敷粘附剂。然后，将盖片55的上表面55a贴到预先在金属制的外框122上贴有粘附片的随行夹具123的规定位置。
这里，在随行夹具123设置作为记录媒体的一个例子的存储器124和连接存储器124的连接端子125。连接端子125是叠层衬底126上形成的铜箔。在叠层衬底126上安装存储器124。然后将装有存储器124的叠层衬底126安装到外框122。
利用这样的结构，可从连接端子125将各种数据写入到存储器124，预先存储贴在该随行夹具上的例如VCO所涉及的各种信息。例如可用该信息方便地管理VCO的振荡频率的频数分布等。
划分工序99设在贴片工序98之后。由图35所示的划分装置37进行划分工序99。划分工序99中，切断将子衬底52连接到母衬底81的残留连接部82b。连接部82b被配置成与一侧82a垂直。由此，使各VCO完全从主衬底81断开。但，重要的是该划分工序99中的划分仅切断连接部82b，不切断粘附片121。
由此，使各VCO仍然保留由粘附片121连接在母衬底81的位置，因而各VCO的位置精度良好。这样，在后面阐述的检查工序100中，能使VCO工作用的电源供给脚(未示出)和对输出信号进行输入的检查脚(未示出)等可靠地接触图63B所示的端子112、113、114和115，因而能防止产生错检，进行可靠的检查。
在作为VCO的具体例子示出的VCO51(参考图36A、图36B和图37)那样用于便携电话等移动通信的电子部件中，重要的是实现小型化。随着VCO进一步小型化。为了防止后面阐述的检查工序100中引脚接触错误造成的检查差错，各子衬底52高精度定位非常重要。因此，实施方式20中，使检查工序100中子衬底52之间的尺寸精度仍旧维持与划分工序99划分前大致相同，因而能对检查工序100中的检查差错防患于未然。
检查工序100设在划分工序99之后。由图35所示的检查装置38进行检查工序100。检查工序100中，检查主要检查VCO的电特性。这里，在激光修整工序93暂且测量VCO的振荡频率。然而，VCO一般因安装盖55而振荡频率变化。因此，检查工序100中，再次检查振荡频率。然后，也使检查工序100中的各VCO的检查结果存储到存储器124。
实施方式20中的随行夹具123具有存储器124，如果在存储器124中写入各工序的各种制造上的数据和电特性，就能在检查工序100使用这些数据，可使生产率提高。如果存储例如上述激光修整工序93中各VCO的振荡频率值，在检查工序100就可根据该数据排出对振荡频率调整不合格品进行检查。即，在检查工序100前的某工序存储不合格信息，则可不再对该不合格的VCO进行检查，因而能谋求加快、缩短检查时间。
标记打印工序101设在检查工序之后。标记打印工序101中，利用激光打印在盖55的顶面打印产品号和生产批号等。在存储器124存放各VCO合格或不合格的信息。读取该信息，对VCO合格品进行打印。由此，因为仅对合格品打印，用眼看就能方便地判断VCO合格或不合格。
剥离工序102设在标记打印工序101之后，其中从随行夹具123摘下各VCO。VCO的摘下是用喷嘴等吸引子衬底52的另一主面52b，从粘附片121摘下VCO的。粘附片121相当于实施方式16所示的粘附片603。但是，这时可通过读取存储器124中存放的检查工序100的检查结果的数据，方便地从粘附片121摘下合格品。由图35所示的剥离装置39进行此剥离工序102。
又可读取随行夹具123中装的存储器124内存储的各VCO的特性数据，例如振荡频率等，并根据该特性将检查工序100中的VCO合格品分为若干组。
即使在操作者用手工从粘附片121摘下VCO时，由于打印工序101中的打印，也能判别合格品，不会误摘不合格品，能可靠地摘取合格品。
包装工序103设在剥离工序之后，用捆带机等包装剥离工序102中从随行夹具123摘下的VCO成品。
这时，即使合格品和不合格品混杂，也由于不合格品没有打印标记，能对错误包装检查工序100中成为不合格品的VCO的缺陷防患于未然。
修理工序104对剥离工序102中残留在随行夹具123上的不合格品进行修理。修理工序104中，以随行夹具123上留有盖55的状态摘下子衬底52，进行子衬底52上的电子部件53的对换等。而且，在该状态下确认VCO的振荡频率等后，再次安装留在随行夹具123的盖55，进行焊接，并再次投入到检查工序100。
这时，由于是存储器123存储不合格信息的状态，只要读取该信息就能方便地进行修理项目的检查。
也可在检查工序100重新检查剥离工序102中残留在随行夹具的检查工序100内的不合格品。这时，如果改变检查工序100的检查标准，即使随行夹具123未装存储器124，也可方便地根据例如电特性进行挑选。例如，VCO中，能方便地区分其振荡频率接近的频率。
综上所述，根据本发明的模件制造方法，由于贴片工序98与检查工序100之间***划分工序99，检查工序100中，各VCO成为在随行夹具123上定位的状态。即，相邻的VCO为电绝缘且独立的状态，但机械上形成由粘附片121连接的状态。因此，检查工序100中，能对起因于划分工序99的缺陷进行检查。
而且，检查工序100中，由于VCO以贴到随行夹具123的原样得到检查，这些VCO之间的位置精度良好。因此，检查工序中容易检查，能实现生产率良好的模件制造方法。
又由于进行检查工序100前母衬底81为电和机械上完全分离的划分状态，不必在母衬底81的制造过程中使各子衬底52形成电和机械上分离的铜箔不形成部。因此，母衬底82的制造工序中，不需要用于形成铜箔不形成部的工序，能实现母衬底81的低价格化，可实现价格低的VCO。
实施方式21
用附图说明实施方式21。图66是实施方式21的模件制造方法的制造工序图。图66中，与图61相同的部分添加相同的符号，简化其说明。
实施方式21的VCO表示其在子衬底52的背面52b形成图案电感器62(参考图37)。因此，该图案电感器62的电感值可在背面52b进行调整。
于是，实施方式21中，如图66所示，印刷工序86中已印刷膏状钎焊料87的母衬底81在部件安装工序88安装电子部件89后，由软熔焊接工序90加以焊接。
接着，在软熔焊接工序90之后，设置盖安装工序95，对各子衬底52安装盖55。然后，在涂敷膏状钎焊料的软钎料涂敷工序96对盖55的脚56涂敷膏状钎焊料87后，在软熔焊接工序97加以焊接。由此，用软钎料58使盖55的脚56与子衬底52的侧面接合。然后，由设在软熔焊接工序97之后的贴粘附片121的贴片工序98将VCO贴到随行夹具123。
划分工序105设在贴片工序98之后。划分工序105中，将母衬底81以贴在随行夹具123上的粘附片121的状态加以划分。但是，划分工序105中划分连接部82a和82b两者。利用该划分，相邻的VCO以保持在随行夹具123上定位的状态形成电绝缘状态。
由划分工序105使各VCO电绝缘后，由划分工序105之后的激光修整工序93调整VCO振荡频率。图案电感器62设在子衬底52的另一主面52b上，因而将子衬底52的另一主面52b放置成朝上，以进行修整。
将图案电感器62形成在子衬底52的另一主面52b上，但也可将其形成在子衬底52的内层。这时，可设置开口部，使其与图案电感器对置，成为修整部露出的状态。
这样，实施方式21中，就能从子衬底52的另一主面52b方进行激光修整，因而不必在安装盖55之前进行激光修整。因此，不需要实施方式20中所示的缝隙加工工序91和脱水工序92等，可减少制造工序数，能获得价格低的VCO。
以装有盖55的状态进行VCO的激光修整工序93。上述实施方式20在激光修整工序93中，由于VCO的振荡频率因有无盖55而变化，估计安装盖55后造成的振荡频率的偏差，进行估计调整。因此，盖55装好后的振荡频率未必成为希望的振荡频率。然而，实施方式21中，在装盖55后调整VCO的振荡频率，因而能使VCO的振荡频率精度良好地对准希望的频率。
然后，将清洗工序94设在该激光修整工序93之后。清洗工序94中，可去除软熔焊接工序90和97中产生的焊珠和激光修整工序93中产生的修整屑等。实施方式21中，在软熔焊接供需97后清洗叠层衬底，能同时清除焊接盖55时产生的焊珠。
由于能清除划分工序105中的划分衬底的屑等杂散屑，可获得具有稳定的振荡频率的VCO。又由于实施方式21中的VCO清除划分产生的屑等，即使该VCO用于具有接点等的设备中，接点的接触也不容易产生故障。
检查工序100设在清洗工序94之后。检查工序100中，进行VCO的电特性检查和目视检查，并将这些检查结果存放在存储器124。然后，在检查工序100之后设置剥离工序102，读取存储器124存放的检查结果的数据，从随行夹具123摘下合格品。在剥离工序102之后设置标记打印工序101。对通过剥离工序102从随行夹具123摘下的VCO打印标记。由于这样对剥离工序102剥离的合格品进行标记打印，能排除合格品与不合格品混杂的缺陷。
包装工序103设在标记打印工序之后。包装工序103对经上述工序制造的VCO进行包装。实施方式21中，也限于对合格品进行标记打印，因而可排除在包装工序103包装不合格品的缺陷。
生产事业上的可用性
本发明的叠层衬底由于用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍该纺织布或无纺布，树脂流动埋设部内填充足够的树脂，没有间隙，空气和气泡不残留。因此，可提供的叠层衬底不会由于空气等热膨胀时产生的应力而使电连接连接受损，而且机械上也可靠。
又由于电子部件装在衬底上，可按此状态检查衬底，使叠层衬底完成后的合格品率提高。而且，由于树脂在加热压接时软化，连狭窄的间隙也能充分填充树脂。
对本发明的叠层衬底对薄层和衬底进行加热压接，使其合为一体化的层叠衬底，并且图案所形成的电子部件的周围在开口内填充从第1薄层流出的树脂，因而介电常数高于第1薄层主体部，能加大电感值。如果电感值相同，则可谋求小型化。
本发明的叠层衬底由于用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍该纺织布或无纺布，树脂流动埋设部内填充足够的树脂，没有间隙，空气和气泡不残留。因此，不会由于空气等热膨胀时产生的应力而使电连接和机械连接受损，所以叠层衬底和电子部件的连接可靠性提高。
又由于电子部件用软熔焊接进行连接，其生产率高，质量好。而且，可利用自定位效应，使电子部件装在一定位置。
又由于将电子部件安装在衬底上，可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。而且，由于树脂在加热压接时软化，连狭窄的间隙也能充分填充树脂。
本发明的叠层衬底由于在叠层衬底中薄层的1个开口内，以狭小间距配置多个子电子元件，能高密度安装电子部件。因此，能有助于小型化。
又由于将电子部件安装在衬底上，可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。而且，由于树脂在加热压接时软化，连狭窄的间隙也能充分填充树脂。
本发明的叠层衬底制造方法由于在使衬底与薄层合为一体前将电子部件安装到衬底，在对衬底和薄层进行一体化时不必再次进行电子部件与衬底的对位。因此，装配非常容易。又由于薄层设置与电子部件之间具有间隙的开口，即使安装鼓出衬底的电子部件，也容易装配。
又由于将电子部件安装在衬底上，可按此衬底的状态进行检查，使叠层衬底完成后的合格品率提高。
本发明的叠层衬底制造方法由于图案所形成的电子部件的周围在开口内填充从第1薄层流出的树脂，介电常数高于第1薄层主体部，能加大图案所形成的电子部件的电感值。如果电感值相同，则可谋求小型化。
本发明的模件制造方法用于在检查工序前***划分工序，能在检查工序检查起因于划分工序的缺陷，可实现高质量的模件。
又由于检查工序前设置划分工序，并且在划分工序前设置贴片工序，检查工序中各子衬底通过贴到粘附片而形成相连的状态，同时还能使相邻的子衬底保持电绝缘的状态。因此，检查工序中，能以叠层衬底为单位成批进行检查，从而可实现生产率良好的模件制造方法。
本发明的模件制造方法由于从电子部件安装面的反面进行激光修整，以调整线圈电感值，能在装盖后进行调整。因此，不需要再次进行精密的调整。
此外，本发明的模件制造装置由于构成模件的母衬底用纺织布或无纺布保持薄层的形状，同时还使具有热流动性的树脂浸渍该纺织布或无纺布，树脂流动埋设部内填充足够的树脂，没有间隙，空气和气泡不残留。因此，不会由于空气等热膨胀时产生的应力而使电连接和机械连接受损，所以叠层衬底和电子部件的可靠性提高。
又由于在检查装置前***划分装置，可在检查装置检查起因于划分装置的缺陷，可实现高质量的模件。
综上所述，本发明的叠层衬底及其制造方法和使用该叠层衬底的模件制造方法及其制造装置由于提高设在叠层衬底上的焊盘与电子部件的电连接和机械连接的可靠性，在生产事业方面的利用价值极高。

Claims (76)

1.一种叠层衬底，埋有电子部件，其特征在于，包含利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在所述衬底的一主面上叠层同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层，所述第1薄层在和所述电子部件对应的部分设置与所述电子部件的外周之间有间隙的开口，同时由浸渍热流动性树脂的板状体的纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
2.如权利要求1中所述的叠层衬底，其特征在于，用连接固定材料熔点以下的温度进行加热压接，使第1薄层与衬底结合。
3.如权利要求1中所述的叠层衬底，其特征在于，第1薄层使用热固化树脂。
4.如权利要求1中所述的叠层衬底，其特征在于，第1薄层具有对电子部件偏心的开口部。
5.如权利要求1中所述的叠层衬底，其特征在于，在第1薄层的一主面上设置第2薄层，所述第2薄层的一主面上设置铜箔。
6.如权利要求1中所述的叠层衬底，其特征在于，连接固定材料采用锡、银、铜类软钎料。
7.如权利要求1中所述的叠层衬底，其特征在于，连接固定材料材采用具有热固化性的导电粘结剂。
8.如权利要求1中所述的叠层衬底，其特征在于，第1薄层的厚度叠层多块厚度大致均等的薄片而成。
9.如权利要求1中所述的叠层衬底，其特征在于，第1薄层的厚度高于电子部件的高度。
10.如权利要求1中所述的叠层衬底，其特征在于，对第1薄层的开口部设置越往衬底越展宽的锥状。
11.如权利要求1中所述的叠层衬底，其特征在于，将第1薄层叠层多片，同时离衬底越远，其形成开口部的孔依次越小。
12.如权利要求1中所述的叠层衬底，其特征在于，在第1薄层的一主面和另一主面的至少一方形成图案，同时还设置贯穿该第1薄层的通路孔，在该通路孔中填充将导电粉和树脂混合成糊状的填充剂。
13.如权利要求1中所述的叠层衬底，其特征在于，第1薄层上叠层多片薄片，构成多层结构，每一层形成导电通路，用构成模拟电阻的内通路孔(inner-via)连接各所述导电通路。
14.如权利要求1中所述的叠层衬底，其特征在于，叠层多片第1薄层，同时所述第1薄层中，在一层的一主面上形成电感器，在将电感器夹在中间的上下层设孔，往所述孔中填充介电常数小的电介质，同时还将其外侧分别作为焊盘。
15.如权利要求1中所述的叠层衬底，其特征在于，衬底上形成多个电路块，在第1薄层上设孔，以划分这些电路块，同时还在所述孔中填充磁性体。
16.如权利要求1中所述的叠层衬底，其特征在于，衬底上形成含有电感器的高频电路块，在与所述电感器对置的第1薄层上设置第2孔，同时在该第2孔中填充磁性体。
17.如权利要求16中所述的叠层衬底，其特征在于，在电感器的一主面上设置抗蚀膜，同时将磁性体置于所述抗蚀膜上。
18.如权利要求1中所述的叠层衬底，其特征在于，在衬底的一主面上形成电路图案，所述电路图案的长度取为与第1薄层具有的介电常数的平方根成正比的长度。
19.如权利要求1中所述的叠层衬底，其特征在于，在衬底的一主面上设置焊接固定电子部件的焊盘，用第1内通路孔(inner-via)将所述焊盘导出到所述衬底的一主面相反侧的另一主面后，又用第2内通路孔(inner-via)将该焊盘导出到所述衬底的一主面，连接于所述衬底的一主面上形成的图案。
20.如权利要求1中所述的叠层衬底，其特征在于，电子部件外周与开口壁面之间的间隙大于第1薄层的厚度。
21.一种叠层衬底，埋设电子部件，其特征在于，具备由设在衬底的一主面的图案形成的电子部件、以及在所述衬底的一主面上叠层，同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层，所述第1薄层在与所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
22.一种叠层衬底，埋设电子部件，其特征在于，具备利用连接固定材料连接并固定设在其主面的焊盘和电子部件的电极的衬底、设在所述电子部件附近的图案电感器、以及在所述衬底的一主面上叠层，同时还在所述电子部件与所述图案电感器的外周具有树脂流动埋设部的第1薄层，用软熔焊接连接所述电子部件，同时所述第1薄层还在与所述电子部件和所述图案电感器对应的部分设置与所述电子部件和所述图案电感器的外周之间具有间隙的开口，而且由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
23.如权利要求22中所述的叠层衬底，其特征在于，用连接固定材料的熔点以下的温度进行加热压接，使第1薄层与衬底接合。
24.一种叠层衬底，埋有电子部件，其特征在于，具备利用连接固定材料连接设并固定在其一主面的焊盘和电子部件的电极的衬底、以及在所述衬底的一主面上叠层同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层，所述电子元件以狭窄的间距配置多个子电子部件，同时所述第1薄层在与所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口，而且由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
25.如权利要求24中所述的叠层衬底，其特征在于，用连接固定材料熔点以下的温度进行加热压接，使第1薄层与衬底的结合。
26.如权利要求25中所述的叠层衬底，其特征在于，第1薄层中使用热固化树脂。
27.一种埋有电子部件的叠层衬底的制造方法，其特征在于，包含对利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在所述衬底的一主面上叠层同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序、以及在该叠层工序后对所述第1薄层和所述衬底进行加热压接并使其合为一体的一体化工序，所述第1薄层在与所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
28.如权利要求27中所述的叠层衬底制造方法，其特征在于，用连接固定材料熔点以下的温度进行加热压接，使第1薄层与衬底的结合。
29.如权利要求27中所述的叠层衬底制造方法，其特征在于，第1薄层中使用热固化树脂。
30.如权利要求27中所述的叠层衬底制造方法，其特征在于，衬底和第1薄层两者均用连接多块子衬底而成的大工作单(worksheet)状衬底构成。
31.如权利要求30中所述的叠层衬底制造方法，其特征在于，叠层多块第1薄层，使其厚度大于电子部件的高度，同时在其最上层整个面上或其一部分上设置铜箔。
32.如权利要求30中所述的叠层衬底制造方法，其特征在于，使电子部件与第1薄层的开口偏心。
33.如权利要求30中所述的叠层衬底，其特征在于，衬底上形成含有电感器的高频电路，在与该电感器对置的第1薄层上设置第2开口，同时在该第2开口中填充磁性体。
34.如权利要求30中所述的叠层衬底制造方法，其特征在于，一体化工序之后，在衬底和第1薄层的端面上设置通孔，将设在所述衬底和所述第1薄层上的导电图案的信号引出到所述通孔，同时还将所述通孔作为端面电极。
35.如权利要求30中所述的叠层衬底制造方法，其特征在于，在多块子衬底的集合体和设置得与该集合体相邻的另一集合体之间设置搭边。
36.一种埋有电子部件的叠层衬底的制造方法，其特征在于，具备在所述衬底的上表面层叠由设在衬底的一主面的图案形成的电子部件和在该电子部件上方具有树脂流动埋设部的第1薄层的叠层工序、以及在该叠层工序之后对所述第1薄层和所述衬底进行加热压接并使其合为一体的一体化工序，所述第1薄层在和所述电子部件对应的部分上设置与所述电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
37.一种模件制造方法，从连接多块子衬底而成的母衬底划分出所述子衬底，以形成所述模件，其特征在于，包含对利用连接固定材料连接并固定设在其一主面的焊盘和电子部件的电极的衬底、以及在所述衬底的上表面上叠层，同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序、在该叠层工序之后对所述第1薄层和所述衬底进行加热压接并使其一体化为叠层衬底的加热压接工序、在该加热压接工序后将部件装在所述叠层衬底的一个面的部件安装工序、在该部件安装工序后分别对各所述子衬底安装盖件以覆盖所述安装的部件的盖件安装工序、在所述盖件安装工序后将所述盖件的上表面方贴在粘附片上以形成片部件的贴片工序、在该贴片工序后使所述叠层衬底相互电绝缘并且同时划分成由所述粘附片以机械方式连接的子衬底的划分工序、在所述划分工序后对所述子衬底进行检查的检查工序、以及在所述检查工序后从所述薄片上剥离所述衬底的剥离工序，所述第1薄层采用板状体，具有在和所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口的纺织布或无纺布、以及浸渍在该纺织布或无纺布中的树脂，同时所述树脂采用具有热流动性的树脂。
38.如权利要求37中所述的模件制造方法，其特征在于，划分工序从叠层衬底的与盖件相反的一侧进行切断。
39.如权利要求37中所述的模件制造方法，其特征在于，在划分工序中，以叠层衬底的盖件方在上面的方式进行划分。
40.如权利要求37中所述的模件制造方法，其特征在于，粘附片由外框和贴在该外框内的具有粘附性的粘附薄片组成。
41.如权利要求40中所述的模件制造方法，其特征在于，在外框中附带设置存储媒体。
42.如权利要求41中所述的模件制造方法，其特征在于，将外框的识别号存储在存储媒体中。
43.如权利要求37中所述的模件制造方法，其特征在于，剥离工序中，剥离检查工序的检查合格的子衬底。
44.如权利要求43中所述的模件制造方法，其特征在于，剥离工序后具有在盖件上表面添加识别标记的加标记工序。
45.如权利要求44中所述的模件制造方法，其特征在于，具有包装加标记工序中加了标记的模件的包装工序。
46.如权利要求37中所述的模件制造方法，其特征在于，剥离工序具有将片部件放置在剥离台上的第1步骤、使喷嘴对准所述部件并吸引所述部件的第2步骤、抽出设在所述剥离台的凹部内的空气的第3步骤、以及用所述喷嘴吸起所述部件的第4步骤。
47.如权利要求46中所述的模件制造方法，其特征在于，剥离工序具有在所述第4工序后使所述凹部内的空气气压与外压大致相同的第5工序。
48.如权利要求43中所述的模件制造方法，其特征在于，具有在剥离工序后检查残留在薄片上的子衬底的第2检查工序和剥离在第2检查工序的检查中合格的子衬底的第2剥离工序。
49.一种模件制造方法，从连接多块子衬底而成的母衬底划分出所述子衬底，以形成所述模件，其特征在于，包含对利用连接固定材料连接并固定设在其一主面上的焊盘和电子部件的电极的衬底、以及在所述衬底的一主面上叠层同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层进行叠层的叠层工序、对所述第1薄层和所述衬底进行加热压接并使其一体化为叠层衬底的加热压接工序、将部件装在所述叠层衬底的一个面上的部件安装工序、分别对各所述子衬底安装盖件的盖件以覆盖所述盖件的安装工序、将所述盖件的上表面方贴在粘附片上以形成片部件的贴片工序、使所述叠层衬底相互电绝缘并且同时划分成由所述粘附片以机械方式连接的子衬底的划分工序、从所述叠层衬底的部件安装面的相反面进行激光修整以调整线圈电感的激光修整工序、对所述子衬底进行检查的检查工序、以及从所述薄片剥离所述衬底的剥离工序，所述第1薄层采用板状体，采用在和所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口的，含浸热流动性的树脂的板状体的纺织布或无纺布。
50.一种模件制造装置，制造由连接多块子衬底而成的母衬底形成的模件，其特征在于，包含制造作为所述母衬底的叠层衬底的叠层衬底制造装置、在所述叠层衬底的一个面安装部件的部件安装装置、设在该部件安装装置的下行侧，同时还分别对所述各子衬底安装盖件以覆盖所述部件安装装置安装的所述部件的盖件安装装置、设在所述盖件安装装置的下行侧同时还将粘附片贴在所述盖件一侧的贴片装置、设在该贴片装置的下行侧同时还划分所述子衬底的划分装置、设在该划分装置的下行侧的检查装置、以及设在该检查装置的下行侧同时还剥离所述粘附片的剥离装置，所述叠层衬底制造装置包含利用连接固定材料连接并固定设在上表面上的焊盘和电子部件的电极的衬底、以及在所述衬底的上表面上叠层，同时还在所述电子部件的外周具有树脂流动埋设部的第1薄层，所述第1薄层在和所述电子部件对应的部分设置与所述电子部件的外周之间具有间隙的开口，同时由浸渍热流动性树脂的板状体纺织布或无纺布构成，加热压接所述第1薄层和所述衬底，使其合为一体。
51.如权利要求50中所述的模件制造装置，其特征在于，划分装置利用粘附片以机械方式连接各子衬底，同时使其电绝缘。
52.如权利要求50中所述的模件制造装置，其特征在于，盖件安装装置包含部件放置部，所述部件放置部包含形成于板体的凹部和具有带梢嵌入该凹部的带梢配合部的部件放置盒，在所述板体上设置流体供给孔，同时所述部件放置盒的底面上，在与所述供给孔对置的位置设置具有往上方变窄的锥状的孔，用从所述供给孔流出的所述流体均匀地将所述部件放置盒向上压。
53.如权利要求52中所述的模件制造装置，其特征在于，设置多个具有往上方变窄的锥状的孔。
54.如权利要求52中所述的模件制造装置，其特征在于，带梢嵌入的带梢配合部具有往上方扩大的锥状。
55.如权利要求52中所述的模件制造装置，其特征在于，带梢配合部的底面设置流体排放孔。
56.如权利要求52中所述的模件制造装置，其特征在于，流体供给孔上连接管道的一侧，同时该管道的另一侧上连接连在流体排放孔和泵上的阀。
57.如权利要求52中所述的模件制造装置，其特征在于，具有部件定位部，该定位部在板体的端部设置凸部以形成盘，同时将该盘的大致中央作为支点进行转动，使部件定位。
58.如权利要求50中所述的模件制造装置，其特征在于，盖件安装装置包含对叠层衬底安装盖件用的部件***部，所述部件***部具有一侧固定在水平构件上同时另一侧控制成在上下方向滑动的滑动部、固定在所述滑动部的另一侧多个喷嘴组部、以及安装成可在所述喷嘴组内抗弹性地上下方向滑动的喷嘴主体部，并且设置可分别独立选择所述喷嘴主体部的滑动的选择手段。
59.如权利要求58中所述的模件制造装置，其特征在于，由固定在喷嘴主体部的选择棒和有选择地配合该选择棒的孔形成选择手段。
60.如权利要求59中所述的模件制造装置，其特征在于，将孔设在可旋转的筒上，同时控制该筒旋转。
61.如权利要求60中所述的模件制造装置，其特征在于，在筒的端部设置检测所述筒的旋转角的检测手段。
62.如权利要求60中所述的模件制造装置，其特征在于，筒可装卸，并且可替换。
63.如权利要求58中所述的模件制造装置，其特征在于，设置喷嘴组部下降时首先对喷嘴主体部起作用的第1弹性体和该第1弹性体作用后接着起作用的第2弹性体。
64.如权利要求58中所述的模件制造装置，其特征在于，将水平构件控制在水平方向上滑动。
65.如权利要求64中所述的模件制造装置，其特征在于，在喷嘴主体部的下方设置载物台，可控制该台在水平方向同时是对水平构件的移动方向垂直的方向上移动。
66.如权利要求50中所述的模件制造装置，其特征在于，盖件安装装置包含对叠层衬底安装盖件用的部件***部，所述部件***部具有一侧固定在水平构件上同时另一侧被控制成在上下方向上滑动的滑动部、半固定在所述滑动部上的另一侧的多个喷嘴组部、以及安装成可在所述喷嘴组内抗弹性地上下滑动的喷嘴主体部，使所述喷嘴组部在所述滑动部的另一侧移动，并且使各所述喷嘴组部分别以任意位置固定在所述滑动部。
67.如权利要求50中所述的模件制造装置，其特征在于，剥离装置具有放置已粘有部件的粘附片的剥离台、设在所述剥离台同时还设在与所述部件对应的位置上的凹部、树立在所述凹部同时还以所述粘附片为中介接触所述部件的大致中央部的针、设在所述凹部的抽气孔、设置成连接所述抽气孔的真空泵以及设置成对着所述部件的一部分的喷嘴。
68.如权利要求67中所述的模件制造装置，其特征在于，与粘附片接触的针的接触面为半圆球状。
69.如权利要求67中所述的模件制造装置，其特征在于，针的前端低于剥离台的顶面。
70.如权利要求67中所述的模件制造装置，其特征在于，喷嘴中设置用一定的力按压部件的弹性体。
71.如权利要求67中所述的模件制造装置，其特征在于，粘附片上设置与部件放置成棋盘格状的一列片部件对应的凹部，同时还设置分别与所述一列部件对应的针和喷嘴。
72.如权利要求67中所述的模件制造装置，其特征在于，粘附片上设置与部件放置成棋盘格状的多列片部件对应的凹部，同时还设置分别与所述多列部件对应的针和喷嘴。
73.如权利要求67中所述的模件制造装置，其特征在于，粘附片上设置与部件放置成棋盘状的一个片部件对应的凹部，同时还设置与所述一个部件对应的针和喷嘴。
74.如权利要求67中所述的模件制造装置，其特征在于，粘附片上与部件放置成棋盘格状的片部件对应的凹部的尺寸占与针相邻的部件的尺寸的二分之一至三分之一。
75.如权利要求74中所述的模件制造装置，其特征在于，与针相邻的部分部件设置与所述部件拼接的导向件。
76.如权利要求67中所述的模件制造装置，其特征在于，剥离台的顶面上设置吸引粘附片的吸孔。
CN2004100956986A 2003-11-20 2004-11-22 叠层衬底及其制法和采用该衬底的模件的制造方法及装置 Expired - Fee Related CN1620225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003390528 2003-11-20
JP2003-390528 2003-11-20
JP2003390528A JP2005158770A (ja) 2003-11-20 2003-11-20 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置

Publications (2)

Publication Number Publication Date
CN1620225A true CN1620225A (zh) 2005-05-25
CN1620225B CN1620225B (zh) 2010-04-28

Family

ID=34431594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100956986A Expired - Fee Related CN1620225B (zh) 2003-11-20 2004-11-22 叠层衬底及其制法和采用该衬底的模件的制造方法及装置

Country Status (4)

Country Link
US (2) US7317621B2 (zh)
EP (1) EP1534054A3 (zh)
JP (1) JP2005158770A (zh)
CN (1) CN1620225B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949506B (zh) * 2005-10-11 2010-05-26 索尼株式会社 混合模块和其制造方法
CN102249723A (zh) * 2011-05-06 2011-11-23 安徽华东光电技术研究所 一种复合材料的高效率钎焊方法
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN105515572A (zh) * 2015-11-20 2016-04-20 滁州学院 基于mems间接式微波功率传感器的锁相混频器及制备方法
CN107072077A (zh) * 2017-03-21 2017-08-18 常州安泰诺特种印制板有限公司 5g通讯用高频多层印制线路板制作工艺及其制成的线路板
CN107969078A (zh) * 2017-12-22 2018-04-27 昆山东野电子有限公司 回流焊压盖
CN108179550A (zh) * 2018-03-13 2018-06-19 苏州多瑈新材料科技有限公司 一种超柔蓬松的轻质长丝非织造复合材料及其制备方法
CN110268520A (zh) * 2016-12-19 2019-09-20 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN112449481A (zh) * 2019-08-29 2021-03-05 三星电机株式会社 嵌有电子组件的板

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2006196853A (ja) * 2004-12-13 2006-07-27 Daikin Ind Ltd ヒートポンプ装置
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
AU2006239221C1 (en) 2005-04-28 2012-08-16 Otsuka Pharmaceutical Co., Ltd. Pharma-informatics system
US8802183B2 (en) 2005-04-28 2014-08-12 Proteus Digital Health, Inc. Communication system with enhanced partial power source and method of manufacturing same
US8912908B2 (en) 2005-04-28 2014-12-16 Proteus Digital Health, Inc. Communication system with remote activation
US8836513B2 (en) 2006-04-28 2014-09-16 Proteus Digital Health, Inc. Communication system incorporated in an ingestible product
US9198608B2 (en) 2005-04-28 2015-12-01 Proteus Digital Health, Inc. Communication system incorporated in a container
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
US7471175B2 (en) * 2006-04-26 2008-12-30 Ems Technologies, Inc. Planar mixed-signal circuit board
CN105468895A (zh) 2006-05-02 2016-04-06 普罗透斯数字保健公司 患者定制的治疗方案
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
DE102006028536A1 (de) * 2006-06-21 2007-12-27 Axel Ahnert Verfahren zur Herstellung eines Schaltungsteils auf einem Substrat
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
KR101611240B1 (ko) 2006-10-25 2016-04-11 프로테우스 디지털 헬스, 인코포레이티드 복용 가능한 제어된 활성화 식별자
US8718193B2 (en) 2006-11-20 2014-05-06 Proteus Digital Health, Inc. Active signal processing personal health signal receivers
JPWO2008075401A1 (ja) * 2006-12-18 2010-04-02 パナソニック株式会社 基板構造、回路基板の製造方法、回路基板の検査方法および電子機器
WO2008095183A2 (en) 2007-02-01 2008-08-07 Proteus Biomedical, Inc. Ingestible event marker systems
US8956288B2 (en) 2007-02-14 2015-02-17 Proteus Digital Health, Inc. In-body power source having high surface area electrode
US8932221B2 (en) 2007-03-09 2015-01-13 Proteus Digital Health, Inc. In-body device having a multi-directional transmitter
US9270025B2 (en) 2007-03-09 2016-02-23 Proteus Digital Health, Inc. In-body device having deployable antenna
US8540632B2 (en) 2007-05-24 2013-09-24 Proteus Digital Health, Inc. Low profile antenna for in body device
CN101315925A (zh) * 2007-05-28 2008-12-03 松下电器产业株式会社 电子器件内置模块及其制造方法
US20090034156A1 (en) * 2007-07-30 2009-02-05 Takuya Yamamoto Composite sheet
EP4011289A1 (en) 2007-09-25 2022-06-15 Otsuka Pharmaceutical Co., Ltd. In-body device with virtual dipole signal amplification
DK2215726T3 (en) 2007-11-27 2018-04-09 Proteus Digital Health Inc Transbody communication modules with communication channels
DK3235491T3 (da) 2008-03-05 2021-02-08 Otsuka Pharma Co Ltd Spiselige hændelsesmarkeringsenheder og systemer med multimodus-kommunikation
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US20110009715A1 (en) 2008-07-08 2011-01-13 David O' Reilly Ingestible event marker data framework
EP2313003B1 (en) * 2008-08-13 2016-08-03 Proteus Digital Health, Inc. Ingestible circuitry
KR101006523B1 (ko) * 2008-08-29 2011-01-07 주식회사 하이닉스반도체 메모리 카드용 회로 기판 및 이를 갖는 메모리 카드
EP2385781A4 (en) 2009-01-06 2014-11-05 Proteus Digital Health Inc BIOLOGICAL FEEDBACK RELATED TO INGESTION AND PERSONALIZED MEDICAL TREATMENT METHOD AND SYSTEM
KR20110104079A (ko) 2009-01-06 2011-09-21 프로테우스 바이오메디컬, 인코포레이티드 약제학적 투여량 전달 시스템
US8540664B2 (en) 2009-03-25 2013-09-24 Proteus Digital Health, Inc. Probablistic pharmacokinetic and pharmacodynamic modeling
JP4947388B2 (ja) * 2009-03-31 2012-06-06 Ｔｄｋ株式会社 電子部品内蔵モジュール
US20120012371A1 (en) * 2009-04-02 2012-01-19 Panasonic Corporation Manufacturing method for circuit board, and circuit board
BR122013009559A2 (pt) 2009-04-28 2019-08-06 Proteus Digital Health, Inc. Marcadores de evento de ingerível altamente confiável e métodos para usar os mesmos
EP2432458A4 (en) 2009-05-12 2014-02-12 Proteus Digital Health Inc ACCEPTABLE EVENT MARKER WITH SUGAR COMPONENT
CN102460685B (zh) * 2009-06-22 2014-08-06 三菱电机株式会社 半导体封装件以及该半导体封装件的安装构造
EP2467707A4 (en) 2009-08-21 2014-12-17 Proteus Digital Health Inc DEVICE AND METHOD FOR MEASURING BIOLOGICAL PARAMETERS
TWI517050B (zh) 2009-11-04 2016-01-11 普羅托斯數位健康公司 供應鏈管理之系統
UA109424C2 (uk) 2009-12-02 2015-08-25 Фармацевтичний продукт, фармацевтична таблетка з електронним маркером і спосіб виготовлення фармацевтичної таблетки
BR112012025650A2 (pt) 2010-04-07 2020-08-18 Proteus Digital Health, Inc. dispositivo ingerível miniatura
TWI557672B (zh) 2010-05-19 2016-11-11 波提亞斯數位康健公司 用於從製造商跟蹤藥物直到患者之電腦系統及電腦實施之方法、用於確認將藥物給予患者的設備及方法、患者介面裝置
WO2012071280A2 (en) 2010-11-22 2012-05-31 Proteus Biomedical, Inc. Ingestible device with pharmaceutical product
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
WO2015112603A1 (en) 2014-01-21 2015-07-30 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
AU2012284125A1 (en) 2011-07-21 2014-02-06 Proteus Digital Health, Inc. Mobile communication device, system, and method
US9235683B2 (en) 2011-11-09 2016-01-12 Proteus Digital Health, Inc. Apparatus, system, and method for managing adherence to a regimen
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构
RU2015105699A (ru) 2012-07-23 2016-09-10 Протеус Диджитал Хелс, Инк. Способы получения проглатываемых маркеров событий, содержащих проглатываемый компонент
CA2888871C (en) 2012-10-18 2016-08-09 Proteus Digital Health, Inc. Apparatus, system, and method to adaptively optimize power dissipation and broadcast power in a power source for a communication device
US11149123B2 (en) 2013-01-29 2021-10-19 Otsuka Pharmaceutical Co., Ltd. Highly-swellable polymeric films and compositions comprising the same
JP5941240B2 (ja) 2013-03-15 2016-06-29 プロテウス デジタル ヘルス， インコーポレイテッド 金属検出器装置、システム、および方法
EP3005281A4 (en) 2013-06-04 2017-06-28 Proteus Digital Health, Inc. System, apparatus and methods for data collection and assessing outcomes
US9796576B2 (en) 2013-08-30 2017-10-24 Proteus Digital Health, Inc. Container with electronically controlled interlock
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
CN103874346B (zh) * 2014-03-26 2017-02-01 中国科学院微电子研究所 一种电路板的制作方法
WO2016051533A1 (ja) * 2014-09-30 2016-04-07 富士機械製造株式会社 部品実装装置
US11051543B2 (en) 2015-07-21 2021-07-06 Otsuka Pharmaceutical Co. Ltd. Alginate on adhesive bilayer laminate film
CN107924949A (zh) 2015-09-27 2018-04-17 英特尔公司 与磁感应器集成的晶体管的两侧上的金属
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
CN111493872B (zh) 2016-07-22 2023-05-05 大冢制药株式会社 可摄入事件标记的电磁感测和检测
JP6790607B2 (ja) * 2016-09-01 2020-11-25 富士通株式会社 積層基板の検査方法、検査モジュールおよびパレット
JP2019535377A (ja) 2016-10-26 2019-12-12 プロテウス デジタル ヘルス， インコーポレイテッド 摂取可能なイベントマーカを有するカプセルの製造方法
FR3060254B1 (fr) * 2016-12-12 2019-07-26 Institut Vedecom Procede d'integration de puces de puissance et modules electroniques de puissance
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
US10636746B2 (en) * 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
EP3783375A1 (de) * 2019-08-19 2021-02-24 Dyconex AG Heiss-e-test für unbestückte leiterplatten
CN111261527B (zh) * 2020-02-11 2021-10-01 深圳市法本电子有限公司 一种半导体封装构件及其制备方法
KR20230056188A (ko) 2021-10-20 2023-04-27 삼성전자주식회사 반도체 패키지
CN114554733B (zh) * 2022-04-25 2022-06-28 绵阳新能智造科技有限公司 一种层叠pcb板的粘贴装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777287B2 (ja) * 1988-08-19 1995-08-16 松下電器産業株式会社 電子部品用セラミック基板とその製造方法
JPH0359674U (zh) * 1989-10-16 1991-06-12
JPH06334410A (ja) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
JP3055488B2 (ja) * 1997-03-03 2000-06-26 日本電気株式会社 多層プリント基板及びその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11175682A (ja) * 1997-12-12 1999-07-02 Hitachi Maxell Ltd Ｉｃカード及びその製造方法
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
JP2000216518A (ja) * 1999-01-21 2000-08-04 Ibiden Co Ltd プリント配線板の製造方法
US6448865B1 (en) * 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
JP2001015000A (ja) * 1999-04-26 2001-01-19 Sanyo Electric Co Ltd 電子部品の製造方法及び電子部品
JP3513452B2 (ja) * 1999-07-02 2004-03-31 新光電気工業株式会社 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001119147A (ja) * 1999-10-14 2001-04-27 Sony Corp 電子部品内蔵多層基板及びその製造方法
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP3959220B2 (ja) * 2000-02-04 2007-08-15 株式会社エスアイアイ・マイクロパーツ 表面実装用非水電解電池および表面実装用電気二重層キャパシタ
JP2002111218A (ja) * 2000-06-27 2002-04-12 Matsushita Electric Ind Co Ltd セラミック積層デバイス
JP3784244B2 (ja) * 2000-06-30 2006-06-07 京セラ株式会社 多層配線基板
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2002344106A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 回路部品内蔵基板とその製造方法
JP3867593B2 (ja) * 2001-06-13 2007-01-10 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP2003152303A (ja) * 2001-08-27 2003-05-23 Ibiden Co Ltd 配線板
JP4040389B2 (ja) * 2001-09-27 2008-01-30 大日本印刷株式会社 半導体装置の製造方法
JP3876679B2 (ja) * 2001-10-15 2007-02-07 日立化成工業株式会社 樹脂組成物とその利用
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2003124598A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 固体電解コンデンサ内蔵基板およびその製造方法
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
JP3956667B2 (ja) * 2001-10-23 2007-08-08 松下電器産業株式会社 回路基板およびその製造方法
JP4065125B2 (ja) * 2001-11-05 2008-03-19 松下電器産業株式会社 部品内蔵モジュール並びにその製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
KR20030076274A (ko) * 2002-03-18 2003-09-26 도레 엔지니아린구 가부시키가이샤 비접촉 아이디 카드류 및 그 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949506B (zh) * 2005-10-11 2010-05-26 索尼株式会社 混合模块和其制造方法
CN102249723A (zh) * 2011-05-06 2011-11-23 安徽华东光电技术研究所 一种复合材料的高效率钎焊方法
CN102249723B (zh) * 2011-05-06 2013-01-16 安徽华东光电技术研究所 一种复合材料的高效率钎焊方法
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN105515572A (zh) * 2015-11-20 2016-04-20 滁州学院 基于mems间接式微波功率传感器的锁相混频器及制备方法
CN110268520A (zh) * 2016-12-19 2019-09-20 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN110268520B (zh) * 2016-12-19 2023-04-07 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN107072077A (zh) * 2017-03-21 2017-08-18 常州安泰诺特种印制板有限公司 5g通讯用高频多层印制线路板制作工艺及其制成的线路板
CN107072077B (zh) * 2017-03-21 2018-06-01 常州安泰诺特种印制板有限公司 5g通讯用高频多层印制线路板制作工艺及其制成的线路板
CN107969078A (zh) * 2017-12-22 2018-04-27 昆山东野电子有限公司 回流焊压盖
CN108179550A (zh) * 2018-03-13 2018-06-19 苏州多瑈新材料科技有限公司 一种超柔蓬松的轻质长丝非织造复合材料及其制备方法
CN112449481A (zh) * 2019-08-29 2021-03-05 三星电机株式会社 嵌有电子组件的板

Also Published As

Publication number Publication date
EP1534054A3 (en) 2008-07-30
EP1534054A2 (en) 2005-05-25
CN1620225B (zh) 2010-04-28
US20050117312A1 (en) 2005-06-02
US7317621B2 (en) 2008-01-08
US20080073024A1 (en) 2008-03-27
JP2005158770A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
CN1620225A (zh) 叠层衬底及其制法和采用该衬底的模件的制造方法及装置
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1286057C (zh) 非接触通信介质
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1301045C (zh) 多层接线板组件制造方法及多层接线板组件
CN1146029C (zh) 电子元件及包含该电子元件的移动体通信装置
CN1830668A (zh) 器件安装结构及安装法、液滴喷头、连接器、半导体装置
CN1278402C (zh) 电子器件的封装方法及电子器件封装体
CN1810506A (zh) 器件安装结构、器件安装方法、液滴喷头、连接器及半导体装置
CN1305133C (zh) 半导体器件及其制造方法
CN1545727A (zh) 半导体器件及其制造方法和无线通信装置
CN1261302C (zh) 喷墨头及其制造方法
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1826844A (zh) 焊球搭载方法及焊球搭载装置
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1568546A (zh) 半导体器件及其制造方法
CN101079374A (zh) 半导体装置的制造方法
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1321411A (zh) 印刷布线板及其制造方法
CN1771771A (zh) 多层印刷电路板
CN1581501A (zh) 固态成像器件及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1669379A (zh) 零件***头装置、零件***装置以及零件***方法
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20101122