CN1606797A - 制造精细结构之无阻光刻方法 - Google Patents

制造精细结构之无阻光刻方法 Download PDF

Info

Publication number
CN1606797A
CN1606797A CNA028258061A CN02825806A CN1606797A CN 1606797 A CN1606797 A CN 1606797A CN A028258061 A CNA028258061 A CN A028258061A CN 02825806 A CN02825806 A CN 02825806A CN 1606797 A CN1606797 A CN 1606797A
Authority
CN
China
Prior art keywords
described method
carried out
semiconductor
layer
shield semiconductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028258061A
Other languages
English (en)
Other versions
CN100524618C (zh
Inventor
H·特斯
R·菲哈伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1606797A publication Critical patent/CN1606797A/zh
Application granted granted Critical
Publication of CN100524618C publication Critical patent/CN100524618C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明系相关于一种制造精细结构的无阻光刻方法，一半导体遮幕层(HM)系被形成于一载体材质(TM、HM’)之上，以及一选择性离子植入(I)系加以实现，以对该半导体屏蔽层(HM)的被选择区域进行掺杂，湿化学移除该半导体屏蔽层(HM)的未掺杂区域系会产生一半导体屏蔽，而其系可被用于更进一步的图案化。透过此方法，则可以获得用于形成结构小于100nm之一简单且高精确度的无阻光刻方法。

Description

制造精细结构之无阻光刻方法
本发明系相关于一种用于制造精细结构之无阻光刻方法，以及，特别是相关于用于在一载体材质或半导体材质中制造次100nm(sub-100nm)结构的无阻光刻方法。
于发展可在一次100nm辖域(regime)中制造非常精细之结构的适当光刻方法时，有非常大的问题会产生，特别是，由于所谓之光刻***之阻抗化学(resist chemistry)、屏蔽制造以及复杂度所造成者。
所谓的157nm光刻，其系已经在用于在小于100nm的辖域中制造非常精细结构之光学光刻的更进一步的发展中加以达成，在此例子中，这些光刻方法系需要新颖的阻抗材质，尽管经过非常密集的努力，迄今仍然没有任何能完全满足如此小之结构之技术需要的阻抗被发现，再者，除了这些新的材质之外，新的屏蔽制造方法亦有所需要，并且，其发展系依次为高度成本密集，因此造成高度成本密集以及难以掌控的光刻***。
作为如此之习知光学光刻方法的另一个选择，举例而言，是一无屏蔽光刻方法，例如，一电子束直接写入光刻(electron beam directwrite lithography，EBDW)，举例而言，系因此已被导入，然而，再次地，需要一适合的阻抗。在此例子中，一个阻抗系被了解其要是一实质上的有机暴露层，而较佳地是一聚合物。
其它已经揭示的选择是，举例而言，离子投射光刻(ionprojection lithography，IPL)，所谓的印刷模板屏蔽(stencilmask)，其系被用于将结构映像在一特殊的阻抗材质之上，然而，一适合的阻抗材质的制造，特别是，系会不断地限制变得甚至更精细之结构的实现。
文件JP 63051641系揭示一图案化方法，氧系藉由离子植入而被导入一多晶硅半导体层中，并且，一雷射蚀刻系接续地为了图案化而加以实现，然而，在该次100nm辖域中，结果是，精细结构仅可以不适合地被形成。
再者，文件US 5,918,143系揭示一种用于在该次100nm辖域中制造精细结构的无阻光刻方法，一特殊的金属/半导体层系藉由一聚焦的电子束进行曝光，并且，一图案化系接续地加以实现，然而，在此例子中的缺点是，其对标准制造方法的高时间耗损以及低兼容性。
因此，本发明系以提供能简单以及具成本效益地实现之用于制造精细结构的无阻光刻的方法的目的作为基础。
根据本发明，此目的系有关于任何所需的载体物质而藉由权利要求第1项的方法加以达成，至于此目的有关于将被主张的一半导体材质者系藉由申请专利第17项之方法而加以达成。
特别是，由于使用一半导体屏蔽层来取代通常制造有困难的阻抗，并结合一选择性植入而对该半导体屏蔽层的被选择区域进行掺杂，以及湿化学移除该半导体屏蔽层的已掺杂或未掺杂区域，因此，其系有可能提供可以形成远小于100nm之结构的光刻方法。
一硬屏蔽层系较佳地被形成作为该载体材质的最上层，其中该硬屏蔽层系具有一TOES、SiO2、氮化物、SiC、或BPSG层，举例而言，结果，对位在下方区域而言的一不需要掺杂系确实地可被避免，并且半导体组件的电特质因此实质上维持未受影响。
该半导体屏蔽层系较佳地包含一非晶硅半岛体，而如此的结果是，该精细结构可以被非常准确地加以形成。然而，原则上，其系有可能使用多晶质、或结晶质半导体层作为该半导体屏蔽层。
在结构精准度的更进一步改进，则系可以于使用未掺杂或微量掺杂的半导体层作为该半导体屏蔽层且厚度介于10nm至20nm之间的情况下获得。
在取代阻抗之半导体屏蔽层的所谓曝光期间，一离子植入系实质上加以实行，而较佳地是垂直地使用，因而可以获得实现非常精细结构的良好结果，特别是关连于非常薄的层。举例而言，一具有一聚焦离子束的直接光刻写入，一利用一可程序化屏蔽的离子束光刻，或一利用一投射屏蔽的离子束光刻系可以为了该选择性离子植入而加以实行。在每一个例子中，取决于所需的结构，则可以因此使用最佳化的曝光方法或离子束方法。再者，其系有可能在此方法中有效率地制造在一半导体电路中的非常精细结构，以及同时制造所谓的具有迄今梦想不到之精细结构的印刷模板屏蔽或投射屏蔽。然而，更多的是，其系有可能实现微机械构件或其它在半导体材质上所需的表面效果，在此例子中，用于掺杂半导体区域的该选择性离子植入以及该湿化学移除该已掺杂或未掺杂区域系可以直接在一半导体材质或一半导体晶片中加以实现。
本发明更进一步之具有优势的改进系具有附属权利要求的特征。
本发明将利用接下来之示范性实施例并以图式做为参考而更详细地加以叙述。
在图式中：
第1A图至第1E图：其系显示用于举例依照一第一实施例之无阻光刻方法之必要制造步骤的简化剖面图；
第2A图至第2E图：其系显示用于举例依照一第二实施例之无阻光刻方法之必要制造步骤的简化剖面图；
第3A图至第3E图：其系显示用于举例依照一第三实施例之无阻光刻方法之必要制造步骤的简化剖面图；
第4A图至第4E图：其系显示用于举例依照一第四实施例之无阻光刻方法之必要制造步骤的简化剖面图；以及
第5图：其系显示用于举例依照一第五实施例之无阻光刻方法之必要制造步骤的一简化剖面图。
第1A图至第1E图系显示依照一第一实施例之无阻光刻方法之必要制造步骤的简化剖面图，在此例子中，根据第1A图，举例而言，在一可选择之用于平面化一载体材质TM之起伏(topology)的平坦化步骤之后，一薄硬屏蔽层HM’系加以形成，该载体材质TM，举例而言，系构成一Si晶片或Si半导体晶片，而在此例子中，其亦有可能使用所有更进一步的载体材质，以及，特别是，半导体材质，例如，III-V材质，举例而言。
举例而言，一TEOS、SiO2、氮化物、SiC、或BPSG层系被形成作为该硬屏蔽层HM’或是作为该载体材质的最上层，然而，其系有可能使用适用于一分别标准方法或一分别载体材质TM之更进一步硬屏蔽层。
根据第1A图，一半导体屏蔽层HM系接着被形成于该载体材质或该硬屏蔽层HM’之上，以作为该最上层，较佳地是，一薄非晶形半导体层，例如，将具有厚度10nm至20nm的一硅半导体层于温度500至600度C时进行沉积，然而，其亦有可能使用其它的材质，以用于形成该半导体屏蔽层，以及，特别是，其它用于形成该层的半导体材质。虽然一非晶形半导体层，特别是，作为通常需要之电阻的替代，系可以使得特别精确以及干净的结构成为可能，但是其亦有可能，在假设相对应之较不迫切的需求或界限条件之下，而形成多晶质半导体层或结晶质半导体以作为半导体屏蔽层HM。在同一个方法中，此亦有可能实现较大或较小厚度的半导体层，虽然如此的厚度会产生最佳的结果，特别是在一次100nm辖域中。
在同一个方法中，较佳地未掺杂的或微量p掺杂的半导体材质系用于该半导体层HM，虽然n掺杂的半导体材质也可以被用于相同的方法中。然而，其再次的发现，未掺杂的或微量掺杂的半导体材质系会产生实现次100nm结构的最佳结果，特别是当使用一非晶形Si半导体屏蔽层时。
根据第1B图，在一接续的方法步骤中，用于掺杂该半导体屏蔽层HM之被选择区域1的一选择性离子植入I系接着加以实行，举例而言，一聚焦的离子束系以一直接写入方式而被指向于该非晶形半导体屏蔽层HM之上，较佳地是，具有相对而言高能量的硼或BF2离子被加以导入，以实现大于1E19atoms/cm3的一掺质浓度。在此例子中，该选择行植入的植入能量系位在介于1keV至10keV的范围之间，一植入剂量则使用1E13cm-2至5E14cm-2。再者，该离子植入I系以实质上垂直于该半导体屏蔽层HM的方式加以产生，因此得到的结果是，在此半导体层HM中系会产生特别精确的掺杂，并且，具有小于100nm之结构宽度的结构系可以因此而加以产生。特别地是，该半导体屏蔽层之具有小的层厚度的该垂直植入与先前所提及之能量间的相互影响系使得光刻制造精细结构可以达成迄今无法达成者。
上述的p掺杂系较佳地产生在一未掺杂或微量p掺杂的半导体屏蔽层HM之中，然而，在相同的方法中，在一未掺杂或微量p掺杂的半导体屏蔽层HM中的n型掺质或用于掺杂该半导体屏蔽层HM的相反的掺质系亦有可能。
不同型态之聚焦离子束方法对上述直接写入到该半导体屏蔽层HM者而言，系为有可能。
举例而言，在一所谓的单源-单束(single source-single beam)方法中，一单一离子束系可以藉由一单一离子源而加以产生并且系被用于写入至该半导体屏蔽层，再者，一所谓的单源-多束(singlesource-multip1e beam)方法系亦为可能，然而，在其中，离子束的多重性系可以藉由一单一离子源而加以产生，并且，接着被用于写入至该半导体屏蔽层。作为此使用一聚焦离子束之局部离子植入方法的一更进一步选择，其系有可能使用所谓的多源-单束方法，离子源的一多重性系被用于产生一单一离子束，而其系接着被用于平行写入至该半导体屏蔽层。另外，其系有可能使用所谓的多源-多束方法，其中，离子源的一多重性系被用于产生一离子束的一多重性，而其系接着平行写入至该半导体屏蔽层HM。
再者，除了上述之该等聚焦离子束方法外，其亦有可能利用一可程序化的屏蔽实行一所谓的离子束光刻，一可程序化点矩阵，举例而言，系被用于产生个别的离子束，而该离子束系会在分别的位置暴露或照射该半导体屏蔽层。
然而，作为上述该聚焦或非聚焦离子束光刻方法的另一选择，其系有可能利用一投射屏蔽而实行一离子束光刻方法，一般而言，一非聚焦离子束系会直接穿透一投射屏蔽而到达该半导体屏蔽层HM之上，并且，仅有被选择的区域会透过该屏蔽而进行掺杂。
上述的植入方法系可根据所具有的界线条件而加以选择，而由此则可以获得一具高度弹性之方法的结果。
第1C图系显示根据本发明之该无阻光刻方法之一更进一步制造步骤的简化剖面图，其系加以举例说明在该植入步骤之后，在该半导体屏蔽层HM中的该已掺杂区域1、以及在该硬屏蔽层HM’中的该已掺杂或已损害之区域2。据此，根据第1C图，该硬屏蔽层HM’，除了其之后的硬屏蔽功用之外，系亦作为一保护层，以避免一该载体材质TM的一非故意掺杂、或是该载体材质TM藉由该离子植入I而造成之一分别结构的一非故意***，在此方法中，其系有可能形成具有杰出电特质的半导体电路。
根据第1D图，在一接续藉由一湿化学蚀刻方法而加以执行的步骤中，该半导体屏蔽层HM的该未掺杂区域系加以移除，以形成一半导体屏蔽，在此例子中，一标准多晶硅湿蚀刻方法系较佳地加以实行，以利用大于100之选择性来移除该半导体屏蔽层HM的该未掺杂区域，举例而言，未掺杂非晶硅系可以以一相对应的选择性而藉由氢氧化铝或NH4OH加以移除，然而，另外的湿化学标准蚀刻方法系亦可以加以使用，而其系取决于用于该半导体屏蔽层HM以及该硬屏蔽层HM’的材质以及掺质。
在一最后的步骤中，根据第1E图，利用该半导体屏蔽层HM的该已图案化之半导体屏蔽、或该已掺杂区域1，该硬屏蔽层HM’的图案化系有关于该载体材料TM而选择性地加以实行，举例而言，为了这个目的，系使用一非等向性干蚀刻方法，以用于将该半导体屏蔽传递进入该硬屏蔽层HM’。该蚀刻化学的选择，系再次地取决于该半导体屏蔽之所选择材质以及在其下的硬屏蔽层HM’。
若在该薄半导体屏蔽层HM或该已掺杂区域1中的适当位置乃是一薄氧化屏蔽时，则其系有可能在一可选择的步骤中，藉由一热氧化，举例而言，而将剩余的已掺杂区域1转变成为一氧化物，而在湿蚀刻中系可以获得足够的选择性，特别是当使用氮化物，举例而言，作为硬屏蔽层HM’时。在相同的方法中，该已掺杂区域1或是该已被转变成为氧化物的区域1系可以有选择地于接在第1E图之后的一个步骤中加以移除，在相同的方法中该半导体屏蔽层HM的该未掺杂区域，于使用相对应蚀刻化学时，其系以可以加以移除，而如此的结果是获得所谓的负屏蔽。
第2A图至第2E图系显示依照一第二实施例之无阻光刻方法之必要制造步骤的简化剖面图，相同的参考符号代表相同或相对应的组件或层，并且，一重复的叙述则于之后加以省略。
根据此第二示范性实施例，为了在一半导体晶片3上制造一闸极堆栈的目的，一具有，举例而言，1至2nm的厚度的闸极氧化层，以及，一具有一100nm之厚度，举例而言，并且作为闸极或控制电极的多晶硅层5系加以形成。一具有大约50nm厚度之氮化层则位于该闸极层5的表面，以作为硬屏蔽层HM’，在此，在一相似于第1A图至第1D图的方法中，一非晶硅层，举例而言，具有15nm的厚度，系加以形成，并且，用于掺杂被选择区域1的一选择性离子植入I系垂直地加以实行，在此例子中，较佳地为具有一能量3keV的硼离子系加以植入，在一湿蚀刻化学方法中，该未植入区域系有关于该硬屏蔽层HM’或有关于该氮化物而被选择性地加以移除，藉此而产生在第2A图中所图例的该层结构。
根据第2B图，一热氧化，大约在800度C维持10分钟，系再次可选择地加以实行，以将该非晶形半导体屏蔽层或该剩余已掺杂区域1转变成为一氧化物，该氧化层1’的厚度系大约倍增至30nm。
后来，根据第2C图，该硬屏蔽层HM’或该氮化物系有关于该已氧化的区域1’、并藉由一非等向性RIE蚀刻(活性离子蚀刻)方法而进行选择性蚀刻，因此所得到的结果是，可以获得足够厚的硬屏蔽层。
根据第2D图，在一接续的步骤中，该氧化屏蔽或该已氧化的区域1’系被移除，并且，一非等向性蚀刻方法，例如，活性离子蚀刻(RIE)，系再次地加以实行，以有关于该硬屏蔽层HM’而对该多晶硅层5进行选择性地蚀刻，而结果是可以获得在第2D图中所图例的该闸极结构。
在此方法中，一半导体电路中，任意的小结构皆可以藉由一自由的可选择方式，亦即光刻，而加以制造，在此状况下，该等结构系亦可以彼此非常的接近在一起，再者，此无阻光刻方法系使得一格外快速以及干净的图案化成为可能，特别地是，当使用聚焦离子束时，所谓的曝光时间、以及因此将被形成之具有减少之结构尺寸之该精细结构的制造时间系会有所减少。
然而，上述的方法系不仅可以被用作为一制造在半导体电路中之精细结构的光刻方法，其亦可以，举例而言，用于制造在投射屏蔽或所谓的印刷模板屏蔽中的精细结构。
第3A图至第3E图系显示依照一第三实施例之无阻光刻方法之必要制造步骤的简化剖面图，相同的参考符号代表相同或相对应的组件或层，并且，一重复的叙述则于之后加以省略。
根据第3A图，为了制造一投射屏蔽或是一所谓的印刷模板屏蔽，系使用一个薄至100nm的半导体晶片，举例而言，以作为该载体材质TM，根据上述的步骤，此半导体晶片或是该载体材质TM系再次地被一半体屏蔽层HM所覆盖，并且，其系在依照上述之该选择性离子植入方法的被选择区域中被垂直地进行掺杂，藉此产生在第3B图中所图例之剖面图。
根据第3C图以及第3D图，该半导体屏蔽层HM之该已掺杂或未掺杂区域1系再次地藉由上述的该湿化学蚀刻方法，而在该植入I之后被移除，并且，依照第3E图，而被传递至该载体材质或该薄化的半导体晶片TM，以藉此产生连续的开口0。在此方法中，投射屏蔽或所谓的印刷模板屏蔽系可以非常简单的加以形成，并且具有迄今未有的精细结构。
在第3B图中由虚线所图例之植入区域，特别是，在该载体材质TM之中，其在此例子中并不重要，因为没有活性构件必须在如此之投射屏蔽中加以形成。
然而，上述的该无阻光刻方法系不仅适合于制造在投射屏蔽以及半导体电路中的精细结构，其亦适合于制造，举例而言，非常小的微机械构件或适合于表面加工。
第4A图至第4E图系显示依照一第四实施例之无阻光刻方法之必要制造步骤的简化剖面图，相同的参考符号代表相同或相对应的组件或层，并且，一重复的叙述则于之后加以省略。
根据第4A图，为了实现如此的表面结构或微机械构件，所使用的该载体材质TM系可是一半导体材质，其系再次的为非晶形、多晶质的或结晶质。
再一次，根据第4B图，一选择性垂直植入I系加以实行，以掺杂该半导体材质或载体材质TM的被选择区域1。一重复的叙述系在此处加以省略，并且系可以参考该第一实施例所述之分别的方法。
依照第4C图，一被选择的区域1系因此在该半导体材质或载体材质TM中进行掺杂，而该区域，举例而言，系被用于制造一阶梯形状S，而再一次，其系藉由已经述及之湿化学蚀刻方法。有关于所使用的湿化学蚀刻方法，再次地，应该参考该第一实施例的叙述。迄今所未知之到达小于100nm许多的精细结构系可以因此被形成于一半导体材质之中。在相同的方法中，其系藉此而有可能以一指定的方式来处理表面以及建立相对应的粗糙度。
第5图系显示依照一第五实施例之一无阻光刻方法之一必要制造步骤的一简化剖面图，一样的，相同的参考符号代表相同或相对应的组件或层，并且，一重复的叙述则于之后加以省略。
通常，在一半导体材质中如第5图所举例说明之严重起伏(topology)不同系会于，特别是***面中鲜明的成像系为不可能、或仅在非常大的困难度下有可能。而根据在第1图至第4图中所举例说明之无阻光刻方法，被选择的区域1现在系可以被非常精确地进行掺杂，即使是在不同的平面中，并且，一格外精确的半导体屏蔽则因此而可以加以提供。
本发明之叙述系以硅半导体层作为基础，然而，其并受限于此，并且系相同的包含其它的材质。同样的，除了闸极结构以外的结构系亦可以被制造在半导体电路中，相同的，除了硼或BF2植入以及NH4OH蚀刻之外，另外的离子束、或，同样的，另外的湿化学蚀刻方法系亦为可能。
参考符号列表
1   已掺杂区域
2   在硬屏蔽层中的被植入区域
3   半导体晶片
4   闸极氧化层
5   多晶硅层
HM’硬屏蔽层
TM  载体材质
HM  半导体屏蔽层
0   开口

Claims (27)

1.一种用于在一载体材质中制造精细结构的无阻光刻方法，其系包括下列步骤：
a)准备该载体材质(TM、HM’)；
b)于该载体材质(TM、HM’)上形成一半导体屏蔽层(HM)；
c)实行一选择性离子植入(I)，以对该半导体屏蔽层(HM)的被选择区域进行掺杂；
d)湿化学移除该半导体屏蔽层(HM)的该已掺杂或未掺杂(HM)区域(1)，以形成一半导体屏蔽；以及
e)利用该已图案化之半导体屏蔽，实行该载体材质(TM、HM’)的一图案化。
2.根据权利要求第1项所述之方法，其特征在于，在该步骤a)中，一硬屏蔽层(HM’)系加以形成，以作为该载体材质(TM)的最上层。
3.根据权利要求第2项所述之方法，其特征在于，一TOES、SiO2、氧化物、SiC、或BPSG层系加以形成，以作为该硬屏蔽层(HM’)。
4.根据权利要求第1至第3项其中之一所述之方法，其特征在于，在该步骤a)中，该载体材质(TM、HM’)系执行一平坦化。
5.根据权利要求第1至第4项其中之一所述之方法，其特征在于，在该步骤b)中，一非晶形、多晶质、或结晶质半导体层系加以形成。
6.根据权利要求第1至第5项其中之一所述之方法，其特征在于，在该步骤b)中，一未掺杂或微量p-掺杂的半导体层系加以形成。
7.根据权利要求第1至第6项其中之一所述之方法，其特征在于，在该步骤b)中，该半导体层(HM)系被形成为具有厚度10nm至20nm。
8.根据权利要求第1至第7项其中之一所述之方法，其特征在于，在该步骤c)中，该离子植入(I)系实质上垂直于该半导体屏蔽层(HM)而加以实现。
9.根据权利要求第1至第8项其中之一所述之方法，其特征在于，在该步骤c)中，一具有一聚焦离子束的直接光刻写入系加以实行。
10.根据权利要求第9项所述之方法，其特征在于，
一单源-单束方法、或一单源-多束方法、或一多源-单束方法、或一多源-多束方法系加以实行。
11.根据权利要求第1至第8项其中之一所述之方法，其特征在于，在该步骤c)中，一利用一可程序化屏蔽的离子束光刻系加以实行。
12.根据权利要求第1至第8项其中之一所述之方法，其特征在于，在该步骤c)中，一利用一投射屏蔽的离子束光刻系加以实行。
13.根据权利要求第1至第12项其中之一所述之方法，其特征在于，在该步骤c)中，其系使用介于1keV至10keV之间的一植入能量，以及使用介于1E13cm-2至5E14cm-2之间的一植入剂量。
14.根据权利要求第1至第13项其中之一所述之方法，其特征在于，在该步骤c)中，一具有大于1E19 atoms/cm3之一掺质浓度的p型掺杂系加以实行。
15.根据权利要求第1至第14项其中之一所述之方法，其特征在于，在该步骤d)中，一标准多晶硅湿蚀刻方法系加以实行，以利用一大于100之选择性来移除该半导体屏蔽层(HM)的该未掺杂区域。
16.根据权利要求第1至第15项其中之一所述之方法，其特征在于，在该步骤e)中，一非等向性蚀刻方法系加以实行。
17.一种用于在一半导体材质中制造精细结构的无阻光刻方法，其系包括下列步骤：
a)实行一选择性离子植入(I)，以对该半导体材质(TM)的被选择区域进行掺杂；以及
b)湿化学移除该半导体材质(TM)的该已掺杂或未掺杂区域(1)，以制造该等精细结构。
18.根据权利要求第17项所述之方法，其特征在于，一非晶形、多晶质、或结晶质半导体系被使用作为该半导体材质(TM)。
19.根据权利要求第17或第18项所述之方法，其特征在于，一未掺杂或微量P-掺杂的半导体系被使用作为该半导体材质(TM)。
20.根据权利要求第17至第19项其中之一所述之方法，其特征在于，在该步骤a)中，该离子植入(I)系实质上垂直于该半导体屏蔽层(HM)而加以实现。
21.根据权利要求第17至第20项其中之一所述之方法，其特征在于，在该步骤a)中，一具有一聚焦离子束的直接光刻写入系加以实行。
22.根据权利要求第17至第21项其中之一所述之方法，其特征在于，一单源-单束方法、或一单源-多束方法、或一多源-单束方法、或一多源-多束方法系加以实行。
23.根据权利要求第17至第22项其中之一所述之方法，其特征在于，在该步骤a)中，一利用一可程序化屏蔽的离子束光刻系加以实行。
24.根据权利要求第17至第23项其中之一所述之方法，其特征在于，在该步骤a)中，一利用一投射屏蔽的离子束光刻系加以实行。
25.根据权利要求第17至第24项其中之一所述之方法，其特征在于，在该步骤a)中，其系使用介于1keV至10keV之间的一植入能量，以及使用介于1E13cm-2至5E14cm-2的一植入剂量。
26.根据权利要求第17至第25项其中之一所述之方法，其特征在于，在该步骤a)中，一具有大于1E19 atoms/cm3之一掺质浓度的p型掺杂系加以实行。
27.根据权利要求第17至第26项其中之一所述之方法，其特征在于，在该步骤b)中，一标准多晶硅湿蚀刻方法系加以实行，以利用大于100之选择性来移除该半导体屏蔽层(HM)的该未掺杂区域。
CNB028258061A 2001-12-21 2002-12-10 制造精细结构的无抗蚀剂光刻方法 Expired - Fee Related CN100524618C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10163346.7 2001-12-21
DE10163346A DE10163346A1 (de) 2001-12-21 2001-12-21 Resistloses Lithographieverfahren zur Herstellung feiner Strukturen

Publications (2)

Publication Number Publication Date
CN1606797A true CN1606797A (zh) 2005-04-13
CN100524618C CN100524618C (zh) 2009-08-05

Family

ID=7710425

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028258061A Expired - Fee Related CN100524618C (zh) 2001-12-21 2002-12-10 制造精细结构的无抗蚀剂光刻方法

Country Status (7)

Country Link
US (1) US7318993B2 (zh)
EP (1) EP1456870B1 (zh)
JP (1) JP2005513812A (zh)
CN (1) CN100524618C (zh)
DE (2) DE10163346A1 (zh)
TW (1) TWI246714B (zh)
WO (1) WO2003056611A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303972B (zh) * 2007-05-11 2010-04-07 海力士半导体有限公司 形成半导体器件微图案的方法
CN102408092A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 半导体制造和具有半导体结构的半导体器件
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN111383920A (zh) * 2018-12-29 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275505A1 (en) * 2005-06-06 2006-12-07 Ignacio Cisneros Method and composition for increasing the alkalinity of the body
EP2144117A1 (en) * 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
WO2010016351A1 (ja) * 2008-08-07 2010-02-11 株式会社フジクラ 半導体装置の製造方法
KR20180088722A (ko) * 2015-12-02 2018-08-06 베링거잉겔하임베트메디카게엠베하 칩 상에 다수의 측정 영역들을 제조하는 방법 및 다수의 측정 영역들을 갖는 칩
US10515817B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming features of semiconductor structure having reduced end-to-end spacing
US10658180B1 (en) * 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue
EP3719576A1 (en) 2019-04-04 2020-10-07 IMEC vzw Resistless pattering mask

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119974A (en) 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS56116626A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Pattern formation
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JPS6351641A (ja) 1986-08-21 1988-03-04 Oki Electric Ind Co Ltd 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法
JP2641448B2 (ja) 1987-05-13 1997-08-13 株式会社日立製作所 光学部品の製造方法
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH0234922A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd 半導体装置の製造方法
DE68925774T2 (de) * 1988-10-02 1996-08-08 Canon Kk Feinbearbeitungsmethode für kristallines Material
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
JPH07162046A (ja) * 1993-12-02 1995-06-23 Mitsubishi Chem Corp 選択的エッチング方法
JPH08250403A (ja) 1995-03-15 1996-09-27 Hitachi Ltd パターンイオンビーム投射方法およびその装置
CA2197400C (en) * 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography
JP3087685B2 (ja) * 1997-06-04 2000-09-11 日本電気株式会社 半導体装置の製造方法
KR100248888B1 (ko) * 1998-01-07 2000-03-15 윤종용 트랜치 격리의 형성 방법
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
DE10000003C2 (de) 2000-01-03 2001-12-06 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303972B (zh) * 2007-05-11 2010-04-07 海力士半导体有限公司 形成半导体器件微图案的方法
US7981803B2 (en) 2007-05-11 2011-07-19 Hynix Semiconductor Inc. Method of forming micro pattern of semiconductor device
CN102408092A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 半导体制造和具有半导体结构的半导体器件
CN102408092B (zh) * 2010-09-17 2015-09-30 英飞凌科技股份有限公司 半导体制造和具有半导体结构的半导体器件
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
US10727061B2 (en) 2015-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd Method for integrated circuit patterning
CN106486343B (zh) * 2015-08-31 2020-08-14 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN111383920A (zh) * 2018-12-29 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2003056611A2 (de) 2003-07-10
EP1456870A2 (de) 2004-09-15
WO2003056611A3 (de) 2003-12-24
TWI246714B (en) 2006-01-01
DE10163346A1 (de) 2003-07-10
CN100524618C (zh) 2009-08-05
EP1456870B1 (de) 2005-07-20
DE50203707D1 (de) 2005-08-25
TW200305191A (en) 2003-10-16
US20050106861A1 (en) 2005-05-19
US7318993B2 (en) 2008-01-15
JP2005513812A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US6835662B1 (en) Partially de-coupled core and periphery gate module process
EP0107416B1 (en) Method of producing semiconductor device
CN1606797A (zh) 制造精细结构之无阻光刻方法
CN1655341A (zh) 多个薄膜器件的形成
CN1453638A (zh) 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法
EP0660395A2 (en) Self-aligned contact with zero offset to gate
KR930009072A (ko) 고밀도 dram을 위한 리플형 폴리실리콘 표면 커패시터 전극 플레이트
DE102019118346A1 (de) Source-/drain-merkmal zum kontaktieren von schnittstellen
CN1879206A (zh) 绝缘体上硅晶片的成形绝缘层及其制造方法
CN101043002A (zh) 形成半导体装置的方法
CN1244954C (zh) 制造薄膜半导体器件的方法及其形成抗蚀图的方法
CN1101596C (zh) 制备半导体器件的方法
CN100339978C (zh) 快闪存储单元及其制造方法
CN1841206A (zh) 利用具有热流动特性的负光刻胶层制造半导体的方法
CN1147694A (zh) 用于在动态随机存取存储器的存储单元中形成电容器的方法
CN1897246A (zh) 制造半导体器件的方法
WO2019240909A1 (en) Anodic aluminum oxide as hard mask for plasma etching
CN101047131A (zh) 绝缘栅型场效应晶体管的制造方法
CN1652303A (zh) 制造半导体器件的方法
CN1677678A (zh) 快闪存储单元及其制造方法
KR100461334B1 (ko) 반도체소자의콘택홀형성방법
CN1147691A (zh) 栅电极形成的改进
CN1152192A (zh) 半导体器件的生产方法
KR100702118B1 (ko) 반도체 소자의 제조방법
KR100383761B1 (ko) 반도체 소자의 폴리머 제거방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20171210