CN1545349A - 一种用于差分偏移四相键控解调器的位同步装置 - Google Patents

Abstract

本发明涉及一种用于差分偏移四相键控解调器的位同步装置，适用于PHS及PCS***。本发明对智能天线***中多天线接收信号作分集合并，将此信号作为位同步误差检测/比较器的输入，采用一种全新的位同步误差检测/比较器，其输入主要取决于信号的相位信息而非幅度信息。提高了位同步装置在无线衰落信道中的性能和可靠性；克服了基于信号幅度类位同步误差检测器对差分偏移四相键控信号幅度畸变敏感的问题；节省了DA方法符号对齐所需额外电路，使得位同步控制的操作简化；还包含了DA/NDA方式的切换机制，以进一步提高性能，同时使得实现更具灵活性；由于采样误差预检测机制的引入，增强对输入干扰的抵抗能力，同时防止了同步环路吊住的问题。

Description

一种用于差分偏移四相键控解调器的位同步装置

技术领域

本发明涉及移动通信领域，尤其涉及一种用于Pi/4 DQPSK(差分偏移四相键控)解调器的位同步装置，适用于PHS及PCS移动通信***。

背景技术

PHS(日本标准)和PCS(美国标准)移动通信***采用时分复用(TDMA)的方式，每个信道被多个用户在不同的时刻使用(复用)。PHS和PCS***为了在频宽分别为300kHz(PHS)和30kHz(PCS)的信道上传输速率分别为384kb/s(PHS)和48.6kb/s(PCS)的信息，均采用了频谱效率高的高阶调制方式：Pi/4 DQPSK调制方式。Pi/4 DQPSK调制方式与其他高阶调制方式相比，除了频谱效率高的优点以外，还有以下特点：

1)适合采用相干解调方式、差分解调方式、以及鉴频加积分器的方式。对于后两种解调方式，他们最大的优点则为结构简单。

2)对于相干解调方式，由于需要载波恢复电路，所以，结构较复杂，同时，已经证明，对移动通信***所处的快衰落信道，相干解调的误码率要高于非相干解调方式。

3)由于Pi/4 DQPSK调制的星座空间有8个星座点，信号星座点转换时不通过原点，所以，Pi/4 DQPSK信号的包络起伏小于其他高阶调制方式，如QPSK，这对功放的线性度要求可以降低。

为了进一步提高Pi/4 DQPSK调制方式在移动通信环境下的性能，如数据传输速率和网络覆盖，采用了下述技术：

1)在发射端需要对信号频谱进行整形，以减少对相邻信道信号的干扰(CCI)，同时，通过在接收端的解调器中设置与发送端发送滤波器相匹配的匹配滤波器，可以减少码间干扰(ISI)，收、发滤波器采用滚降因子为0.5(PHS***，对PCS***为0.3)的根升余弦滤波器(RRCF)。

2)智能天线技术，智能天线技术通过多个天线接收信号，外加阵列信号处理技术，可以降低干扰信号的影响，提高通信质量和***覆盖。

移动通信的信道为带限信道，所以，发射信号通过信道传输后，在接收端会造成码间干扰，减少码间干扰的方法是采用脉冲成型滤波器，PHS和PCS***均采用升余弦滤波器，而在实际***中，升余弦滤波器被分成两个根升余弦滤波器，一个位于发射端，一个位于接收端。过采样信号(奈奎斯特采样信号)经过根升余弦滤波器后，在最佳的采样时刻，码间干扰为零。

另外，在移动通信***，发射信号在空间经过多个路径到达接收端，由于各个路径的长度不同，及信号遭遇的反射/绕射机理不同等原因，造成多个信号到达的时间不同，这种现象称为多径时延散布。多径时延散布也造成码间干扰，对一般的移动通信***，多径时延的影响通过解调器中设置均衡器来消除。但在PHS***，如果多径时延对数据传输的影响可以接受，则无需设置均衡器。

上述两种情形的码间干扰在PHS***只有通过最佳采样时刻的选择来降低，而最佳采样时刻的估计是同步***第一个任务，称为位同步。

移动通信***的发射机和接收机工作频率不可能完全相同，收发之间的频率差异成为频偏，频偏对Pi/4 DQPSK通信***造成以下影响：

1)接收的信号星座图由于频偏而发生旋转；

2)由于星座图的旋转，在信噪比较低时造成信号星座点穿越判决区域，解调器的误码率上升。

接收机为了正确的解调信号，必须估计和补偿频偏。所以，频偏估计和补偿为接收机同步***的第二个任务。

位同步误差(也称为采样误差)的检测依照采用的方法而分为两大类，一类称作非数据辅助型(Non_data_aided，简称NDA)，另一类称为数据辅助型(Data_Aided，简称DA)。两者的区别在于是否利用已知的发射信号，尽管已知的发射信号可能为接收端已知，如前导码；或接收端未知，如判决的信号。

尽管DA方法性能从理论上讲优于NDA方法，但DA方法具有误差累积、收敛速度慢，以及实现起来复杂的缺点。

在NDA算法中，由于发射信号通常为随机信号，所以，发射信号中一般不包括频率为符号周期倒数的谱分量，为了得到该谱分量，通常对接收信号进行非线性变换，以产生所需的频谱分量，然后再利用窄的带通滤波器，如锁相环，得到采样时钟。

采样误差检测电路主要用于产生最佳采样时刻与本地采样电路产生采样时刻的误差信号，常见的方法有Mueller and Muller(M&M)方法、Gardner方法，及反调制环的等方法，参见《郭梯云，刘增基，王新海等，通信工程丛书——数据传输，北京，人民邮电出版社，1986》。

在上述几种采样误差检测电路中，只有Gardner方法可以工作在频偏估计/补偿之前，工作在频偏估计/补偿之前的电路其设计可以做到十分灵活，但Gardner方法较适合于PSK调制信号，因为Gardner方法利用PSK信号的下述特性作采样误差信号产生：

1)包络有过零点；

2)波形规整的特点，即在相邻的最佳采样时刻，信号幅度相同。

但对于Pi/4 shifted DQPSK调制信号，由于信号包络没有过零点，信号包络发生畸变，基于Gardner方法的采样误差检测电路检测特性发生畸变，影响了检测电路的性能。

位同步方法根据其结构是否存在环路，又分为前向(Feed Forwards)和后向结构(Back Forwards)，参见《数字通信，John G.Proakis著，电子工业出版社》。由于在前向结构中，位同步常又被称为采样时刻估计，所以，本文中位同步误差又称为采样时刻误差。

在移动通信的快衰落环境下，由于信号幅度大范围的波动，上述位同步性能要下降。

发明内容

本发明所要解决的技术问题在于提供一种用于Pi/4 DQPSK解调器的位同步装置，以解决现有Pi/4 DQPSK解调器位同步方法存在的下述问题：

1)在无线通信***快衰落环境性能变差、可靠性低的的问题；

2)位同步方法(如Gardner方法)受Pi/4 DQPSK信号幅度包络畸变性能变差的问题。

本发明的核心在于：首先利用智能天线***中多天线接收信号作分集合并(等比合并)，将此信号作为位同步误差检测/比较器单元的输入；其次采用一种全新的位同步误差检测/比较器，该电路的输入主要取决于输入信号的相位信息而非幅度信息。

本发明是这样实现的：

一种用于差分偏移四相键控解调器的位同步装置，其特征在于所述装置包括：

差分运算单元、等比合并单元、上采样处理单元、位同步误差检测/比较器单元、环路滤波器单元、压控振荡器单元、N选1单元、判决/输出单元；

由智能天线通道输出的多路过采样基带信号作为输入信号，进入差分运算单元分别作差分运算后成为差分信号，参与差分运算的基带信号间隔一个符号周期；

多路差分信号通过等比合并单元后合并为一路差分信号；

合成后的差分信号至上采样处理单元，经过上采样处理的差分信号采样率达N次采样/符号；

上采样信号被送入位同步误差检测/比较器单元，首先完成M次幂操作，经过M次幂操作后调制符号对位同步的影响得到消除，M次幂的输出再作为位同步误差检测/比较器单元中采样误差比较器的一个输入，位同步误差检测/比较器单元中采样误差比较器的另一个输入为本地压控振荡器的输出信号，由位同步误差检测/比较器单元确定每符号N次采样中最佳采样时刻的估计值，然后与压控振荡器输出波形的上升沿或下降沿进行比较，以产生采样误差信号；

采样误差信号送入环路滤波器单元，经过环路滤波器滤波处理后，送入压控振荡器单元，控制压控振荡器单元的输出信号相位作提前/滞后移动，压控振荡器单元的输出信号驱动N选1单元，从等比合并单元的每符号N次采样中选出最佳的采样值送入判决/输出单元，从判决/输出单元输出调制信号。

所述上采样单元采用补零加插值滤波器实现。

所述位同步误差检测/比较器单元：

通过两个平方器，作非线性操作，最佳采样时刻和频偏估计由求下式最小化获得：

$\underset{\{t_j,\mathrm{\δ\θ}}{\min }\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{(\mathrm{\δ\θ}*M-M\×\mathrm{\Δ}{\mathrm{\ψ}}^e\left(t_j\right))}^2;$

所述非线性操作包括：对等比合并单元后合并为一路的差分信号作-π/4的相位旋转，对相位旋转后的信号作M次幂的运算；

寻找信号相位最小的采样点，通过对信号相位作微分/Sign(x)运算实现，将采样时钟的上升沿/或下降沿锁定到信号相位最小的采样点，即可完成位同步，经过微分/Sign(x)运算后的输出信号为具有上升沿和下降沿的二电平逻辑信号，微分值的过零点即对应着上升沿和下降沿，而Sign(x)则为对变量x的取符号运算，其输出使信号x变为二电平信号。

通过采样误差比较器、环路滤波器、压控振荡器构成位同步的环路，使得环路自动收敛到最佳采样时刻，环路收敛到最佳采样时刻，频偏估计/补偿在最佳采样时刻的信号样本上进行；

所述采样误差比较器用来比较输入信号的相位与压控振荡器输出信号的相位，此处输入信号的相位为微分器/Sign(x)输出的二电平信号的上升沿或下降沿，采样误差比较器根据两者的相位关系产生反映这种关系的误差信号，产生的误差信号通过环路滤波器滤波后，控制压控振荡器的相位作超前/滞后调整，依此调整采样时刻，压控振荡器输出的采样时刻信号控制N选一单元，从每符号N个采样的差分输出信号中选择最佳采样点送判决单元，完成信号解调输出。

所述采样误差比较器由寄存器FIFO1和FIFO2实现，分别接收微分器/Sign(x)输出的二电平信号的相位和压控振荡器的输出信号的相位。

所述环路滤波器由逻辑单元实现，逻辑单元以微分器/Sign(x)输出的二电平信号的上升沿或下降沿、压控振荡器输出信号和计数器的输出作为输入信号，产生滤波处理后的误差控制信号，滤波处理后的误差控制信号对压控振荡器进行控制。

所述压控振荡器由移位寄存器、加法器单元和寄存器单元组成；

移位寄存器由频率为N倍符号率(NFs)的时钟驱动作循环位移，移位寄存器的初值初始化，即第1位至第N/2位为1，第N/2+1位至第N位为0；

所述逻辑单元的输出信号通过由加法器和寄存器组成的累加器，累加器的输出控制N一1单元选择循环移位寄存器的某一位作为压控振荡器的输出。

所述逻辑单元，实现采样误差比较和环路滤波；

首先在寄存器FIFO1的输出信号中判断信号中是否存在上升沿和和下降沿，对于上升沿和下降沿作不同的处理；

其次，逻辑单元要判断寄存器FIFO1中的上升沿或下降沿是否满足要求，以保证满足要求的输入信号进入采样误差比较器，在此通过判断上升沿或下降沿的前后电平是否同时保持恒定长达某个时间长度，借此消除干扰的影响，防止环路吊住；

采样误差由sign(FIFO1-FIFO2)和-sign(FIFO1-FIFO2)单元完成，分别对应于上升沿和下降沿时的误差信号，其输出为：当FIFO1中信号的上升沿超前FIFO2中信号的上升沿时输出为1，反之为0；

采样误差的输出为一个由0和1组成的序列，这个序列进入逻辑单元中的移位寄存器，这个移位寄存器的深度为n(n为奇数)，移位寄存器的值C1C2C3...Cn和计数器的输出E作为地址由ROM的真值表得到逻辑单元的输出。

所述ROM的真值表，用于实现环路滤波器的功能，环路滤波器的输入为信号C1C2C3...Cn，逻辑单元的输出为B1B0，计数器的输出信号E用来改变环路滤波器的带宽；

当E＝0和E＝1时，ROM表采用不同的逻辑关系将输入信号C1C2C3...Cn与滤波器的输出信号B1B0进行映射，其逻辑关系为：当E＝1时，如果输入信号C1C2C3...Cn中判定超前的次数多于滞后的次数，即1的个数大于0的个数，则滤波器输出为滞后调整，即输出值为B1＝1，B0＝1，其中B0＝1时表示需要作超前/滞后操作，而B0＝0时表示不作超前/滞后操作，B1＝1表示作滞后操作，而B1＝0表示作超前操作；

反之，如果输入信号C1C2C3...Cn中判定超前的次数少于滞后的次数，即1的个数少于0的个数，则滤波器输出为超前调整，即输出值为B1＝0，B0＝1；

当E＝0时，只有输入信号C1C2C3...Cn中全部判断为超前，即全1，则滤波器输出作滞后调整，即输出B1＝1，B0＝1；

反之，只有输入信号C1C2C3...Cn中全部判断为滞后，即全0，则滤波器输出作超前调整，即输出B1＝0，B0＝1；

其余情况滤波器输出不作超前/滞后调整，即B0＝0；

逻辑单元的输出B1B0送达压控振荡器去控制压控振荡器的采样时刻相位调整。

本发明的效果在于：

由于对智能天线***的多个通道基带信号以等比合并的方式作分集处理，大大提高了位同步装置在无线衰落信道中的性能和可靠性；

位同步装置中采用了一种新的、基于信号相位操作的、NDA类位同步误差检测/比较器，克服了基于信号幅度类位同步误差检测电路(如Gardner方法)，对Pi/4 DQPSK信号幅度畸变敏感的问题；

NDA类位同步误差检测/比较器的采用，还节省了DA方法符号对齐所需的额外电路，使得位同步控制电路的操作简化；

本发明所述装置还包含了DA/NDA方式的切换机制，使得采样误差的检测既可工作在NDA方式，又可工作在DA方式，以进一步提高性能，同时使得实现更具灵活性；

最后，由于采样误差预检测机制的引入，增强对输入干扰的抵抗能力，同时防止了同步环路吊住(Hang Up)的问题。

附图说明

图1本发明所述位同步装置的结构框图；

图2本发明所述差分运算单元、等比合并单元和上采样处理单元的结构示意图；

图3本发明所述位同步误差检测/比较器单元中实现非线性操作及寻找信号相位最小采样点的结构示意图；

图4本发明所述由采样误差比较器、环路滤波器、NCO组成位同步环路的结构示意图；

图5本发明所述NCO单元的一个具体实现示意图；

图6本发明所述环路滤波器单元中逻辑单元的一个具体实现示意图。

具体实施方式

本发明所述Pi/4 DQPSK解调器位同步装置由下述几个单元组成，1)差分运算单元；2)等比合并单元；3)上采样处理单元；4)位同步误差检测/比较器单元；5)环路滤波器单元；6)NCO单元；7)N选一单元；8)判决/输出单元。

解调器位同步装置的输入信号为多天线(智能天线)通道输出的多路过采样基带信号，这多路过采样基带信号首先进入差分运算单元分别作差分运算后成为差分信号，参与差分运算的基带信号间隔一个符号周期；

多路差分信号通过等比合并单元后合并为一路差分信号，等比合并作为分集处理的一种方式，大大提高了位同步在无线衰落信道中的性能和可靠性；

合成后的差分信号经过上采样处理单元，经过上采样的差分信号采样率达N次采样/符号，提高了位同步的精度；

上采样信号被送入位同步误差检测/比较器单元后首先完成M次幂操作，经过M次幂操作后调制符号对位同步的影响得到消除，M次幂的输出再作为位同步误差检测/比较器单元中采样误差比较器的一个输入，位同步误差检测/比较器单元中采样误差比较器的另一个输入为本地NCO的输出信号，位同步误差检测/比较器单元确定(每符号N次采样中)最佳采样时刻的估计值，然后与NCO输出波形的上升沿或下降沿进行比较，以产生采样误差信号；

采样误差信号送入环路滤波器单元，经过环路滤波器滤波处理后，送入NCO单元，控制NCO单元的输出信号相位作提前/滞后移动，NCO单元的输出信号驱动N选一单元，从等比合并单元的每符号N次采样中选出最佳的采样值送入判决单元，从判决单元输出用户调制信号，从而完成Pi/4 DQPSK解调器的位同步操作。

下面结合附图对本发明的一个具体实施作进一步的详细描述：

假设解调器采用4根天线的智能天线***，4个接收通道输出的过采样基带信号分别为z₁，z₂，z₃，z₄，为了描述方便，在此假设过采样率为1。则基带信号{z_i，i＝1，2，3，4}可表示如下：

z_i(k)＝c_i(k)exp(j*2πΔfkT+θ_k+θ_0，i)                   (1)

式中c_i(k)为第i个天线基带信号幅度，Δf为收发频偏，T为符号周期，θ_k为第k个调制信号相位，θ_0，i为第i个通道的信号初相。

信号z_i经过差分单元后输出为u_i，则差分运算如下式所示：

$u_i\left(k\right)=z_i\left((k+1)T\right)\×{z_i}^{*}\left(\mathrm{kT}\right)$

${=|z}_i(k+1)z_i\left(k\right)|\exp$ $(j*2\mathrm{\π\ΔfT}+j*{\mathrm{\Φ}}_k+j*{\mathrm{\Θ}}_{n,i})-------\left(2\right)$

式中Φ_k＝θ_k+1-θ_k为差分调制相位，且有Φ_k∈[π/4，3π/4，-π/4，-3π/4]，Θ_n，i为噪声相位。

对于移动通信***，由于无线信道的快衰落，信号z_i的幅度发生大范围的变化。对于多天线***，只要天线之间的间距d≥λ/2，(λ为波长)，这样空间产生的衰落对多个天线接收来的信号不会产生相同的影响，各自的衰落特性是相互独立的，所以可以利用多个天线接收的信号进行空间分集来改善信号质量。在此，采用空间分集技术中的等比合并的方式。即：

$u\left(k\right)=\underset{i=1}{\overset{4}{\mathrm{\Σ}}}{u}_i\left(k\right)------\left(3\right)$

采用等比合并的方式，可以提高接收机位同步装置在衰落信道的性能和工作的可靠性。

等比合并后的信号u(k)进入上采样单元，上采样单元将信号u(k)的采样率提高到N次采样/符号。采样率高可以提高采样时刻估计的精度，降低采样时刻抖动(Jitter)，在此N＝50。在具体的实施过程中，上采样单元可采用补零加插值滤波器实现，如CIC滤波器，如图2所示。上采样单元的输出用u(m)表示。

上采样单元的输出u(m)进入位同步误差检测/比较器单元，为了从u(m)中获得最佳采样时刻估计值，在此对Sandeep Chennnakeshu文章所述的方法进行改进(Sandeep Chennnakeshu，Differential Detection ofpi/4 shifted DQPSK for Digital Cellular Radio，IEEE Transactionon Vehicular Technology，vol.42，No.1，1993，pp.46-57)。SandeepChennnakeshu通过极小化下述表达式，来得到最佳采样时刻和频偏估计：

$\underset{\{t_j,\mathrm{\δ\θ}}{\min }\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{({\mathrm{\Φ}}_i+\mathrm{\δ\θ}-{\mathrm{\Δ\φ}}_i^e\left(t_j\right))}^2-------\left(4\right)$

式中：t_j＝每个符号中的最佳采样时刻；

Φ_i＝第i个差分调制相位；

δθ＝一个符号间隔对应的频偏造成的相位误差；

M＝前导码符号个数。

Sandeep Chennnakeshu的文章中采用已知的M个前导码(Φ_i已知)外加两维搜索求解(4)式，显然，Sandeep Chennnakeshu的方法属于DA方法/前向结构，因为它要利用已知的前导码信息。考虑到SandeepChennnakeshu方法需要与前导码对齐，所以需要额外的同步环节，同时需要耗时的两维搜索，在此，对这种方法进行了改进。改进的第一点是将(4)式的方法从DA方法改为NDA方法，第二点是将基于前向结构的耗时的最佳采样时刻搜索改为环路处理，这个环路通过误差检测/比较环节、环路滤波器、压控振荡器NCO使得环路自动收敛到最佳采样时刻。一旦环路收敛到最佳采样时刻，则频偏估计/补偿在最佳采样时刻的信号样本上进行，减少了运算量，使得FPGA/DSP实现简化。

采用改进后的新方法，除了消除了DA方法结构复杂，需要额外同步环节的缺点外，同步操作也变的十分容易，即一旦解调器误码率超过某个门限，则可在传输数据的任何位置启动同步环节，不需要SandeepChennnakeshu方法必须在前导码序列期间实现同步的条件。

将DA方法变为NDA方法是通过下述非线性操作完成的：

1)  对(3)式作-π/4的相位旋转；

2)  对相位旋转后的信号作M＝4次幂的运算；

由于Φ_i∈[π/4，3π/4，-π/4，-3π/4]，则经过上述(1)和(2)两个步骤的操作，差分调制相位变为4×(Φ_i-π/4)∈[0，2π，-2π，-4π]，所以，差分调制相位影响被上述两个步骤去除。

M次幂操作去除了差分调制相位的影响分析如下，设信号u(m)经过上述两个步骤的非线性操作后，信号记为v(m)，则v(m)的相位 可表示为：

式中差分相位Δφ_i ^e(t_j)为差分调制相位Φ_i和对Φ_i的偏离相位Δψ^e(t_j)两部分组成，即

Δφ_i ^e(t_j)＝Φ_i+Δψ^e(t_j)                        (6)

所以， 可进一步表示如下：

而M*Φ_i由于上面的两个非线性操作步骤后为变0，所以有：

而采样时刻估计和频偏估计则变成求下式最小化的过程：

$\underset{\{t_j,\mathrm{\δ\θ}}{\min }\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{(\mathrm{\δ\θ}*M-M{\×\mathrm{\Δ\ψ}}^e\left(t_j\right))}^2------\left(9\right)$

式中最小化的目标函数，本发明采用环路方式实现。为了实现上式最小化的目标，在N＝50倍的每个符号采样周期，寻找信号v(m)相位最小的采样点，将采样时钟的上升沿/或下降沿锁定到这个(信号v(m)相位最小的)采样点即可完成位同步。寻找信号v(m)相位最小的采样点通过对信号v(m)相位作微分/Sign(x)运算，这个操作可表示如下：

z(m)=sign{y(m+1)-y(m)}                        (10)

式中sign(x)为取符号运算。这样，经过微分/Sign(x)运算后的输出信号为具有上升沿和下降沿的二电平逻辑信号，微分值的过零点即对应着上升沿和下降沿。

由于PHS***的一个时隙长度为120个符号，在此期间，频率偏移可认为不变化，所以，由频偏造成的相位δθ为常数。显然，由9式可见，相位δθ不会对9式的极小化产生影响，所以，上述位同步误差检测器像Gardner方法一样，可以工作在频偏补偿之前。

图3是实现非线性操作及寻找信号v(m)相位最小采样点的示意图，图中平方器1和平方器2结合起来实现上述1)和2)的非线性操作，同时，图中对前导码信号和其余部分信号作了区别处理。由于PHS***前导码采用0110重复序列，则差分相位在星座图上呈现对角线的排列，即Φ_i∈[3π/4，-π/4]，显然此时无需作M＝4次幂的操作，只需进行M＝2次幂的操作即可。M＝4次幂和M＝2次幂的切换通过图3中的计数器配合2选1器完成。由于前导码有32个符号，一旦32个前导码符号结束，计数器的输出控制2选1器将M＝2次幂切换成M＝4次幂。

图4为位同步环路的实现示意图。位同步环路主要包含以下三个部分：

1)采样误差比较器；

2)环路滤波器；

3)NCO。

位同步环路的工作过程为：采样误差比较器用来比较输入信号的相位与NCO输出信号的相位，此处输入信号的相位为微分器/Sign(x)输出的二电平信号的上升沿或下降沿。误差比较器根据两者的相位关系产生反映这种关系的误差信号，产生的误差信号通过环路滤波器滤波后，送入NCO单元以控制NCO的相位作超前/滞后调整，依此调整采样时刻，NCO输出的采样时刻信号控制N选一单元，从每符号N个采样的差分输出信号中选择最佳采样点送判决单元，完成信号解调输出。

采样误差比较器的一个输入信号为图3中微分器的输出信号，被记为z(m)。另一个输入信号为NCO的输出信号。

信号z(m)和NCO的输出信号分别被送寄存器FIFO1和FIFO2中，逻辑单元以这两个信号和计数器的输出作为输入信号，产生滤波处理后的误差控制信号，滤波处理后的误差控制信号对NCO进行控制。

图5是NCO单元的一个实现示意图，NCO由移位寄存器，N选1单元，加法器单元和寄存器单元组成。移位寄存器由频率为N倍符号率(NFs)的时钟驱动作循环位移，移位寄存器的初值由图示的图案初始化，即当N＝50时，则第1～25位为1，而第26～50位为0。逻辑单元的输出信号通过由加法器和寄存器组成的累加器，累加器的输出控制N选1单元选择循环移位寄存器的某一位作为NCO的输出。

图6是逻辑单元的实现示意图。逻辑单元主要完成采样误差比较和环路滤波器的功能。

逻辑单元首先在FIFO1的输出信号中判断信号中是否存在上升沿和和下降沿，对于上升沿和下降沿作不同的处理。其次，逻辑单元要判断FIFO1中的上升沿或下降沿是否满足要求，这是一种误差信号预检测机制，以保证满足要求的输入信号进入误差比较器，在此通过判断上升沿或下降沿的前后电平是否同时保持恒定长达某个时间长度(如长度＝20)，借此消除干扰的影响，防止环路吊住(Hang up)。采样误差由sign(FIFO1-FIFO2)和-sign(FIFO1-FIFO2)单元完成，分别对应于上升沿和下降沿时的误差信号。其输出为：当FIFO1中信号的上升沿超前FIFO2中信号的上升沿时输出为1，反之为0。采样误差的输出为一个由0和1组成的序列，这个序列进入一个移位寄存器，这个寄存器的深度为n(n为奇数)，移位寄存器的值C1C2C3...Cn和计数器的输出E作为地址按下述ROM的真值表得到逻辑单元的输出B1B0，在下述表中n选3。

ROM表在此用来实现环路滤波器的功能，环路滤波器的输入为信号C1C2C3...Cn，输出为B1B0。其中计数器的输出信号E用来改变环路滤波器的带宽，具体的讲，当E＝0和E＝1时，ROM表采用不同的逻辑关系将输入信号C1C2C3...Cn与滤波器的输出信号B1B0进行映射，其逻辑关系为：当E＝1时，如果输入信号C1C2C3...Cn中判定超前的次数多于滞后的次数，即1的个数大于0的个数，则滤波器输出为滞后调整，即输出值为B1＝1，B0＝1，其中B0＝1时表示需要作超前/滞后操作，而B0＝0时表示不作超前/滞后操作，B1＝1表示作滞后操作，而B1＝0表示作超前操作；反之，如果输入信号C1C2C3...Cn中判定超前的次数少于滞后的次数，即1的个数少于0的个数，则滤波器输出为超前调整，即输出值为B1＝0，B0＝1。而当E＝0时，只有输入信号C1C2C3...Cn中全部判断为超前，即全1，则滤波器输出作滞后调整，即输出B1＝1，B0＝1；反之，只有输入信号C1C2C3...Cn中全部判断为滞后，即全0，则滤波器输出作超前调整，即输出B1＝0，B0＝1；其余情况滤波器输出不作超前/滞后调整，即B0＝0。

逻辑单元的输出B1B0送达NCO去控制NCO的采样时刻相位调整。

                            ROM表

E	C3	C2	C1	Sign BitB1	Bit valB0
						0	0	0	0	1	1
0	0	0	1	0	0
						0	0	1	0	0	0
0	0	1	1	0	0
						0	1	0	0	0	0
0	1	0	1	0	0
						0	1	1	0	0	0
0	1	1	1	0	1
						1	0	0	0	1	1
1	0	0	1	1	1
						1	0	1	0	1	1
1	0	1	1	0	1
						1	1	0	0	1	1
1	1	0	1	0	1
						1	1	1	0	0	1
1	1	1	1	0	1

Claims (9)

1、一种用于差分偏移四相键控解调器的位同步装置，其特征在于所述装置包括：

差分运算单元、等比合并单元、上采样处理单元、位同步误差检测/比较器单元、环路滤波器单元、压控振荡器单元、N选1单元、判决/输出单元；

由智能天线通道输出的多路过采样基带信号作为输入信号，进入差分运算单元分别作差分运算后成为差分信号，参与差分运算的基带信号间隔一个符号周期；

多路差分信号通过等比合并单元后合并为一路差分信号；

合成后的差分信号至上采样处理单元，经过上采样处理的差分信号采样率达N次采样/符号；

上采样信号被送入位同步误差检测/比较器单元，首先完成M次幂操作，经过M次幂操作后调制符号对位同步的影响得到消除，M次幂的输出再作为位同步误差检测/比较器单元中采样误差比较器的一个输入，位同步误差检测/比较器单元中采样误差比较器的另一个输入为本地压控振荡器的输出信号，由位同步误差检测/比较器单元确定每符号N次采样中最佳采样时刻的估计值，然后与压控振荡器输出波形的上升沿或下降沿进行比较，以产生采样误差信号；

采样误差信号送入环路滤波器单元，经过环路滤波器滤波处理后，送入压控振荡器单元，控制压控振荡器单元的输出信号相位作提前/滞后移动，压控振荡器单元的输出信号驱动N选1单元，从等比合并单元的每符号N次采样中选出最佳的采样值送入判决/输出单元，从判决/输出单元输出调制信号。

2、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述上采样单元采用补零加插值滤波器实现。

3、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于所述位同步误差检测/比较器单元：

通过两个平方器，作非线性操作，最佳采样时刻和频偏估计由求下式最小化获得：

$\underset{\{t_j,\mathrm{\δ\θ}}{\min }\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{(\mathrm{\δ\θ}*M-M{\×\mathrm{\Δ\ψ}}^e\left(t_j\right))}^2;$

所述非线性操作包括：对等比合并单元后合并为一路的差分信号作-π/4的相位旋转，对相位旋转后的信号作M次幂的运算；

寻找信号相位最小的采样点，通过对信号相位作微分/Sign(x)运算实现，将采样时钟的上升沿/或下降沿锁定到信号相位最小的采样点，即可完成位同步，经过微分/Sign(x)运算后的输出信号为具有上升沿和下降沿的二电平逻辑信号，微分值的过零点即对应着上升沿和下降沿，而Sign(x)则为对变量x的取符号运算，其输出使信号x变为二电平信号。

4、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

通过采样误差比较器、环路滤波器、压控振荡器构成位同步的环路，使得环路自动收敛到最佳采样时刻，环路收敛到最佳采样时刻，频偏估计/补偿在最佳采样时刻的信号样本上进行；

所述采样误差比较器用来比较输入信号的相位与压控振荡器输出信号的相位，此处输入信号的相位为微分器/Sign(x)输出的二电平信号的上升沿或下降沿，采样误差比较器根据两者的相位关系产生反映这种关系的误差信号，产生的误差信号通过环路滤波器滤波后，控制压控振荡器的相位作超前/滞后调整，依此调整采样时刻，压控振荡器输出的采样时刻信号控制N选一单元，从每符号N个采样的差分输出信号中选择最佳采样点送判决单元，完成信号解调输出。

5、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述采样误差比较器由寄存器FIFO1和FIFO2实现，分别接收微分器/Sign(x)输出的二电平信号的相位和压控振荡器的输出信号的相位。

6、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述环路滤波器由逻辑单元实现，逻辑单元以微分器/Sign(x)输出的二电平信号的上升沿或下降沿、压控振荡器输出信号和计数器的输出作为输入信号，产生滤波处理后的误差控制信号，滤波处理后的误差控制信号对压控振荡器进行控制。

7、如权利要求1所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述压控振荡器由移位寄存器、加法器单元和寄存器单元组成；

移位寄存器由频率为N倍符号率(NFs)的时钟驱动作循环位移，移位寄存器的初值初始化，即第1位至第N/2位为1，第N/2+1位至第N位为0；

所述逻辑单元的输出信号通过由加法器和寄存器组成的累加器，累加器的输出控制N一1单元选择循环移位寄存器的某一位作为压控振荡器的输出。

8、如权利要求6所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述逻辑单元，实现采样误差比较和环路滤波；

首先在寄存器FIFO1的输出信号中判断信号中是否存在上升沿和和下降沿，对于上升沿和下降沿作不同的处理；

其次，逻辑单元要判断寄存器FIFO1中的上升沿或下降沿是否满足要求，以保证满足要求的输入信号进入采样误差比较器，在此通过判断上升沿或下降沿的前后电平是否同时保持恒定长达某个时间长度，借此消除干扰的影响，防止环路吊住；

采样误差由sign(FIFO1-FIFO2)和-sign(FIFO1-FIFO2)单元完成，分别对应于上升沿和下降沿时的误差信号，其输出为：当FIFO1中信号的上升沿超前FIFO2中信号的上升沿时输出为1，反之为0；

采样误差的输出为一个由0和1组成的序列，这个序列进入逻辑单元中的移位寄存器，这个移位寄存器的深度为n(n为奇数)，移位寄存器的值C1C2C3...Cn和计数器的输出E作为地址由ROM的真值表得到逻辑单元的输出。

9、如权利要求8所述用于差分偏移四相键控解调器的位同步装置，其特征在于：

所述ROM的真值表，用于实现环路滤波器的功能，环路滤波器的输入为信号C1C2C3...Cn，逻辑单元的输出为B1B0，计数器的输出信号E用来改变环路滤波器的带宽；

当E＝0和E＝1时，ROM表采用不同的逻辑关系将输入信号C1C2C3...Cn与滤波器的输出信号B1B0进行映射，其逻辑关系为：当E＝1时，如果输入信号C1C2C3...Cn中判定超前的次数多于滞后的次数，即1的个数大于0的个数，则滤波器输出为滞后调整，即输出值为B1＝1，B0＝1，其中B0＝1时表示需要作超前/滞后操作，而B0＝0时表示不作超前/滞后操作，B1＝1表示作滞后操作，而B1＝0表示作超前操作；

反之，如果输入信号C1C2C3...Cn中判定超前的次数少于滞后的次数，即1的个数少于0的个数，则滤波器输出为超前调整，即输出值为B1＝0，B0＝1；

当E＝0时，只有输入信号C1C2C3...Cn中全部判断为超前，即全1，则滤波器输出作滞后调整，即输出B1＝1，B0＝1；

反之，只有输入信号C1C2C3...Cn中全部判断为滞后，即全0，则滤波器输出作超前调整，即输出B1＝0，B0＝1；

其余情况滤波器输出不作超前/滞后调整，即B0＝0；

逻辑单元的输出B1B0送达压控振荡器去控制压控振荡器的采样时刻相位调整。

Images