CN110365565A - 一种总线高容错识别***及识别方法 - Google Patents

一种总线高容错识别***及识别方法 Download PDF

Info

Publication number
CN110365565A
CN110365565A CN201910560157.2A CN201910560157A CN110365565A CN 110365565 A CN110365565 A CN 110365565A CN 201910560157 A CN201910560157 A CN 201910560157A CN 110365565 A CN110365565 A CN 110365565A
Authority
CN
China
Prior art keywords
bus
counter
module
bus signal
differential bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910560157.2A
Other languages
English (en)
Other versions
CN110365565B (zh
Inventor
伊殿鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Quark Photoelectric Technology Co Ltd
Original Assignee
Chengdu Quark Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Quark Photoelectric Technology Co Ltd filed Critical Chengdu Quark Photoelectric Technology Co Ltd
Priority to CN201910560157.2A priority Critical patent/CN110365565B/zh
Publication of CN110365565A publication Critical patent/CN110365565A/zh
Application granted granted Critical
Publication of CN110365565B publication Critical patent/CN110365565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种总线高容错识别***及识别方法，根据识别输入总线信号的边沿，采用定点计数采样的方法，针对标准、以及有变形的总线信号，实现正常识别的效果，整个识别过程方便简单，易于修改和移植，调试通过后能够稳定运行，且能够有效解决总线信号解析过程中时常出现的错误，并且通过该方法的使用，在接收到有偏差的总线信号时，也能够准确的解析出正确数据，相对容错性能有所提高，而且实际应用中，在不同速率的总线环境下，只需调整计数器的值、以及控制器运行的时钟频率即可，方便简单，操作容易；所设计方法是航电总线应用领域的创新技术，具有方法简单，实现成本低的特点，同时可以在其他类似航电总线应用中推广使用。

Description

一种总线高容错识别***及识别方法
技术领域
本发明涉及一种总线高容错识别***及识别方法，属于航电总线技术领域。
背景技术
航电总线是一种数字式多路传输总线，是美国军方为军用飞机内部互连指定的总线标准。目前，已经在航天、航空等领域取得了广泛的应用。
由于其协议的复杂性和国内整体技术水平的相对落后，在使用中几乎都是采用国外的协议芯片，考虑到进口芯片的高成本，以及硬件逻辑实现的可行性，采用可编程逻辑器件实现总线信号的底层编解码和协议处理。但是在底层对总线消息数据进行解码时，时常由于总线信号受外界因素干扰、而不能正常识别到总线消息或识别总线消息错误。
发明内容
本发明所要解决的技术问题是提供一种总线高容错识别***，通过设计模块之间的相互调用，能够有效识别标准、以及受到干扰的总线消息信号。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种总线高容错识别***，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，包括控制模块、以及分别与控制模块相连接的采样模块、计数器t1、计数器t2、缓存模块、解析模块；
其中，采样模块用于按照时序、针对差分总线信号进行扫描，以及按照时序、采集差分总线信号上的采样数据，并将扫描结果或采样数据上传控制模块；
计数器t1、计数器t2分别根据控制模块的控制而进行计数或置零；
缓存模块用于接收来自控制模块转发的采样数据，并进行缓存；
解析模块用于针对缓存模块中的采样数据进行识别，获得差分总线信号中的目标数据。
本发明所要解决的技术问题是提供一种总线高容错识别***的识别方法，通过简单、方便、可移植的解码方式，能够有效识别标准、以及受到干扰的总线消息信号。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种总线高容错识别***的识别方法，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，包括如下步骤：
步骤A.采样模块根据其采样频率，按时序、针对差分总线信号进行扫描，若发现上升沿，则进入步骤B，否则继续执行此步骤的扫描操作；
步骤B.启动计数器t1按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置，继续根据其采样频率，按时序、针对差分总线信号进行扫描，待计数器t1计数完成，则针对计数器t1置零，并进入步骤C；
步骤C.启动计数器t2按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置起，根据其采样频率，按时序、针对差分总线信号进行数据采样，获得采样数据，并经控制模块存入缓存模块当中，并进入步骤D；
步骤D.判断采样模块是否发现差分总线信号上的上升沿，是则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，并返回步骤B；否则进入步骤E；
步骤E.判断计数器t2是否计数完成，是则针对计数器t2置零，并返回步骤C，否则计数器t2继续依次计数，同时采样模块继续根据其采样频率，按时序、针对差分总线信号进行采样，获得采样数据，并继续经控制模块存入缓存模块当中，并返回步骤D；
执行步骤C至步骤E的同时，当采样模块识别到差分总线信号的同相端和反相端同时为低，且延时了计数器t2所对应的时长的2倍，则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，缓存模块中的采样数据输出，由解析模块针对该采样数据进行识别，获得差分总线信号中的目标数据。
作为本发明的一种优选技术方案：所述计数器t1对应的预设计数值等于，差分总线信号周期1/4时长除以采样模块采样频率所获结果的整数部分。
作为本发明的一种优选技术方案：所述计数器t2对应的预设计数值等于，差分总线信号周期1/2时长除以采样模块采样频率所获结果的整数部分。
本发明所述一种总线高容错识别***及识别方法，采用以上技术方案与现有技术相比，具有以下技术效果：
本发明所设计总线高容错识别***及识别方法，根据识别输入总线信号的边沿，采用定点计数采样的方法，针对标准、以及有变形的总线信号，实现正常识别的效果，整个识别过程方便简单，易于修改和移植，调试通过后能够稳定运行，且能够有效解决总线信号解析过程中时常出现的错误，并且通过该方法的使用，在接收到有偏差的总线信号时，也能够准确的解析出正确数据，相对容错性能有所提高，而且实际应用中，在不同速率的总线环境下，只需调整计数器的值、以及控制器运行的时钟频率即可，方便简单，操作容易；所设计方法是航电总线应用领域的创新技术，具有方法简单，实现成本低的特点，同时可以在其他类似航电总线应用中推广使用。
附图说明
图1是现有总线信号实际接收波形与规范信号波形的偏差示意图；
图2是本发明设计应用于1MHz速率总线信号的实际示意图；
图3是本发明设计应用于10MHz速率1553B总线信号的实际示意图；
图4是本发明设计应用于20MHz速率1553B总线信号的实际示意图。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
由于总线信号受硬件影响或外界其他因素影响，输入的波形会有所变动，高电平时间和低电平时间长度不均匀，导致实际接收到的总线信号与规范的总线信号有偏差，但偏差不会超过总线频率的1/4，否则认为总线信号异常，实际线上波形与规范波形如图1所示。
本发明设计了一种总线高容错识别***，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，包括控制模块、以及分别与控制模块相连接的采样模块、计数器t1、计数器t2、缓存模块、解析模块。
其中，采样模块用于按照时序、针对差分总线信号进行扫描，以及按照时序、采集差分总线信号上的采样数据，并将扫描结果或采样数据上传控制模块；计数器t1、计数器t2分别根据控制模块的控制而进行计数或置零；缓存模块用于接收来自控制模块转发的采样数据，并进行缓存；解析模块用于针对缓存模块中的采样数据进行识别，获得差分总线信号中的目标数据。
基于上述所述总线高容错识别***，本发明设计了基于此***的识别方法，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，如图2所示，包括如下步骤。
步骤A.采样模块根据其采样频率，按时序、针对差分总线信号进行扫描，若发现上升沿，则进入步骤B，否则继续执行此步骤的扫描操作。
步骤B.启动计数器t1按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置，继续根据其采样频率，按时序、针对差分总线信号进行扫描，待计数器t1计数完成，则针对计数器t1置零，并进入步骤C。
实际应用当中，计数器t1对应的预设计数值等于，差分总线信号周期1/4时长除以采样模块采样频率所获结果的整数部分，这样能够确保采样点落在波形有效位置上。
步骤C.启动计数器t2按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置起，根据其采样频率，按时序、针对差分总线信号进行数据采样，获得采样数据，并经控制模块存入缓存模块当中，并进入步骤D。
实际应用当中，计数器t2对应的预设计数值等于，差分总线信号周期1/2时长除以采样模块采样频率所获结果的整数部分，这样能够确保采样点落在波形的有效位置上。
步骤D.判断采样模块是否发现差分总线信号上的上升沿，是则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，并返回步骤B；否则进入步骤E。
步骤E.判断计数器t2是否计数完成，是则针对计数器t2置零，并返回步骤C，否则计数器t2继续依次计数，同时采样模块继续根据其采样频率，按时序、针对差分总线信号进行采样，获得采样数据，并继续经控制模块存入缓存模块当中，并返回步骤D。
执行步骤C至步骤E的同时，当采样模块识别到差分总线信号的同相端和反相端同时为低，且延时了计数器t2所对应的时长的2倍，则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，缓存模块中的采样数据输出，由解析模块针对该采样数据进行识别，获得差分总线信号中的目标数据。
上述所设计总线高容错识别***应用于实际当中，如图2中的波形为总线在1MHz模式下的波形，1MHz总线信号的同步头时间为3us，码位时间长度为1us，依照本发明的方法，采样计数器t1的时间长度为0.25us，t2计数器的时间长度为0.5us，当采样频率为100MHz时，t1计数器的值为25，t2计数器的值为50。
当总线速率在10MHz模式时，如图3所示，同步头时间长度为300ns，码位时间长度为100ns，依照本发明的方法，采样计数器t1的时间长度为20ns，t2计数器的时间长度为50ns，当采样频率为100MHz时，t1计数器的取值为2，t2计数器的值为5。
如图4所示，当总线速率在20MHz模式时，同步头时间长度为150ns，码位时间长度为50ns，依照本发明的方法，采样计数器t1的时间长度为10ns，t2计数器的时间长度为25ns，当采样频率为200MHz时，t1计数器的取值为2，t2计数器的值为5。
上述技术方案所设计总线高容错识别***及识别方法，根据识别输入总线信号的边沿，采用定点计数采样的方法，针对标准、以及有变形的总线信号，实现正常识别的效果，整个识别过程方便简单，易于修改和移植，调试通过后能够稳定运行，且能够有效解决总线信号解析过程中时常出现的错误，并且通过该方法的使用，在接收到有偏差的总线信号时，也能够准确的解析出正确数据，相对容错性能有所提高，而且实际应用中，在不同速率的总线环境下，只需调整计数器的值、以及控制器运行的时钟频率即可，方便简单，操作容易；所设计方法是航电总线应用领域的创新技术，具有方法简单，实现成本低的特点，同时可以在其他类似航电总线应用中推广使用。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (4)

1.一种总线高容错识别***，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，其特征在于：包括控制模块、以及分别与控制模块相连接的采样模块、计数器t1、计数器t2、缓存模块、解析模块；
其中，采样模块用于按照时序、针对差分总线信号进行扫描，以及按照时序、采集差分总线信号上的采样数据，并将扫描结果或采样数据上传控制模块；
计数器t1、计数器t2分别根据控制模块的控制而进行计数或置零；
缓存模块用于接收来自控制模块转发的采样数据，并进行缓存；
解析模块用于针对缓存模块中的采样数据进行识别，获得差分总线信号中的目标数据。
2.一种基于权利要求1所述一种总线高容错识别***的识别方法，用于针对偏差不超过总线频率1/4的差分总线信号进行识别，其特征在于，包括如下步骤：
步骤A. 采样模块根据其采样频率，按时序、针对差分总线信号进行扫描，若发现上升沿，则进入步骤B，否则继续执行此步骤的扫描操作；
步骤B. 启动计数器t1按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置，继续根据其采样频率，按时序、针对差分总线信号进行扫描，待计数器t1计数完成，则针对计数器t1置零，并进入步骤C；
步骤C. 启动计数器t2按其所对应的预设计数值、开始依次计数，同时采样模块由差分总线信号当前位置起，根据其采样频率，按时序、针对差分总线信号进行数据采样，获得采样数据，并经控制模块存入缓存模块当中，并进入步骤D；
步骤D. 判断采样模块是否发现差分总线信号上的上升沿，是则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，并返回步骤B；否则进入步骤E；
步骤E. 判断计数器t2是否计数完成，是则针对计数器t2置零，并返回步骤C，否则计数器t2继续依次计数，同时采样模块继续根据其采样频率，按时序、针对差分总线信号进行采样，获得采样数据，并继续经控制模块存入缓存模块当中，并返回步骤D；
执行步骤C至步骤E的同时，当采样模块识别到差分总线信号的同相端和反相端同时为低，且延时了计数器t2所对应的时长的2倍，则针对计数器t2置零，同时采样模块停止对差分总线信号的数据采集，缓存模块中的采样数据输出，由解析模块针对该采样数据进行识别，获得差分总线信号中的目标数据。
3.根据权利要求2所述一种总线高容错识别***的识别方法，其特征在于：所述计数器t1对应的预设计数值等于，差分总线信号周期1/4时长除以采样模块采样频率所获结果的整数部分。
4.根据权利要求2所述一种总线高容错识别***的识别方法，其特征在于：所述计数器t2对应的预设计数值等于，差分总线信号周期1/2时长除以采样模块采样频率所获结果的整数部分。
CN201910560157.2A 2019-06-26 2019-06-26 一种总线高容错识别***及识别方法 Active CN110365565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910560157.2A CN110365565B (zh) 2019-06-26 2019-06-26 一种总线高容错识别***及识别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910560157.2A CN110365565B (zh) 2019-06-26 2019-06-26 一种总线高容错识别***及识别方法

Publications (2)

Publication Number Publication Date
CN110365565A true CN110365565A (zh) 2019-10-22
CN110365565B CN110365565B (zh) 2021-11-09

Family

ID=68216876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910560157.2A Active CN110365565B (zh) 2019-06-26 2019-06-26 一种总线高容错识别***及识别方法

Country Status (1)

Country Link
CN (1) CN110365565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112149439A (zh) * 2020-11-17 2020-12-29 四川科道芯国智能技术股份有限公司 Swp物理层s2解码自对准方法、装置及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447556A (zh) * 2002-03-22 2003-10-08 印芬龙科技股份有限公司 计算采样相位误差的计算电路
CN1545349A (zh) * 2003-11-20 2004-11-10 中兴通讯股份有限公司 一种用于差分偏移四相键控解调器的位同步装置
CN101582283A (zh) * 2008-05-15 2009-11-18 株式会社瑞萨科技 数字信号再现装置和方法以及数字信号记录装置和方法
CN104661214A (zh) * 2014-10-30 2015-05-27 苏州佑瑞检测技术有限公司 一种无线局域网的密码分析方法
CN105893291A (zh) * 2014-11-18 2016-08-24 刘伯安 一种异步接收串行数据的方法及装置
CN109687867A (zh) * 2018-11-30 2019-04-26 珠海慧联科技有限公司 一种无晶振usb设备时钟校准方法及校准电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447556A (zh) * 2002-03-22 2003-10-08 印芬龙科技股份有限公司 计算采样相位误差的计算电路
CN1545349A (zh) * 2003-11-20 2004-11-10 中兴通讯股份有限公司 一种用于差分偏移四相键控解调器的位同步装置
CN101582283A (zh) * 2008-05-15 2009-11-18 株式会社瑞萨科技 数字信号再现装置和方法以及数字信号记录装置和方法
CN104661214A (zh) * 2014-10-30 2015-05-27 苏州佑瑞检测技术有限公司 一种无线局域网的密码分析方法
CN105893291A (zh) * 2014-11-18 2016-08-24 刘伯安 一种异步接收串行数据的方法及装置
CN109687867A (zh) * 2018-11-30 2019-04-26 珠海慧联科技有限公司 一种无晶振usb设备时钟校准方法及校准电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112149439A (zh) * 2020-11-17 2020-12-29 四川科道芯国智能技术股份有限公司 Swp物理层s2解码自对准方法、装置及设备
CN112149439B (zh) * 2020-11-17 2021-04-09 四川科道芯国智能技术股份有限公司 Swp物理层s2解码自对准方法、装置及设备

Also Published As

Publication number Publication date
CN110365565B (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
CN107147379B (zh) 基于fpga的边沿检测方法、***及时钟数据恢复电路
CN104820812B (zh) 一种副载波调制的米勒码的解码方法及解码装置
CN106772185B (zh) 一种用于示波器的信号间隔或周期检测方法和装置
CN105301991A (zh) 使用有限状态机的数字触发
CN104617926B (zh) 一种吞脉冲式时钟同步电路
CN105549487B (zh) 一种数字信号边沿延时修正***及方法
CN104202040A (zh) 位电平检测电路以及方法
CN103760759B (zh) 一种自动对正/反向irig‑b码解码方法
WO2020029023A1 (zh) 波特率校准电路及串口芯片
CN102147426B (zh) 一种数字示波器宽带触发电路
CN110365565A (zh) 一种总线高容错识别***及识别方法
CN103986454A (zh) 一种数字数据信号的采样方法及装置
CN212622809U (zh) 检测电路
CN101408924A (zh) 射频识别标签芯片数据接收同步方法
CN107204775B (zh) 模拟信号的采样方法及采样装置
CN101719858B (zh) Can控制器的位时序的同步处理方法
CN109543811B (zh) 一种计数电路、计数方法及芯片
EP2424291B1 (en) Radio base station
CN107452324B (zh) 一种升级多张接收卡抗干扰优化方法及显示屏控制***
CN112699694B (zh) 读写器的标签检测电路及读写器
CN111049718B (zh) Can总线模拟监控方法
CN109256998A (zh) 控制电机电流高精度采样的方法及***和伺服电机
US11282473B2 (en) Method and apparatus for identifying rising/falling edge and display panel
CN107831696B (zh) 一种irig-b直流码解码方法
CN211018863U (zh) Bmc码的解码***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant