CN1534796A - 金属氧化物半导体场效应晶体管 - Google Patents
金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN1534796A CN1534796A CNA2004100300676A CN200410030067A CN1534796A CN 1534796 A CN1534796 A CN 1534796A CN A2004100300676 A CNA2004100300676 A CN A2004100300676A CN 200410030067 A CN200410030067 A CN 200410030067A CN 1534796 A CN1534796 A CN 1534796A
- Authority
- CN
- China
- Prior art keywords
- electrode
- guard ring
- source
- actual act
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种金属氧化物半导体场效应晶体管,在实际动作区域周围设置的护圈上未设置电极的部分,在护圈近旁引起电荷集中,而图案不均匀。本发明的金属氧化物半导体场效应晶体管包括:实际动作区域5,其排列多个MOS晶体管的单元6;源极电极7,其被设置在该实际动作区域上,并和所述MOS晶体管各单元的源极区域18连接;源极片电极,其和该源极电极连接;栅结合片电极1,其和所述MOS晶体管各单元的栅极电极16连接;护圈22,其被设置在源极区域18周围,其中,扩张所述源极电极,覆盖所述护圈上的未覆盖栅极电极的部分。
Description
技术领域
本发明涉及MOSFET,特别是涉及防止周边部分图案不均匀、耐压不稳定的现象的MOSFET。
背景技术
包括在一般家庭,电子设备显著地普及,开关电源由于小型且低损耗,因此,被利用在几乎所有的电子设备中。由此,最近电子设备的多样化对电源的要求越来越复杂,特别是开关电源的单片化被认为是电源的最终课题。为达成开关电源的小型化的基本方法包括:开关频率的高频化、损耗降低、产品数量降低和功能化。要通过这些方法实际地进行产品化,必须通过严格降低成本的关口,为此条件是应为适合批量化生产的方式。
图5显示现有MOSFET的上面图。功率MOSFET包括:栅结合片电极1、栅连接电极4、实际动作区域5、MOS晶体管的单元6、源极电极7。
栅结合片电极1和栅极电极连接,由接合引线进行电极的取出。
栅极连接电极4和各单元6的栅极电极连接,且被配置在实际动作区域5的整个周围。
在实际动作区域5中排列有构成功率MOSFET的多个MOS晶体管的单元6。
源极电极7被设置在实际动作区域5上,且和各单元6的源极区域连接。
在实际动作区域5周围设置后述的护圈,并抑制耗尽层向芯片终端的扩展。
源极片电极9被连接在源极电极7上,为获得电流容量,而超声波压装直径150un的铝线等大直径的接合引线,进行电极的取出。
图4显示沟道型的各单元6的剖面结构。在N通道的功率MOSFET中,在N+型半导体衬底11之上设置由N-型外延层构成的漏极区域12,并在其上设置P型通道层13。自通道层13至漏极区域12制作沟道14,并由栅氧化膜15覆盖沟道14的内壁,设置由沟道14中填充的多晶硅构成的栅极电极16,形成各单元6。
在邻接沟道14的通道层13表面形成N+型源极区域18,并在相邻的两个单元的源极区域18之间的通道层13表面形成P+型体触点区域19。进一步在通道层13上自源极区域18沿沟道14形成通道区域17。沟道14上由层间绝缘膜20覆盖,并设置与源极区域18及体触点区域19接触的源极电极7。在覆盖芯片整个面设置的表面保护膜21设置开口部,形成栅结合片电极、源极片电极(未图示)。多个上述单元6被排列在图5的实际动作区域5。具体地说,由小的方形表示的是一个单元。
专利文献1:特开2002-314079号公报
提高现有MOS晶体管为了开关速度,而将栅极连接电极4配置在实际动作区域5的整个周围。
但如图6所示,在微微MOS晶体管中,由于不太影响开关速度,故仅局部设置了栅极连接电极4A、4B。
如图7所示,在实际动作区域5周围,为提高耐压,设置有P+型护圈22。由于栅结合片电极1及栅连接电极4A、4B覆盖护圈22之上而设置,因此,不会因施加在栅连接电极4A、4B上的电压使耗尽层23扩展并在护图22的边缘引起电荷的集中。
但如图8所示,在未覆盖栅连接电极4A、4B的护圈22周围由于未施加电压,故耗尽层不会扩展,由于耗尽层23不均匀而引起电荷集中,故耐压不稳定,可靠性也受到影响。
发明内容
本发明的金属氧化物半导体场效应晶体管,在源极区域周围设置的护圈上未设置电极,可防止在护圈近旁引起电荷集中,可防止图案不均匀,其包括:实际动作区域,其排列多个MOS晶体管单元;源极电极,其被设置在该实际动作区域,并和所述MOS晶体管各单元的源极区域连接;源极片电极,其和所述源极电极连接;护圈,其被设置在实际动作区域周围;栅连接电极,其部分地覆盖所述护圈上部而设置,且连接MOS晶体管各单元的栅极电极和栅结合片电极,其中,使所述源极电极扩展,而由所述源极电极覆盖所述护圈上未覆盖栅极电极的部分。
附图说明
图1是说明本发明MOSFET的平面图;
图2是说明本发明MOSFET的图1的A-A剖面图;
图3是说明本发明MOSFET的图1的B-B剖面图;
图4是说明本发明及现有MOSFET的单元部分的剖面图;
图5是说明现有MOSFET的平面图;
图6是说明现有MOSFET的另一实施例的平面图;
图7是说明现有MOSFET的图6的A-A剖面图;
图8是说明现有MOSFET的图6的B-B剖面图。
具体实施方式
参照图1~图4详细说明本发明实施例。
图1是本发明的功率MOSFET的平面图,和现有MOSFET相同结构的部分使用相同符号。
功率MOSFET包括:栅结合片电极1;栅连接电极4,其被连接在栅结合片电极1上;实际动作区域5,其排列多个MOS晶体管单元6;源极电极7;源极片电极9,其被连接在源极电极7上。
在实际动作区域5中排列构成功率MOSFET的多个MOS晶体管单元6。在实际动作区域5周围设置护圈22,抑制耗尽层向芯片终端的扩展。
图4显示本发明使用的沟道型单元6的剖面结构。在N+型半导体衬底11之上设置由N-型外延层构成的漏极区域12,并在其上设置P型通道层13。自通道层13直至漏极区域12制作沟道14,并将沟道14的内壁由栅氧化膜15覆盖,设置由沟道14中填充的多晶硅形成的栅极电极16,形成各单元6。
在邻接沟道14的通道层13表面形成N+型源极区域18,并在相邻的两个单元的源极区域18之间的通道层13表面形成P+型体触点区域19。进一步在通道层13上自源极区域18沿沟道14形成通道区域17。沟道14上由层间绝缘膜20覆盖,并设置与源极区域18及体触点区域19接触的源极电极7。在覆盖芯片整个面设置的表面保护膜21设置开口部,形成栅结合片电极及源极片电极(未图示)。多个该单元6被排列在图5的实际动作区域5。具体地说,由小的方形表示的是一个单元。
栅结合片电极1和各单元6的栅极电极16连接,并利用接合引线进行电极的取出。该栅结合片电极1的大小采用压装接合引线所需足够的大小。
栅连接电极4A、4B和各单元6的栅极电极16连接且被设置在位于实际动作区域5的两侧的护圈22上。
源极电极7被设置在实际动作区域5上,且和各单元6的源极区域连接设置。
源极片电极9和栅结合片电极1相同,使用2~3条接合引线并进行热压装等,进行电极的取出。
接合引线为直径40um的Au等的金属细线,各自热压装在栅结合片电极1及源极片电极9上。
本发明的特征在于,在现有技术中,将连接栅结合片电极1及栅极电极16的栅连接电极设置在位于实际动作区域5的整个周围的护圈22上,但是,在本发明中,仅将栅连接电极4A、4B设置在位于实际动作区域5的两侧即如图所示邻接的两边的护圈22上部。位于实际动作区域5周围的护圈22上的未设置栅连接电极的部分通过扩展源极电极7,由该扩展的源极电极7覆盖。
图2是本发明的设有MOSFET的栅连接电极4A的实际动作区域5的周边部的剖面图。在该部分,护圈22上方由栅连接电极4A覆盖。从而,栅结合片电极1上施加的电压也施加在栅连接电极4A、4B上,利用该电压耗尽层23扩展。由此,不会引起护圈22周边的电荷的集中,使VDD耐压稳定。
图3是本发明的MOSFET的实际动作区域5的栅连接电极4A未覆盖护圈22上栅连接电极4的部分的周边部的剖面图。在该部分中,如前所述,将源极电极7扩大,由源极电极7覆盖护圈22。
从而,和图2相同,施加在源极片电极9的电压施加在源极电极7,由该电压使耗尽层23扩展,在护圈22近旁不产生图案的不均匀,VDSS耐压稳定,且可靠性提高。并且,源极电极7的面积扩大,可降低导通电阻。
本发明的MOSFET中,在护圈上的未覆盖栅连接电极的部分使源极电极扩张,由源极电极覆盖护圈。因此,由施加在源极电极的电压扩大耗尽层,在护圈近旁不会产生图案不均匀,VDSS耐压稳定,且可靠性提高。
另外,由于在未设置栅连接电极的部分设置源极电极,相应可增大源极电极的面积,故导通电阻被减小,可减少电力损耗。
Claims (3)
1、一种金属氧化物半导体场效应晶体管,其特征在于,包括:实际动作区域,其排列多个MOS晶体管单元;源极电极,其被设置在所述实际动作区域,并和所述MOS晶体管各单元的源极区域连接;源极片电极,其和所述源极电极连接;护圈,其被设置在实际动作区域周围;栅连接电极,其局部覆盖所述护圈之上而设置,连接MOS晶体管各单元的栅极电极和栅结合片电极,其中,扩展所述源极电极,由所述源极电极覆盖所述护圈上未覆盖栅极电极的部分。
2、如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于,所述栅连接电极设在位于设有栅结合片电极的实际动作区域的两侧的护圈上。
3、如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于,所述MOS晶体管用作开关元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094973A JP4731796B2 (ja) | 2003-03-31 | 2003-03-31 | Mosfet |
JP094973/2003 | 2003-03-31 | ||
JP094973/03 | 2003-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1534796A true CN1534796A (zh) | 2004-10-06 |
CN1302559C CN1302559C (zh) | 2007-02-28 |
Family
ID=33407413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100300676A Expired - Fee Related CN1302559C (zh) | 2003-03-31 | 2004-03-18 | 金属氧化物半导体场效应晶体管 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4731796B2 (zh) |
CN (1) | CN1302559C (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559801B2 (ja) * | 1988-03-30 | 1996-12-04 | 日産自動車株式会社 | パワートランジスタ |
JPH03180074A (ja) * | 1989-12-08 | 1991-08-06 | Fujitsu Ltd | 半導体装置 |
US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
US5463237A (en) * | 1993-11-04 | 1995-10-31 | Victor Company Of Japan, Ltd. | MOSFET device having depletion layer |
JP3525637B2 (ja) * | 1996-08-09 | 2004-05-10 | 株式会社デンソー | 半導体装置 |
EP1039533A3 (en) * | 1999-03-22 | 2001-04-04 | Infineon Technologies North America Corp. | High performance dram and method of manufacture |
JP4122113B2 (ja) * | 1999-06-24 | 2008-07-23 | 新電元工業株式会社 | 高破壊耐量電界効果型トランジスタ |
CN1347150A (zh) * | 2000-10-09 | 2002-05-01 | 联华电子股份有限公司 | 互补式金属氧化物半导体的制造方法 |
JP4125864B2 (ja) * | 2000-10-30 | 2008-07-30 | 新電元工業株式会社 | 電界効果トランジスタ |
JP5011612B2 (ja) * | 2000-10-31 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
-
2003
- 2003-03-31 JP JP2003094973A patent/JP4731796B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-18 CN CNB2004100300676A patent/CN1302559C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4731796B2 (ja) | 2011-07-27 |
JP2004303948A (ja) | 2004-10-28 |
CN1302559C (zh) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963233B2 (en) | Power MOSFET device structure for high frequency applications | |
US7132717B2 (en) | Power metal oxide semiconductor transistor layout with lower output resistance and high current limit | |
CN1738059A (zh) | 半导体器件及其制造方法 | |
EP1460681A3 (en) | Silicon carbide semiconductor device and method for fabricating the same | |
JP2005005443A (ja) | 高耐圧半導体装置 | |
US20060278924A1 (en) | High-voltage mos device | |
CN1641886A (zh) | 具有一分开井结构的隔离的高电压ldmos晶体管 | |
CN100585877C (zh) | 半导体装置 | |
US4764802A (en) | Semiconductor devices | |
CN1734784A (zh) | 绝缘横向双扩散金属氧化物半导体(ldmos)集成电路技术 | |
WO2012071299A2 (en) | Ultra thin die to improve series resistance of a fet | |
US7619280B2 (en) | Current sense trench type MOSFET with improved accuracy and ESD withstand capability | |
US5977588A (en) | Radio frequency power MOSFET device having improved performance characteristics | |
JPH07193243A (ja) | 共通ベース領域を有するトランジスタ | |
JP2007115888A (ja) | 半導体装置 | |
US6982461B2 (en) | Lateral FET structure with improved blocking voltage and on resistance performance and method | |
CN1302559C (zh) | 金属氧化物半导体场效应晶体管 | |
US20100102379A1 (en) | Lateral diffused metal oxide semiconductor device | |
CN100472805C (zh) | 半导体器件 | |
EP0780897B1 (en) | High-speed MOS-technology power device integrated structure with reduced gate resistance | |
JP2004022644A (ja) | Mosfet | |
JP2010062331A (ja) | 電力用半導体装置 | |
US20020167044A1 (en) | Semiconductor component with an edge termination that is suitable for high voltage | |
CN113809161B (zh) | 一种超高压vdmos集成电路芯片及其制备方法 | |
JPH11214511A (ja) | 半導体装置および半導体装置における配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070228 Termination date: 20210318 |