CN1530972A - 电感器件及其生产方法 - Google Patents

电感器件及其生产方法 Download PDF

Info

Publication number
CN1530972A
CN1530972A CNA2004100397915A CN200410039791A CN1530972A CN 1530972 A CN1530972 A CN 1530972A CN A2004100397915 A CNA2004100397915 A CN A2004100397915A CN 200410039791 A CN200410039791 A CN 200410039791A CN 1530972 A CN1530972 A CN 1530972A
Authority
CN
China
Prior art keywords
conductor pattern
ribbon conductor
stack
slices
cut surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100397915A
Other languages
English (en)
Other versions
CN1277280C (zh
Inventor
高谷稔
楫野隆
小更恒
����һ
佐佐木正美
伊藤和彦
远藤敏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1530972A publication Critical patent/CN1530972A/zh
Application granted granted Critical
Publication of CN1277280C publication Critical patent/CN1277280C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B19/00—Indicating the time by visual means
    • G04B19/06—Dials
    • G04B19/16—Shiftable dials, e.g. indicating alternately from 1 to 12 and from 13 to 24
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/06—Insulation of windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

具有被形成它的正面和反面上的多个带形导体图案(2)的包括芯子材料的有机芯板或无机烧结板(1)，沿着横断带形导体图案(2)的方向被切片。暴露在芯板(1)的每个切割面上的带形导体图案的末端部分通过在切割面上形成的桥接导体图案被互相连接。这样，提供至少一个螺旋线圈。螺旋线圈的内径可保持为常数，而同时线圈间距精度可保持得很高。

Description

电感器件及其生产方法
技术领域
本发明涉及一种使用线圈、变压器、通用型扼流圈等的电感应现象的电感器件以及用于生产该电感器件的方法。具体地，本发明涉及一种允许大批量生产高性能小公差器件的电感器件的结构以及一种用于生产该电感器件的方法。
背景技术
用于生产这种类型的电感器件的方法至今为止大致被分为以下的过程。
(1)绕制过程
这是最普通的过程，其中导线被绕制在磁性或非磁性的芯子上。
(2)组装过程
这是在JP-A-2002-134321中描述的过程。在这个过程中，具有被提供来形成螺旋线圈的一部分的线圈导线的电绝缘板和电绝缘层交替地堆叠，形成螺旋线圈。
这些过程分别存在以下问题。
(1)绕制过程
a：线圈的性能是好的，但其公差具有麻烦的、趋于增加的倾向。
b：因为必须进行绕制，低的大批量生产效率造成成本增加。
(2)组装过程
a：当圈数增加时，因为叠片的层数增加，公差变为很高。
b：当圈数增加时，因为叠片的层数增加，大批量生产效率降低。
发明内容
在这种情况下，本发明的一个目的是提供一种高性能和小公差的电感器件。
本发明的另一个目的是提供一种以高合格率和高的大批量生产效率生产电感器件的方法。
按照本发明，电感器件包括：具有芯子材料的芯板；被形成在所述芯板的正面和反面上的多个带形导体图案；以及在相对于所述带形导体图案横断地被切片的芯板的切割面上形成的桥接导体图案，这样，在芯板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
本发明实现高性能、小公差的电感器件，它们可以高合格率大批量生产。
当使用无机烧结的芯板作为芯板时，可以：达到良好的合格率，且能降低成本，因为芯板不会由于热收缩、翘曲等造成变形，以及芯板是尺寸稳定的，这样在堆叠时特别可以抑制位置移位。当使用多孔性陶瓷材料作为无机烧结的芯板的材料时，可以达到良好的操纵控制，因为无机烧结的芯板的切割性能是良好的，以及在强度上比起单个地使用的有机板更高。当使用磁性物质作为无机烧结的芯板的材料时，可以具有这样的优点：因为导磁率可以增加，当制成变压器时，螺旋线圈可以互相稳固地耦合。
附图说明
图1A到1C是显示按照本发明的第一或第五实施例的前半个过程的截面图和平面图。
图2A到2D是显示按照本发明的第一或第五实施例的后半个过程的截面图和平面图。
图3A到3C是显示按照本发明的第二或第六实施例的前半个过程的截面图和平面图。
图4A到4D是显示按照本发明的第二或第六实施例的后半个过程的截面图和平面图。
图5A到5D是显示按照本发明的第三或第七实施例的前半个过程的截面图和平面图。
图6A到6D是显示按照本发明的第三或第七实施例的后半个过程的截面图和平面图。
图7A到7D是显示按照本发明的第四实施例的前半个过程的截面图和平面图。
图8A到8D是显示按照本发明的第四实施例的后半个过程的截面图和平面图。
图9A到9C是显示在每个实施例中带形导体图案的修正的例子的平面图和底部图。
图10A到10D是显示按照本发明的第八实施例的过程的截面图和平面图。
具体实施方式
下面参照附图描述用于实现本发明有关电感器件和用于生产电感器件的方法的最好模式。
第一实施例
下面参照图1A到1C和图2A到2D描述本发明的第一实施例。首先，在图1A所示的带形导体产生步骤中，制备具有芯子材料的有机芯板1，以及通过使用被形成在板1上的多个正面和反面对准通孔9，把多个平行的带形导体图案2形成在板1的正面和反面上。
包括芯子材料的有机芯板1是用浸渍树脂的芯子材料加固的树脂板。芯子材料的例子包括玻璃布、树脂布，诸如Kepler，以及多孔性氟化树脂片(商标名称：Teflon)。添加剂优选地可被加到树脂中，例如，用来控制线性膨胀系数和改进电特性。添加剂的例子包括球形二氧化硅填料、诸如钛酸钡粉那样的铁电粉和铁氧体粉(复合铁氧体)。为了生产高频零件(诸如高频线圈)，高Q低ε的材料(诸如苯乙烯树脂)优选地被用作为树脂。
通过使用减去的方法、半加上的方法或诸如转移等全加上的方法将导体层图案化的方法，形成多个平行的带形导体图案2。减去的方法是这样的方法，其中：相应于带形导体图案2的抗蚀剂层被形成在导体层上；以及没有被抗蚀剂层掩蔽的、部分导体层通过蚀刻被去除。减去的方法是印制线路板生产方法的最通常的方法。半加上的方法是这样的方法，其中：抗蚀剂层被形成在底层导体层上；相应于带形导体图案2的底层导体层被暴露；用于形成带形导体图案2的导体层通过电镀被形成，这样，导体层具有需要的厚度；以及在形成导体层后，底层导体层的不必要的部分被去除。
然后，在图1B所示的叠层步骤中，多个包括芯子材料的有机芯板1，每个具有通过图1A所示的步骤被形成在板1的正面和反面的平行带形导体图案2，它们通过层间电绝缘层(预浸胶体(prepreg)或粘合片)3(包括被提供为最上层和最下层的电绝缘层，以防止导体图案2被暴露)被互相堆叠，被加热和加压，以便整体地被叠层。这样，得到叠层板10。包括最上的和最下的电绝缘层的层间电绝缘层3的材料可以是与芯板1的材料相同的材料。每个层间电绝缘层3可包含芯子材料或可能不包含任何芯子材料。
在叠层步骤中，用于形成层间电绝缘层3的预浸胶体或粘合片和板1交替地堆叠以及通过热压或真空挤压被整体地叠层。在这个时候，从上面看，必须精确地对准板1。对准方法的例子包括引脚对准、使用图象的对准、以及其中每个板1的外部尺寸被精确地测量，以使得每个板1挤压在对准模型(其至少两个边是根据测量的尺寸高度精确地形成的)的方法。例如，包括玻璃布的苯乙烯树脂，优选地，可被用作为每个预浸胶体。例如，具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为粘合片。有时，用于形成层间的电绝缘层3的预浸胶体或粘合片优选地被选择为尽可能地薄，以便改进在叠层方向上的间距精度。
在叠层步骤后，在图1C所示的切片步骤中，在叠层步骤中得到的叠层板由切割装置，诸如多线锯或多刀片锯，沿着横跨带形导体图案2的分离线P进行切片。这样，产生叠层切片体20。
然后，在图2A所示的桥接导体形成步骤中，桥接导体图案21被形成在每个叠层切片体20的正面和反面，这样，暴露在叠层切片体20的每个切割面上的带形导体图案2(在板1的各个正面和反面上的图案)的末端部分通过桥接导体图案21互相连接。桥接导体图案21和在板1的各个正面和反面上的带形导体图案2形成螺旋线圈。桥接导体图案21可以以与带形导体图案2相同的方式被形成。也就是，桥接导体图案21可以通过使用减去的方法、半加上的方法或全加上方法将导体层图案化的方法被形成。
在形成桥接导体图案21后，在图2B所示的保护层形成步骤中，保护层25被提供成使得每个叠层切片体20的正面和反面被保护层25覆盖。树脂，诸如环氧树脂、苯乙烯(vinyl benzyl)或聚酰亚胺，或包含诸如石英的填充物的树脂，优选地被用作保护层25的材料。从热膨胀的观点看来，与有机芯板1的材料相同的材料更可优选地被用作为保护层25的材料。穿孔26被形成在保扩层25中，以使得作为螺旋线圈的末端部分的桥接导体图案21的末端部分被暴露，以便允许螺旋线圈被连接到端子电极，该端子电极将通过以下的步骤被形成。激光机加工、喷沙清理、通过切割器形成线性沟槽的过程等等，优选地可被用作用于形成穿孔26的方法。替换地，从位置精度或大批量生产效率的观点看来，穿孔26优选地可以在光敏的环氧树脂或聚酰亚胺树脂用作保护层25的材料的条件下通过光刻而被形成。
然后，在图2C所示的端子电极形成步骤中，要被连接到桥接导体图案21的末端部分的端子电极30通过基于用于形成带形导体图案2或桥接导体图案21过程的过程被形成。例如，端子电极30通过减去的方法、半加上的方法、或全加上的方法被形成。
然后，在图2D所示的芯片分离步骤中，每个叠层切片体20由切割装置，诸如切割锯，沿分离线Q1和Q2进行切割，以便被分离成电感器件的单个芯片40，每个具有至少一个螺旋线圈。
在分离成芯片40后，例如，通过滚筒电镀在端子电极上按镍和锡的次序形成电镀层。
有时，可以在分离成芯片之前和刚好在端子电极形成步骤中的端子电极30形成之后进行电镀。
带形导体图案2和桥接导体图案21的材料的例子包括金、银、铜、和铝。从电阻和大批量生产成本的观点看来，铜是优选的。
按照第一实施例，可以得到以下的效果。
(1)由于以下原因，电感器件的公差值很小。
a：因为有机芯1板具有芯子材料，板的固化收缩是很小的，这样板的尺寸稳定性很优良。结果，板的厚度的变化可被减小，这样，因为板的厚度变化的减小与在板的相对的面上形成带形导体图案2相组合，螺旋线圈的内径可保持恒定。
b：具有芯子材料的有机芯板1在平面方向上(垂直于厚度方向)的收缩是小的，这样线圈间距精度是良好的。
(2)由于以下原因，合格率是良好的。
因为具有芯子材料的有机芯板1的厚度变化和板在平面方向的收缩如上所述是小的，被形成在具有芯子材料的有机芯板1上的电感器件在X和Y方向上排列的间距精度很好。
(3)由于以下原因，大批量生产效率是良好的。
a：合格率是良好的。
b：因为使用具有芯子材料的有机芯板1，板的强度是好的，这样，可以防止在生产过程中板断裂。
第二实施例
下面参照图3A到3C和图4A到4D描述本发明的第二实施例。首先，在图3A所示的带形导体产生步骤中，制备芯板1A，以及把多个平行带形导体图案2形成在板1A的一个表面上。
树脂板或用浸渍树脂的芯子材料加固的树脂板可被用作为芯板1。芯子材料的例子包括玻璃布、树脂布，诸如Kepler，以及多孔性氟树脂片(商标名称：Teflon)。添加剂优选地可被加到树脂中作为主要材料，例如，用来控制线性膨胀系数和改进电特性。添加剂的例子包括球形二氧化硅填料、诸如钛酸钡粉那样的铁电粉、和铁氧体粉(复合铁氧体)。为了生产高频零件，诸如高频线圈，高Q低ε的材料，诸如苯乙烯树脂，优选地被用作树脂。诸如石英、玻璃、铝土和铁氧体那样的无机物质的板也可被用作芯板1A。对于除高频以外的目的来说，可以使用通过把坡莫合金薄片由薄的电绝缘层进行叠层形成的坡莫合金板或金属板。有时，当金属板被用作为芯板1A时，其上将提供带形导体图案2的金属板的表面上需要提供电绝缘粘合片
多个带形导体图案2可以通过与在第一实施例中使用的相同的过程被形成。
然后，在图3B所示的叠层步骤中，多个芯板1A，每个具有通过图3A所示的步骤被形成在板1A的一个表面上的平行带形导体图案2，它们通过层间电绝缘层(预浸胶体或粘合片)3(包括被提供为最上层的电绝缘层，以防止导体图案2被暴露)被互相堆叠、被加热和加压，以便整体地被叠层。这样，得到叠层板10A。当每个芯板1A由有机物质制成时，层间电绝缘层3可以是与芯板1A的物质相同的物质。当层间电绝缘层3是树脂层时，可以提供也可以不提供芯子材料。当无机物质用作为层间电绝缘层3的材料时，芯板1A通过层间电绝缘层3被叠层，层间电绝缘层是在薄的电绝缘粘合片被提供在每个层间电绝缘层3的相对的面上的情况下形成的。具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为在本实施例中使用的每个粘合片。在叠层步骤中的其他条件可以是与第一实施例相同的。
在叠层步骤后，在图3C所示的切片步骤中，在叠层步骤中得到的叠层板由切割装置，诸如多线锯或多刀片锯，沿着横跨带形导体图案2的分离线P进行切片。这样，产生叠层切片体20A。
然后，在图4A所示的桥接导体形成步骤中，桥接导体图案21被形成在每个叠层切片体20A的切割面上，这样，暴露在叠层切片体20A的每个切割面上的带形导体图案2(在每对上面的和下面的芯板1A上的图案)的末端部分通过桥接导体图案21互相连接。桥接导体图案21和在一对芯板1A上的带形导体图案2形成螺旋线圈。桥接导体图案21可以以与带形导体图案2相同的方式被形成。也就是，桥接导体图案21可以通过使用减去的方法、半加上的方法、或全加上的方法将导体层图案化的方法被形成。
此后，图4B所示的保护层形成步骤、图4C所示的端子电极形成步骤、和图4D所示的芯片分离步骤可以以与第一实施例相同的方式被执行。虽然第一实施例显示其中每个叠层切片体在芯片分离步骤中沿着层间电绝缘层的部分进行切割的情形，但第二实施例显示其中每个叠层切片体沿着分离线Q1(每个位于相应的芯板1A的厚度的中间位置)进行切割的情形。其他部分的细节说明将被省略，因为与第一实施例中的部分相同的或等价的部分用与第一实施例相同的参考数字表示。
按照第二实施例，带形导体图案2只被形成在芯板1A的一个面上，这样，过程可被简化。有可能避免由正面和反面导体图案的误对准(作为当带形导体图案2被形成在每个芯片的正面和反面时所出现的问题)引起的合格率降低。
有时，在第二实施例的叠层步骤中使用的叠层方法可如下执行。也就是，每个具有被形成在芯板的一个面上的平行的带形导体图案的芯板被这样地叠层，以使得其上形成平行带形导体图案的面被交替地颠倒。
第三实施例
下面参照图5A到5D和图6A到6D描述本发明的第三实施例。首先，在图5A所示的带形导体产生步骤中，制备具有芯子材料的有机芯板，以及通过使用被形成在板1上的多个正面和反面对准通孔9，把多个平行的带形导体图案2形成在有机芯板1的正面和反面上。这个步骤是与第一实施例相同的。
然后，在图5B所示的第一叠层步骤中，层间电绝缘层(预浸胶体或粘合片)4被放置在有机芯板1的正面和反面上，该有机芯板1具有在带形导体图案的产生步骤中被形成在它的正面和反面上的平行带形导体图案2。层间电绝缘层4和有机芯板1通过加压和加热等被整体地叠层。这样，产生叠层制品5，以使得板的正面和反面被覆盖以层间电绝缘层4。预浸胶体或粘合片可被使用来形成层间电绝缘层4。例如，苯乙烯树脂优选地可用作为各预浸胶体。例如，具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为每个粘合片。有时，叠层制品5的上表面和下表面被形成为互相平行的平的表面。如有必要，叠层制品5的上表面和下表面优选地可被抛光，以便达到叠层制品5的厚度的精度要求。
然后，在图5C所示的第二叠层步骤中，在图5B上产生的叠层制品5和作为粘合层的粘合片6被交替地堆叠，以及通过热压或真空加压被整体地叠层。这样，产生叠层板10B。在这个时候，需要对准，以使得叠层制品5可以从上方看来准确地堆叠。对准可以按与第一实施例相同的方式执行。
在第二叠层步骤中，在挤压时呈现尽可能低的流动性的材料优选地用作为粘合片6的材料。为此，例如，可以使用增加用作为粘合片的材料的树脂的固化度的技术。具有低的流动性的粘合片GF3500(由日立化学股份有限公司制造)，优选地，可被用作为每个粘合片6。有时，每个粘合片6的厚度优选地被选择为尽可能小，以便提高在叠层方向上间距精度(为了定位桥接导体图案21)。导电材料也可用作为粘合片6的材料。例如，其正面和反面涂敷以粘合剂的薄膜的黄铜或铝板可被用作为导电材料，结果，在加工步骤中板和叠层制品的机械强度可以大大地提高，且间距精度也可以提高。
此后，图5D所示的切片步骤、图6A所示的桥接导体形成步骤、图6B所示的保护层形成步骤、图6C所示的端子电极形成步骤、和图6D所示的芯片分离步骤优选地可以以与第一实施例相同的方式执行。其他部分的细节说明将被省略，因为与第一实施例中的部分相同的或等价的部分用与第一实施例相同的参考数字表示。
按照第三实施例，在第一叠层步骤中，层间电绝缘层4被形成为尽可能薄(以及如有必要，在层间电绝缘层形成后的叠层制品5被抛光和用研磨机研磨等等)，以使得叠层制品5的厚度的精度被提高。另外，尽可能薄的、和在挤压时呈现低的流动性的粘合片6在第二叠层步骤中被使用。因此，被包括在叠层板10B上的电感器件的叠层方向的间距精度可被提高，以使得在图6A所示的桥接导体形成步骤中可以防止桥接导体图案21相对于带形导体图案2的位置移位。因此，可以达到合格率的更大的提高。有时，其他操作和效果是与第一实施例相同的。
第三实施例也可以应用于其中带形导体图案被形成在每个芯板的单个表面上的情形。在这种情形下，每个叠层切片体可以在被形成在每对上面的和下面的芯板上的带形导体图案2通过桥接导体图案互相连接后，以与第二实施例相同的方式沿着分离线(每条个位于相应的芯板的厚度的中间位置)进行切割。有时，粘合层只限于电绝缘的粘合层。
第四实施例
下面参照图7A到7D和图8A到8D描述本发明的第四实施例。首先，在图7A所示的带形导体产生步骤中，制备预浸胶体作为芯板7，以及通过图案电镀方法把多个具有预定的厚度的带形导体图案2形成在导电转移板上。预浸胶体被放置在转移板上，被挤压(真空加压)和加热。在预浸胶体固化后，把转移板与预浸胶体分离开。这样，通过图7A所示的转移，平行的带形导体图案2被形成在芯板7的单个面上。有时，芯板7是通过固化树脂片或预浸胶体(它们在转移时是半固化的，以便转移带形导体图案2)而被形成的。芯板7是用浸渍树脂的芯子材料加固的树脂板。芯子材料的例子包括玻璃布、树脂布，诸如Kepler，以及多孔性氟树脂片(商标名称：Teflon)。添加剂优选地可被加到树脂中，例如，用来控制线性膨胀系数和改进电特性。添加剂的例子包括球形二氧化硅填料、诸如钛酸钡粉那样的铁电粉、和铁氧体粉(复合铁氧体)。为了生产高频零件(诸如高频线圈)，高Q低ε的材料(诸如苯乙烯树脂)优选地被用作为树脂。在带形导体形成步骤中，因为平行的带形导体图案2被转移到芯板7的单个面上(它在转移时是半固化的)，在其上有导体图案2转移的芯板7的面可变得很光滑。术语“光滑”是指表面状态为Rmax不大于10μm，优选地不大于5μm，更优选地不大于2μm。
然后，在图7B所示的板厚度调节步骤中，对于与在其上有导体图案2转移的芯板7的面相反的面进行研磨和抛光的抛光过程，以便调节板厚度到预定的数值。
然后，在图7C所示的叠层步骤中，多个芯板7，每个具有通过图7B所示的步骤制备时被形成在板7的单个表面上的平行带形导体图案2，它们通过作为粘合层的尽可能薄的电绝缘粘合片8(包括被提供为最上层的粘合片8，以防止导体图案2被暴露)被互相堆叠。多个芯板7被加热和加压，以便整体地被叠层。这样，得到叠层板10C。具有低流动性的粘合片GF3500(由日立化学股份有限公司制造)，优选地，可被用作为粘合片8的材料。
此后，图7D所示的切片步骤、图8A所示的桥接导体形成步骤、图8B所示的保护层形成步骤、图8C所示的端子电极形成步骤、和图8D所示的芯片分离步骤可以以与第二实施例相同的方式执行。其他部分的细节说明将被省略，因为与第二实施例中的部分相同的或等价的部分用与第二实施例相同的参考数字表示。
按照第四实施例，带形导体图案2被转移到每个芯板7的单个面上，以及在其上安排带形导体图案2的每个芯板7的表面被光滑化。另外，每个芯板7的厚度可以通过板厚度调节步骤被高度精确地控制到预定的数值。
因为每个芯板7的相对的表面被光滑化，不但可以使用薄的和低流动性的粘合片8，而且也可以减小在叠层步骤中使用的压力。为此，在叠层方向上的间距精度是非常好的。除了在第二实施例中的操作和所得到的效果以外，被包括在叠层板10C上的电感器件的叠层方向的间距精度可以做得非常好，所以，在图8A所示的桥接导体形成步骤中可以防止桥接导体图案21相对于带形导体图案2的位置移位。因此，可以实现合格率的更大的提高。
在第四实施例中的叠层步骤中，使用的叠层方法可以如下地执行。也就是，每个具有被形成在芯板的一个面上的平行的带形导体图案的芯板被这样地叠层，以使得其上形成平行带形导体图案的面被交替地颠倒。
有时，第四实施例的配置(其中带形导体图案被转移到每个芯板的一个面上；和其上安排有带形导体图案的每个芯板的表面被光滑化；)可以应用于第一、第二、和第三实施例。
第五实施例
下面参照图1A到1C和图2A到2D描述本发明的第五实施例。在第五实施例中，使用无机烧结板来代替包括芯子材料的有机芯板。首先，在图1A所示的带形导体产生步骤中，准备无机烧结芯板1，以及通过使用被形成在板1上的多个正面和反面对准通孔9，把多个平行的带形导体图案形成在板1的正面和反面上。在这种情形下，导体图案2可以在芯板1被烧结后被形成。或可以事先把导电胶提供在非烧结的芯板上，这样，导体图案2可以在芯板1被烧结的同时被形成。
从磁特性的观点看来，磁性物质(诸如铁氧体)可被用作为无机烧结芯板1的材料。或者，生产时切割特性良好的多孔性陶瓷物质可被用作为无机烧结芯板1的材料。
通过使用减去的方法、半加上的方法、或诸如转移的全加上的方法做成导体层的图案的方法，形成多个平行的带形导体图案2。
然后，在图1B所示的叠层步骤中，多个无机烧结芯板1，每个具有通过图1A所示的步骤被形成在无机烧结芯板1的正面和反面的平行带形导体图案2，它们通过层间电绝缘层(预浸胶体或粘合片)3(包括被提供为最上层和最下层的电绝缘层，以防止导体图案2被暴露)被互相堆叠，被加热和加压，以便整体地被叠层。这样，得到叠层板10。每个层间电绝缘层3可包含芯子材料或可能不包含任何芯子材料。
在叠层步骤中，用于形成层间电绝缘层3的预浸胶体或粘合片和板1交替地堆叠以及通过热压或真空挤压被整体地叠层。在这个时候，从上面看，必须精确地对准板1。对准方法的例子包括引脚对准、使用图象的对准和其中每个板1的外部尺寸被精确地测量以使得每个板1压靠在至少两个边是根据测量的尺寸被高度精确地形成的对准模型上的方法。例如，包括玻璃布的苯乙烯树脂，优选地，可被用作为每个预浸胶体。例如，具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为粘合片。有时，用于形成层间的电绝缘层3的预浸胶体或粘合片优选地被选择为尽可能地薄，以便改进在叠层方向上的间距精度。
在叠层步骤后，在图1C所示的切片步骤中，在叠层步骤中得到的叠层板由切割装置，诸如多线锯或多刀片锯，沿着横跨带形导体图案2的分离线P进行切片。这样，产生叠层切片体20。
然后，在图2A所示的桥接导体形成步骤中，桥接导体图案21被形成在每个叠层切片体20的正面和反面，这样，暴露在叠层切片体20的每个切割面上的带形导体图案2(在板1的各个正面和反面上的图案)的末端部分通过桥接导体图案21互相连接。桥接导体图案21和在板1的各个正面和反面上的带形导体图案2形成螺旋线圈。桥接导体图案21可以以与带形导体图案2相同的方式被形成。也就是，桥接导体图案21可以通过使用减去的方法、半加上的方法、或全加上的方法做成导体层的图案的方法被形成。
在形成桥接导体图案21后，在图2B所示的保扩层形成步骤中，保护层25被提供成使得每个叠层切片体20的正面和反面被保护层25覆盖。树脂(诸如环氧树脂、苯乙烯或聚酰亚胺，或包含诸如石英的填充物的树脂)优选地被用作为保护层25的材料。穿孔26被形成在保护层25中，以使得用作螺旋线圈的末端部分的桥接导体图案21的末端部分被暴露，以便允许螺旋线圈被连接到端子电极，该端子电极将通过以下的步骤被形成。激光机加工、喷沙、通过切割器形成线性沟槽的过程等等，优选地可被用作为用于形成穿孔26的方法。替换地，从位置精度或大批量生产效率的观点看来，穿孔26优选地可以在光敏的环氧树脂或聚酰亚胺树脂用作为保护层25的材料的条件下通过光刻而被形成。
然后，在图2C所示的端子电极形成步骤中，要被连接到桥接导体图案21的末端部分的端子电极30通过基于用于形成带形导体图案2或桥接导体图案21的过程的过程被形成。例如，端子电极30通过减去的方法、半加上的方法或全加上的方法被形成。
然后，在图2D所示的芯片分离步骤中，每个叠层切片体20由切割装置(诸如切割锯)沿分离线Q1和Q2进行切割，以便被分离成电感器件的单个芯片40，每个具有至少一个螺旋线圈。
在分离成芯片40后，形成电镀层，例如通过滚筒电镀在端子电极上按镍和锡的次序形成电镀层。
有时，可以在分离成芯片之前和刚好在端子电极形成步骤中的端子电极30形成之后进行电镀。
带形导体图案2和桥接导体图案21的材料的例子包括金、银、铜、和铝。从电阻和大批量生产成本看来，铜是优选的。
按照第五实施例，可以得到以下的效果。
(1)由于以下原因，电感器件的公差值很小。
a：因为使用无机烧结芯板1，每个板的固化收缩是很小的，这样板的尺寸稳定性很优良。结果，板的厚度的变化可被减小，这样，因为板的厚度变化的减小与在板的相对的面上形成带形导体图案2相组合，螺旋线圈的内径可保持恒定。
b：无机烧结芯板1在板方向上(垂直于厚度方向)的收缩是小的，所以，线圈间距精度很好。
(2)由于以下原因，合格率是良好的。
因为无机烧结芯板1的厚度变化和板在板方向的收缩，如上所述是小的，被形成在无机烧结芯板1上的电感器件在X和Y方向上排列的间距精度很好。
(3)由于以下原因，大批量生产效率是良好的。
a：合格率是良好的。
b：因为使用无机烧结芯板1，板的强度是好的，这样，可以防止在生产过程中板断裂。
第六实施例
下面参照图3A到3C和图4A到4D描述本发明的第六实施例。首先，在图3A所示的带形导体产生步骤中，制备无机烧结芯板1A，以及把多个平行带形导体图案2形成在无机烧结板1A的一个表面上。
铁氧体、陶瓷等被用作为无机烧结芯板1A的材料。为了生产诸如高频线圈那样的高频零件，高Q低ε的材料优选地被用作为无机烧结芯板1A的材料。
多个平行的带形导体图案2可以通过与在第一实施例中使用的相同的过程被形成。
然后，在图3B所示的叠层步骤中，多个无机烧结芯板1A，每个具有通过图3A所示的步骤被形成在无机烧结芯板1A的一个表面上的平行带形导体图案2，它们通过层间电绝缘层(预浸胶体或粘合片)3(包括被提供为最上层的电绝缘层，以防止导体图案2被暴露)被互相堆叠被加热和加压，以便整体地被叠层。这样，得到叠层板10A。当层间电绝缘层3是树脂层时，可以提供也可以不提供芯子材料。当无机物质用作为层间电绝缘层3的材料时，无机烧结芯板1A通过层间电绝缘层进行层叠，层间电绝缘层是在薄的电绝缘粘合片被提供在每个层间电绝缘层3的相对的面上的情况下形成的。具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为在本实施例中使用的每个粘合片。叠层步骤中的其他条件可以是与第一实施例相同的。
在叠层步骤后，在图3C所示的切片步骤中，在叠层步骤中得到的叠层板由切割装置，诸如多线锯或多刀片锯，沿着横跨带形导体图案2的分离线P进行切片。这样，产生叠层切片体20A。
然后，在图4A所示的桥接导体形成步骤中，桥接导体图案21被形成在每个叠层切片体20A的切割面上，这样，暴露在叠层切片体20A的每个切割面上的带形导体图案2(在每对上面的和下面的芯板1A上的图案)的末端部分通过桥接导体图案21互相连接。桥接导体图案21和在一对芯板1A上的带形导体图案2形成螺旋线圈。桥接导体图案21可以以与带形导体图案2相同的方式被形成。也就是，桥接导体图案21可以通过使用减去的方法、半加上的方法、或全加上的方法做成导体层的图案的方法被形成。
此后，图4B所示的保护层形成步骤、图4C所示的端子电极形成步骤和图4D所示的芯片分离步骤可以以与第一实施例相同的方式被执行。虽然第一实施例显示其中每个叠层切片体在芯片分离步骤中是沿着层间电绝缘层的部分进行切割的情形，但第二实施例显示其中每个叠层切片体沿着分离线Q1(每条个位于相应的芯板1A的厚度的中间位置)进行切割的情形。其他部分的细节说明将被省略，因为与第一实施例中的部分相同的或等价的部分用与第一实施例相同的参考数字表示。
按照第六实施例，带形导体图案2只被形成在无机烧结芯板1A的一个面上，这样，过程可被简化。有可能避免由正面和反面导体图案的误对准(作为当带形导体图案2被形成在每个芯片的正面和反面时所出现的问题)引起的合格率降低。
有时，在第六实施例的叠层步骤中使用的叠层方法可如下执行。也就是，每个具有被形成在芯板的一个面上的平行的带形导体图案的芯板被这样地叠层，使得其上形成平行带形导体图案的面被交替地颠倒。
第七实施例
下面参照图5A到5D和图6A到6D描述本发明的第七实施例。首先，在图5A所示的带形导体产生步骤中，制备无机烧结芯板1，以及通过使用被形成在无机烧结芯板1上的多个正面和反面对准通孔9，把多个平行的带形导体图案2形成在无机烧结芯板1的正面和反面上。这个步骤是与第一实施例相同的。
然后，在图5B所示的第一叠层步骤中，层间电绝缘层(预浸胶体或粘合片)4被放置在无机烧结芯板1的正面和反面上，该无机烧结芯板1具有在带形导体图案的产生步骤中被形成在它的正面和反面上的平行带形导体图案2。层间电绝缘层4和无机烧结芯板1通过加压和加热等等被整体地叠层。这样，产生叠层制品5，使得板的正面和反面被覆盖以层间电绝缘层4。预浸胶体或粘合片可被使用来形成层间电绝缘层4。例如，苯乙烯树脂优选地可用作为预浸胶体。例如，具有中等流动性(允许吸收由导体图案2造成的不规则性)的粘合片GF3600(由日立化学股份有限公司制造)，优选地，可被用作为每个粘合片。有时，叠层制品5的上表面和下表面被形成为互相平行的平的表面。如有必要，叠层制品5的上表面和下表面优选地可被抛光，以便达到叠层制品5的厚度的精度。
然后，在图5C所示的第二叠层步骤中，在图5B上产生的叠层制品5和作为粘合层的粘合片被交替地堆叠，以及通过热压或真空加压被整体地叠层。这样，产生叠层板10B。在这个时候，需要对准，以使得叠层制品5可以从上方看来准确地堆叠。对准可以按与第一实施例相同的方式执行。
在第二叠层步骤中，在挤压时呈现尽可能低的流动性的材料优选地用作为粘合片6的材料。为此，例如，可以使用增加用作为粘合片材料的树脂的固化度的技术。具有低的流动性的粘合片GF3500(由日立化学股份有限公司制造)，优选地，可被用作为每个粘合片6。有时，每个粘合片6的厚度优选地被选择为尽可能小，以便提高在叠层方向上间距精度(为了定位桥接导体图案21)。导电材料也可用作为粘合片6的材料。例如，其正面和反面涂敷以粘合剂的薄膜的黄铜或铝可被用作为导电材料，结果，在加工步骤中板和叠层制品的机械强度可以大大地提高，以及间距精度也可以提高。
此后，图5D所示的切片步骤、图6A所示的桥接导体形成步骤、图6B所示的保护层形成步骤、图6C所示的端子电极形成步骤和图6D所示的芯片分离步骤优选地可以以与第一实施例相同的方式执行。其他部分的细节说明将被省略，因为与第五实施例中的部分相同的或等价的部分用与第五实施例相同的参考数字表示。
按照第七实施例，在第一叠层步骤中，层间电绝缘层4被形成为尽可能薄(以及如有必要，在层间电绝缘层形成后的叠层制品5被抛光和用研磨机研磨等等)，以使得叠层制品5的厚度的精度被提高。另外，尽可能薄的和在挤压时呈现低的流动性的粘合片6在第二叠层步骤中被使用。因此，被包括在叠层板10B上的电感器件的叠层方向的间距精度可被提高，以使得在图6A所示的桥接导体形成步骤中可以防止桥接导体图案21相对于带形导体图案2的位置移位。因此，可以实现合格率的更大的提高。有时，其他操作和效果是与第五实施例相同的。
第七实施例也可以应用于其中带形导体图案被形成在每个无机烧结芯板的单个表面上的情形。在这种情形下，每个叠层切片体可以在被形成在每对上和下芯板上的带形导体图案2通过桥接导体图案互相连接后，以与第二实施例相同的方式沿着分离线(每条个位于相应的芯板的厚度的中间位置)进行切割。有时，粘合层只限于电绝缘的粘合层。
第八实施例
下面参照图10A到10D描述本发明的第八实施例。
在图10A所示的带形导体产生步骤中，多个平行带形导体图案2被形成在具有芯子材料的有机芯板1的正面和反面。芯板1是用浸渍树脂的芯子材料加固的树脂板。芯子材料的例子包括玻璃布、树脂布，诸如Kepler，以及多孔性氟化树脂片(商标名称：Teflon)。添加剂优选地可作为主要材料被加到树脂中，例如，用来控制线性膨胀系数和改进电特性。添加剂的例子包括球形二氧化硅填料、诸如钛酸钡粉那样的铁电粉、和铁氧体粉(复合铁氧体)。为了生产高频零件(诸如高频线圈)，高Q低ε的材料(诸如苯乙烯树脂)，优选地被用作为树脂。
多个平行带形导体图案2可以通过与第一实施例相同的过程被形成。
然后，在图10B所示的叠层步骤中，包括芯子材料的有机芯板1，每个具有通过图10A所示的步骤被形成在它的正面和反面的平行带形导体图案2，它们和无机烧结芯板50通过粘结的层间电绝缘层(粘合片)51被交替地堆叠、被加热和加压，以便整体地被叠层。这样，得到叠层板60。
在叠层步骤后，在图10C所示的切片步骤中，在叠层步骤中得到的叠层板60由切割装置，诸如多线锯或多刀片锯，沿着横跨带形导体图案2的分离线P进行切片。这样，产生叠层切片体70。
然后，在图10D所示的桥接导体形成步骤中，桥接导体图案21被形成在每个叠层切片体70的切割面上，这样，暴露在叠层切片体70的每个切割面上的带形导体图案2的末端部分通过桥接导体图案21互相连接。桥接导体图案21和在其间***无机烧结芯板50的每对有机芯板1上的带形导体图案2形成螺旋线圈。桥接导体图案21可以以与带形导体图案2相同的方式被形成。也就是，桥接导体图案21可以通过使用减去的方法、半加上的方法、或全加上的方法将导体层图案化的方法被形成。
此后，其余步骤可以以与第一实施例中图2B、图2C和图2D所示的步骤相同的方式被实行。虽然第一实施例显示其中在芯片分离步骤中每个叠层切片体沿着层间电绝缘层的部分进行切割的情形，但第八实施例显示其中每个叠层切片体沿着垂直线S(如图100所示的)进行切割的情形，每条线位于相应的有机芯板的厚度的中间位置。
在第八实施例中可以得到与第五实施例相同的效果。
图9A到9C显示被形成在每个芯板的正面和反面上的带形导体图案。图9A显示在每个实施例中示例性说明的平行带形导体图案2。图9B显示带形导体图案2的修正例子。在图9B上，宽的导体28被嵌入在每个板的末端部分，以使得宽的导体28用作为被连接到带形导体图案的末端部分，以便改进端子电极的强度。图9C显示另一个修正的例子，其中带形导体图案2的中间部分被倾斜地部署，以便形成低电感值的电感器件。
下面将结合例子详细地描述本发明。
[例1]
参考图1A到1C和图2A到2D。步骤的细节如下。
(1)带形导体产生步骤
制备包括玻璃布的苯乙烯板(76mm2和350μm厚)作为包括芯子材料的有机芯板。然后，通过按照半加上的过程镀铜，把平行带形导体图案形成在每个有机芯板的正面和反面上。具有35μm导体宽度(在末端部分是100μm)和35μm导体高度的图案以20μm的导体间隔排列。有时，在每个板的两个地方钻出的0.2mm直径的孔被用作为对准标记，以便相对于正面和反面来对准板。
(2)叠层步骤
具有通过上述的步骤产生的带形导体图案的有机芯板和层间电绝缘层交替地堆叠，然后通过真空处理被加热和加压，以便整体地被叠层。这样，得到叠层板。叠层的芯板的数目被设置为(138)，这样在处理后得到76mm的厚度。200μm厚的包括玻璃布的苯乙烯预浸胶体被用作为层间电绝缘层。5mm直径的孔被形成在每个板的四角，以便相对于平行电极图案位于预定的位置的条件下通过引脚对准被对准的。
(3)切片步骤
叠层板由多线锯进行切片，以使得在切片后得到0.45mm的厚度。这样，得到叠层切片体。然后，每个叠层切片体的相对的切割面被分别抛光50μm，把叠层切片体的厚度调节到350μm。
(4)桥接导体形成步骤
通过按照半加上的过程的镀铜形成桥接导体图案。具有35μm导体宽度(在末端部分是100μm)和35μm导体高度的图案以20μm的导体间隔排列。
(5)保护层形成步骤
通过使用50μm厚度的苯乙烯树脂形成保护层。在保护层上通过喷沙清理方法形成穿孔。
(6)端子电极形成步骤
通过半加上过程形成铜的端子电极。在分离成芯片后，通过滚筒电镀，1μm厚的镍层被形成在每个端子电极上，以及2μm厚的锡层被形成在镍层上。
(7)芯片分离步骤
每个叠层切片体通过切割机被切割。
(8)合格率
当生产10个切片板时，合格率如下。过程内合格率是100％。当在每一个板的约10000个产品中间的100个样本，也就是，在每10个板约100000个产品中间，受到特性检查时，特性检查缺陷是65％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是65％。
过程内合格率＝((输入板数目-损耗板数目)/(输入板数目))×100％
(损耗板数目：在过程中由于碎裂、外观不合格等被去除的板数目)
特性检查的判断标准是，电感值：参考值±2％，在1GHz时Q≥45，DC电阻Rdc：参考值±30％。良好的产品的电感值(L值)的偏差是3.2％，以3σ/X计(σ：标准偏差，X：平均值)。
(总的合格率)＝(过程内合格率)×(特性检查合格率)
可比较的例子1
当作为芯子材料的布没有包含在例1的每个芯板时，得到20％的过程合格率(不合格产品的原因是在过程中碎裂)，20％的检查合格率(不合格的主要原因是由于图案移位造成的断线)和4％的总的合格率。良好的产品的电感值的偏差是6.7％，以3σ/X计。
[例2]
参考图3A到3C和图4A到4D。除以下几点外所有的步骤以与例1相同的方式实行。
(1)带形导体产生步骤
在每个板的单个面上进行图案化。
(2)叠层步骤
使用不包含布的50μm厚度的苯乙烯预浸胶体作为层间电绝缘层。
(3)合格率
当生产10个切片板时，合格率如下。过程内合格率是100％。检查合格率是72％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是72％。良好的产品的电感值的偏差是2.1％，以3σ/X计。与例1相比较合格率的改进是通过把桥接导体图案做成一对上部分和下部分时带形导体图案的对准精度改进而造成的。
有时，在例2的叠层步骤中使用的叠层方法可被修正，以使得每个具有平行带形导体图案(被形成在芯板的单个面上)的芯板被叠层时其上形成平行的带形导体图案的面被交替地颠倒。
[例3]
参考图5A到5D和图6A到6D。除以下几点外所有的步骤以与例1相同的方式实行。
(1)第一叠层步骤
100μm厚的苯乙烯预浸胶体被叠层在包括玻璃布的苯乙烯树脂板的相对的面上，以制备叠层制品。叠层制品的相对的两个面分别被抛光40μm，以便调节包括板的叠层制品的厚度到470μm(为了得到叠层制品的厚度精度)。
(2)第二叠层步骤
使用在处理时呈现极低的流动性的、那种类型的20μm厚环氧树脂粘合片(由日立化学股份有限公司制造的粘合薄膜GF3500)。
(3)合格率
当生产10个切片板时，合格率如下。过程内合格率是100％。检查合格率是83％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是83％。良好的产品的电感值的偏差是1.5％，以3σ/X计。与例1相比较合格率的改进是通过在图5A到5D和图6A到6D的截面图的垂直方向的间距精度的改进而造成的。
[例4]
除以下几点外所有的步骤以与例3相同的方式实行。
(1)带形导体产生步骤
在每个板的单个面上进行图案制作。
(2)第一叠层步骤
100μm厚的苯乙烯预浸胶体被叠层在包括玻璃布的苯乙烯树脂板的、其上产生带形导体图案的一个面上。叠层制品的预浸胶体的侧面被抛光40μm，以便得到叠层制品的厚度的精度。
(3)合格率
当生产10个切片板时，合格率为如下。过程内合格率是100％。检查合格率是86％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是86％。良好的产品的电感值的偏差是1.4％，以3σ/X计。与例1相比较合格率的改进是通过叠层制品的垂直方向的间距精度的改进而造成的。
有时，在例4的叠层步骤中使用的叠层方法可被修正，以使得每个具有平行的带形导体图案(被形成在芯板的单个面上)的芯板被叠层而其上形成平行的带形导体图案的面被交替地颠倒。
[例5]
参考图7A到7D和图8A到8D。
(1)带形导体产生步骤
0.1mm厚度(76mm2)不锈钢薄片(SUS304材料)被用作为转移板。通过图案电镀方法，把平行带形导体图案形成在转移板上。具有35μm导体宽度(在末端部分是100μm)和35μm导体高度的图案以20μm的导体间隔排列。150μm厚的、包括玻璃布的苯乙烯树脂板被用作为芯板。芯板如下产生。半固化的(B阶段)、包括玻璃布的苯乙烯树脂预浸胶体被堆叠在转移板上，通过真空处理被挤压和加热。在预浸胶体固化后，从预浸胶体除去转移板。这样，带形导体图案被转移。
(2)板厚度调节步骤
其上没有提供带形导体图案的、芯板的一个面被抛光，以调节芯板厚度到400μm。
(3)叠层步骤
通过使用10μm厚的苯乙烯粘合片，执行真空处理。
(4)合格率
当生产10个切片板时，合格率如下。过程内合格率是100％。检查合格率是90％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是90％。良好的产品的电感值的偏差是1.2％，以3σ/X计。与例1相比较合格率的改进是通过把桥接导体图案做成一对上部分和下部分时带形导体图案的对准精度改进和在图7A到7D和图8A到8D的截面图的垂直方向的间距精度的改进而造成的。
有时，在例5的叠层步骤中使用的叠层方法可被修正，以使得每个具有平行的带形导体图案(被形成在芯板的单个面上)的芯板被叠层，而其上形成平行的带形导体图案的面被交替地颠倒。
[例6]
参考图10A到10D。步骤的细节为如下。
(1)带形导体产生步骤
制备包括玻璃布的苯乙烯板(70mm2和200μm厚)作为包括芯子材料的有机芯板。然后，通过按照半加上的过程的镀铜把平行带形导体图案形成在每个有机芯板的正面和反面上。具有35μm导体宽度和30μm导体高度的图案以20μm的导体间隔排列。有时，在每个板的两个地方钻出的0.2mm直径的孔被用作为对准标记，以便相对于正面和反面来对准板。
(2)叠层步骤
具有通过上述的步骤产生的带形导体图案的有机芯板和无机烧结芯板通过层间电绝缘层(粘合层)被交替地堆叠、被加热和加压，以便整体地被叠层。这样，得到叠层板。叠层芯板的数目被设置为(80)，这样在处理后得到40mm的厚度。50μm厚的环氧树脂粘合片被用作为层间电绝缘层。无机烧结芯板由铁氧体(Ni-Co)制成。这些板是在5mm直径的孔被形成在每个板的四角，从而相对于平行电极图案位于预定位置的条件下通过引脚对准被对准的。
(3)切片步骤
叠层板由多线锯进行切片，以使得在切片后得到0.45mm的厚度。这样，得到叠层切片体。然后，每个叠层切片体的相对的切割面被分别抛光50μm，把叠层切片体的厚度调节到350μm。
(4)桥接导体形成步骤
通过按照半加上的过程镀铜，形成桥接导体图案。具有35μm导体宽度和30μm导体高度的图案以20μm的导体间隔排列。
(5)保护层形成步骤
通过使用50μm厚度的苯乙烯树脂形成保护层。在保护层上通过喷沙清理方法形成穿孔。
(6)端子电极形成步骤
通过半加上过程形成铜的端子电极。在分离成芯片后，通过滚筒电镀，1μm厚的镍层被形成在每个端子电极上，以及2μm厚的锡层被形成在镍层上。
(7)芯片分离步骤
每个叠层切片体通过切割机被切割。
(8)合格率
当生产10个切片板时，合格率如下。过程内合格率是100％。检查合格率是88％(不合格的主要原因是由于图案移位造成的断线)。总的合格率是88％。良好的产品的电感值的偏差是1.3％，以3σ/X计。与例1相比较合格率的改进是通过在图10A到10D的截面图的垂直方向的间距精度的改进而造成的。
(9)电感值
在50MHz下的电感值比起例1中得到的线圈的电感值增加约10倍。电感值的增加是基于无机烧结的芯板(Ni-Co铁氧体)的使用通过导磁率的增加而造成的。
在各个例子和可比较的例子中的板、电极(带形导体图案)、粘合方法(叠层方法)和合格率集中地显示在表1中。
                                 [表1-1]
              板            电极
    使用的板  厚度[μm] 其上形成电极的面 用于形成电极的方法
    1   例1 包括玻璃布的VB板     350 正面和反面 半加上的
    2   例2 包括玻璃布的VB板     350 单个面 半加上的
    3   例3 包括玻璃布的VB板     350 正面和反面 半加上的
    4   例4 包括玻璃布的VB板     350 单个面 半加上的
    5   例5 包括玻璃布的VB板     150 单个面 转移的
    6   例6 包括玻璃布的VB板+Ni-Co铁氧体板     200 正面和反面 半加上的
    7 比较的例1 不带有玻璃布的VB板     350 正面和反面 半加上的
                                [表1-2]
良好的产品L数值的偏差，以3σ/X计[％]
 粘合方法   过程内合格率[％]   检查合格率[％]  总的合格率[％]
    1  200μmm包括布的VB预浸胶体     100     65     65     3.2
    2  50μm不带有布的VB预浸胶体     100     72     72     2.1
    3  100μm+100μm VB预浸胶体，20μm环氧树脂粘合片     100     83     83     1.5
    4  100μm VB预浸胶体，20μm环氧树脂粘合片     100     86     86     1.4
    5  10μm VB粘合片     100     90     90     1.2
    6  50μm环氧树脂粘合片     100     88     88     1.3
    7  200μm包括布的VB预浸胶体     20     20     4     6.7
过程内合格率＝((输入板数目-损耗板数目)/(输入板数目))×100％
损耗板数目：在过程中由于碎裂、外观缺陷等被去除的板数目
特性检查的判断标准是，电感值：参考值±2％，在Q≥45时1GHz，DC电阻Rdc：参考值±30％。
总的合格率＝过程内合格率×检查合格率
VB：苯乙烯树脂
例1与例6之间的电感值的比较被显示在如下的表2中。
                          [表2]
    测量频率     电感值
    例1     50MHz     30nH
    例6     50MHz     300nH
虽然以上描述了本发明的实施例和例子，但本发明并不限于此，以及本领域技术人员将会看到，可以作出各种修正和改变，而不背离权利要求的范围。
(1)为了达到以上的目的，本发明提供一种电感器件，包括：具有芯子材料的有机芯板；被形成在有机芯板的正面和反面上的多个带形导体图案；以及在相对于带形导体图案横断地被切片的有机芯板的切割面上形成的桥接导体图案，这样，在有机芯板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(2)本发明也提供一种电感器件，包括：具有芯子材料的有机芯板；被形成在有机芯板的正面和反面上的多个带形导体图案；在有机芯板的正面和反面上形成的电绝缘层，以使得带形导体图案用电绝缘层覆盖；以及在相对于带形导体图案横断地被切片的有机芯板的切割面上形成的桥接导体图案，这样，在有机芯板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(3)本发明还提供一种电感器件，包括：多个芯板；被形成在每个芯板的一个面上的多个带形导体图案；电绝缘层，多个芯板通过它被整体地叠层，以形成叠层板；以及在相对于带形导体图案横断地被切片的叠层板的切割面上形成的桥接导体图案，这样，在叠层板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(4)本发明还提供一种电感器件，包括：多个芯板；被形成在每个芯板的一个面上的多个带形导体图案；在每个芯板的一个面上形成的电绝缘层，以使得带形导体图案用电绝缘层覆盖；粘合层，多个芯板通过它被整体地叠层，以形成叠层板；以及在相对于带形导体图案横断地被切片的叠层板的切割面上形成的桥接导体图案，这样，在叠层板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(5)本发明还提供按照段落(1)到(4)的任一段的电感器件，其中在其上形成带形导体图案的、每个芯板的面是光滑的。
(6)本发明还提供按照段落(1)到(5)的任一段的电感器件，其中每个芯板和/或每个电绝缘层由苯乙烯树脂制成或包含苯乙烯树脂作为树脂。
(7)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个具有芯子材料的、多个有机芯板的正面和反面上形成多个带形导体图案，和多个有机芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将在叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(8)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个具有芯子材料的多个有机芯板的正面和反面上形成多个带形导体图案和用于覆盖多个带形导体图案的电绝缘层，和多个有机芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(9)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个多个芯板的一个面上形成多个带形导体图案，和多个芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(10)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个多个芯板的一个面上形成多个带形导体图案和用于覆盖多个带形导体图案的电绝缘层，和多个有机芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(11)本发明还提供按照段落(8)到(10)的任一段生产电感器件的方法，其中每个电绝缘层被抛光，以调节电感器件的厚度。
(12)本发明还提供按照段落(9)或(10)生产电感器件的方法，其中在其上不提供带形导体图案的、每个芯板的一个面被抛光，以调节电感器件的厚度。
(13)本发明还提供按照段落(7)到(12)的任一段生产电感器件的方法，其中在切片步骤后叠层切片体的切割面被抛光，以调节电感器件的厚度。
(14)本发明还提供按照段落(7)到(13)的任一段生产电感器件的方法，其中带形导体图案通过转移被提供在具有芯子材料的每个有机芯板上或在每个芯板上。
(15)本发明还提供一种电感器件，包括：无机烧结芯板；被形成在无机烧结芯板的正面和反面上的多个带形导体图案；以及在相对于带形导体图案横断地被切片的无机烧结芯板的切割面上形成的桥接导体图案，这样，在无机烧结芯板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(16)本发明也提供一种电感器件，包括：无机烧结芯板；被形成在无机烧结芯板的正面和反面上的多个带形导体图案；在无机烧结芯板的正面和反面上形成的电绝缘层，以使得带形导体图案用电绝缘层覆盖；以及在相对于带形导体图案横断地被切片的无机烧结芯板的切割面上形成的桥接导体图案，这样，在无机烧结芯板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(17)本发明还提供一种电感器件，包括：多个无机烧结芯板；被形成在每个无机烧结芯板的一个面上的多个带形导体图案；电绝缘层，多个无机烧结芯板通过它被整体地叠层，以形成叠层板；以及在相对于带形导体图案横断地被切片的叠层板的切割面上形成的桥接导体图案，这样，在叠层板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(18)本发明还提供一种电感器件，包括：多个无机烧结芯板；被形成在每个无机烧结芯板的一个面上的多个带形导体图案；在每个无机烧结芯板的面上形成的电绝缘层，以使得带形导体图案用电绝缘层覆盖；粘合层，多个无机烧结芯板通过它被整体地叠层，以形成叠层板；以及在相对于带形导体图案横断地被切片的叠层板的切割面上形成的桥接导体图案，这样，在叠层板的每个切割面上带形导体图案的暴露的末端部分通过桥接导体图案互相连接，由此提供至少一个螺旋线圈。
(19)本发明还提供按照段落(15)到(18)的任一段的电感器件，其中在其上形成带形导体图案的、每个无机烧结芯板的一个面是光滑的。
(20)本发明还提供一种生产电感器件的方法，包括以下步骤：在多个无机烧结芯板的正面和反面上形成多个带形导体图案，和多个无机烧结芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地切片在叠层步骤中得到的叠层板，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(21)本发明还提供一种生产电感器件的方法，包括以下步骤：在多个无机烧结芯板的正面和反面上形成多个带形导体图案和用于覆盖多个带形导体图案的电绝缘层，和多个无机烧结芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(22)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个多个无机烧结芯板的一个面上形成多个带形导体图案，和多个无机烧结芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地切片在叠层步骤中得到的叠层板，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(23)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个多个无机烧结芯板的一个面上形成多个带形导体图案和用于覆盖多个带形导体图案的电绝缘层，和多个无机烧结芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地切片在叠层步骤中得到的叠层板，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(24)本发明还提供一种生产电感器件的方法，包括以下步骤：在每个具有芯子材料的有机芯板的正面和反面上形成多个带形导体图案，和有机芯板与无机烧结芯板交替地通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；相对于带形导体图案横断地将叠层步骤中得到的叠层板切片，由此形成叠层切片体(切片步骤)；在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在叠层切片体的每个切割面上的带形导体图案的暴露的末端部分通过桥接导体图案互相连接(桥接导体形成步骤)；以及把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由带形导体图案和桥接导体图案形成的螺旋线圈(分离步骤)。
(25)本发明还提供按照段落(20)到(24)的任一段生产电感器件的方法，其中每个电绝缘层被抛光，以调节电感器件的厚度。
(26)本发明还提供按照段落(22)或(23)生产电感器件的方法，其中在其上不提供带形导体图案的、每个无机烧结芯板的一个面被抛光，以调节电感器件的厚度。
(27)本发明还提供按照段落(20)到(26)的任一段生产电感器件的方法，其中在切片步骤后叠层切片体的切割面被抛光，以调节电感器件的厚度。
(28)本发明还提供按照段落(20)到(27)的任一段生产电感器件的方法，其中在每个无机烧结芯板中使用的无机烧结体由多孔性陶瓷物质制成。
(29)本发明还提供按照段落(20)到(27)的任一段生产电感器件的方法，其中在每个无机烧结芯板中使用的无机烧结体由磁性物质制成。

Claims (29)

1.一种电感器件，包括：
具有芯子材料的有机芯板；
被形成在所述有机芯板的正面和反面上的多个带形导体图案；以及
在相对于所述带形导体图案横断地切片的所述有机芯板的切割面上形成的桥接导体图案，这样，在所述有机芯板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
2.一种电感器件，包括：
具有芯子材料的有机芯板；
被形成在所述有机芯板的正面和反面上的多个带形导体图案；
在所述有机芯板的正面和反面上形成的电绝缘层，使得所述带形导体图案用所述电绝缘层覆盖；以及
在相对于所述带形导体图案横断地切片的所述有机芯板的切割面上形成的桥接导体图案，这样，在所述有机芯板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
3.一种电感器件，包括：
多个芯板；
被形成在每个所述芯板的一个面上的多个带形导体图案；
电绝缘层，所述多个芯板通过它被整体地叠层，以形成叠层板；以及
在相对于所述带形导体图案横断地被切片的所述叠层板的切割面上形成的桥接导体图案，这样，在所述叠层板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
4.一种电感器件，包括：
多个芯板；
被形成在每个所述芯板的一个面上的多个带形导体图案；
在每个所述芯板的面上形成的电绝缘层，使得所述带形导体图案用所述电绝缘层覆盖；
粘合层，所述多个芯板通过它被整体地叠层，以形成叠层板；以及
在相对于所述带形导体图案横断地被切片的所述叠层板的切割面上形成的桥接导体图案，这样，在所述叠层板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
5.按照权利要求1到4的任一项的电感器件，其中在其上形成所述带形导体图案的每个芯板的一个面是光滑的。
6.按照权利要求1到4的任一项的电感器件，其中每个芯板和/或每个电绝缘层由苯乙烯树脂制成或包含苯乙烯树脂。
7.一种生产电感器件的方法，包括以下步骤：
在每个具有芯子材料的多个有机芯板的正面和反面上形成多个带形导体图案，和所述多个有机芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个所述叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
8.一种生产电感器件的方法，包括以下步骤：
在每个具有芯子材料的多个有机芯板的正面和反面上形成多个带形导体图案和用于覆盖所述多个带形导体图案的电绝缘层，和所述多个有机芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
9.一种生产电感器件的方法，包括以下步骤：
在每个多个芯板的一个面上形成多个带形导体图案，和所述多个芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
10.一种生产电感器件的方法，包括以下步骤：
在每个多个芯板的一个面上形成多个带形导体图案和用于覆盖所述多个带形导体图案的电绝缘层，和所述多个有机芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
11.按照权利要求8到10的任一项生产电感器件的方法，其中每个电绝缘层被抛光，以调节所述电感器件的厚度。
12.按照权利要求9或10生产电感器件的方法，其中在其上不提供所述带形导体图案的、每个芯板的一个面被抛光，以调节所述电感器件的厚度。
13.按照权利要求7到10的任一项生产电感器件的方法，其中在切片步骤后所述叠层切片体的所述切割面被抛光，以调节所述电感器件的厚度。
14.按照权利要求7到10的任一项生产电感器件的方法，其中所述带形导体图案通过转移被提供在具有所述芯子材料的每个有机芯板上或在每个芯板上。
15.一种电感器件，包括：
无机烧结芯板；
被形成在所述无机烧结芯板的正面和反面上的多个带形导体图案；以及
在相对于所述带形导体图案横断地被切片的所述无机烧结芯板的切割面上形成的桥接导体图案，这样，在所述无机烧结芯板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
16.一种电感器件，包括：
无机烧结芯板；
被形成在所述无机烧结芯板的正面和反面上的多个带形导体图案；
在所述无机烧结芯板的所述正面和反面上形成的电绝缘层，以使得所述带形导体图案用所述电绝缘层覆盖；以及
在相对于所述带形导体图案横断地被切片的所述无机烧结芯板的切割面上形成的桥接导体图案，这样，在所述无机烧结芯板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
17.一种电感器件，包括：
多个无机烧结芯板；
被形成在每个所述无机烧结芯板的一个面上的多个带形导体图案；
电绝缘层，多个所述无机烧结芯板通过它被整体地叠层，以形成叠层板；以及
在相对于所述带形导体图案横断地被切片的所述叠层板的切割面上形成的桥接导体图案，这样，在所述叠层板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
18.一种电感器件，包括：
多个无机烧结芯板；
被形成在每个所述无机烧结芯板的一个面上的多个带形导体图案；
在每个所述无机烧结芯板的所述面上形成的电绝缘层，以使得所述带形导体图案用所述电绝缘层覆盖；
粘合层，所述多个无机烧结芯板通过它被整体地叠层，以形成叠层板；以及
在相对于所述带形导体图案横断地被切片的所述叠层板的切割面上形成的桥接导体图案，这样，在所述叠层板的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接，由此提供至少一个螺旋线圈。
19.按照权利要求15到18的任一项的电感器件，其中在其上形成所述带形导体图案的每个无机烧结芯板的一个面是光滑的。
20.一种生产电感器件的方法，包括以下步骤：
在多个无机烧结芯板的正面和反面上形成多个带形导体图案，和所述多个无机烧结芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
21.一种生产电感器件的方法，包括以下步骤：
在多个无机烧结芯板的正面和反面上形成多个带形导体图案和用于覆盖所述多个带形导体图案的电绝缘层，和所述多个无机烧结芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
22.一种生产电感器件的方法，包括以下步骤：
在每个多个无机烧结芯板的一个面上形成多个带形导体图案，和所述多个无机烧结芯板通过电绝缘层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
23.一种生产电感器件的方法，包括以下步骤：
在每个多个无机烧结芯板的一个面上形成多个带形导体图案和用于覆盖所述多个带形导体图案的电绝缘层，和所述多个无机烧结芯板通过粘合层被整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
24.一种生产电感器件的方法，包括以下步骤：
在每个具有芯子材料的有机芯板的正面和反面上形成多个带形导体图案，和将所述有机芯板与无机烧结芯板交替地通过电绝缘层整体地叠层，以形成叠层板(叠层步骤)；
相对于所述带形导体图案横断地将叠层步骤中得到的所述叠层板切片，由此形成叠层切片体(切片步骤)；
在切片步骤中得到的每个叠层切片体的切割面上形成桥接导体图案，以使得在所述叠层切片体的每个所述切割面上的所述带形导体图案的暴露的末端部分通过所述桥接导体图案互相连接(桥接导体形成步骤)；以及
把每个叠层切片体分离成单个芯片，以使得每个芯片包括至少一个由所述带形导体图案和所述桥接导体图案形成的螺旋线圈(分离步骤)。
25.按照权利要求20到24的任一项生产电感器件的方法，其中每个电绝缘层被抛光，以调节所述电感器件的厚度。
26.按照权利要求22或23的任一项、生产电感器件的方法，其中在其上不提供所述带形导体图案的每个无机烧结芯板的一个面被抛光，以调节所述电感器件的厚度。
27.按照权利要求20到24的任一项生产电感器件的方法，其中在切片步骤后所述叠层切片体的所述切割面被抛光，以调节所述电感器件的厚度。
28.按照权利要求20到24的任一项生产电感器件的方法，其中在每个无机烧结芯板中使用的无机烧结体由多孔性陶瓷物质制成。
29.按照权利要求20到24的任一项生产电感器件的方法，其中在每个无机烧结芯板中使用的无机烧结体由磁性物质制成。
CNB2004100397915A 2003-03-17 2004-03-17 电感器件及其生产方法 Expired - Fee Related CN1277280C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003071196 2003-03-17
JP71196/2003 2003-03-17
JP71196/03 2003-03-17
JP2003406831A JP3827314B2 (ja) 2003-03-17 2003-12-05 インダクティブデバイスの製造方法
JP406831/2003 2003-12-05
JP406831/03 2003-12-05

Publications (2)

Publication Number Publication Date
CN1530972A true CN1530972A (zh) 2004-09-22
CN1277280C CN1277280C (zh) 2006-09-27

Family

ID=32829000

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100397915A Expired - Fee Related CN1277280C (zh) 2003-03-17 2004-03-17 电感器件及其生产方法

Country Status (5)

Country Link
US (1) US7167071B2 (zh)
EP (1) EP1460654B1 (zh)
JP (1) JP3827314B2 (zh)
KR (1) KR100739889B1 (zh)
CN (1) CN1277280C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752889A (zh) * 2006-08-07 2012-10-24 马塞尔-布加蒂-道蒂股份有限公司 用于多孔材料致密化的装置
CN102870192A (zh) * 2010-03-25 2013-01-09 高通股份有限公司 玻璃技术的三维电感器和变压器设计方法
CN104715919A (zh) * 2013-12-16 2015-06-17 英飞凌科技股份有限公司 用于制造用于芯片装置的感应芯的方法及芯片装置
CN105551712A (zh) * 2016-03-11 2016-05-04 深圳市固电电子有限公司 一种片式陶瓷电感器及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682606B2 (ja) * 2004-12-07 2011-05-11 ソニー株式会社 インダクタンス素子及びその製造方法、並びに配線基板
JP4609466B2 (ja) * 2007-09-05 2011-01-12 Ｔｄｋ株式会社 積層型電子部品の製造方法
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
JP5304476B2 (ja) * 2009-06-23 2013-10-02 株式会社村田製作所 電子部品の製造方法及び製造装置
TW201232573A (en) * 2011-01-28 2012-08-01 Bing-Li Lai Plasma choking method and plasma choke coil
JP6215518B2 (ja) * 2011-08-26 2017-10-18 ローム株式会社 磁性金属基板およびインダクタンス素子
KR20130076246A (ko) 2011-12-28 2013-07-08 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
JP5674077B2 (ja) 2012-09-25 2015-02-25 株式会社村田製作所 インダクタ素子
US20150332839A1 (en) * 2012-12-21 2015-11-19 Robert Bosch Gmbh Inductive charging coil device
CN103887034B (zh) * 2014-02-27 2016-01-27 浙江晶盛机电股份有限公司 一种cusp磁场发生装置线圈的加工方法
CN105206411B (zh) 2014-06-23 2018-03-30 乾坤科技股份有限公司 具有分散式气隙的磁芯部件的制作方法
US9954510B2 (en) * 2014-11-28 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Common mode filter
CN109416967B (zh) 2016-06-21 2021-11-16 日产自动车株式会社 电感器
KR102450597B1 (ko) * 2017-09-29 2022-10-07 삼성전기주식회사 코일 부품 및 그의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3992691A (en) * 1975-07-02 1976-11-16 Cubic Corporation Electronic circuit board flat coil inductor
JPS5821807A (ja) 1981-07-31 1983-02-08 Tdk Corp チツプインダクタ及びその製造方法
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
JP3642110B2 (ja) 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
JPH1145809A (ja) 1997-07-24 1999-02-16 Taiyo Yuden Co Ltd 積層インダクタンス素子とその製造方法
US6135078A (en) * 1997-11-18 2000-10-24 Denso Corporation Variable valve timing control apparatus for an internal combustion engine
DE19817852B4 (de) 1998-04-22 2009-04-16 Theodor Dr. Doll Nutzenfertigung von Induktivitäten mit Mikrotechniken
GB2348321A (en) 1999-03-23 2000-09-27 Mitel Semiconductor Ltd A laminated transformer and a method of its manufacture
JP2001023822A (ja) * 1999-07-07 2001-01-26 Tdk Corp 積層フェライトチップインダクタアレイおよびその製造方法
US6906842B2 (en) * 2000-05-24 2005-06-14 Schott North America, Inc. Electrochromic devices
JP2001345212A (ja) * 2000-05-31 2001-12-14 Tdk Corp 積層電子部品
JP2002124415A (ja) 2000-10-17 2002-04-26 Tdk Corp 高周波用基板及びその製造方法
US6864774B2 (en) * 2000-10-19 2005-03-08 Matsushita Electric Industrial Co., Ltd. Inductance component and method of manufacturing the same
JP2002134321A (ja) 2000-10-23 2002-05-10 Tdk Corp 高周波コイル及びその製造方法
JP2002324729A (ja) 2001-02-22 2002-11-08 Tdk Corp 電子部品とその製造方法
JP2002262372A (ja) 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 遠隔操作方法および遠隔操作装置および遠隔操作対象機器
US6387747B1 (en) * 2001-05-31 2002-05-14 Chartered Semiconductor Manufacturing Ltd. Method to fabricate RF inductors with minimum area
JP2003077726A (ja) 2001-08-30 2003-03-14 Fdk Corp チップ型インダクタ及びその製造方法
JP2003197426A (ja) 2001-12-25 2003-07-11 Tdk Corp インダクタンス素子を含む複合電子部品
JP2003197427A (ja) 2001-12-25 2003-07-11 Tdk Corp インダクタンス素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752889A (zh) * 2006-08-07 2012-10-24 马塞尔-布加蒂-道蒂股份有限公司 用于多孔材料致密化的装置
CN102752889B (zh) * 2006-08-07 2015-06-17 马塞尔-布加蒂-道蒂股份有限公司 用于多孔材料致密化的装置
CN102870192A (zh) * 2010-03-25 2013-01-09 高通股份有限公司 玻璃技术的三维电感器和变压器设计方法
CN104715919A (zh) * 2013-12-16 2015-06-17 英飞凌科技股份有限公司 用于制造用于芯片装置的感应芯的方法及芯片装置
US10102967B2 (en) 2013-12-16 2018-10-16 Infineon Technologies Ag Method of manufacturing an inductor core for a chip assembly and chip assembly
CN105551712A (zh) * 2016-03-11 2016-05-04 深圳市固电电子有限公司 一种片式陶瓷电感器及其制作方法

Also Published As

Publication number Publication date
CN1277280C (zh) 2006-09-27
JP2004304157A (ja) 2004-10-28
EP1460654A1 (en) 2004-09-22
US7167071B2 (en) 2007-01-23
KR100739889B1 (ko) 2007-07-13
EP1460654B1 (en) 2011-10-05
JP3827314B2 (ja) 2006-09-27
US20050151613A1 (en) 2005-07-14
KR20040082290A (ko) 2004-09-24

Similar Documents

Publication Publication Date Title
CN1277280C (zh) 电感器件及其生产方法
CN1218333C (zh) 叠层衬底、电子部件的制造方法及叠层电子部件
CN1240087C (zh) 平面线圈及平面变压器
CN1286057C (zh) 非接触通信介质
CN1201641C (zh) 复制材料及其制造方法以及用其制造的布线基片
CN1173375C (zh) 低电阻电阻器及其制造方法
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1160742C (zh) 电阻器及其制造方法
CN1420537A (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1806474A (zh) 刚挠性电路板及其制造方法
CN1993783A (zh) 多层电容器及其安装结构
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1202579C (zh) 压电变压器装置
CN101030576A (zh) 电子基板、半导体装置及电子机器
CN1300089A (zh) 单块陶瓷电子元件及其制造方法和陶瓷糊浆及其制造方法
CN1530977A (zh) 叠层电容器
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1437837A (zh) 陶瓷衬底和制造陶瓷衬底的处理
CN1513107A (zh) 用于组合式加热和冷却设备的加热部件以及其加热方法
CN1256522A (zh) 叠层式压电元件
CN1423125A (zh) 复合压电体及其制造方法
CN1229879C (zh) 压电变压器
CN1339940A (zh) 多层电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060927