CN1518756A - 制作无滑移的晶片架的装置和方法 - Google Patents

制作无滑移的晶片架的装置和方法 Download PDF

Info

Publication number
CN1518756A
CN1518756A CNA028122801A CN02812280A CN1518756A CN 1518756 A CN1518756 A CN 1518756A CN A028122801 A CNA028122801 A CN A028122801A CN 02812280 A CN02812280 A CN 02812280A CN 1518756 A CN1518756 A CN 1518756A
Authority
CN
China
Prior art keywords
wafer
coated
main body
contact surface
rack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028122801A
Other languages
English (en)
Other versions
CN100350551C (zh
Inventor
R��R������
R·R·亨格斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Ceramics and Plastics Inc
Original Assignee
Saint Gobain Industrial Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Industrial Ceramics Inc filed Critical Saint Gobain Industrial Ceramics Inc
Publication of CN1518756A publication Critical patent/CN1518756A/zh
Application granted granted Critical
Publication of CN100350551C publication Critical patent/CN100350551C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/14—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种用于支承硅晶片的晶片架。该晶片架包括一陶瓷主体，它具有至少一个其尺寸构造成于其上支承硅晶片的晶片支承结构。在晶体槽的表面上设置一陶瓷覆层。该陶瓷覆层具有一防止杂质进入的厚度和一晶片接触表面。该晶片接触表面具有一覆涂后表面光洁度，其基本防止硅晶片中的滑移。

Description

制作无滑移的晶片架的装置和方法
技术领域
本发明涉及半导体制造。更具体地说，本发明涉及具有诸如狭槽之类的晶片支承结构的晶片盘，这些晶片支承结构覆涂有陶瓷保护覆层并进行一覆涂后的表面加工以形成每一狭槽具有一覆涂后表面光洁度的一晶片接触表面。
背景技术
尽管也可以使用其它的材料，例如硅-锗(SiGe)或砷化镓(GaAs)，但目前，硅(Si)是用于电子工业的最重要的半导体材料。大规模集成(VLSI)电路技术(亦即每一芯片有多达100,000个器件)，和超大规模集成(ULSI)电路技术(亦即每一芯片有多于100,000并在某些情况下超过十亿个器件)几乎完全基于硅。
十分关键的是，在硅基片上进行的VLSI和ULSI制作具有十分高的晶体完整性或纯度。也就是说，在晶体固体中，构成固体的原子以周期性的方式空间地排布。如果在整个固体中都存在周期性结构，则基片就被定义成由单晶形成。在晶体中的原子周期性结构被称为晶格。十分高的晶体完整性要求硅基片在其整个单晶体硅晶格中具有最少的杂质和结构缺陷。
通常，先将例如石英之类的原材料提纯成电子级的多晶硅(EGS)并熔化。而，后使用硅晶种来从熔化的EGS生长出一单晶硅块。然后，再将该硅块精确地切成薄片，并将它们磨光成硅晶片。硅晶片再形成基片，在这些基片上通过复杂的一系列晶片制作工艺最终做成VLSI和ULSI。
在硅材料技术中一个最明显的趋势是硅晶片的尺寸不断增大。目前，300毫米直径预期会最终替代大多数150毫米和200毫米的晶片应用。也有预告说，在不久的将来可能会引入400毫米的晶片。使用大尺寸的晶片对于保持生产率来说，对半导体制造提出了若干重要的挑战。例如，必须建造带有能处理这些大晶片的装置(例如立式炉)的设备。必须研制出新型的制作布线图案的技术，以在整个较大的区域中印刷出较小的特征尺寸。较大的晶片还必须更厚一些，以增加它们抵抗歪曲或其它结构变形的能力。此外，较大的晶片也较重，要求使用自动的晶片传送***。
当晶片变得较大和较厚时，防止晶格有杂质和结构缺陷的问题、亦即保持高度的晶格完整性的问题就变得更为关键。一种在300毫米的硅晶片或更大的硅晶片中尤为成问题的这样的结构缺陷是晶格结构中的滑移缺陷。
晶片中的滑移是施加于晶片的应力作用的结果。该应力可能是机械的(例如由于摩擦产生)和/或由于热而产生的。当晶片承受应力时，晶格发生弹性变形，且当固定晶体在释放应力后回复到其原始位置时就消失。但较大的应力导致滑移，滑移是晶格中的塑性或永久变形，它在应力释放后仍残留。当超过硅的弹性极限时，就会发生滑移，且晶格就永久地错位。
在热处理炉中高温处理硅晶片(烧窑处理)的过程中，滑移是很普遍的，因为热应力是与处理温度成正比的。晶片从脆性到塑性的过渡温度通常在约720至1000摄氏度的范围内，因此无论是由于热应力或者机械应力所产生的滑移在高于720摄氏度的处理温度下就变得尤为成问题。
晶片架是晶片支承装置，它在半导体晶片处理的过程中经受烧窑操作。水平式晶片架通常设计成支承一排水平晶片，它们被***水平的炉管内以进行高温处理。立式晶片架通常设计成支承一竖叠的晶片，它们被***垂直的炉管中。一般来说，对于大尺寸的硅晶片，例如300毫米，立式晶片架更加常用。这是因为，立式炉的占地比水平式炉小，因而占用较少的昂贵的制造空间。此外，立式炉通常表现出比水平炉更好的温度控制。
晶片架一般是用陶瓷材料制成的。由离子键或共价键连结的陶瓷材料通常由同时包含金属和非金属元素的复杂化合物构成。陶瓷通常是硬质、脆性、高熔化点的材料，且它们的导电性和导热性差，机械和热稳定性好，并具有高抗压强度。陶瓷材料的例子是石英、金刚砂(SiC)以及再结晶的SiC。从马萨诸塞州Worcester的Saint-Gobain Ceramics & Plastics，Inc.可以获得一种这样的再结晶SiC，其商标名称为CRUSTAR。这种材料是注入了高纯度硅金属的金刚砂陶瓷。
晶片架与硅晶片接触并支承其装料的表面称为晶片接触表面。在设计成保持多个硅晶片的晶片架中，晶片接触表面通常设置在晶片架的晶片槽中，这些晶片槽的尺寸设计成可接纳各晶片。在设计成保持单个晶片(对于大直径的晶片更为常用)的晶片架中，晶片接触表面可能位于晶片架的其它结构上，例如高起的晶片支承垫上。在加热和冷却过程、例如热操作中，这些晶片接触表面和硅晶片之间的摩擦力是产生机械应力的源头，它可能导致滑移。因为普通的用于晶片架的陶瓷材料具有与单晶硅不同的热膨胀系数，在热循环过程中，晶片不利地在晶片接触表面上滑动，从而增加机械应力和可能导致的滑移。尤其是对较重的300毫米的晶片、在超过720摄氏度的烧窑操作中更是如此。
与晶片架相关的另一问题是，在整个晶片架主体上保持电子级硅处理所要求的高纯度。也就是说，在高温下，晶片架主体中的杂质、例如铁、铜、镍、铝、钠、钙或类似的物质可能会进入晶片并对其造成污染。为了防止这个问题，晶片架在尺寸上制造得小一些，并通过一化学气相沉积(CVD)来覆涂一诸如SiC的高纯度陶瓷保护覆层。通常，该SiC覆层标准为60微米厚，并最薄为30至40微米厚，以足以防止杂质穿过覆层进入。在覆层自身中所要求的纯度通常为百万分之一(1ppm)或更小。
但麻烦的是，CVD覆层的晶片架通常有大于1.0微米的表面光洁度。在本申请的应用中，所有的表面光洁度将均以微米标示，且表示标准的最大粗糙度标高、亦即算术平均，通常由符号Ra来标示。对于300毫米和更大的晶片，该相对粗糙的表面光洁度可在高温操作下导致额外的摩擦力，这可能产生滑移。
为了尝试解决较大的晶片尺寸滑移问题，现有技术的晶片架制作成没有CVD覆层，并且将晶片接触表面加工成具有很光滑的表面光洁度，例如小于0.4毫米，以减小摩擦。但已经证明，对这样的晶片架的整个主体的纯度控制难于保持所要求的水平，例如1ppm或更小。结果，这些现有技术的晶片架过分昂贵。此外，有疑问的是，这些现有技术晶片架的纯度是否能满足所要求的严格标准，以防止杂质进入硅晶片中，后者可能会损害晶片的、十分高的晶体纯度。
因此，需要一种改进的晶片架，它能使大直径硅晶片中导致滑移的摩擦力最小，并以合理的成本保持硅晶片所要求的纯度。
发明内容
本发明通过提供一种晶片架来获得优于现有技术的优点及其替代方式，这种晶片架具有覆涂有一保护的陶瓷覆层的晶片支承结构(例如狭槽)，并且经受一覆涂后的表面加工(finishing progress)，以为每一支承结构形成一具有覆涂后表面光洁度的晶片接触表面。陶瓷覆层有一预定的厚度，它基本防止杂质从晶片架进入被处理的硅晶片中，亦即具有一防止杂质进入的厚度。此外，晶片接触表面的覆涂后表面光洁度基本防止了滑移的发生。与晶片架的整个主体相比，因为只有覆层的纯度要保持在一要求的很高的纯度，所以可以合理的成本来制造晶片架。
在本发明的一实施例中，通过提高一用于支承硅晶片的晶片架而实现了这些和其它的优点。该晶片架包括一陶瓷主体，它具有至少一个其尺寸构造成用来于其上支承硅晶片的晶片支承结构。在该晶片支承结构的表面上设置一陶瓷覆层。该陶瓷覆层具有一防止杂质进入的厚度和一晶片接触表面。该晶片接触表面具有一覆涂后表面光洁度，该表面光洁度可基本防止硅晶片发生晶格滑移。
该晶片架通常是一立式晶片架，并其的晶片支承结构的尺寸构造成可接纳300毫米直径或更大直径的硅晶片的狭槽。本发明的实施例在防止大尺寸硅晶片在达到720摄氏度或更高的温度时的热处理过程中发生滑移的方面尤为有效。
制作本发明的方法的一个示例性实施例包括提供一陶瓷晶片架主体，它包括至少一个其尺寸构造成于其上支承一硅晶片的晶片支承结构。然后采用一覆涂工艺，以将晶片支承结构的表面覆涂一保护的陶瓷覆层。然后，对该陶瓷覆层进行一表面加工，以形成一晶片接触表面。该陶瓷覆层有一防止杂质进入的厚度。此外，该陶瓷覆层的晶片接触表面有一覆涂后表面光洁度，它可基本防止硅晶片发生晶格滑移。
覆涂方法的一实施例包括化学气相淀积(CVD)方法。表面加工方法的一实施例包括一机加工操作和/或一激光切割操作。
附图简述
图1是根据本发明的一立式晶片架的一示范性实施例的立体图；
图2是该晶片架的侧视图；
图3是图2的圆形部分E的一放大图；
图4是根据本发明的一晶片架的另一个实施例的立体图；以及
图5是用于制作根据本发明的一晶片架的制造流程图的示范性实施例。
具体实施方式
请参见图1和2，大体在10处示出了根据本发明的一立式晶片架。整个晶片架10、亦即晶片架的主体由铸造的再结晶SiC组成，它包括三根支承杆12、一底座14以及一顶板16。
底座14大体呈圆形，并包括一具有一预定直径且大体水平的平面底板18。底座14还包括一垂直轮缘20，它从底板18的下表面向下延伸。轮缘20与底板18同心且直径比底板小，以致水平底板18的外周缘延伸超过该垂直轮缘20，以形成一圆形的唇缘21。从一中心孔24径向向外地切割出一膨胀槽22。该膨胀槽22延伸穿过底板18的外周缘以及轮缘20。槽22允许底座14在热处理过程、例如一烧窑处理中发生膨胀和收缩。垂直的轮缘20还包括一对矩形的定位凹口26，它们在烧窑过程中放置在一立式炉(未图示)中时正确地定向晶片架10。
支承杆12是具有大体呈矩形形状的横截面的细长结构。支承杆12的外边缘27与底板18的外周缘平行，并且支承杆12在底板18上定向成接受一预定直径、例如300毫米的硅晶片。杆12在其下末端28处焊接至底板18的上表面，并从其大体垂直地向上延伸。
支承杆12的上末端30焊接至顶板16的下表面上，顶板16是一U形的平板，且大致平行于底板18延伸。顶板16的U形形状以与膨胀槽22对底座14作用的十分相同的方式在高温热处理过程中容许发生膨胀和收缩。尽管支承杆12、底座14以及顶板16描述为焊接在一起，但其它的装配技术、例如螺栓连接、压配合或者化学方法将诸零件粘合在一起的方法也落入本发明的保护范围。
参见图3，支承杆12包括多个陶瓷的臂部32。陶瓷的臂部32包括一靠近支承杆12外边缘27的固定端部分35。陶瓷的臂部32从固定端部分35大体沿着向底板18的中心部分的方向延伸，并大体平行于底板18。每一对臂部32形成一晶片槽34，其尺寸构造成可接纳一具有预定直径(例如300毫米)和相关厚度的硅晶片。在本发明的应用中，臂部可以认为是具有一接触并支承硅晶片重量的表面(晶片接触表面)的任何结构。因此，在下方延伸并形成最低的槽34的支承杆12的臂部33也被认为是一臂部。晶片架10模制而成，制成为至少在临界尺寸、例如围绕槽34的区域中其尺寸上较小，用以为高纯度SiC、例如小于1ppm的CVD保护覆层36留出空间。尽管本发明描述了具有设计成保持多个晶片的、带有晶片接触表面的多个狭槽，但熟悉本技术领域的人员会认同，其它的晶片架结构也可以具有晶片接触表面。例如，设计成保持单片晶片的一晶片架可包括在一环部上高起的垫子，其中垫子的上表面为晶片接触表面。
保护覆层36一般包括在整个晶片架10主体上大于1.0微米的表面光洁度。但设置在每一晶片槽34下表面上的的CVD覆层36经受一覆涂后表面加工、例如机加工或激光切割，以去除一定量的陶瓷覆层。因此，该表面加工过程在每一陶瓷的臂部32和33上所提供的保护覆层标称厚度为约60微米。此外，每一臂部32和33有一晶片接触表面，所述晶片接触表面有一大约0.4微米的覆涂后表面光洁度，亦即经覆涂后的表面加工所获得的一表面光洁度。有利的是，SiC保护覆层足够厚、例如至少30微米，以防止晶片架10主体中的杂质在烧窑操作的过程中穿过覆层36并进入硅晶片(未示出)中。此外，每一接触表面38的覆涂后表面光洁度将晶片接触表面38与硅晶片之间的摩擦系数减小到可基本消除在高温热操作(即温度高达720摄氏度的操作中)过程中发生滑移的可能性。尽管本实施例示出在晶片架10的整个主体上施加保护覆层36，但只在晶片接触表面38所位于的狭槽34的周围的区域施加保护覆层36也落入本发明的保护范围。
尽管在本实施例中示出一SiC的CVD保护覆层，但熟悉本技术领域的人员会认同，也可以使用其它的陶瓷覆层，例如氮化硅(Si3N4)。此外，也可以改变保护覆层的厚度，只要它执行其防止杂质进入硅晶片中的其主要功能即可，亦即具有一防止杂质进入的厚度即可。此外，薄片接触表面的覆涂后表面光洁度也可不同于上述的0.4微米，只要摩擦系数减至可基本防止滑移，特别是在高温热操作的的过程中。
尽管上述的晶片架10是立式的，但对于熟悉本技术领域的人员来说，显然，水平式的晶片架也落入本发明的保护范围。同样，尽管本示范性的实施例讨论了用于300毫米直径的晶片的一晶片架，但根据本发明的晶片架的尺寸也可以构造成用于其它直径、例如150毫米、200毫米或400毫米的。此外，晶片架也可以用处理再结晶SiC之外的其它陶瓷制成，例如石英、烧结SiC或多晶硅。
请参见图4，在40处总的示出了根据本发明的立式晶片架的另一个实施例。在本实施例中，晶片架40包括一底座42、一顶板44以及四根支承杆46。此外，顶板大体呈环形，并包括一膨胀槽48，以允许在高温热操作的过程中发生膨胀和收缩。底座42大体成圆形，并包括一膨胀槽50。在底座42的外周缘中形成有一组四个安装槽52。在装配时，支承杆46压配合到各安装槽52中，以使杆46的下末端与底座42的底面平齐。
请参见图5，在60处总的示出了根据本发明的一典型的制造过程流程图。原料SiC的颗粒62与去离子水混合，以形成一SiC浆状物64。将该浆状物注入预先准备好的石膏模68中，浆状物在其中被处理，以在步骤70处产生铸件。然后，将铸件、亦即未加工的(未完工的)支承杆12、底座14以及顶板16从模子中脱出，并进行粗的表面加工72，这使诸零件更接近其最终的净形状。在粗表面加工之后，各零件进行一再结晶处理74。也就是说，粗表面加工好的零件经受高温烧窑，其中陶瓷颗粒烧结地粘合在一起以形成坯件。然后进行一机加工前检查，以检查出损坏或超出容差的零件。如果需要，对坯件进行机加工78，以提供细部结构，并满足正确的尺寸容差。然后在一酸浴槽80中将该未完工的零件弄干净，以去除杂质。然后对晶片架10的诸零件进行装配前检查。接着，对支承杆12、底座14以及顶板16进行一装配操作84，例如焊接、螺栓连接、压配合或化学方法粘合，以形成一未完工的晶片架10。然后晶片架10经受一硅注入处理86，其中，SiC陶瓷晶片架10被注入高纯度的硅金属，以充填任何多孔的凹腔，并使晶片架10达到其完全的密度。在硅注入处理86之后，对晶片架10的表面进行喷砂，以去除杂质和多余的硅88。由于喷砂使晶片架10的表面变得粗糙，就要对晶片架的关键结构部位进行另一机加工处理90，以使晶片架10的临界尺寸在容差范围之内。
在这点上，重要的是陶瓷船10在尺寸上比晶片架10的临界尺寸小一预定的量，特别是晶片架10的表面与硅晶片接触并支承其之处，亦即晶片接触表面38。这是因为，空间必须能允许保护覆层(在本情况下为一高纯度的CVD金刚砂覆层)的敷涂。因此，对该晶片架的机加工特征进行一检查步骤92，以确认机加工处理的精确性。然后敷涂CVD Sic覆层94，以防止晶片架10主体中的杂质进入硅晶片中。通常，SiC覆层在晶片架10的整个主体上敷涂至100微米的标称厚度。
有利的是，对晶片接触表面38进行一覆涂后表面加工96，例如机加工或激光切割，这可去除一定量的覆层，并使晶片的接触表面光洁度为约0.4微米Ra(一覆涂后表面光洁度)。通常在步骤96中，保护CVD SiC覆层减薄至60微米的标称厚度。无论如何，保护覆层必须具有一预定的最小厚度，以足以防止杂质的进入。对于CVD Sic这个最小的限值大体为30至40微米。覆涂后表面光洁度也必须低于一预定的限值，以将晶片接触表面38与硅晶片之间的摩擦系数减小至基本防止滑移的值。通常，覆涂后表面光洁度必须至少小于0.4微米。
在覆涂后表面加工96之后，对晶片架10进行最后的检查98。然后对完成的晶片架进行一最后的酸清洗，并进行包装以及准备好进行运输100。
尽管在本实施例中的制造过程60描述为主要是一铸造操作，但熟悉本技术领域的人们会认同，也可以采用其它的制造工艺来制作晶片架10。例如，晶片架的制造工艺可主要是一机加工、压制或挤压工艺。
尽管已经示出和描述了较佳的实施例，但还可对其进行各种修改和替代而不超出本发明原理和保护范围。因此，应予理解的是，本发明是以说明而非限制的方式来进行描述的。

Claims (27)

1.一种用于支承硅晶片的晶片架，该晶片架包括：
一陶瓷主体，它具有至少一个其尺寸构造成于其上支承硅晶片的晶片支承结构；
设置在晶片支承结构的表面上的一陶瓷覆层，该陶瓷覆层具有一防止杂质进入的厚度和一晶片接触表面，该晶片接触表面具有一覆涂后表面光洁度，
其中，晶片接触表面的覆涂后表面光洁度基本防止硅晶片中的滑移。
2.如权利要求1所示的晶片架，其特征在于，晶片支承结构包括至少一条其尺寸构造成在其中接纳一硅晶片的晶片槽。
3.如权利要求1所示的晶片架，其特征在于，晶片接触表面的覆涂后表面光洁度基本防止在300毫米直径或更大直径的硅晶片中的滑移。
4.如权利要求1所示的晶片架，其特征在于，晶片接触表面的覆涂后表面光洁度基本防止在达到720摄氏度或更高温度下的热处理过程中的硅晶片中的滑移。
5.如权利要求1所示的晶片架，其特征在于，陶瓷主体包括石英、金刚砂(SiC)以及再结晶的SiC。
6.如权利要求1所示的晶片架，其特征在于，陶瓷覆层包括SiC。
7.如权利要求1所示的晶片架，其特征在于，陶瓷覆层的防止杂质进入的厚度为大于或基本等于30微米厚。
8.如权利要求1所示的晶片架，其特征在于，陶瓷覆层的防止杂质进入的厚度标称为60微米厚。
9.如权利要求1所示的晶片架，其特征在于，陶瓷覆层的纯度大致为1ppm或更小。
10.如权利要求1所示的晶片架，其特征在于，晶片接触表面的覆涂后表面光洁度小于或基本等于0.4微米。
11.如权利要求1所示的晶片架，其特征在于，晶片架是一立式晶片架。
12.如权利要求2所示的晶片架，其特征在于，包括：
一大体水平的底座；
从底座大体垂直地延伸的一支承杆，它具有至少一对相对底座大体平行地延伸的臂部，诸对臂部形成至少一条晶片槽。
13.如权利要求12所述的晶片架，其特征在于，支承杆包括形成多条槽的多个臂部，每一槽的尺寸构造成接纳一硅晶片，且每一槽上设有陶瓷覆层，以形成多个晶片接触表面，每一晶片接触表面具有覆涂后表面光洁度。
14.如权利要求12所述的晶片架，其特征在于，支承杆包括多根支承杆。
15.如权利要求12所述的晶片架，其特征在于，一顶板附接于支承杆的上末端。
16.如权利要求12所述的晶片架，其特征在于，底座包括一应力释放槽和一定位凹口。
17.一种制作用于支承硅晶片的晶片架的方法，该方法包括：
提供一陶瓷晶片架主体，该主体包括至少一个其尺寸构造成于其上支承一硅晶片的晶片支承结构；
将晶片支承结构的表面覆涂一保护的陶瓷覆层；以及
对该保护的陶瓷覆层进行表面加工，以形成一晶片接触表面，该陶瓷覆层有一防止杂质进入的厚度，且晶片接触表面有一覆涂后表面光洁度，其中，该覆涂后表面光洁度基本防止在硅晶片中的滑移。
18.如权利要求17所述的方法，其特征在于，覆涂包括一化学气相淀积(CVD)过程。
19.如权利要求17所述的方法，其特征在于，表面加工包括机加工处理和激光切割处理之一。
20.如权利要求17所述的方法，其特征在于，提供包括提供石英主体、SiC主体以及再结晶SiC主体中之一。
21.如权利要求17所述的方法，其特征在于，覆涂包括用SiC进行覆涂。
22.如权利要求17所述的方法，其特征在于，表面加工包括将陶瓷覆层表面加工成一大致30微米或更厚的防止杂质进入的厚度。
23.如权利要求17所述的方法，其特征在于，表面加工包括将陶瓷覆层表面加工成一标称为60微米的防止杂质进入的厚度。
24.如权利要求17所述的方法，其特征在于，覆涂包括覆涂以一纯度小于或者基本等于1ppm的陶瓷覆层。
25.如权利要求17所述的方法，其特征在于，表面加工包括表面加工陶瓷覆层，以形成一具有小于或基本等于0.4微米的覆涂后表面光洁度的晶片接触表面。
26.如权利要求17所述的方法，其特征在于，包括：
在尺寸上构造成比陶瓷主体的临界尺寸小一预定的量；以及
通过所施加的一预定厚度的保护陶瓷覆层来补偿尺寸不足的临界尺寸。
27.如权利要求26所述的方法，其特征在于，包括：
在模子中处理SiC以产生一组粗加工的主体零件，该粗加工后的主体件包括多根支承杆、一底座以及一顶板；
对该组主体零件进行一再结晶处理；
装配该组主体零件以形成未完工的陶瓷主体；
用高纯度的硅金属注入陶瓷主体；
对陶瓷主体进行喷砂；
对陶瓷主体进行机加工；
用高纯度的SiC对陶瓷主体进行CVD覆涂；以及
对陶瓷主体进行CVD后的表面加工，以形成晶片接触表面。
CNB028122801A 2001-06-19 2002-06-05 制作无滑移的晶片架的装置和方法 Expired - Lifetime CN100350551C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/884,720 2001-06-19
US09/884,720 US20020130061A1 (en) 2000-11-02 2001-06-19 Apparatus and method of making a slip free wafer boat

Publications (2)

Publication Number Publication Date
CN1518756A true CN1518756A (zh) 2004-08-04
CN100350551C CN100350551C (zh) 2007-11-21

Family

ID=25385235

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028122801A Expired - Lifetime CN100350551C (zh) 2001-06-19 2002-06-05 制作无滑移的晶片架的装置和方法

Country Status (8)

Country Link
US (1) US20020130061A1 (zh)
EP (1) EP1405333B1 (zh)
JP (1) JP2004531891A (zh)
KR (1) KR100578709B1 (zh)
CN (1) CN100350551C (zh)
AT (1) ATE488865T1 (zh)
DE (1) DE60238324D1 (zh)
WO (1) WO2002103759A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751806B (zh) * 2020-11-25 2022-01-01 松勁科技股份有限公司 立式爐管及用於其之立式晶舟

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6811040B2 (en) * 2001-07-16 2004-11-02 Rohm And Haas Company Wafer holding apparatus
US20030233977A1 (en) * 2002-06-20 2003-12-25 Yeshwanth Narendar Method for forming semiconductor processing components
US7823730B2 (en) * 2002-09-11 2010-11-02 Shin-Etsu Polymer Co., Ltd. Substrate storage container
US6825123B2 (en) * 2003-04-15 2004-11-30 Saint-Goban Ceramics & Plastics, Inc. Method for treating semiconductor processing components and components formed thereby
US7501370B2 (en) 2004-01-06 2009-03-10 Saint-Gobain Ceramics & Plastics, Inc. High purity silicon carbide wafer boats
US20050145584A1 (en) * 2004-01-06 2005-07-07 Buckley Richard F. Wafer boat with interference fit wafer supports
US20050205502A1 (en) * 2004-03-18 2005-09-22 Brown Steven A Rails for semiconductor wafer carriers
JP2005340480A (ja) * 2004-05-26 2005-12-08 Nippon Oil Corp 基板カセット用サポートバー
TWI248909B (en) * 2004-10-12 2006-02-11 Au Optronics Corp A cassette for placing multiple-sized substrate
WO2006095767A1 (ja) * 2005-03-09 2006-09-14 Ihi Corporation 治具
EP1902465A2 (en) * 2005-07-08 2008-03-26 Asyst Technologies, Inc. Workpiece support structures and apparatus for accessing same
US7828158B2 (en) * 2005-07-14 2010-11-09 Displays Plus, Inc. Merchandise dispensing apparatus providing theft deterrence
KR101165466B1 (ko) * 2005-08-31 2012-07-13 엘지디스플레이 주식회사 캐리어 및 이를 구비한 공정 장치
US7547897B2 (en) * 2006-05-26 2009-06-16 Cree, Inc. High-temperature ion implantation apparatus and methods of fabricating semiconductor devices using high-temperature ion implantation
US20080000851A1 (en) * 2006-06-02 2008-01-03 Rohm And Haas Electronic Materials Llc Apparatus with fillet radius joints
KR20090034833A (ko) * 2006-06-30 2009-04-08 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 웨이퍼 플랫폼
US8058174B2 (en) * 2007-12-20 2011-11-15 Coorstek, Inc. Method for treating semiconductor processing components and components formed thereby
KR101039151B1 (ko) 2008-12-23 2011-06-07 주식회사 테라세미콘 보트
US9153466B2 (en) * 2012-04-26 2015-10-06 Asm Ip Holding B.V. Wafer boat
TWD161688S (zh) * 2012-12-27 2014-07-11 日立國際電氣股份有限公司 半導體製造裝置用晶舟
TWD163542S (zh) * 2013-03-22 2014-10-11 日立國際電氣股份有限公司 基板處理裝置用晶舟
TWD166332S (zh) * 2013-03-22 2015-03-01 日立國際電氣股份有限公司 基板處理裝置用晶舟之部分
JP1537312S (zh) * 2014-11-20 2015-11-09
JP1537313S (zh) * 2014-11-20 2015-11-09
JP1537630S (zh) * 2014-11-20 2015-11-09
JP6322159B2 (ja) * 2015-06-10 2018-05-09 クアーズテック株式会社 ウエハボート及びその製造方法
JP1563649S (zh) * 2016-02-12 2016-11-21
CN110071064A (zh) * 2018-01-22 2019-07-30 上海新昇半导体科技有限公司 一种改善外延片污染印记的方法
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法
USD847105S1 (en) * 2018-05-03 2019-04-30 Kokusai Electric Corporation Boat of substrate processing apparatus
USD846514S1 (en) * 2018-05-03 2019-04-23 Kokusai Electric Corporation Boat of substrate processing apparatus
USD908102S1 (en) * 2019-02-20 2021-01-19 Veeco Instruments Inc. Transportable semiconductor wafer rack
USD908103S1 (en) * 2019-02-20 2021-01-19 Veeco Instruments Inc. Transportable semiconductor wafer rack
CN110211914A (zh) * 2019-07-11 2019-09-06 中威新能源(成都)有限公司 一种半导体制品的承载方法、传输方法、制造方法及其用途
US20230260813A1 (en) * 2020-07-10 2023-08-17 Miraial Co. Ltd. Substrate storage container

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951587A (en) * 1974-12-06 1976-04-20 Norton Company Silicon carbide diffusion furnace components
JPH0774839B2 (ja) * 1991-09-30 1995-08-09 東芝セラミックス株式会社 Ｓｏｒ用ミラー
DE4429825C1 (de) * 1994-08-23 1995-11-09 Heraeus Quarzglas Beschichtetes Bauteil aus Quarzglas
EP0826233A1 (en) * 1995-05-05 1998-03-04 Saint-Gobain Industrial Ceramics, Inc. Slip free vertical rack design
US5904892A (en) * 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
JPH09306980A (ja) * 1996-05-17 1997-11-28 Asahi Glass Co Ltd 縦型ウエハボート
US5904778A (en) * 1996-07-26 1999-05-18 Applied Materials, Inc. Silicon carbide composite article particularly useful for plasma reactors
JP3686193B2 (ja) * 1996-11-20 2005-08-24 株式会社ブリヂストン 帯状部材のセンタリング方法及び装置
KR100284567B1 (ko) * 1997-04-15 2001-04-02 후지이 아키히로 수직 웨이퍼 보트
JP3494554B2 (ja) * 1997-06-26 2004-02-09 東芝セラミックス株式会社 半導体用治具およびその製造方法
US5931666A (en) * 1998-02-27 1999-08-03 Saint-Gobain Industrial Ceramics, Inc. Slip free vertical rack design having rounded horizontal arms
JP2000119079A (ja) * 1998-08-11 2000-04-25 Toshiba Ceramics Co Ltd 半導体熱処理用Ｓｉ−ＳｉＣ製部材およびその製造方法
US6171400B1 (en) * 1998-10-02 2001-01-09 Union Oil Company Of California Vertical semiconductor wafer carrier
JP2001048667A (ja) * 1999-08-13 2001-02-20 Asahi Glass Co Ltd セラミックス部品の接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751806B (zh) * 2020-11-25 2022-01-01 松勁科技股份有限公司 立式爐管及用於其之立式晶舟

Also Published As

Publication number Publication date
ATE488865T1 (de) 2010-12-15
US20020130061A1 (en) 2002-09-19
EP1405333A4 (en) 2009-05-20
DE60238324D1 (de) 2010-12-30
EP1405333B1 (en) 2010-11-17
JP2004531891A (ja) 2004-10-14
KR100578709B1 (ko) 2006-05-12
EP1405333A1 (en) 2004-04-07
CN100350551C (zh) 2007-11-21
KR20040010727A (ko) 2004-01-31
WO2002103759A1 (en) 2002-12-27

Similar Documents

Publication Publication Date Title
CN100350551C (zh) 制作无滑移的晶片架的装置和方法
US5665260A (en) Ceramic electrostatic chuck with built-in heater
US6617225B2 (en) Method of machining silicon
US6450346B1 (en) Silicon fixtures for supporting wafers during thermal processing
US8287649B2 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
US6056123A (en) Semiconductor wafer carrier having the same composition as the wafers
KR100672802B1 (ko) 기판 가열 장치 및 그 제조 방법
US7713355B2 (en) Silicon shelf towers
KR100284567B1 (ko) 수직 웨이퍼 보트
CN107924821B (zh) 外延成长装置、外延晶片的制造方法以及外延成长装置用顶升销
KR100935141B1 (ko) 열처리 장치, 반도체 장치의 제조 방법, 기판의 제조 방법, ｓｉｍｏｘ 기판의 제조 방법, 지지부 및 기판 지지체
JP5051909B2 (ja) 縦型ウエハボート
US20050145584A1 (en) Wafer boat with interference fit wafer supports
KR101376489B1 (ko) 웨이퍼 지지 지그, 및 이를 구비한 종형 열처리용 보트 그리고 웨이퍼 지지 지그의 제조 방법
US8469703B2 (en) Vertical boat for heat treatment and heat treatment method of semiconductor wafer using thereof
JP3004846B2 (ja) 気相成長装置用サセプタ
JPH08188468A (ja) 化学蒸着法による炭化ケイ素成形体及びその製造方法
EP0743677A2 (en) Dummy Wafer
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
EP0798771A2 (en) Silicon wafer comprising an amorphous silicon layer and method of manufacturing the same by plasma enhanced chemical vapor deposition (PECVD)
KR100602824B1 (ko) 균일한 에칭면의 형성을 위한 플라즈마 에칭 장치의 전극판
JPH1116991A (ja) 半導体製造装置用カーボン支持体
EP1297558B1 (en) Silicon fixtures for supporting wafers during thermal processing and method of fabrication
CA1059647A (en) Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits
JP4360114B2 (ja) 炭化珪素半導体装置の製造装置及び当該製造装置を用いた炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071121