CN1495851A - 薄膜晶体管阵列板及其制造方法 - Google Patents

薄膜晶体管阵列板及其制造方法 Download PDF

Info

Publication number
CN1495851A
CN1495851A CNA031514987A CN03151498A CN1495851A CN 1495851 A CN1495851 A CN 1495851A CN A031514987 A CNA031514987 A CN A031514987A CN 03151498 A CN03151498 A CN 03151498A CN 1495851 A CN1495851 A CN 1495851A
Authority
CN
China
Prior art keywords
layer
conductive layer
transistor array
film transistor
array plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031514987A
Other languages
English (en)
Other versions
CN100378902C (zh
Inventor
金东奎
金相洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020042659A external-priority patent/KR100878238B1/ko
Priority claimed from KR1020020068107A external-priority patent/KR100878278B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1495851A publication Critical patent/CN1495851A/zh
Application granted granted Critical
Publication of CN100378902C publication Critical patent/CN100378902C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管阵列板及其制造方法。其中，在衬底上形成栅线。顺序沉积栅极绝缘层、半导体层、本征a－Si层、非本征a－Si层、Cr下部膜、以及含Al金属上部膜，对上部膜和下部膜构图，以形成数据线和漏极电极。形成光致抗蚀剂层，用光致抗蚀剂层作蚀刻掩模对上部膜构图，以露出漏极电极的下部膜的接触部分。除去非本征a－Si层和本征a－Si层的露出部分，然后除去光致抗蚀剂层和下面的非本征a－Si层部分。钝化层随同栅极绝缘层一起形成并被构图以形成露出下部膜的接触部分的接触孔，且像素电极形成来接触该接触部分。

Description

薄膜晶体管阵列板及其制造方法
技术领域
本发明涉及薄膜晶体管阵列板及其制造方法，特别涉及用于液晶显示器的薄膜晶体管阵列板及其制造方法。
背景技术
液晶显示器(LCD)是最广泛使用的平板显示器之一。液晶显示器包括设置有场发生电极的两块基板和夹在两块基板之间的液晶层(LC)。液晶显示器通过给场发生电极加电压在液晶层中产生电场来显示图像，该电场确定液晶层中的液晶分子取向以调节入射光的偏振。
在各个基板上包括场发生电极的液晶显示器中，一种液晶显示器设置有在一块基板上按矩阵配置的多个像素电极和覆盖另一块基板的整个表面上的公共电极。给各个像素电极加单独的电压使液晶显示器进行图像显示。为了加单独的电压，多个3-端薄膜晶体管(TFT)连接到各个像素电极，在基板上设置多根栅线和多根数据线，栅线输送控制薄膜晶体管的信号，数据线输送要加到像素电极上的电压。
用于液晶显示器的基板具有包括多层导电层和多层绝缘层的多层结构。栅线、数据线和像素电极优选用顺序沉积的其间用绝缘层隔开的多层不同的导电层构成(这些导电层以下叫做“栅极导体”、“数据导体”和“像素导体”)。薄膜晶体管包括3个电极：用栅极导体形成的栅极电极、和用数据导体形成的源极电极和漏极电极。源极电极和漏极电极用通常位于其下的半导体连接，漏极电极通过绝缘层中的通孔连接到像素电极。
栅极导体和数据导体优选用具有低电阻率的如Al和Al合金的含Al金属构成，以减小栅线和数据线中的信号延迟。通常用例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料构成像素电极，用于加电压时产生电场和透光。
同时，含Al金属与铟锡氧化物(ITO)或铟锌氧化物(IZO)之间的接触会出现例如含Al金属的蚀刻和大接触电阻的问题。此外，含Al金属和例如硅的半导体之间的接触会造成扩散问题。因此，与ITO、IZO或半导体具有好的接触特性的附加金属夹在含Al金属与ITO、IZO和半导体之间以避免它们直接接触。因此，建议要与半导体和像素电极接触的数据导体具有双层结构。双层结构包括含Al金属上层和金属下层，并去除上层的接触部分以改善与覆盖其上的像素电极的接触。
如上述的，漏极电极和像素电极通过绝缘体中的接触孔连接。通过在绝缘体中形成通孔以露出漏极电极的含Al金属上层的一部分，经表面蚀刻(blanket-etching)除去含Al金属上层的露出部分以露出具有好的接触特性的下层，最后在其上形成像素电极，从而实现连接。但是，这种表面蚀刻常常会产生由接触孔侧壁下的含Al金属过蚀刻形成的下部切口。这种下部切口使其附近随后形成的像素电极断开或外形差，使像素电极与漏极电极之间的接触电阻增大。建议用附加的光刻蚀刻步骤除去含Al金属上层，但是，这会导致制造工艺复杂和加大生产成本。
发明内容
提供一种薄膜晶体管阵列板，它包括：形成在绝缘衬底上的第一导电层；第一导电层上的栅极绝缘层；栅极绝缘层上的半导体层；形成在至少一部分半导体层上的并包括相互隔开的数据线和漏极电极的第二导电层，第二导电层包括下部阻挡金属膜和Al或Al合金上部金属膜；覆盖半导体层的钝化层；和形成在第二导电层上并与第二导电层接触的第三导电层，其中，至少上部膜的边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的第一部分。
上部膜的边缘优选横越下部膜。
钝化层的至少一部分优选具有露出下层的第一部分的接触孔，第三导电层的至少一部分位于钝化层上。至少上部膜的边缘可以不与接触孔的边界重合。钝化层优选与接触孔附近的下部膜接触。
下部膜可以含Cr、Mo或Mo合金。
薄膜晶体管阵列板优选还包括插在半导体层与第二导电层之间的欧姆接触层，欧姆接触层具有与第二导电层大致相同的平面形状。
优选地，半导体层的边界可以与第二导电层的边界大致重合，或者可以位于第二导电层的外边。
第三导电层优选包含ITO或IZO。
第三导电层优选包括接触漏极电极的像素电极。钝化层具有用于漏极电极与像素电极之间接触的第一接触孔，露出第一导电层的一部分的第二接触孔，和露出数据线的一部分的第三接触孔，第三导电层包括：通过第二接触孔接触第一导电层的第一接触辅助部分(contact assistant)，和通过第三接触孔接触数据线的第二接触辅助部分。
第二导电层的第一部分优选不平坦(unevenness)。
提供一种薄膜晶体管阵列板的制造方法，包括：在绝缘衬底上形成栅极导电层；形成栅极绝缘层；形成半导体层；形成数据导电层，它包括相互隔开的数据线和漏极电极，具有包括下部膜和上部膜的双层结构；除去上部膜的第一部分，露出下部膜的第一部分；和形成接触下部膜的第一部分的像素导电层；其中，利用光致抗蚀剂进行半导体层的形成，用光致抗蚀剂作蚀刻掩模除去上部膜的第一部分。
优选地，下部膜含阻挡金属，上部膜含Al或Al合金。
薄膜晶体管阵列板的制造方法还包括：在半导体层与数据导电层之间形成欧姆接触层。
半导体层和数据导电层的形成可包括：沉积非晶硅层；在非晶硅层上形成数据导电层，数据导电层包括下部膜和上部膜；在上部膜和非晶硅层上涂覆光致抗蚀剂；除去上部膜的第一部分，第一部分露在光致抗蚀剂之外；通过除去非晶硅层露在数据导电层和光致抗蚀剂层外的部分，形成包括非晶硅层的半导体层。
上部膜的第一部分优选不被光致抗蚀剂覆盖，半导体层包括位于数据线与漏极电极之间的沟道部分，光致抗蚀剂覆盖沟道部分。
非晶硅层优选包括：本征非晶硅膜，和在本征非晶硅膜上的非本征非晶硅膜。制造方法还包括步骤：在形成半导体层后除去光致抗蚀剂层；和除去非本征非晶硅膜露在数据导电层外的部分。
制造方法还包括步骤：保留下部膜上的上部膜的岛状部分；和用表面蚀刻方法除去上部膜的岛状部分。
提供一种薄膜晶体管阵列板，它包括：形成在绝缘衬底上的栅极导电层；栅极导电层上的栅极绝缘层；栅极绝缘层上的半导体层；形成在至少部分半导体层上的并包括相互隔开的数据线和漏极电极的数据导电层；覆盖半导体层的钝化层；和接触漏极电极的像素电极，其中，半导体层的边界露在数据线外，除了漏极电极附近区域和数据线端部之外。
数据导电层优选具有包括下部膜和上部膜的多层结构，下部膜与上部膜的形状不同。
下部膜优选含阻挡金属，上部膜含Al或Al合金。
数据线优选具有与半导体层大致平行的边缘，数据线的边缘或者位于半导体层上，或者与半导体层的边缘重合。
像素电极优选具有与栅极导电层、数据导电层、或半导体层重叠的边缘。
薄膜晶体管阵列板优选还包括夹在半导体层与数据导电层之间的欧姆接触层，其平面形状与数据导电层的形状大致相同。
数据导电层的侧面优选是锥形
钝化层优选具有用于漏极电极与像素电极之间接触的第一接触孔，露出栅极导电层的一部分的第二接触孔，和露出数据线的一部分的第三接触孔。薄膜晶体管阵列板还包括：通过第二接触孔接触栅极导电层的第一接触辅助部分，通过第三接触孔接触数据线的第二接触辅助部分，第一和第二接触层包括与像素电极相同的层。
钝化层优选接触第一接触孔和第二接触孔附近的下部膜。
漏极电极的接触像素电极的部分优选不平坦。
提供一种薄膜晶体管阵列板的制造方法，它包括步骤：在绝缘衬底上形成栅线；在栅线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；形成数据导电层，它包括与栅线交叉的数据线和与数据线隔开的漏极电极；形成接触漏极电极的像素导电层，其中，用光致抗蚀剂作蚀刻掩模执行半导体层的形成，光致抗蚀剂不覆盖数据导电层的一部分。
数据线和漏极电极优选包括下部膜和上部膜。方法还包括步骤：除去上部膜没有被覆盖的部分。
半导体层和数据导电层的形成包括：沉积非晶硅层；在非晶硅层上形成数据导电层，数据导电层包括下部膜和上部膜；在上部膜和非晶硅层上形成光致抗蚀剂；除去上部膜的没有被覆盖的部分；以及通过除去非晶硅层露在数据导电层和光致抗蚀剂外的部分来形成包括非晶硅层的半导体层。
该方法还包括：保留下部膜上的上部膜的岛形部分；和用表面蚀刻除去上部膜的岛形部分。
半导体层优选包括位于数据线和漏极电极之间的沟道部分，且光致抗蚀剂覆盖沟道部分。
附图说明
通过参见附图对优选实施例的详细描述，本发明的上述和其他优点将变得更清楚，附图中：
图1是按本发明实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；
图2是图1所示薄膜晶体管阵列板的沿II-II′线切开的剖视图；
图3A、4A、5A和7A是图1和图2所示的薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；
图3B是图3A所示的薄膜晶体管阵列板的沿IIIB-IIIB′线切开的剖视图；
图4B是图4A所示薄膜晶体管阵列板的沿IVB-IVB′线切开的剖视图，它显示出图3B所示步骤以后的步骤；
图5B是图5A所示薄膜晶体管阵列板的沿VB-VB′线切开的剖视图，它显示出图4B所示步骤以后的步骤；
图6是图5A所示薄膜晶体管阵列板的沿VB-VB′线切开的剖视图，它显示出图5B所示步骤以后的步骤；
图7B是图7A所示的薄膜晶体管阵列板的沿VIIB-VIIB′线切开的剖视图，它显示出图6所示步骤以后的步骤；
图8是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；
图9是图8所示薄膜晶体管阵列板的沿IX-IX′线切开的剖视图；
图10A、11A、12A和14A是图8和图9所示的薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；
图10B是图10A所示薄膜晶体管阵列板的沿XB-XB′线切开的剖视图；
图11B是图11A所示薄膜晶体管阵列板的沿XIB-XIB′线切开的剖视图，它显示出图10B所示步骤以后的步骤；
图12B是图12A所示薄膜晶体管阵列板的沿XIIB-XIIB′线切开的剖视图，它显示出图11B所示步骤以后的步骤；
图13是图12A所示薄膜晶体管阵列板的沿XIIB-XIIB′线切开的剖视图，它显示出图12B所示步骤以后的步骤；
图14B是图14A所示的薄膜晶体管阵列板的沿XIVB-XIVB′线切开的剖视图，它显示出图13所示步骤以后的步骤；
图15是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；
图16是图15所示薄膜晶体管阵列板的沿XVI-XVI′线切开的剖视图；
图17A、18A、19A和21A是图15和图16所示薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；
图17B是图17A所示薄膜晶体管阵列板的沿XVIIB-XVIIB′线切开的剖视图；
图18B是图18A所示薄膜晶体管阵列板的沿XVIIIB-XVIIIB′线切开的剖视图，它显示出图17B所示步骤以后的步骤；
图19B是图19A所示薄膜晶体管阵列板的沿XIXB-XIXB′线切开的剖视图，它显示出图18B所示步骤以后的步骤；
图20是图19A所示薄膜晶体管阵列板的沿XIXB-XIXB′线切开的剖视图，它显示出图19B所示步骤以后的步骤；
图21B是图21A所示薄膜晶体管阵列板的沿XXIB-XXIB′线切开的剖视图，它显示出图20所示步骤以后的步骤；
图22是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；
图23是图22所示薄膜晶体管阵列板的沿XXIII-XXIII′线切开的剖视图；
图24A、25A、26A和28A是图22和图23所示的薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；
图24B是图24A所示薄膜晶体管阵列板的沿XXIVB-XXIVB′线切开的剖视图；
图25B是图25A所示薄膜晶体管阵列板的沿XXVB-XXVB′线切开的剖视图，它显示出图24B所示步骤以后的步骤；
图26B是图26A所示薄膜晶体管阵列板的沿XXVIB-XXVIB′线切开的剖视图，它显示出图25B所示步骤以后的步骤；
图27是图26A所示薄膜晶体管阵列板的沿XXVIB-XXVIB′线切开的剖视图，它显示出图26B所示步骤以后的步骤；以及
图28B是图28A所示薄膜晶体管阵列板的沿XXVIIIB-XXVIIIB′线切开的剖视图，它显示出图27所示步骤以后的步骤。
具体实施方式
以下参见显示本发明优选实施例的附图更详细地描述本发明。但是，本发明也可以用其他诸多不同形式实施，并且本发明不于所述的实施例。
附图中，为了清楚将层厚、膜、基板、区域等都放大了。相同的附图标记始终指示相同的元件。应了解，当如层、膜、区域或衬底等的元件被称作在另一元件“上”时，该元件可以直接在另一元件上，或者还有居间元件。相反，当说元件“直接放在其他元件上”时，没有居间元件(interveningelement)出现。
现在，参见附图描述按本发实施例的包括接触结构的薄膜晶体管阵列板及其制造方法。
参见图1和图2详细描述按本发明实施例的用于液晶显示器的薄膜晶体管阵列板。
图1是按本发明实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图，图2是图1所示薄膜晶体管阵列板的沿II-II′线切开的剖视图。
在绝缘衬底110上形成多根栅线121和多根存储电极线131。
栅线121和存储电极线131基本按横向方向延伸，并相互隔开。栅线121输送栅极信号，每根栅线121的多个部分形成多个栅极电极123。存储电极线131被供以例如公共电压的预定电压，其被施加给液晶显示器另一基板(未示出)上的公共电极(未示出)。每根存储电极线131包括多个向上和向下突起的扩大部分137。
栅线121和存储电极线131包括低电阻率导电层，该低电阻率导电层优选用例如Ag和Ag合金的含Ag金属、或者诸如Al和Al合金的含Al金属构成。栅线121和存储电极线131可以具有多层结构，该多层结构包括低电阻率导电层和其他层，其他层优选用对于诸如ITO和IZO的其它材料具有好的物理、化学和电接触特性的Cr、Ti、Ta、Mo或它们的合金如MoW合金制成。这类层的好的示例性组合是Cr和Al-Nd合金。
栅线121和存储电极线131的侧面是倾斜的。侧面相对于衬底110的表面的倾角范围是约30°-80°。
在栅线121和存储电极线131上形成优选用氮化硅(SiNX)构成的栅极绝缘层140。
在栅极绝缘层140上形成优选用氢化非晶硅(缩写成“a-Si”)构成的多个半导体带151和半导体岛157。每个半导体带151基本上在纵向方向延伸，并具有向着栅极电极123分枝出多个延伸部分154。
在半导体带151和半导体岛157上形成优选由硅化物或用n型杂质重掺杂的n+氢化a-Si构成的多个欧姆接触带和岛161、165和167。每个欧姆接触带161具有多个延伸部分163，延伸部分163和欧姆接触岛165成对地位于半导体带151的延伸部分154上。欧姆接触岛167位于半导体岛157上。
半导体带151和半导体岛157和欧姆接触161、165和167的侧面是倾斜的，其倾角范围优选为约30°-80°。
在欧姆接触161、165和167上分别形成多根数据线171、多个漏极电极175和多个存储电容器导体177。
数据线171用于输送数据电压，基本上在纵向方向延伸，并与栅线121交叉。每根数据线171的多个分枝向着漏极电极175延伸，形成多个源极电极173。每对源极电极173和漏极电极175相互分开，并关于栅极电极123彼此相对。栅极电极123、源极电极173和漏极电极175以及半导体带151的延伸部分154形成薄膜晶体管，该薄膜晶体管具有在源极电极173和漏极电极175之间设置的延伸部分154中形成的沟道。
存储电容器导体177与存储电极线131的延伸部分137交叠。存储电容器导体177可以延伸到漏极电极175以与其连接。
数据线171包括物理特性不同的两个膜，下部膜171p和上部膜171q。上部膜171q优选用低电阻率金属构成，例如含Al金属，以减小数据线171中的信号延迟或电压降。另一方面，下部膜171p优选用对于例如ITO和IZO的其他材料具有好的物理、化学和电接触特性的材料制成。用于下部膜171p的示例性材料是Cr、Ti、Ta、Mo及其合金，例如MoW合金，它们还可以用作a-Si和Al之间的扩散阻挡层。数据线171的接触部分，即端部179只包括下部膜而没有上部膜。
与数据线171类似，漏极电极175和存储电容器导体177也可以具有双层结构，只是接触部分除外。图2显示出双层结构的漏极电极175(175p和175q)、以及单层结构的存储电容器导体177。
数据线171、漏极电极175和存储电容器电极177的边缘具有倾斜侧面，其倾角范围是约30°-80°。
只在下面的半导体带151和岛157与上面的数据线171、上面的漏极电极175和上面的导体177之间间插有欧姆接触层161、165和167，并减小其间的接触电阻。半导体带151和岛157像数据线171、漏极电极175和存储电容器导体177以及下面的欧姆接触层161、165和167一样具有几乎相同的平面形状，只是提供TFT的延伸部分154除外。具体来说，半导体岛157、欧姆接触岛167和存储导体177具有几乎相同的平面形状。半导体带151包括一些不被数据线171、漏极电极175和存储导体177覆盖的露出部分，例如位于源极电极173和漏极电极175之间的部分。
在数据线171、漏极电极175、存储导体177和半导体带151的露出部分上形成钝化层180。钝化层180优选用具有好的平坦特性的光敏有机材料、通过等离子体增强化学气相沉积(PECVD)形成的如a-Si:C:O和a-Si:O:F的低介电绝缘材料、或者例如氮化硅的无机材料形成。
钝化层180具有多个接触孔185、187和189，用于分别露出漏极电极175、存储导体177和数据线171的端部179。钝化层180和栅极绝缘层140具有多个接触孔182，用于露出栅线121的端部125。
如上所述，接触孔185和189分别露出漏极电极175的下部膜和数据线171的端部179。此外，接触孔182、185、187和189没有下面切口部分，而小到足以不露出栅线121、漏极电极175、存储电容器导体177和数据线171的边缘。接触孔185和189的边界与上部膜175p和171q的边界不匹配。
在钝化层180上形成优选用IZO或ITO构成的多个像素电极190和多个接触辅助部分(contact assistant)92和97。
像素电极190通过接触孔185物理和电连接到漏极电极175，且通过接触孔187物理和电连接到存储电容器导体177，使得像素电极190接收来自漏极电极175的数据电压，和输送收到的数据电压到存储电容器导体177。施加有数据电压的像素电极190与另一基板上的公共电极一起产生电场，该电场使位于其间的液晶分子重取向。
像素电极190和公共电极形成叫做“液晶电容器”的电容器，该电容器在TFT截止后存储所供给的电压。提供并联连接到液晶电容器上的叫做“存储电容器”的附加电容器，以增强电压存储能力。通过像素电极190和存储电极线131重叠来构成存储电容器。通过在存储电极线131设置扩大部分137以增大重叠面积，并且通过在像素电极190下边设置连接到像素电极190并与扩大部分137重叠的存储电容器导体177以减小接线端(terminal)之间的距离，存储电容器的容量，即存储容量得以增大。
像素电极190与栅线121和数据线171重叠以增加孔径比(apertureratio)，但这是可选的。
接触辅助部分92和97分别通过接触孔182和189连接到栅线121的露出端部125和数据线171的露出端部179。接触辅助部分92和97不是必须的，但却是优选的，以保护露出部分125和179，并补充露出部分125和179与外部器件的附着力。
如上所述，接触孔185、187和189露出漏极电极175的下部膜，存储电容器电极177和数据线171，同时下部膜具有好的接触特性，且用IZO或ITO构成的像素电极190和接触辅助部分92和97只接触下部膜。因此，降低了它们之间的接触电阻，于是改善了液晶显示器的特性。
按本发明的另一实施例，用透明导电聚合物构成像素电极190。就反射型液晶显示器而言，像素电极190用不透明的反射性金属构成。在这些情况下，可以用与像素电极190不同的材料例如IZO或ITO构成接触辅助部分92和97。
现在参见图3A到7B以及图1和图2详细描述按本发明实施例的图1和图2所示的薄膜晶体管阵列板的制造方法。
图3A、4A、5A和7A是图1和图2所示的薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；图3B是图3A所示的薄膜晶体管阵列板的沿IIIB-IIIB′线切开的剖视图；图4B是图4A所示薄膜晶体管阵列板的沿IVB-IVB′线切开的剖视图，它显示出图3B所示步骤以后的步骤；图5B是图5A所示薄膜晶体管阵列板的沿VB-VB′线切开的剖视图，它显示出图4B所示步骤以后的步骤；图6是图5A所示薄膜晶体管阵列板的沿VB-VB′线切开的剖视图，它显示出图5B所示步骤以后的步骤；以及图7B是图7A所示的薄膜晶体管阵列板的沿VIIB-VIIB′线切开的剖视图，它显示出图6所示步骤以后的步骤。
现在参见图3A和3B，在例如透明玻璃的绝缘衬底110上通过光刻蚀刻(photo etching)形成包括多个栅极电极123的多根栅线121和包括多个扩大部分137的多根存储电极线131。
用CVD法顺序沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160。栅极绝缘层140优选用氮化硅构成，其厚度范围是约2000埃到约5000埃，沉积温度范围优选是约250℃到约400℃。
在非本征a-Si层160上顺序溅镀两层导电膜，下部导电膜和上部导电膜。下部导电膜优选用与IZO和ITO有良好接触特性的Mo、Mo合金或Cr构成，其厚度优选是约500埃。上部导电膜厚度优选是约2500埃，用于上部导电膜的溅射靶包括纯Al或含2atomic％的Nd的Al-Nd，溅射温度是约150℃。
参见图4A和4B，对上部导电膜和下部导电膜进行光刻蚀刻(photo-etch)，以形成包括多个源极电极173的多根数据线171、多个漏极电极175、和多个存储电容器导体177，它们具有包括下部膜171p、175p和177p，以及上部膜171q、175q、和177q的双层结构。对于下部导电膜和上部导电膜可以用任何类型的蚀刻。例如，湿蚀刻和干蚀刻中的任何一种都可以用于下部导电膜和上部导电膜。或者湿蚀刻用于下部导电膜和上部导电膜中的任何一个膜，而干蚀刻用于下部导电膜和上部导电膜中的另一个膜。可以在相同的蚀刻条件下蚀刻含Al金属构成的上部膜和Mo或Mo合金构成的下部膜。
如图5A和5B所示，形成光致抗蚀剂层42。光致抗蚀剂层42不覆盖数据线171、漏极电极175和存储电容器电极177的接触部分，而覆盖非本征a-Si层160的位于源极电极173和漏极电极175之间的部分。用光致抗蚀剂层42作蚀刻掩模蚀刻上部膜171q、175q和177q的露出部分。
用光致抗蚀剂层42以及数据线171、漏极电极175和存储电容器导体177作蚀刻掩模蚀刻非本征a-Si层160和本征a-Si层150，形成多个非本征半导体带和岛164和167，和多个本征半导体带和岛151和157。本征半导体带151包括多个扩大部分154，且其面积大于数据线171和漏极电极175的面积。
除去光致抗蚀剂层42之后，除去非本征半导体带164的露出部分，完成多个欧姆接触带和岛161、165和167，并露出部分本征半导体带151，如图6所示。然后，优选进行氧等离子体处理，以使半导体带151的露出表面稳定。
总之，只用一个光刻(photolithography)步骤，图5A到图6所示的工艺步骤完成了半导体带和岛151和157，并选择性地除去了数据线171的上部膜等。
如图7A和7B所示，在沉积钝化层180后，利用光刻来干蚀刻钝化层180和栅极绝缘层140，形成多个接触孔182、185、187和189，分别露出栅线121的端部125、漏极电极175、存储电容器导体177、和数据线171的端部179。
尽管现有技术要求在形成接触孔182、185、187和189后除去上部膜的露出部分，但是本实施例不需要这样的步骤，因为上部膜没有通过接触孔182、185、187和189露出。因此在接触孔182、185、187和189的接触孔中没有下面切口部分(undercut)，因而使侧壁和底部具有光滑的外形。
最后，如图1和图2所示，在钝化层180上通过溅镀和光刻蚀刻IZO层或ITO层形成多个像素电极190和多个接触辅助部分92和97。用于IZO层的溅射靶的例子是由日本的Idemitsu公司生产的IDIXO(In x-金属氧化物)。溅射靶含In2O3和ZnO，Zn与Zn加In之和的比值范围优选是约15-20atomic％。为了使接触电阻最小的优选溅射温度等于或小于约250℃。
如图2所示，像素电极190和接触辅助部分92和97沿着接触孔182、185、187和189的具有光滑外形的侧壁和底部延伸，且具有光滑的外形而没有断开或变形。
在按本发明实施例的薄膜晶体管阵列板中，栅线121和数据线171包括具有低电阻率的Al或Al合金，同时它们与IZO或ITO像素电极190之间的接触电阻减小了。而且，在形成半导体带和岛151和157时不用附加的光刻蚀刻步骤就在接触部分除去了含Al金属层，因而简化了制造工艺。
参见图8和图9详细说明按本发明另一实施例的用于液晶显示器的薄膜晶体管阵列板。
图8是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图，图9是图8所示薄膜晶体管阵列板的沿IX-IX′线切开的剖视图。
如图8和图9所示，按本实施例的液晶显示器的薄膜晶体管阵列板的多层结构与图1和图2所示的几乎一样。也就是说，在衬底110上形成有包括多个栅极电极123的多根栅线121，和在其上顺序形成有：栅极绝缘层140、包括多个扩大部分154和多个半导体岛157的多个半导体带151、和包括多个扩大部分163和多个欧姆接触岛165和167的多个欧姆接触带161。在欧姆接触161、165和167上形成有包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，和在其上形成有钝化层180。在钝化层180和/或栅极绝缘层140上设置有多个接触孔182、185、187和189，且在钝化层180上形成有多个像素电极190和多个接触辅助部分92和97。
与图1和图2所示的薄膜晶体管阵列板不同，按本实施例的薄膜晶体管阵列板在每根栅线121处设置有多个扩大部分127，并且以存储电容器导体177与栅线121的扩大部分127重叠，形成没有存储电极线的存储电容器。
半导体带151的宽度大于数据线171的宽度，而图1和图2所示的半导体带151的宽度与数据线171的宽度大致相同。此外，除接触部分179之外，数据线171的几乎所有部分都具有包括下部膜171p和上部膜171q的双层结构，而图1和图2所示的数据线171包括若干个单层部分。具体来说，图8和图9所示的数据线171的下部膜171p和上部膜171q具有大致相同的宽度，而图1和图2所示的每根数据线171的上部膜171q的宽度小于下部膜171p的宽度。
每个像素电极190的边缘与其附近的半导体带151重叠，而不与其附近的数据线171重叠。当半导体带151的宽度大于数据线171的宽度时，为了获得大的孔径比，栅极电极190与半导体带151的重叠被最小程度地优选。
现在参见图10A-14B以及图8和图9详细描述按本发明实施例的图8和图9所示的薄膜晶体管阵列板的制造方法。
图10A、11A、12A和14A是图8和图9所示薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；图10B是图10A所示薄膜晶体管阵列板的沿XB-XB′线切开的剖视图；图11B是图11A所示薄膜晶体管阵列板的沿XIB-XIB′线切开的剖视图，它显示出图10B所示步骤以后的步骤；图12B是图12A所示薄膜晶体管阵列板的沿XIIB-XIIB′线切开的剖视图，它显示出图11B所示步骤以后的步骤；图13是图12A所示薄膜晶体管阵列板的沿XIIB-XIIB′线切开的剖视图，它显示出图12B所示步骤以后的步骤；以及图14B是图14A所示的薄膜晶体管阵列板的沿XIVB-XIVB′线切开的剖视图，它显示出图13所示步骤以后的步骤。
参见图10A和10B，在例如透明玻璃的绝缘衬底110上用光刻蚀刻法形成包括多个栅极电极123和多个扩大部分127的多根栅线121。
在顺序沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160后，在其上顺序溅镀下部导电膜和上部导电膜。下部导电膜优选用与IZO和ITO有良好接触特性的Mo、Mo合金或Cr构成，其厚度优选是约500埃。上部导电膜厚度优选是约2500埃，用于上部导电膜的溅射靶包括纯Al或含2atomic％的Nd的Al-Nd，溅射温度是约150℃。
参见图11A和11B，对上部膜和下部膜进行光刻蚀刻，形成包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，它具有包括下部膜171p、175p和177p，以及上部膜171q、175q和177q的双层结构。
如图12A和12B所示，形成光致抗蚀剂层44。光致抗蚀剂层44不覆盖数据线171、漏极电极175和存储电容器电极177的接触部分，而覆盖非本征a-Si层160的位于源极电极173和漏极电极175之间的部分。用光致抗蚀剂层44作蚀刻掩模蚀刻上部膜171q、175q和177q的露出部分。
用光致抗蚀剂层44以及数据线171、漏极电极175和存储电容器导体177作蚀刻掩模蚀刻非本征a-Si层160和本征a-Si层150，形成多个非本征半导体带和岛164和167，和多个本征半导体带和岛151和157。除去光致抗蚀剂层44之后，除去非本征半导体带164的露出部分，完成多个欧姆接触带和岛161、165和167，和露出下面的部分本征半导体带151，如图13所示。
如图14A和14B所示，在沉积钝化层180后，利用光刻干蚀刻钝化层180和栅极绝缘层140，形成多个接触孔182、185、187和189，分别露出栅线121的端部125、漏极电极175、存储电容器导体177和数据线171的端部179。
最后，如图8和图9所示，在钝化层180上形成多个像素电极190和多个接触辅助部分92和97。
在按本发明实施例的薄膜晶体管阵列板中，栅线121和数据线171包括具有低电阻率的Al或Al合金，同时它们与IZO或ITO像素电极190之间的接触电阻减小了。而且，在形成半导体带和岛151和157时不用附加的光刻蚀刻步骤就除去了在接触部分处的含Al金属层，因而简化了制造工艺。
参见图15和图16详细说明按本发明另一实施例的用于液晶显示器的薄膜晶体管阵列板。
图15是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；图16是图15所示薄膜晶体管阵列板的沿XVI-XVI′线切开的剖视图。
如图15和图16所示，按本实施例的液晶显示器的薄膜晶体管阵列板的结构与图1和图2所示的几乎一样。也就是说，在衬底110上形成有包括多个栅极电极123的多根栅线121和包括多个扩大部分的多根存储电极线131，且在其上顺序形成有：栅极绝缘层140、包括多个扩大部分154和多个半导体岛157的多个半导体带151、和包括多个扩大部分163和多个欧姆接触岛165和167的多个欧姆接触带161。在欧姆接触部161、165和167上形成有包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，且在其上形成有钝化层180。在钝化层180和/或栅极绝缘层140上设置有多个接触孔182、185、187和189，且在钝化层180上形成有多个像素电极190和多个接触辅助部分92和97。
与图1和图2所示的薄膜晶体管阵列板不同，按本实施例的薄膜晶体管阵列板在数据线171、漏极电极175和存储电容器导体177的通过接触孔189、185和187露出的接触部分的表面上形成不平坦。
现在，参见图17A-21B以及图15和16详细描述按本发明实施例的图15和16所示的薄膜晶体管阵列板的制造方法。
图17A、18A、19A和21A是图15和图16所示薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；图17B是图17A所示薄膜晶体管阵列板的沿XVIIB-XVIIB′线切开的剖视图；图18B是图18A所示薄膜晶体管阵列板的沿XVIIIB-XVIIIB′线切开的剖视图，它显示出图17B所示步骤以后的步骤；图19B是图19A所示薄膜晶体管阵列板的沿XIXB-XIXB′线切开的剖视图，它显示出图18B所示步骤以后的步骤；图20是图19A所示薄膜晶体管阵列板的沿XIXB-XIXB′线切开的剖视图，它显示出图19B所示步骤以后的步骤；以及图21B是图21A所示薄膜晶体管阵列板的沿XXIB-XXIB′线切开的剖视图，它显示出图20所示步骤以后的步骤。
参见图17A和17B，在例如透明玻璃的绝缘衬底110上用光刻蚀刻法形成包括多个栅极电极123的多根栅线121和包括多个扩大部分137的多根存储电极线131。
在顺序沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160后，在其上顺序溅镀下部导电膜和上部导电膜。下部导电膜优选用与IZO和ITO有良好接触特性的Mo、Mo合金或Cr构成，其厚度优选是约500埃。上部导电膜厚度优选是约2500埃，用于上部导电膜的溅射靶包括纯Al或含2atomic％的Nd的Al-Nd，溅射温度是约150℃。
参见图18A和18B，对上部导电膜和下部导电膜进行光刻蚀刻，形成包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，它具有包括下部膜171p、175p和177p，和上部膜171q、175q和177q的双层结构。
如图19A和19B所示，形成光致抗蚀剂层46。光致抗蚀剂层46覆盖数据线171、漏极电极175和存储电容器电极177的接触部分的一部分，而不覆盖接触部分的其余部分，而且覆盖非本征a-Si层160的位于源极电极173和漏极电极175之间的部分。光致抗蚀剂层46的在接触部分上的部分与其他部分隔开，并可以具有各种形状，尽管图19A所示部分的形状是矩形。用光致抗蚀剂层46作蚀刻掩模蚀刻上部膜171q、175q和177q的露出部分。然后，多个导电岛175q、177q和179q留在漏极电极175、存储电容器导体177和数据线171的接触部分上。
用光致抗蚀剂层46以及数据线171、漏极电极175和存储电容器导体177作蚀刻掩模来干蚀刻非本征a-Si层160和本征a-Si层150，形成多个非本征半导体带和岛164和167、以及多个本征半导体带和岛151和157。在除去光致抗蚀剂层46之后，通过干蚀刻除去非本征半导体带164的露出部分，完成多个欧姆接触带和岛161、165和167，并露出下面的部分本征半导体带151，如图20所示。
如上所述，执行多个干蚀刻步骤以构图非本征a-Si层160、本征a-Si层150和非本征半导体带164。光致抗蚀剂层46和在漏极电极175、存储电容器导体177和数据线171上的导电岛175q、177q和179q保护下部膜175p、177p和179p的在其下的部分不被干蚀刻。相反，可以对下部膜175p、177p和179p的露出部分进行一定程度的蚀刻。
如图21A和21B所示，在沉积钝化层180后，利用光刻干蚀刻钝化层180和栅极绝缘层140，形成多个接触孔182、185、187和189，分别露出栅线121的端部125、漏极电极175、存储电容器导体177和数据线171的端部179。钝化层180的干蚀刻还在接触孔185、187和189处雕刻出下部膜175p、177p和179p的露出部分，而不会蚀刻下部膜175p、177p和179p的被导电岛175q、177q和179q覆盖的受保护部分。因此下部膜175p、177p和179p的表面不平坦。
随后，经表面蚀刻除去导电岛175q、177q和179q，露出下面的下部膜175p、177p和179p的清洁表面。
最后，如图15和图16所示，在钝化层180上形成多个像素电极190和多个接触辅助部分92和97。
由于像素电极190和接触辅助部分92和97接触不平坦的下部膜175p、177p和179p的清洁表面，所以减小了它们之间的接触电阻。
现在参见图22和图23详细描述按本发明另一实施例的用于液晶显示器的薄膜晶体管阵列板。
图22是按本发明另一实施例的用于液晶显示器的示例性薄膜晶体管阵列板的布图；图23是图22所示薄膜晶体管阵列板的沿XXIII-XXIII′线切开的剖视图。
如图22和图23所示，按本实施例的液晶显示器的薄膜晶体管阵列板的结构与图8和图9所示的几乎一样。也就是说，在衬底110上形成有包括多个栅极电极123和多个扩大部分127的多根栅线121，和在其上顺序形成有：栅极绝缘层140、包括多个扩大部分154和多个半导体岛157的多个半导体带151、和包括多个扩大部分163和多个欧姆接触岛165和167的多个欧姆接触带161。在欧姆接触部161、165和167上形成有包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，和在其上形成有钝化层180。在钝化层180和/或栅极绝缘层140上设置有多个接触孔182、185、187和189，且在钝化层180上形成有多个像素电极190和多个接触辅助部分92和97。
与图8和图9所示的薄膜晶体管阵列板不同，与图15和图16所示的类似，按本实施例的薄膜晶体管阵列板在数据线171、漏极电极175和存储电容器导体177的通过接触孔189、185和187露出的接触部分的表面上提供有不平坦。
现在，参见图24-28B以及图22和23详细说明按本发明实施例的图22和23所示的晶体管阵列板的制造方法。
图23是图22所示薄膜晶体管阵列板的沿XXIII-XXIII′线切开的剖视图；图24A、25A、26A和28A是图22和图23所示的薄膜晶体管阵列板的在按本发明实施例的薄膜晶体管阵列板制造方法的中间步骤中的布图；图24B是图24A所示薄膜晶体管阵列板的沿XXIVB-XXIVB′线切开的剖视图；图25B是图25A所示薄膜晶体管阵列板的沿XXVB-XXVB′线切开的剖视图，它显示出图24B所示步骤以后的步骤；图26B是图26A所示薄膜晶体管阵列板的沿XXVIB-XXVIB′线切开的剖视图，它显示出图25B所示步骤以后的步骤；图27是图26A所示薄膜晶体管阵列板的沿XXVIB-XXVIB′线切开的剖视图，它显示出图26B所示步骤以后的步骤；以及图28B是图28A所示薄膜晶体管阵列板的沿XXVIIIB-XXVIIIB′线切开的剖视图，它显示出图27所示步骤以后的步骤。
参见图24A和24B，在例如透明玻璃的绝缘衬底110上用光刻蚀刻法形成包括多个栅极电极123和多个扩大部分127的多根栅线121。
在顺序沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160后，在其上顺序溅镀下部导电膜和上部导电膜。下部导电膜优选用与IZO和ITO有良好接触特性的Mo、Mo合金或Cr构成，其厚度优选是约500埃。上部导电膜厚度优选是约2500埃，用于上部导电膜的溅射靶包括纯Al或含2atomic％的Nd的Al-Nd，溅射温度是约150℃。
参见图25A和25B，对上部膜和下部膜进行光刻蚀刻，形成包括多个源极电极173的多根数据线171、多个漏极电极175和多个存储电容器导体177，它们具有包括下部膜171p、175p和177p，和上部膜171q、175q和177q的双层结构。
在形成光致抗蚀剂层48后，如图26A和26B所示，用光致抗蚀剂层48作蚀刻掩模蚀刻出上部膜171q、175q和177q的露出部分。然后在漏极电极175、存储电容器导体177和数据线171的接触部分上留下多个导电岛175q、177q和179q。
用光致抗蚀剂层48以及数据线171、漏极电极175和存储电容器电极177作蚀刻掩模干蚀刻非本征a-Si层160和本征a-Si层150，以形成多个非本征半导体带和岛164和167，和多个本征半导体带和岛151和157。除去光致抗蚀剂层48之后，通过干蚀刻除去非本征半导体带164的露出部分，完成多个欧姆接触带和岛161、165和167，和露出本征半导体带151的在其下的部分，如图27所示。
光致抗蚀剂岛48和在漏极电极175、存储电容器导体177和数据线171上的导电岛175q、177q和179q保护了下部膜175p、177p和179p的在其下的部分不被干蚀刻。相反，可以对下部膜175p、177p和179p的露出部分进行一定程度的蚀刻。
如图28A和28B所示，在沉积钝化层180后，利用光刻干蚀刻钝化层180和栅极绝缘层140，形成多个接触孔182、185、187和189，分别露出栅线121的端部125、漏极电极175、存储电容器导体177和数据线171的端部179。钝化层180的干蚀刻还在接触孔185、187和189处雕刻出下部膜175p、177p和179p的露出部分，而不会蚀刻下部膜175p、177p和179p的被导电岛175q、177q和179q覆盖的受保护部分。因此下部膜175p、177p和179p的表面不平坦。
随后，通过表面蚀刻除去导电岛175q、177q和179q，露出其下的下部膜175p、177p和179p的清洁表面。
最后，如图22和图23所示，在钝化层180上形成多个像素电极190和多个接触辅助部分92和97。
由于像素电极190和接触辅助部分92和97接触具有不平坦的下部膜175p、177p和179p的清洁表面，所以减小了它们之间的接触电阻。
尽管以上参见优选实施例详细描述了本发明，但是，本领域技术人员应了解，在不脱离所附的权利要求书界定的本发明的精神和范围的前提下还会有各种改进和替换。

Claims (35)

1.一种薄膜晶体管阵列板，包括：
形成在绝缘衬底上的第一导电层；
第一导电层上的栅极绝缘层；
栅极绝缘层上的半导体层；
至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层，该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜；
覆盖该半导体层的钝化层；以及
形成在该第二导电层之上并与第二导电层接触的第三导电层，
其中，至少该上部膜的一边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的该第一部分。
2.按权利要求1的薄膜晶体管阵列板，其中，上部膜的边缘横贯下部膜。
3.按权利要求1的薄膜晶体管阵列板，其中，钝化层具有至少部分露出下部膜的该第一部分的接触孔；
第三导电层的至少一部分位于钝化层上；以及
上部膜的该至少一边缘不与接触孔的边界重合。
4.按权利要求3的薄膜晶体管阵列板，其中，钝化层接触接触孔附近的下部膜。
5.按权利要求1的薄膜晶体管阵列板，其中，下部膜包含Cr、Mo或Mo合金。
6.按权利要求1的薄膜晶体管阵列板，还包括位于半导体层与第二导电层之间的欧姆接触层。
7.按权利要求6的薄膜晶体管阵列板，其中，欧姆接触层具有与第二导电层基本相同的平面形状。
8.按权利要求1的薄膜晶体管阵列板，其中，半导体层的边界或者与第二导电层的边界大致重合，或者位于第二导电层之外。
9.按权利要求1的薄膜晶体管阵列板，其中，第三导电层包括ITO或IZO。
10.按权利要求1的薄膜晶体管阵列板，其中，第三导电层包括接触漏极电极的像素电极。
11.按权利要求10的薄膜晶体管阵列板，其中，钝化层具有用于漏极电极与像素电极之间的接触的第一接触孔、露出第一导电层的一部分的第二接触孔、以及露出数据线的一部分的第三接触孔，并且第三导电层包括通过第二接触孔接触第一导电层的第一接触辅助部分、以及通过第三接触孔接触数据线的第二接触辅助部分。
12.按权利要求1的薄膜晶体管阵列板，其中，第二导电层的第一部分不平坦。
13.一种制造薄膜晶体管阵列板的方法，该方法包括：
在绝缘衬底上形成栅极导电层；
形成栅极绝缘层；
形成半导体层；
形成数据导电层，该数据导电层包括相互隔开的数据线和漏极电极、以及包括下部膜和上部膜的双层结构；
除去上部膜的第一部分，露出下部膜的第一部分；以及
形成接触下部膜的该第一部分的像素导电层，
其中，利用光致抗蚀剂层形成该半导体层，且利用该光致抗蚀剂层作蚀刻掩模除去上部膜的该第一部分。
14.按权利要求13的方法，其中，下部膜包含阻挡金属，上部膜包含Al或Al合金。
15.按权利要求13的薄膜晶体管阵列板，还包括：
形成半导体层与数据导电层之间的欧姆接触层。
16.按权利要求13的方法，其中，半导体层和数据导电层的形成包括：
沉积非晶硅层；
在非晶硅层上形成数据导电层，数据导电层包括下部膜和上部膜；
在上部膜和非晶硅层上涂覆光致抗蚀剂；
除去上部膜的第一部分，该第一部分露在光致抗蚀剂外；
通过除去非晶硅层暴露在数据导电层和光致抗蚀剂外的部分，形成包括非晶硅层的半导体层。
17.按权利要求16的方法，其中，光致抗蚀剂不覆盖上部膜的第一部分，半导体层包括位于数据线与漏极电极之间的沟道部分，且光致抗蚀剂覆盖沟道部分。
18.按权利要求17的方法，其中，非晶硅层包括本征非晶硅膜和在本征非晶硅膜上的非本征非晶硅膜，且还包括：
在形成半导体层后除去光致抗蚀剂；以及
除去非本征非晶硅膜的暴露在数据导电层外的部分。
19.按权利要求18的方法，还包括：
在下部膜上保留上部膜的岛形部分；以及
通过表面蚀刻除去上部膜的该岛形部分。
20.一种薄膜晶体管阵列板，包括：
在绝缘衬底上形成的栅极导电层；
栅极导电层上的栅极绝缘层；
栅极绝缘层上的半导体层；
至少部分形成在半导体层上、且包括相互隔开的数据线和漏极电极的数据导电层；
覆盖半导体层的钝化层；以及
接触漏极电极的像素电极，
其中，半导体层的边界除了漏极电极和数据线端部附近的区域外从数据线露出。
21.按权利要求20的薄膜晶体管阵列板，其中，数据导电层具有包括下部膜和上部膜的多层结构，且下部膜和上部膜具有不同的形状。
22.按权利要求21的薄膜晶体管阵列板，其中，下部膜包含阻挡金属，且上部膜包含Al或Al合金。
23.按权利要求20的薄膜晶体管阵列板，其中，数据线具有与半导体层基本平行的边缘，数据线的该边缘或者位于半导体层上，或者与半导体层的边缘重合。
24.按权利要求23的薄膜晶体管阵列板，其中，像素电极具有与栅极导电层、数据导电层或半导体层交叠的边缘。
25.按权利要求20的薄膜晶体管阵列板，还包括位于半导体层与数据导电层之间且具有与数据导电层基本相同的平面形状的欧姆接触层。
26.按权利要求20的薄膜晶体管阵列板，其中，数据导电层的侧面是倾斜的。
27.按权利要求20的薄膜晶体管阵列板，其中，钝化层具有用于漏极电极与像素电极之间的接触的第一接触孔、露出栅极导电层的一部分的第二接触孔、以及露出数据线的一部分的第三接触孔，且还包括：
通过第二接触孔接触栅极导电层的第一接触辅助部分、以及通过第三接触孔接触数据线的第二接触辅助部分，该第一和第二接触层包括与像素电极相同的层。
28.按权利要求27的薄膜晶体管阵列板，其中，钝化层接触第一和第二接触孔附近的下部膜。
29.按权利要求20的薄膜晶体管阵列板，其中，漏极电极的与像素电极接触的部分不平坦。
30.一种制造薄膜晶体管阵列板的方法，该方法包括：
在绝缘衬底上形成栅线；
在栅线上形成栅极绝缘层；
在栅极绝缘层上形成半导体层；
形成数据导电层，该数据导电层包括与栅线交叉的数据线、以及与数据线隔开的漏极电极；
形成接触漏极电极的像素导电层，
其中，利用光致抗蚀剂层作蚀刻掩模来形成半导体层，且该光致抗蚀剂层不覆盖部分数据导电层。
31.按权利要求30的方法，其中，数据线和漏极电极包括下部膜和上部膜。
32.按权利要求31的方法，还包括：
除去上部膜的没有被覆盖的部分。
33.按权利要求13的方法，其中，半导体层和数据导电层的形成包括：
沉积非晶硅层；
在非晶硅层上形成数据导电层，该数据导电层包括下部膜和上部膜；
在上部膜和非晶硅层上形成光致抗蚀剂；
除去上部膜的没有被覆盖的部分；以及
通过除去非晶硅层的从数据导电层和光致抗蚀剂露出的部分，形成包括非晶硅层的半导体层。
34.按权利要求33的方法，还包括：
在下部膜上保留上部膜的岛形部分；以及
通过表面蚀刻除去上部膜的岛形部分。
35.按权利要求30的方法，其中，半导体层包括位于数据线与漏极电极之间的沟道部分，且光致抗蚀剂覆盖该沟道部分。
CNB031514987A 2002-07-19 2003-07-19 薄膜晶体管阵列板及其制造方法 Expired - Fee Related CN100378902C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR0042659/02 2002-07-19
KR1020020042659A KR100878238B1 (ko) 2002-07-19 2002-07-19 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR0042659/2002 2002-07-19
KR0068107/2002 2002-11-05
KR0068107/02 2002-11-05
KR1020020068107A KR100878278B1 (ko) 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101727220A Division CN1992295A (zh) 2002-07-19 2003-07-19 薄膜晶体管阵列板及其制造方法

Publications (2)

Publication Number Publication Date
CN1495851A true CN1495851A (zh) 2004-05-12
CN100378902C CN100378902C (zh) 2008-04-02

Family

ID=31949615

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031514987A Expired - Fee Related CN100378902C (zh) 2002-07-19 2003-07-19 薄膜晶体管阵列板及其制造方法

Country Status (4)

Country Link
US (3) US7205570B2 (zh)
JP (1) JP4644417B2 (zh)
CN (1) CN100378902C (zh)
TW (1) TWI311815B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
CN100420035C (zh) * 2004-07-27 2008-09-17 三菱电机株式会社 薄膜晶体管阵列衬底及其制造方法
CN100426511C (zh) * 2006-06-23 2008-10-15 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN100433338C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
US7479417B2 (en) 2004-12-14 2009-01-20 Au Optronics Method for manufacturing contact structure of pixel electrode of liquid crystal display device
CN1821872B (zh) * 2005-02-15 2010-10-13 三星电子株式会社 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
CN106935598A (zh) * 2017-04-05 2017-07-07 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置
JP2020161829A (ja) * 2009-12-11 2020-10-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060030577A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 박막 트랜지스터 표시판
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101184640B1 (ko) * 2006-03-15 2012-09-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US8766448B2 (en) * 2007-06-25 2014-07-01 Sensor Electronic Technology, Inc. Chromium/Titanium/Aluminum-based semiconductor device contact
US9514947B2 (en) 2007-06-25 2016-12-06 Sensor Electronic Technology, Inc. Chromium/titanium/aluminum-based semiconductor device contact fabrication
US9064845B2 (en) 2007-06-25 2015-06-23 Sensor Electronic Technology, Inc. Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TW201039034A (en) * 2009-04-27 2010-11-01 Chunghwa Picture Tubes Ltd Pixel structure and the method of forming the same
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
TWI529914B (zh) * 2009-08-07 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI426566B (zh) * 2009-11-05 2014-02-11 Univ Nat Taiwan 薄膜電晶體與其製法
US8288767B2 (en) * 2010-01-04 2012-10-16 National Taiwan University Thin-film transistor and forming method thereof
KR20110116803A (ko) * 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104620389B (zh) 2012-09-12 2017-11-17 夏普株式会社 半导体装置及其制造方法
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JPH11352515A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
KR100330097B1 (ko) 1998-12-21 2002-10-25 삼성전자 주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR100623974B1 (ko) 1998-12-08 2006-12-05 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
TWI253538B (en) 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100729764B1 (ko) 2000-11-15 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100864490B1 (ko) 2002-06-07 2008-10-20 삼성전자주식회사 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420035C (zh) * 2004-07-27 2008-09-17 三菱电机株式会社 薄膜晶体管阵列衬底及其制造方法
US7479417B2 (en) 2004-12-14 2009-01-20 Au Optronics Method for manufacturing contact structure of pixel electrode of liquid crystal display device
US7626668B2 (en) 2004-12-14 2009-12-01 Quanta Display Inc. Pixel electrode of LCD device having first, second and third metal layers and pixel electrode contact hole in which the first metal layer is exposed to, and the second metal layer although contacting the first metal layer, is not exposed to the pixel electrode
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
CN1821872B (zh) * 2005-02-15 2010-10-13 三星电子株式会社 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
CN100426511C (zh) * 2006-06-23 2008-10-15 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN100433338C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
US8865528B2 (en) 2009-12-04 2014-10-21 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN102104049B (zh) * 2009-12-04 2015-02-25 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
US9443881B2 (en) 2009-12-04 2016-09-13 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
JP2020161829A (ja) * 2009-12-11 2020-10-01 株式会社半導体エネルギー研究所 半導体装置
JP7059320B2 (ja) 2009-12-11 2022-04-25 株式会社半導体エネルギー研究所 半導体装置
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
WO2017206624A1 (zh) * 2016-06-01 2017-12-07 京东方科技集团股份有限公司 走线结构、阵列基板及其制备方法、显示面板
CN106935598A (zh) * 2017-04-05 2017-07-07 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置
CN106935598B (zh) * 2017-04-05 2019-08-27 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置

Also Published As

Publication number Publication date
CN100378902C (zh) 2008-04-02
US20040056251A1 (en) 2004-03-25
JP4644417B2 (ja) 2011-03-02
US7632723B2 (en) 2009-12-15
TWI311815B (en) 2009-07-01
US7205570B2 (en) 2007-04-17
TW200402888A (en) 2004-02-16
US20070138474A1 (en) 2007-06-21
US7615784B2 (en) 2009-11-10
JP2004056153A (ja) 2004-02-19
US20070138481A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1152420C (zh) 薄膜晶体管阵列面板及其制造方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1139837C (zh) 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1519955A (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1697179A (zh) 半导体器件及其制造方法
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1643443A (zh) 阵列基板及其制造方法
CN1821872A (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
CN1734791A (zh) 沟道蚀刻薄膜晶体管
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1613152A (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20120719