CN1447988A - 薄膜结构体的制造方法 - Google Patents
薄膜结构体的制造方法 Download PDFInfo
- Publication number
- CN1447988A CN1447988A CN01814446A CN01814446A CN1447988A CN 1447988 A CN1447988 A CN 1447988A CN 01814446 A CN01814446 A CN 01814446A CN 01814446 A CN01814446 A CN 01814446A CN 1447988 A CN1447988 A CN 1447988A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- thin
- film
- circuit
- film structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 claims abstract description 46
- 230000001133 acceleration Effects 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 230000001788 irregular Effects 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 15
- 230000002596 correlated effect Effects 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
- G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
- G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
本发明是一种薄膜结构体的制造方法，其目的在提供一种可使用表面无突出部的牺牲膜，来制成薄膜结构体的制造方法，藉此以制作出强度高以及可靠度高的薄膜结构体。此外，为达成前述目的，在利用较既定值更大的膜层厚度形成牺牲膜后，藉由将此牺牲膜表面加以磨削，则在使牺牲膜表面平坦化的同时，牺牲膜的膜层厚度会被调整成既定值。藉此，可除去基底(1)表面凹凸的影响，使牺牲膜表面平坦化。并且，使用该牺牲膜，可制成半导体加速度传感器的质量体(3)、梁(7)以及固定电极(5)。
Description
技术领域
本发明有关使用半导体加工技术中，所形成的薄膜结构体的制造方法。
背景技术
图13是依据以往的薄膜结构体的制造方法所形成的薄膜结构体的剖视图。如图13所示，此薄膜结构体101具备有支撑部103以及藉由该支撑部103加以支撑的漂移部105，其利用导电材料而形成于基底107上。漂移部105与基底107隔着既定间隔而配置，且自支撑部103的上方部位向外侧突出。
基底107具备有：基底本体111；形成于该基底本体111上的第1绝缘膜113；于该绝缘膜113上选择性地形成的电路115；将该电路115的表面以及绝缘膜113的表面选择性地覆盖的第2绝缘膜117。
绝缘膜113的表面是平坦的表面，而电路115则自其表面突出形成。在此电路115上，支撑部103乃将其电路115之一部分覆盖而形成。对应于此，绝缘膜117的设有支撑部103的部分，乃设置有孔部117a，而支撑部103通过此孔部117a，连接至电路115。绝缘膜117的膜层厚度乃被设定成：受该绝缘膜117的外缘部影响而产生于基底107表面的台阶差，于实质上为可忽视程度般的薄。
在以往的薄膜结构体的制造方法当中，便是在以此方式构成的基底107上，首先如图14所示，形成牺牲膜121。接着，将牺牲膜121的支撑部103所形成的部分选择性地去除，而如图15所示，形成了锚栓孔部(anchor hole)121a。
接着，通过牺牲膜121的表面以及锚栓孔部121a，于所露出的基底107的表面上，如图16所示，藉由导电材料而形成薄膜层123。
接着，薄膜层123被选择性地去除而形成图案化(patterning)，利用薄膜层123所残留的部分而形成了薄膜结构体101。此时，嵌入其所残留部分当中的锚栓孔部121a之内的部分，则形成支撑部103，而位于牺牲膜121上的部分则形成漂移部105。接着将牺牲膜121去除，而得到如图13中所示的结构。
在以上所构成的以往的制造方法中，如图14所示的状态，于牺牲膜121的表面122上，由于受到基底107的电路115的影响，而产生了突出部122a。为了利用具有此突出部122a的牺牲膜121，以制作出薄膜结构体101，因而产生下列问题。
此突出部122a于电路115的外缘部的上方，具有随着面向电路115的外侧而朝基底107接近的倾斜部H。另一方面，有关支撑部103的厚度有一项限制即：若太厚则无法达到节省空间，太薄则薄膜结构体101与电路115之间会造成电性连接状态不良。此外，有关电路115其宽度，因考量其配置位置以及使用目的，以达省空间化，故需较细。因此，当电路115的宽度被设定成较细时，则支撑部103会如图13所示，以和电路(配线)115的宽度几乎相等的厚度，形成于电路115上。对应于此，锚栓孔部121a亦会以和电路115的宽度几乎相等的开口宽度，形成于电路115上。藉此，如图15所示，在牺牲膜121的锚栓孔部121a的周边部121b处，至少会残留倾斜部H之一部分。
此周边部121b的表面形状，反映至薄膜结构体101的形状，在对应于薄膜结构体101的周边部121的部分，更具体来说亦即支撑部103与漂移部105的结合部分，如图13所示，产生了细颈部131。因此，若因冲击等原因恐会使薄膜结构体101的细颈部131处造成损坏，而有可能降低薄膜结构体101的强度以及可靠性。
发明概述
本发明为解决前述问题而开发，目的在提供一种可使用表面无突出部的牺牲膜制作薄膜结构体，且藉此可制作出强度高以及可靠性高的薄膜结构体的薄膜结构体制造方法。
本发明相关的薄膜结构体的制造方法的第1形式中，薄膜结构体具备有：形成于基底(1)上的支撑部(23b、25a)；与前述支撑部形成为一体，且利用前述支撑部加以支撑，并与前述基底隔着规定间隔而配置的漂移部(21、23a、25b、25c)。在此制造方法中，包括有：在前述基底上，利用较对应于前述规定间隔的既定值大的膜层厚度，以形成牺牲膜(51)的工序；使前述牺牲膜的表面平坦化的工序；将用以形成前述支撑部的前述牺牲膜的部分选择性地加以去除，以形成锚栓孔部(51a)的工序；于前述牺牲膜上，以及通过前述锚栓孔部而露出的前述基底上，形成薄膜层(53)的工序；将前述薄膜层选择性地去除而形成图案化，并利用所残留的前述薄膜层的部分以形成前述薄膜结构体(21、23、25)的工序；将前述牺牲膜加以去除的工序。
依据此形式，以较既定值更大的膜层厚度形成牺牲膜之后，为使牺牲膜的表面平坦化，故将基底的表面凹凸所造成的影响加以去除，以达牺牲膜表面的平坦化。其结果，由于可使用表面平坦的牺牲膜制作薄膜结构体，故可防止因受牺牲膜表面凹凸的影响，而在薄膜结构体产生不希望出现的细颈部，因此可使薄膜结构体的强度及可靠性提升。
本发明相关的薄膜结构体的制造方法的第2形式中，在使前述牺牲膜的表面平坦化的工序当中，乃形成将前述牺牲膜的表面削平的状态。
本发明相关的薄膜结构体的制造方法的第3形式中，在使前述牺牲膜的表面平坦化的工序当中，乃将前述牺牲膜的前述膜层厚度调整成与前述既定值相等。
本发明相关的薄膜结构体的制造方法的第4形式中，在形成前述薄膜层的工序当中，乃是以比平坦化后的前述牺牲膜的前述膜层厚度更大的膜层厚度，形成前述薄膜层。
依据此形式，由于薄膜层的膜层厚度比平坦化后的牺牲膜的厚度厚，因此可藉由薄膜层而完全埋入锚栓孔部内，藉此，因受到位于牺牲膜的锚栓孔部的开口部的边缘(edge)的影响，故可防止对应于该边缘的薄膜结构体的部分厚度变薄而造成强度减弱。
本发明相关的薄膜结构体的制造方法的第5形式中，前述基底具备有自前述基底表面突出而形成的电路(41、43、45)，前述支撑部及前述漂移部乃是由导电材料所形成，而前述支撑部则是形成于前述电路上，且与前述电路作电性连接。
依据此形式，由于可去除基底上的电路的影响而使牺牲膜的表面平坦化，故可防止如前述的以往技术那样，在支撑部与漂移部的结合部分产生细颈部。
本发明相关的薄膜结构体的制造方法的第6形式中，薄膜结构体具备有：形成于基底(1)表面的电路(41、43、45)上，且与其电路作电性连接的具导电性支撑部(23b、25a)；藉由前述支撑部加以支撑，且与前述基底隔着规定间隔配置的具导电性的漂移部(21、23a、25b、25c)。且在此构成的制造方法当中，包括有：在前述电路当中，至少与配置于前述支撑部的下方的部分相对应的前述基底的表面上，形成深度大于前述电路膜厚的沟槽(33a)的工序；在形成有前述沟槽的前述基底的前述表面上，形成前述电路的工序；形成用以覆盖前述电路的表面以及前述基底的前述表面的牺牲膜(51)的工序；将用以形成前述支撑部的前述牺牲膜的部分选择性地加以去除，以形成锚栓孔部(51a)的工序；于前述牺牲膜上，以及通过前述锚栓孔部而露出的前述基底上，利用导电材料以形成薄膜层(53)的工序；将前述薄膜层选择性地去除而形成图案化，并利用所残留的前述薄膜层的部分，以形成前述薄膜结构体(21、23、25)的工序；将前述牺牲膜加以去除的工序。
依据此形式，至少将电路中设有支撑部的部分，埋入深度大于基底表面所设的电路的膜层厚度的沟槽内，因此，在设有支撑部的部分当中，可防止于基底的表面产生突出部。其结果，即使不进行对牺牲膜的复杂的处理，例不进行平坦化处理，亦能在设有支撑部的部分形成具有不产生突出部的表面的牺牲膜。并且，藉由使用此牺牲膜来制作薄膜结构体，可防止如前述的以往技术那样，在薄膜结构体的支撑部与漂移部的结合部分产生细颈部。其结果可使薄膜结构体的强度及可靠性提升。
本发明相关的薄膜结构体的制造方法的第7形式中，在形成前述薄膜层的工序当中，乃是以较前述牺牲膜的前述膜层更大的膜层厚度，来形成前述薄膜层。
依据此形式，由于薄膜层的膜层厚度较牺牲膜的厚度更厚，因此可藉由薄膜层而完全埋入锚栓孔部内，藉此，因受到位于牺牲膜的锚栓孔部其开口部的边缘的影响，故可防止对应于该边缘的薄膜结构体的部分厚度变薄而造成强度减弱。
本发明相关的薄膜结构体的制造方法的第8形式中，前述沟槽的前述深度被设定成和前述电路的膜层厚度相等。
依据此形式，由于沟槽的深度被设定成和电路的膜层厚度相等，因此在设有支撑部的部分当中，即使不特地进行平坦化处理，亦能达到基底表面的平坦化。
本发明相关的薄膜结构体的制造方法的第9形式中，形成前述电路的工序包括有：在形成有前述沟槽的前述基底上，藉由与前述电路相同的材料，以和前述沟槽的前述深度相等的膜层厚度来形成导电膜(55)的工序；自前述导电膜当中的前述沟槽的侧缘部，将依规定的间隙尺寸(F)定位于前述沟槽内侧的部分(55a)以外的部分加以去除，藉由使前述导电膜图案化，以利用所残留的前述部分形成前述电路的工序。
依据此形式，自形成于基底上的导电膜当中的沟槽侧缘部，将依规定的间隔尺寸定位于沟槽内侧的部分残留下来，并将其以外的部分去除，则由于是藉由该导电膜所残留的部分而形成电路，故能以均等的膜层厚度形成电路，藉此可使基底表面更加平坦，使牺牲膜的表面更加平坦化。
本发明相关的薄膜结构体的制造方法的第10形式中，前述薄膜结构体构成有传感器(3)当中的至少一部分，而传感器部(3)具有在加速度传感器中所具备加速度检测的功能。
依据此形式，可提升传感器的对应于冲击的耐力，例如像是在使加速度传感器落下时所产生的冲击，故可使加速度传感器的强度及可靠性提升。
本发明相关的薄膜结构体的制造方法的第11形式中，前述支撑部(23b)的外周部当中的至少一部分，位于前述电路(43、45)的外缘部的上方，而前述漂移部(23a)则是自前述支撑部的前述一部分向外突出，且自前述电路的外缘部起，朝背离方向延伸。
有关本发明的目的、特征、形式、以及优点，依据下列的详细说明及附图，将更加明了。
附图简单说明
图1是表示适用于本发明的第1实施方式中薄膜结构体制造方法的半导体加速度传感器的主要部位构成的立体图。
图2是图1中的A-A剖视图。
图3乃至图6是表示图2中构造的制造工序的剖视图。
图7是表示本发明的第2实施方式中，当薄膜结构体制造方法适用于图1中的加速度传感器时，图1中的A-A的剖视图。
图8乃至图12是表示图7中构造的制造工序的图。
图13是表示利用以往的薄膜结构体制造方法所形成的薄膜结构体的构成的剖视图。
图14乃至图16是表示图13中薄膜结构体的制造工序的剖视图。
发明实施的最佳方式
第1实施方式
如图1及图2所示，于本发明的第1实施方式中的薄膜结构体的制造方法中所适用的半导体加速度传感器具备有：作为传感器基底的基底1；形成于该基底1上，且具加速度检测功能的传感器部3。
传感器部3如图1所示，具备有：具可动电极功能的质量体21；复数个固定电极23；复数个梁25。而质量体21、固定电极23、以及梁25即相当于本发明的薄膜结构体，是藉由在导电材料例如多晶硅当中，掺杂了不纯物例如磷的掺杂多晶硅(doped polysilicon)而形成。
质量体21与基底1隔着固定间隔D而配置，其具备有复数个可动电极部21a，而该可动电极部21a乃对应于应检测的加速度方向B，沿着垂直的方向C延伸。梁25与质量体21形成为一体，具有在基底1上，使质量体21产生复原力，而可朝方向B移动的悬架功能。各个梁25皆具备有：自基底1上突出的支撑部25a；与该支撑部25a结合的结合部25b；设置于该结合部25b与质量体21的方向B相关的边缘之间的弹簧部25c。此弹簧部25c藉着弹性的弯曲变形，而将沿着结合部25b与质量体21之间的方向B的距离加以扩大、缩小。
如此这样质量体21以及梁25的结构当中，质量体21、梁25的弹簧部25c、以及结合部25b，相当于本发明的薄膜结构体的漂移部。
各个固定电极23朝着方向B互相依规定间隔隔开，且沿着方向C而设置。此外，固定电极23具备有：自基底1起，隔着规定间隔D而配置的漂移部，亦即固定电极部23b；对于该固定极部23a加以支撑的支撑部23b。
如此构成的各个固定电极23的固定电极部23b与质量体21的可动电极部21a乃指：沿着方向B隔着规定间隔交互配置，而构成电容器。并且，依据因可动电极部21a的移动所产生的该电容器的容量变化，而检测出加速度。
基底1如图1及图2所示，具备有：半导体，例如由硅所形成的基底本体31；形成于基底本体31上的第1绝缘膜即氧化膜33；于氧化膜33上选择性地形成的复数个电路41、43、45；电路41、43、45的表面，以及氧化膜33的表面做选择性地覆盖的第2绝缘膜亦即氮化膜47。
电路41具有：在与基底1上的质量体21相对向的对向领域中，以露出于基底1的状态而配置的露出部41a；配置于支撑部25a的下方，且与支撑部25a作电性连接的接触(contact)部41b。电路43、45则是用来作为从固定电极23将记号取出，且通过该接触部43a、45a而连接至各个固定电极23。
对应于此，于氮化膜47设置有开窗部47a，以及孔部47b、47c。电路41的露出部41a通过开窗部47a而露出于基底1上的同时，接触部41a亦与支撑部25a作电性连接。通过孔部47b、47c，电路43、45的接触部43a、45a与固定电极23作电性连接。
以此构成的半导体加速度传感器当中，于本实施方式中，电路41、43、45乃是突出于氧化膜33的平坦表面上而形成。此外，氮化膜47的膜层厚度乃被设定成：受其外缘部影响而产生于基底1表面的台阶差，于实质上可忽视程度般的薄。因此，基底1的表面的设有电路41、43、45的部分，仅电路41、43、45的膜层厚度，较其他部分更突出于上方。
此外，有关此支撑部25a、23b的厚度有一项限制：若太厚则无法达到省空间化，太薄则通过梁25与质量体21及电路41之间的电性连接状态，以及固定电极23与电路43、45之间的电性连接状态会产生不良。另一方面，电路43、45为达省空间化而被设置成细线状。因此，固定电极23的支撑部23b的粗细几乎是以和电路43、45的宽度相等而形成于电路43、45上。其结果，支撑部23b的外周部当中的至少一部分位于电路43、45的外缘部的上方。此外，固定电极23a乃自其一部分突出，自电路43、45的外缘部以背离方向延伸成细长棒状。另外，质量体21及梁25则是形成于电路41的外缘部所包围的领域上。
对应于如此般的半导体加速度传感器1的构成，于本实施方式中，乃是利用以下的制造方法来制成质量体21、梁25以及固定电极23。
首先，如图3所示，于基底1上形成牺牲膜51。此时，牺牲膜51的膜层厚度E，乃被设定成基底1与质量体21以及固定电极23a之间间隔D的大约2倍的值。牺牲膜51例如氧化膜，乃是由PSG或是BPSG所形成。
接着，进行将牺牲膜51的表面加以磨削的深刻蚀(etch back)，藉此，如图4所示在牺牲膜51的表面进行平坦化的同时，牺牲膜51的膜层厚度E亦被调整成与间隔D相等的值。
接着，为形成支撑部25a、23b而将牺牲膜51的部分选择性地去除，以形成锚栓孔部51a。藉此可得到如图5所示的构造。此时，锚栓孔部51a的底部乃通过氮化膜47的开窗部47a以及孔部47b、47c而露出电路41、43、45的接触部41b、43a、45a。
接着如图6所示，在通过所残留的牺牲膜51上以及锚栓孔部51a所露出的基底上，形成有由导电材料例如掺杂多晶硅所形成的薄膜层53。此薄膜层53的膜层厚度，被设定成较平坦化后的牺牲膜53的膜层厚度E更大的值。其结果，锚栓孔部51a之内乃藉由薄膜层53而完全被埋入。
接着，将薄膜层53选择性地去除，以形成图案化，再利用该薄膜层53所残留的部分而形成质量体21、梁25以及固定电极23。此时，该残留部分当中的锚栓孔部51a内所嵌入的部分形成支撑部25a、23b，而位于牺牲膜51上的部分则是形成质量体21、弹簧部25c、结合部25b、以及固定电极部23a。接着，将牺牲膜51加以去除，而可得如图1及图2中所表示的构造。
如以上的构成，依据本实施方式，当利用大于既定值的膜层厚度形成牺牲膜51后，藉由将该牺牲膜51的表面磨削，在使牺牲膜51表面平坦化的同时，使牺牲膜51的膜层厚度E调整至既定值，而将基底1表面凹凸所造成的影响除去，因而可使牺牲膜51的表面平坦化。其结果，可利用表面平坦的牺牲膜51来制成质量体21、梁25、以及固定电极23，因此可防止因牺牲膜51的表面凹凸的影响而导致于质量体21、梁25、以及固定电极23产生不希望有的细颈部，并可使传感器部3的强度以及可靠性提升。
尤其，由于固定电极23于支撑部23b及固定电极23a的结合部分，形成为跨过电路43、45的外缘部的状态，因此当利用以往制造方法来制成固定电极23时，会在固定电极部23a与支撑部23b的结合部分产生细颈部，而降低固定电极23的耐冲击性。然而，若依据本实施方式的制造方法，则不会产生此种的细颈部，即可制成固定电极23，因此可使固定电极23的耐冲击性提升。
此外，由于薄膜层53的膜层厚度被设定成较平坦化后的牺牲膜51的膜层厚度E更大，因此可利用牺牲膜51而完全埋入锚栓孔部51a内。藉此，受到位于牺牲膜51的锚栓孔部51a的开口部的边缘影响，可防止对应于该边缘的梁25，以及固定电极23的部分厚度变薄而降低强度。
第2实施方式
使用本实施方式的薄膜结构体的制造方法而制成的半导体加速度传感器，与前述图1及图2所示的半导体加速度传感器，在实质上的相异点仅在于，将电路41、43、45埋入基底1的表面。本实施方式的制造方法，乃就所适用的半导体加速度传感器，以及图1及图2中所示的半导体加速度传感器之间相互相对应的构成部分，标以同一元件符号，并省略该部分的说明。
于本实施方式的制造方法中，藉由将电路41、43、45埋入基底1的表面，而使基底1的表面平坦化，且藉由在其基底1上形成牺牲膜51，故不需进行特别的处理例如深刻蚀，即可得到具平坦表面的牺牲膜51。根据图7乃至图12，说明其详细内容。图7表示半导体加速度传感器完成的状态。此外，图7乃至图12中，仅对电路41、43、45中的电路43所制成的部分标以图示。
首先，于基底31上形成氧化膜33，接着，和位于该氧化膜33表面的电路41、43、45相对应的部分形成了沟槽33a。藉此可获得于图8中所示的构造。
接着，将用以形成电路41、43、45的导电薄膜55形成于氧化膜33上。其结果，可获得如图9中所示的构造。此导电薄膜55的材质，乃与电路41、43、45为同一材质，其膜层厚度则是被设定成与沟槽33a的深度相同。
接着，使用图中未标示的掩模图案(mask pattern)，将导电薄膜55选择性地去除，以形成图案化。藉由该图案化，自沟槽33a的侧缘部33b起，将依规定的间隔尺寸F定位于沟槽33a内侧的导电膜55的部分55a以外的部分去除。藉此可获得如图10中所示的构造。利用此残留下来的部分55a，而形成电路41、43、45。此时，电路41、43、45的表面与氧化膜33的表面乃位于同一平面上。
如以上的构成，自侧缘部33b起，依间隙尺寸F于沟槽33a内侧取得空间以形成电路41、43、45，藉此可形成表面平坦且均匀的膜层厚度的电路41、43、45。间隙尺寸F的值是0.5μm以下，例如设定为0.3μm。此时，电路41、43、45的周缘部与沟槽33a的侧缘部33b之间产生了尺寸F的间隙57。
再者，只要防止因电路41、43、45的影响而于基底1的表面产生突出部，便能得到充分的效果，于此情况下，亦可将沟槽33a的深度设定成比电路41、43、45的膜层厚度更大。此时，电路41、43、45的表面乃位于较氧化膜33的表面更下方的位置，藉此可防止因电路41、43、45的影响而造成于基底1的表面产生突出部。
接着，为了覆盖电路41、43、45，而于基底1的表面全域形成氮化膜47。藉此可得到如图11中所示的构造。此时，间隙57藉氮化膜47而呈溢满状态。接着，使用图中未标示的掩模图案将氮化膜47选择性地去除，藉此形成开窗部47a及孔部47b、47c。
于此，氮化膜47的膜层厚度，乃被设定成受其外缘部的影响而产生于基底1表面的台阶差，于实质上为可忽视的程度般的薄且均匀。因此，基底1的表面于实质上乃呈平坦状态。
接着，在如上述所形成的基底1上，如图12所示，牺牲膜51乃以膜层厚度G而形成。此膜层厚度G被设定为对应于间隔D的既定值。对此，由于基底1的表面于实质上乃为平坦的表面，故即使不进行特别的处理，例如深刻蚀，牺牲膜51的表面仍为平坦。
有关此后的后续工序，因与前述图5及图6中所示的工序相同，故仅做简单的说明。如上所述，当形成牺牲膜51时，将用以形成支撑部25a、23b的牺牲膜51的部分选择性地去除，而形成锚栓孔部51a。接着，在所残留的牺牲膜51上，以及通过锚栓孔部51a而露出的基底1上，利用导电材料，例如掺杂多晶硅来形成薄膜层53。接着，将薄膜层53选择性地去除以形成图案化，利用该薄膜层53所残留的部分而形成质量体21、梁25、以及固定电极23。此时，嵌入该残留部分当中的锚栓孔部51a内的部分形成支撑部25a、23b，而位于牺牲膜51上的部分则形成质量体21、弹簧部25c、结合部25b、以及固定电极部23a。接着，将牺牲膜51去除，即可得到如图7中所示的构造。
如以上的构成，依据本实施方式，由于电路41、43、45被埋入设置于基底1的表面，且具有和电路41、43、45的膜层厚度相同深度的构槽33a内，因此可使基底1的表面平坦化，其结果，即使不对牺牲膜51进行复杂的平坦化处理，亦可形成具有平坦表面的牺牲膜51。并且，藉由利用此牺牲膜51来制成质量体21、梁25、以及固定电极23，可获得和前述第1实施方式相同的功效。
特别是在本实施方式当中，自沟槽33a的侧缘部33b起，于沟槽33a的内侧以间隙尺寸F取得空间，来形成电路41、43、45。藉此可形成表面平坦且膜层厚度均匀的电路41、43、45，故藉此以均匀的膜层厚度形成氮化膜47时，亦能使基底1表面更加平坦且使牺牲膜51的表面更加平坦化。
以上是本发明的详细说明，而前述说明指在所有的形式当中的范例，本发明并非仅限定于此。未举例的无数的变形例，只要不脱离本
发明范围即可适用。
Claims (11)
1. 一种薄膜结构体制造方法，薄膜结构体具备有：形成于基底(1)上的支撑部(23b，25a)；
与前述支撑部形成为一体，且藉由前述支撑部加以支撑，并与前述基底隔着规定间隔而配置的漂移部(21，23a，25b，25c)；
而此薄膜结构体制造方法的特征在于，包括有：在前述基底上，以比对应于上述规定间隔的既定值更大的膜厚，形成牺牲膜(51)的工序；
使前述牺牲膜的表面平坦化的工序；
将用以形成前述支撑部的前述牺牲膜的部分加以去除以形成锚栓孔部(51a)的工序；
于前述牺牲膜上，以及通过前述锚栓孔部而露出的前述基底上，形成薄膜层(53)的工序；
将前述薄膜层选择性地去除而形成图案化，并利用所残留的前述薄膜层的部分以形成前述薄膜结构体(21，23，25)的工序；
将前述牺牲膜加以去除的工序。
2.如权利要求1的薄膜结构体的制造方法，其特征在于，在使前述牺牲膜表面平坦化的工序中，将前述牺牲膜的表面加以磨削。
3.如权利要求2的薄膜结构体的制造方法，其特征在于，在使前述牺牲膜表面平坦化的工序当中，将前述牺牲膜的前述膜层厚度，调整为和前述既定值相等的值。
4.如权利要求3的薄膜结构体的制造方法，其特征在于，在形成前述薄膜层的工序当中，是以较平坦化后的前述牺牲膜的前述膜层度更大的膜层厚度，形成前述薄膜层。
5.如权利要求1的薄膜结构体的制造方法，其特征在于，前述基底具备有自前述基底的表面突出形成的电路(41、43、45)；前述支撑部以及前述漂移部乃是利用导电材料而形成；前述支撑部则是形成于前述电路上，且与前述电路作电性连接。
6.一种薄膜结构体的制造方法，薄膜结构体具备有：形成于基底(1)表面上形成的电路(41、43、45)上，且与该电路作电性连接的具导电性的支撑部(23b，25a)；
利用前述支撑加以支撑，且与前述基底隔着规定间隔而配置的具导电性的漂移部(21，23a，25b，25c)；
而此薄膜结构体制造方法的特征在于，包括：
在前述电路当中，至少与配置于前述支撑部的下方的部分相对应的前述基底的表面上，形成深度为前述电路的膜层厚度以上的沟槽(33a)的工序；
在形成有前述沟槽的前述基底的前述表面上，形成前述电路的工序；
形成用以覆盖前述电路的表面以及前述基底的前述表面的牺牲膜(51)的工序；
将用以形成前述支撑部的前述牺牲膜的部分选择性地去除，以形成锚栓孔部(51a)的工序；
于前述牺牲膜上，以及通过前述锚栓孔部而露出的前述基底上，利用导电材料以形成薄膜层(53)的工序；
将前述薄膜层选择性地去除而形成图案化，并利用所残留的前述薄膜层的部分，以形成前述薄膜结构体(21，23，25)的工序；
将前述牺牲膜加以去除的工序。
7.如权利要求6的薄膜结构体的制造方法，其特征在于，在形成前述薄膜层的工序当中，是以较前述牺牲膜的前述膜层度更大的膜层厚度，形成前述薄膜层。
8.如权利要求7的薄膜结构体的制造方法，其特征在于，前述沟槽的前述深度被设定为与前述电路的膜层厚度相等。
9.如权利要求8的薄膜结构体的制造方法，其特征在于，形成前述电路的工序包括有：
在形成有前述沟槽的前述基底上，藉由与前述电路相同的材料，以和前述沟槽的前述深度相等的膜层厚度来形成导电膜(55)的工序；
自前述导电膜当中的前述沟槽的侧缘部，将依规定的间隔尺寸(F)定位于前述沟槽内侧的部分(55a)以外的部分加以去除，藉由将前述导电膜制成图案化，以利用所残留的前述部分形成前述电路的工序。
10.如权利要求1或6的薄膜结构体的制造方法，其特征在于，前述薄膜结构体构成具有进行加速度传感器的加速度检测功能的传感器部(3)的至少一部分。
11.如权利要求5或9的薄膜结构体的制造方法，其特征在于，前述支撑部(23b)的外周部当中的至少一部分，位于前述电路(43，45)的外缘部的上方，而前述漂移部(23a)则是自前述支撑部的前述一部分向外突出，且自前述电路的外缘部起，朝背离方向延伸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/005342 WO2003001608A1 (fr) | 2001-06-21 | 2001-06-21 | Procede de fabrication d'une structure a couches minces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1447988A true CN1447988A (zh) | 2003-10-08 |
| CN1230912C CN1230912C (zh) | 2005-12-07 |
Family
ID=11737471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018144462A Expired - Fee Related CN1230912C (zh) | 2001-06-21 | 2001-06-21 | 薄膜结构体的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6905905B2 (zh) |
| JP (1) | JPWO2003001608A1 (zh) |
| KR (1) | KR100511019B1 (zh) |
| CN (1) | CN1230912C (zh) |
| DE (1) | DE10196538B3 (zh) |
| TW (1) | TW504755B (zh) |
| WO (1) | WO2003001608A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102538830A (zh) * | 2010-11-04 | 2012-07-04 | 精工爱普生株式会社 | 功能元件及其制造方法、物理量传感器以及电子设备 |
| CN102749091A (zh) * | 2011-04-20 | 2012-10-24 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7071017B2 (en) * | 2003-08-01 | 2006-07-04 | Yamaha Corporation | Micro structure with interlock configuration |
| CN101581601B (zh) * | 2003-08-20 | 2011-05-25 | 台达电子工业股份有限公司 | 微机械结构的检测方法、微机电组件及其微检测结构 |
| US20070090474A1 (en) * | 2005-09-08 | 2007-04-26 | Li Gary G | MEMS device and method of fabrication |
| JP5949965B2 (ja) * | 2015-01-07 | 2016-07-13 | セイコーエプソン株式会社 | 機能素子、機能素子の製造方法、物理量センサーおよび電子機器 |
| JP6070787B2 (ja) * | 2015-08-05 | 2017-02-01 | セイコーエプソン株式会社 | 機能素子、センサー素子および電子機器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102145A (ja) | 1991-10-04 | 1993-04-23 | Kawasaki Steel Corp | ポリシリコン配線の形成方法 |
| US5596194A (en) * | 1994-08-19 | 1997-01-21 | Hughes Aircraft Company | Single-wafer tunneling sensor and low-cost IC manufacturing method |
| US5510156A (en) * | 1994-08-23 | 1996-04-23 | Analog Devices, Inc. | Micromechanical structure with textured surface and method for making same |
| US5639542A (en) * | 1995-06-07 | 1997-06-17 | Analog Devices, Inc. | Sub-ground plane for micromachined device |
| US5550090A (en) * | 1995-09-05 | 1996-08-27 | Motorola Inc. | Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures |
| JP3893636B2 (ja) * | 1996-03-27 | 2007-03-14 | 日産自動車株式会社 | 微小機械の製造方法 |
| US5789264A (en) * | 1996-03-27 | 1998-08-04 | Daewoo Electronics Co., Ltd. | Method for manufacturing a thin film actuated mirror having a flat light reflecting surface |
| US6146917A (en) * | 1997-03-03 | 2000-11-14 | Ford Motor Company | Fabrication method for encapsulated micromachined structures |
| JP3400672B2 (ja) * | 1997-03-19 | 2003-04-28 | 富士通株式会社 | 印刷装置および印刷システムおよび両面印刷管理方法 |
| JP4000615B2 (ja) | 1997-03-21 | 2007-10-31 | 日産自動車株式会社 | 微小機械の製造方法 |
| DE19800745A1 (de) * | 1998-01-12 | 1999-07-15 | Bosch Gmbh Robert | Design- und Herstellungsverfahren für eine mikromechanische Vorrichtung |
| US6078103A (en) * | 1998-10-29 | 2000-06-20 | Mcdonnell Douglas Corporation | Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same |
| CN1163733C (zh) * | 1998-12-04 | 2004-08-25 | 株式会社大宇电子 | 红外线辐射热测量器及其制造方法 |
| US6228275B1 (en) | 1998-12-10 | 2001-05-08 | Motorola, Inc. | Method of manufacturing a sensor |
| EP1173893A4 (en) * | 1999-01-15 | 2007-08-01 | Univ California | POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS |
| DE19903571A1 (de) * | 1999-01-29 | 2000-08-10 | Fraunhofer Ges Forschung | Elektrostatisch durchstimmbare Kapazität und Verfahren zum Herstellen derselben |
-
2001
- 2001-06-21 JP JP2002589151A patent/JPWO2003001608A1/ja active Pending
- 2001-06-21 US US10/362,131 patent/US6905905B2/en not_active Expired - Lifetime
- 2001-06-21 KR KR10-2003-7002579A patent/KR100511019B1/ko not_active IP Right Cessation
- 2001-06-21 WO PCT/JP2001/005342 patent/WO2003001608A1/ja active IP Right Grant
- 2001-06-21 DE DE10196538.9T patent/DE10196538B3/de not_active Expired - Fee Related
- 2001-06-21 CN CNB018144462A patent/CN1230912C/zh not_active Expired - Fee Related
- 2001-06-28 TW TW090115702A patent/TW504755B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102538830A (zh) * | 2010-11-04 | 2012-07-04 | 精工爱普生株式会社 | 功能元件及其制造方法、物理量传感器以及电子设备 |
| CN102749091A (zh) * | 2011-04-20 | 2012-10-24 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
| US9068835B2 (en) | 2011-04-20 | 2015-06-30 | Seiko Epson Corporation | Functional element, sensor element, electronic apparatus, and method for producing a functional element |
| CN102749091B (zh) * | 2011-04-20 | 2015-09-23 | 精工爱普生株式会社 | 功能元件、传感器元件、电子设备和功能元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003001608A1 (fr) | 2003-01-03 |
| KR20030027962A (ko) | 2003-04-07 |
| CN1230912C (zh) | 2005-12-07 |
| US6905905B2 (en) | 2005-06-14 |
| US20030176008A1 (en) | 2003-09-18 |
| TW504755B (en) | 2002-10-01 |
| DE10196538B3 (de) | 2015-08-13 |
| KR100511019B1 (ko) | 2005-08-30 |
| JPWO2003001608A1 (ja) | 2004-10-14 |
| DE10196538T1 (de) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1190848C (zh) | 半导体集成电路装置及其制造方法 | |
| CN1815646A (zh) | 可变电容器及制造可变电容器的方法 | |
| CN1225400C (zh) | 表面微型机械加工的绝对压力传感器及其制造方法 | |
| CN1750260A (zh) | 具有传感芯片和电路芯片的电容式物理量传感器 | |
| CN1230912C (zh) | 薄膜结构体的制造方法 | |
| CN1638088A (zh) | 半导体器件的制造方法 | |
| CN1251207A (zh) | 制造纵向mos晶体管的方法 | |
| CN1992201A (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
| CN1075661C (zh) | 片状线圈 | |
| EP1837924B1 (en) | Semiconductor light emitting device using a post structure | |
| CN1813489A (zh) | 硅麦克风的制造 | |
| CN1630938A (zh) | 半导体器件及形成图形方法 | |
| CN1184690C (zh) | 用于存储单元的圆柱形存储电容器及其制造方法 | |
| CN1694237A (zh) | 制造具有凹槽沟道区域的半导体装置的方法 | |
| CN1143121C (zh) | 制造角速率传感器的方法 | |
| CN1734742A (zh) | 层排列形成方法及层排列 | |
| CN1551344A (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
| CN1440049A (zh) | 半导体装置的制造方法 | |
| CN1790703A (zh) | 半导体装置 | |
| CN1104037C (zh) | 半导体器件及其制造方法 | |
| CN1221035C (zh) | 薄膜构造体的制造方法 | |
| CN1230022A (zh) | 半导体器件及其制造方法 | |
| CN1205650C (zh) | 一种电容下层储存电极的制作方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1146017C (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051207 Termination date: 20180621 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |