CN1734742A - 层排列形成方法及层排列 - Google Patents

层排列形成方法及层排列 Download PDF

Info

Publication number
CN1734742A
CN1734742A CNA2005100882629A CN200510088262A CN1734742A CN 1734742 A CN1734742 A CN 1734742A CN A2005100882629 A CNA2005100882629 A CN A2005100882629A CN 200510088262 A CN200510088262 A CN 200510088262A CN 1734742 A CN1734742 A CN 1734742A
Authority
CN
China
Prior art keywords
electric insulation
insulation layer
layer
structures
electrically insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100882629A
Other languages
English (en)
Other versions
CN100383953C (zh
Inventor
G·欣德勒
W·帕姆勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1734742A publication Critical patent/CN1734742A/zh
Application granted granted Critical
Publication of CN100383953C publication Critical patent/CN100383953C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明系一种层排列的形成方法，这种方法的步骤依序是在一个基材上设置多个导电结构、在这些导电结构上设置第一个电绝缘层、在这些导电结构上设置第一个电绝缘层，以便在第一个电绝缘层的彼此相邻的区域之间形成作为确定要形成的支撑结构的区域用的沟槽、在位于第一个电绝缘层的相邻区域之间的沟槽中形成电绝缘结构、去除第一个电绝缘层的材料，以便电绝缘结构及导电结构之间形成气隙(Airgap)以及在导电结构及电绝缘结构上设置第二个电绝缘层，以便以这个第二个电绝缘层将相邻的导电结构及电绝缘结构覆盖住。

Description

层排列形成方法及层排列
技术领域
本发明系一种层排列形成方法及层排列。
背景技术
集成电路排列的一个制造趋势是封装密度愈来愈高。封装密度不断提高会使位于金属化层上的导电线路之间的间距变得愈来愈小，使得导电电线路之间形成的电容升高，因而导致信号传输时间过长、损耗功率过高、以及发生不良的串话现象，也就是说会造成相邻的导电线路上的信号之间的交互作用。
通常是以相对介电常数εr＝3.9的氧化硅(一种电介质)作为导电线路之间的电绝缘材料。
由于相对介电常数εr会使埋设在电绝缘材料之间的导电线路的耦合电容变小，因此为了降低相对介电常数εr，应使用所谓的低k值材料，也就是说以相对介电常数εr较低的材料作为金属间的电介质。
现有技术已知道将可以在导电线路面上的导电线路之间设置空腔，以达到降低相对介电常数εr及耦合电容的目的。决定导电线路之间的电容大小的电绝缘电介质在空腔区域中的相对介电常数εr大约是1。为了与周围的金属层去耦，导电线路本身则被氧化硅或是其它低k值材料所包围。
因电路不断微缩化而随之不断变大的相邻导电线路之间的耦合电值C及导电线路的电阻R会对在导电线路上传送的信号造成RC操作延迟。
除了应用低k值材料外，另外一种可行的方式是利用气隙(Airgap)来降低这种RC操作延迟，这是因为在导电线路之间设置气隙(Airgap)可以大幅降低作为金属化线电之间的电绝缘材料的有效介电常数εr。参考文献[1]有关于如何在实务上利用气隙(Airgap)降低RC操作延迟的具体说明。
虽然可以利用设置气隙(Airgap)的方式来降低金属线路之间的寄生电容，但是在设置气隙(Airgap)时却会产生一系列的问题。将电介质以各向异性的方式沉积在金属线路上即可形成气隙(Airgap)，使相邻导电线路之间的中间区域有一部分不会被任何材料所占据。不过这种形成气隙(Airgap)的方法会将气隙(Airgap)拉得很长，因此存在与位于上方的金属化层发生冲突的危险，例如在进行化学机械研磨(CMP：chemical mechanical polishing)而打开气隙(Airgap)时就有可能发生这种冲突，关于这个问题请参见参考文献[1]。如果无法做到使所有的气隙(Airgap)均具有相同的宽度，发生上述冲突的危险性就会大增。这将会导致气隙(Airgap)的高度产生很大的变异。
按照现有技术，只能经由对金属线路的布置予以很大的限制才能够解决这个问题，也就是说金属线路之间的所有间距都必须完全相同。还有一种形成气隙(Airgap)的方法是另外增加一个微影层，不过这种方法的费用很高。
此外，还需要以气隙(Airgap)将相邻的导电线路之间的一个区域朝上封闭住，也就是说要形成一个具有足够稳定性的覆盖层。
参考文献[1]提出的方法是将设置在导电线路之间的电绝缘材料部分去除，以便在剩下的电绝缘材料及导电线路之间形成气隙(Airgap)，这样导电线路及导电材料就会被一个覆盖层盖住，而被蒸发的电绝缘材料则可以穿透这个覆盖层。
参考文献[1]提出一种以铜金属进行金属化的方法，这方法是将在铜导电线路之间被挖空的区域填入一个电绝缘层，以便在铜导电线路之间被填入电绝缘层的区域内形成一个中空的区域。
发明内容
本发明的目的是提出一种层排列，这种层排列能够在彼此之间设有气隙(Airgap)的导电结构上形成一个具有足够的力学稳定性的覆盖层。
利用具有本发明之申请专利范围之特征的层排列及层排列的形成方法即可达到本发明的目的。
本发明提出的层排列形成方法是依据在一个基材上设置多个导电结构、在这些导电结构上设置第一个电绝缘层、在第一个电绝缘层的相邻区域之间的空隙设置电绝缘结构、去除第一个电绝缘层的材料，以便电绝缘结构及导电结构之间形成气隙(Airgap)。此外还要在导电结构及电绝缘结构上设置第二个电绝缘层，以便以这个第二个电绝缘层将相邻的导电结构及电绝缘结构覆盖住。
此外，本发明还提出一种层排列，这种层排列具有一个基材，在这个基材上设有多个导电结构，在这些导电结构之间设有电绝缘容置结构，以及设置在这些电绝缘容置结构上并位于导电结构之间的电绝缘结构，且在这些电绝缘结构及导电结构之间会形成气隙(Airgap)。此外，在导电结构及电绝缘结构上还设有第二个电绝缘层，这个第二个电绝缘层会将与其邻近的导电结构及电绝缘结构覆盖住。
本发明的一个基本构想是在相邻(最好是横向相接)的导电结构(例如导电线路)之间的中心区域设置一个由电绝缘结构构成的中心支撑柱，也就是以适当的材料将第一个导电层的区域之间的空隙填满。接着只要将第一个导电层的露空材料去除掉，剩下的就是一个由留在基材底部区的电绝缘容置结构(也就是第一个电绝缘层剩下的部分)及在其上形成的电绝缘支撑结构构成的排列。只要第一个电绝缘层是一个具有均匀厚度的电绝缘层，这些支撑结构就会位于相邻的导电结构的相邻的侧壁上，也就是刚好位于两个相邻的导电结构之间的中心位置上。接着只要以第二个电绝缘层作为覆盖层将气隙(Airgap)区封闭住，这种定位方式就可以使电绝缘结构达到最佳的支撑作用。
由于相邻的导电线路之间的间距有一半以上的空间被这些电绝缘支撑结构占据，因此在形成覆盖层时也可以有效防止发生材料渗入气隙(Airgap)区的情况。而且可以经由调整第一个电绝缘层的厚度(可以经由调整沉积出第一个导电层时的制程参数来调整第一个电绝缘层的厚度)就可以使这些电绝缘支撑结构的厚度保持在足够小的程度，因此相邻导电线路之间的区域就只有极小的部分会填有导电材料。因此按照本发明的方式就可以产生一种能够将相邻的导电线路之间的耦合电容保持在极小程度的低k值结构。而且按照本发明的方式还可以使这些支撑结构具有足够大的宽度，以便为设置在这些支撑结构上的覆盖层提供足够的力学支撑。
不论金属线路的布置方式为何，只要经由形成第一个电绝缘层(其中一部分会构成之后的容置结构)就可以使所有的气隙(Airgap)都具有相同的宽度。尤其有利的是可以用保形的方式沉积出第一个电绝缘层，也就是说可以沉积出具有相同厚度及/或品质的第一个电绝缘层，就样就可以使支撑结构在垂直于基材表面的一个方向上具有一个固定不变的宽度。很明显的，气隙(Airgap)被一个置入其间的中央分隔片分隔开。这个中央分隔片的宽度是由金属线路之间的间距决定。气隙(Airgap)的宽度略小于金属线路之间的最小间距的一半，且在任何位置均相同。这样就可予使封闭气隙(Airgap)的工作变得极为简单。
很明显的，按照本发明的方法可以形成可以自行调整的气隙(Airgap)，而且无需为此使用选择性制程方法(例如选择性沉积方法)。为达此目的应在导电线路之间设置细长的隔片，以作为之后形成的覆盖结构的支撑柱。由于本发明可以避免使用选择性沉积方法，因此不需为此使用其它的材料组合。
本发明之其它有利的实施方式均详载于本发明的申请专利范围中。
多个导电结构的构成方式是先在基材中形成多个沟槽，接着将导电材料填入这些沟槽中，并将位于导电结构之间的基材材料去除掉。以这种方式可以利用一种所谓的Damascene方法产生一个由导电线路构成的沉入式排列，这对于以铜金属作为构成导电结构的材料的场合尤为有利。如果是以铝金属作为构成导电结构的材料，需在基材上沉积出一个铝金属层，再以一种微影方法及一种蚀刻方法形成导电结构。
可以利用在相邻的导电结构之间的基材中开挖出沟槽的方式去除位于相邻的导电结构之间的基材材料。这种作法会使本发明的层排列的气隙(Airgap)区延伸到基材内，因而形成一个相对介电常数εr特别低的结构。
可以利用一种保形沉积方式来形成第一个电绝缘层。换句话说就是可以形成一个覆盖在导电结构上的厚度完全相同且品质均匀的第一个电绝缘层，因而可以使电绝缘支撑结构具有一固定不变的厚度。这样就可以同时实现具有良好的力学稳定性及在相邻的导电线路之间仅具有极小量的材料的目的，这对于低k值的应用是十分有利的。
第一个电绝缘层的厚度最好是大于电绝缘结构的宽度。这样做的好处是可以确保相邻的导电线路之间的区域绝大部分是由气隙(Airgap)所构成，而且这个气隙(Airgap)仅被一片很薄但具有足够的力学支撑作用的中央隔片隔开。
可以将电绝缘结构的底部区域(或是靠近基材的区域)埋设在第一个电绝缘层的未被去除的材料中，以形成容置结构。利用这种容置结构可以使支撑结构就像圣诞树一样由一根主干构成的容置装置处获得支撑。
可以利用不同的材料来制作第一个电绝缘层及电绝缘结构。这样做的好处是可以选择性的将构成第一个电绝缘层的材料去除掉，但是将构成电绝缘结构的材料保留下来(例如利用一种选择性的蚀刻方法来达到这个目的)。
最好是选择性的将构成第一个电绝缘层的材料去除掉，但是将构成电绝缘结构的材料保留下来。利用一种选择性蚀刻方法可以确保在去除构成第一个电绝缘层的材料时可以不会将构成电绝缘结构的材料一起去除掉。
以下将说明本发明的层排列的实施方式。本发明的层排列形成方法的实施方式亦适用于层排列，反之亦然。
可以用导电线路作为以上提及的导电结构。本发明的层排列可以是单片集成电路的一部分，在这个单片集成电路中是以导电线路作为连接电子组件(例如晶体管、二极管、电阻、逻辑门、储存单元等)用的导电结构。
最好是将电绝缘结构设置在每两个相邻的导电结构之间的中央区域。这种定位方式的好处是可以使电绝缘结构对覆盖层的支撑作用达到最佳的程度。
附图说明
以下配合图式及实际的实施方式对本发明的内容作进一步的说明。
图1：依据本发明的一种实施方式在形成层排列期间第一个时间点的层顺序。
图2：依据本发明的一种实施方式在形成层排列期间第二个时间点的层顺序。
图3：依据本发明的一种实施方式在形成层排列期间第三个时间点的层顺序。
图4：依据本发明的一种实施方式在形成层排列期间第四个时间点的层顺序。
图5：依据本发明的一种实施方式在形成层排列期间第五个时间点的层顺序。
图6：依据本发明的一种实施方式的层排列。
相同或类似的组件在各图式中均以相同组件符号来标示。
图式中的图形均为示意图，并未按照比例绘制。
具体实施方式
以下将依据图1至图6以一本发明的一种实施方式来说明本发明提出的层排列的形成方法。
为了获得如图1所示的层顺序(100)，故以一种微影方法及一种蚀刻方法在电介质基材(101)(例如一种氧化硅材料)上形成若干沟槽。接着在以这种方式获得的层顺序上沉积出铜金属。应用化学机械研磨(CMP：chemical mechanical polishing)对沉积出来的铜金属层进行向下蚀刻，以便在沟槽中形成铜导电线路(102)。这些铜导电线路(102)系按照Damascene原理所形成的。在每一条铜导电线路(102)及基材(101)之间可以设置一个未在图1中绘出的扩散阻挡层(例如由Ta/TaN构成的扩散阻挡层)。此外，在铜金属层的上方还可以另外设置一个CoWP层或是CoWB层。
另外一种可行方式是以铝金属取代铜金属以构成导电线路(102)，也就是在电介质基材(101)上沉积出一个铝金属层，并以一种微影方法及一种蚀刻方法进行加工，以便留下铝导电线路。
为了获得如图2所示的层顺序(200)，故以一种蚀刻方法将电介质基材(101)的材料去除掉，以便在相邻的铜导电线路(102)之间形成沟槽(201)。在进行蚀刻步骤时不只要将位于导电线路(102)之间的基材(101)材料去除掉，还要一直蚀刻到
沟槽(201)伸入基材(101)的深度大于铜导电线路(102)的程度为止。换句话说就是以金属线路(102)作为掩膜对基材(101)的电介质材料进行向下蚀刻，且要一直蚀刻到蚀刻深度至少达到金属线路(102)的下缘再往下至导电线路(102)之间的最小间距的50％的位置才停止蚀刻。
为了获得如图3所示的层顺序(300)，故以一种保形方式在层顺序(200)的表面上沉积出第一个电绝缘层(301)，也就是说在整个层顺序(300)上形成一个厚度固定不变的第一个电绝缘层(301)。这个厚度要能够使第一个电绝缘层(301)的相邻区域之间能够形成狭窄的沟槽(302)，以便经由这些沟槽(302)确定在后面步骤中要形成的支撑结构的区域。
虽然不是一定要用保形方式沉积出第一个电绝缘层(301)，但最好是用保形方式沉积出第一个电绝缘层(301)。以保形沉积方法形成第一个电绝缘层(301)可以在之后的步骤中形成如图3所示在垂直方向上具有固定厚度的支撑结构，而如果是以非保形沉积方法形成第一个电绝缘层，则金在之后的步骤中形成非固定厚度的支撑结构(例如形成圆锥状的支撑结构)。
另外还可以对图3所示的层顺序(300)进行蚀刻将第一个电绝缘层(300)的上缘部分的棱角倒去，以便在后面的步骤中更容易设置作为支撑结构用的电绝缘材料。
可以利用氧化硅作为制作第一个电绝缘层(301)的材料。
为了获得如图4所示的层顺序(300)，故以一种保形方式在层上形成第二个电绝缘层(401)，此时构成第二个电绝缘层(401)的材料(例如氮化硅或碳化硅)会将第一个电绝缘层(301)的相邻区域之间的狭窄沟槽(302)填满。可以选择性的对第一个电绝缘层(301)的材料进行蚀刻，而不会蚀刻到第二个电绝缘层(401)的材料。接着以一种进行化学机械研磨(CMP：chemical mechanical polishing)将第二个电绝缘层(401)的材料向下研磨到至少触及第一个电绝缘层(301)的上缘位置。
为了获得如图5所示的层顺序(500)，故以一种选择性的蚀刻方法对第一个电绝缘层(301)的材料进行蚀刻，而不会蚀刻到第二个电绝缘层(401)的材料，蚀刻后保留下来的第一个电绝缘层(301)的材料就形成了供容置由第二个电绝缘层(401)的材料构成的支撑结构(502)用的容置结构(501)。
这个蚀刻步骤应一直向下蚀刻到达到金属线路(102)的下缘以下为止，但要注意的是不能蚀刻到由第二个电绝缘层(401)的材料构成的隔片(502)。
为了获得如图6所示的层顺序(600)，故在层顺序(500)上沉积出一个电绝缘覆盖层(601)，这样就可以将位于铜导电线路(102)及支撑结构(502)之间的区域的气隙(Airgap)(602)保留下来，并由覆盖层(601)从上方将气隙(Airgap)(602)封闭住。埋入容置结构(501)内的支撑结构(502)在支撑覆盖层(601)时会将铜导电线路(102)支撑住，并使气隙(Airgap)(602)能够被保留下来，这是因为支撑结构(502)能够防止构成覆盖层(601)的材料渗入气隙(Airgap)(602)。构成非保形电介质(601)的过程会从上方将层顺序(500)封闭住，因此可以将气隙(Airgap)(602)保留下来。而且由于所有的气隙(Airgap)(602)均具有相同的宽度，因此这个过程很容易被控制。
本说明书引用的参考文献如下：
[1]Arnal，V et al.“Integration of 3 Level Cu-SiO2 AirGap Interconnect for Sub 0.1 micron CMOS Technologies”，Proceedings ITTC 2001
[2]US 2002/0019125 A1
[3]DE 102 46 830 A1
组件符号说明
100    层顺序
101    基材
102    铜导电线路
200    层顺序
201    沟槽
300    层顺序
301    第一个电绝缘层
302    狭窄的沟槽
400    层顺序
401    第二个电绝缘层
500    层顺序
501    容置结构
502    支撑结构
600    层排列
601    电绝缘覆盖层
602    气隙(Airgap)

Claims (11)

1.一种层排列的形成方法，这种方法的步骤为：
--在一个基材上设置多个导电结构；
--在这些导电结构上设置第一个电绝缘层，以便在第一个电绝缘层的彼此相邻的区域之间形成作为确定要形成的支撑结构的区域用的沟槽；
--在位于第一个电绝缘层的相邻区域之间的沟槽中形成电绝缘结构；
--去除第一个电绝缘层的材料，以便电绝缘结构及导电结构之间形成气隙(Airgap)；
--在导电结构及电绝缘结构上设置第二个电绝缘层，以便以这个第二个电绝缘层将相邻的导电结构及电绝缘结构覆盖住。
2.如权利要求1的方法，其特征为：多个导电结构是由以下的方式形成：
--在基材上形成多个沟槽；
--将导电材料填入这些沟槽中；
--将位于导电结构之间的基材材料去除掉。
3.如权利要求2的方法，其特征为：将位于导电结构之间的基材材料去除掉，以便在相邻的导电结构之间形成位于基材中的沟槽。
4.如权利要求1或2的方法，其特征为：第一个电绝缘层是利用一种保形沉积方法所形成。
5.如权利要求1或2的方法，其特征为：第一个电绝缘层的厚度大于电绝缘结构的宽度。
6.如权利要求1或2的方法，其特征为：将电绝缘结构的底部区
域埋设在第一个电绝缘层的未被去除的材料中。
7.如权利要求1或2的方法，其特征为：第一个电绝缘层及电绝缘结构是由不同的材料所构成。
8.如权利要求1或2的方法，其特征为：选择性的将构成第一个电绝缘层的材料去除掉，但是将构成电绝缘结构的材料保留下来。
9.一种层排列，其特征为：
--具有一个基材；
--在这个基材上设置多个导电结构；
--在这些导电结构之间设有电绝缘容置结构；
--具有电绝缘结构，这些电绝缘结构系设置在电绝缘容置结构上且位于导电结构之间，以便在电绝缘结构及导电结构之间形成气隙(Airgap)；
--在导电结构及电绝缘结构上设置第二个电绝缘层，以便以这个第二个电绝缘层将相邻的导电结构及电绝缘结构覆盖住。
10.如权利要求9的层排列，其特征为：以导电线路作为导电结构。
11.如权利要求9或10的层排列，其特征为：将电绝缘结构设置在每两个相邻的导电结构之间的中央区域。
CNB2005100882629A 2004-08-02 2005-08-02 层排列形成方法及层排列 Expired - Fee Related CN100383953C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004037336A DE102004037336B4 (de) 2004-08-02 2004-08-02 Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE102004037336.1 2004-08-02

Publications (2)

Publication Number Publication Date
CN1734742A true CN1734742A (zh) 2006-02-15
CN100383953C CN100383953C (zh) 2008-04-23

Family

ID=35721105

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100882629A Expired - Fee Related CN100383953C (zh) 2004-08-02 2005-08-02 层排列形成方法及层排列

Country Status (3)

Country Link
US (1) US7422940B2 (zh)
CN (1) CN100383953C (zh)
DE (1) DE102004037336B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101536333B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 배선 구조물 및 이의 형성 방법
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
KR101828063B1 (ko) 2011-05-17 2018-02-09 삼성전자주식회사 반도체 장치 및 그 형성방법
US20170365504A1 (en) 2016-06-20 2017-12-21 Globalfoundries Inc. Forming air gap
US11361989B2 (en) * 2020-02-11 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing interconnect structures including air gaps
US10991651B1 (en) * 2020-03-03 2021-04-27 Nanya Technology Corporation Interconnection structure having reduced capacitance and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
JP3654830B2 (ja) * 2000-11-17 2005-06-02 松下電器産業株式会社 半導体装置及びその製造方法
ITTO20001134A1 (it) * 2000-12-05 2002-06-05 St Microelectronics Srl Processo di fabbricazione di un dispositivo elettronico a semiconduttore con migliorato isolamento tramite air gap.
US6448177B1 (en) 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
DE10246830A1 (de) * 2002-09-30 2004-02-12 Infineon Technologies Ag Kupfermetallisierung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
CN102881638B (zh) * 2012-09-17 2015-04-08 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺

Also Published As

Publication number Publication date
DE102004037336A1 (de) 2006-02-23
US20060022345A1 (en) 2006-02-02
CN100383953C (zh) 2008-04-23
US7422940B2 (en) 2008-09-09
DE102004037336B4 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
CN2741192Y (zh) 具有高品质因子的电感
CN1734742A (zh) 层排列形成方法及层排列
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
CN1177365C (zh) 半导体装置及其制造方法
CN1947262A (zh) Ldmos晶体管及其制作方法
CN100347808C (zh) 金属容器结构的平面化
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN1507045A (zh) 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置
CN1670941A (zh) 制造自对准纳米柱形空气桥的方法以及由之制造的结构
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
CN1795552A (zh) 制造一种多层互连结构的方法
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
JP2008537335A5 (zh)
CN1956165A (zh) 互连中的气隙的横向分布控制
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1967845A (zh) 半导体器件及其制造方法
US7329602B2 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
WO2002086947A3 (en) A method for making a metal-insulator-metal capacitor using plate-through mask techniques
CN1913124A (zh) 互连气腔的集成控制和可靠性提高
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1877810A (zh) 多层半导体器件及其制造方法
CN1677661A (zh) 具有用以改善表面平整度的空置图案的多层布线结构
CN101079386A (zh) 三维集成电路的实现方法
CN1501492A (zh) 一种具有空气间隔的集成电路结构及其制作方法
CN1750265A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080423

Termination date: 20200802

CF01 Termination of patent right due to non-payment of annual fee