CN1447406A - 电子器件制造装置、电子器件的制造方法以及电子器件的制造程序 - Google Patents

电子器件制造装置、电子器件的制造方法以及电子器件的制造程序 Download PDF

Info

Publication number
CN1447406A
CN1447406A CN03107919A CN03107919A CN1447406A CN 1447406 A CN1447406 A CN 1447406A CN 03107919 A CN03107919 A CN 03107919A CN 03107919 A CN03107919 A CN 03107919A CN 1447406 A CN1447406 A CN 1447406A
Authority
CN
China
Prior art keywords
processing region
temperature
heated
electronic device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03107919A
Other languages
English (en)
Other versions
CN1235274C (zh
Inventor
塩泽雅邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1447406A publication Critical patent/CN1447406A/zh
Application granted granted Critical
Publication of CN1235274C publication Critical patent/CN1235274C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种电子器件制造装置、电子器件的制造方法以及电子器件的制造程序，其中，通过使反流焊炉(61)沿载带基板(50)的运送方向上移动，并固定在与电路基板(51)的产品间隔相对应的位置上，使加热块(71a～71c、72a～72c、73a～73c、74a～74c)以及冷却块(75a～75c)的任一个与电路基板(51)的产品间隔相对应。这样，对产品间隔分别不同的电路基板(51)不需要进行加热处理时间的设定，可以连续对连接了产品间隔不同的电路基板(51)的载带基板(50)进行反流焊处理。从而可以以复数单位进行反流焊处理并且能提高生产效率。

Description

电子器件制造装置、电子器件的制造方法以及 电子器件的制造程序
技术领域
本发明涉及一种电子器件制造装置、电子器件的制造方法以及电子器件的制造程序，特别适用于安装了电子元件的载带基板等的焊锡反流焊工艺中。
背景技术
在半导体制造装置中，有在COF(Chip On Film)模块和TAP(TapeAutomated Bonding)模块中例如通过反流焊方式将半导体芯片的工艺。
图8表示现有技术的电子器件制造方法。
在图8中，在反流焊工艺中，沿载带基板101的右箭头的运送方向设置加热器区间111～113以及冷却区间114。在此，在反流焊工艺中，如果进行急剧高温加热，有可能在电路基板101和半导体芯片之间的粘接剂等连接材料和半导体芯片本身中产生反流焊裂纹，或者没有能由焊锡浆进行良好的焊锡连接。因此，在加热器区间111、112中进行预热，而在加热器区间113中使其达到峰值热。峰值热为焊锡熔点+α的温度。此外，在反流焊工艺中的反流焊方式中，可以采用热风循环方式的空气加热方式、灯(lamp)加热方式、远红外线方式。
然后，在通过焊锡浆熔化将半导体芯片的端子焊接在电路基板的布线上后，在冷却区间114中进行冷却，将半导体芯片固定电路基板上。在冷却区间114中，可以采用低温空气循环的方式。
在此，在进行载带基板101的反流焊处理时，有时要对将产品间隔不同的电路基板连在一起的载带基板101进行反流焊处理。在此，产品间隔是指电子在电路基板上的IC等的搭载间隔。这样，在上述加热器区间111～113的每一个中的处理时间，要分别与不同产品间隔对应。
但是，在加热器区间111～113的每一个中的处理时间与不同产品间隔吻合的方法中，对于各自不同的产品间隔必须分别设置加热器区间111～113的处理时间，这样妨碍了提高生产效率。
另外，虽然有例如通过采用激光加热方式，相应不同产品间隔进行点加热处理的方式，但激光加热只能进行部分的加热处理，不能同时进行复数单位的加热处理。
发明内容
因此，本发明的目的在于提供一种可以以复数单位进行反流焊处理并且能提高生产效率的电子器件制造装置、电子器件的制造方法以及电子器件的制造程序。
为了解决上述课题，本发明一方案的电子器件制造装置，其特征是包括通过控制与在每个电路块上设置了电子元件搭载区域的连续体的被加热处理区域之间的距离、使上述被加热处理区域的温度上升的加热装置、根据上述被加热处理区域的产品间隔、控制上述加热装置的位置的位置控制装置。
这样，通过控制被加热处理区域和加热装置之间的距离，可以容易控制被加热处理区域的加热状态，容易变更被加热处理区域的加热位置。
因此，即使电路块的产品间隔不同时，可以按电路块单位进行被加热处理区域的反流焊处理，在防止生产效率恶化的情况下，可以高精度控制电路块中的温度方案，可以提高反流焊处理中的产品质量。
另外，本发明一方案的电子器件制造装置，其特征是上述加热装置通过与上述连续体的被加热处理区域的至少一部分接近、或者接触，使上述被加热处理区域的温度上升。
这样，通过热辐射和热传递，可以控制被加热处理区域的加热状态，抑制加热装置所产生的热向四周扩散。因此，可以按电路块单位高精度控制温度方案，容易进行质量管理，同时不需要热风循环方式中的遮蔽结构、灯加热方式或者远红外线方式中的遮光结构，可以节省空间。
另外，通过使加热装置与连续体的被加热处理区域接触，可以使电路块的温度迅速上升，通过变更加热装置的接触位置，可以容易变更被加热处理区域的加热位置。因此，即使电路块的产品间隔不同时，也可以缩短运送时的的生产节拍间隔时间，可以使焊锡涂敷工艺和贴装工艺中的运送流水线和反流焊工艺中的运送流水线之间匹配，可以一起同时进行焊锡涂敷处理、电子元件的贴装处理以及反流焊处理。
另外，本发明一方案的电子器件制造装置，其特征是上述加热装置具有设定温度不同的多个接触区域，通过使上述接触区域依次与上述被加热处理区域接触，可以使上述被加热处理区域的温度分段上升。
这样，通过热传递可以控制被加热处理区域的加热状态，在抑制加热装置所产生的热向四周扩散的情况下，可以使被加热处理区域的温度分段上升。因此，不需要热风循环方式中的遮蔽结构、灯加热方式或者远红外线方式中的遮光结构，可以按电路块单位分段控制温度方案，在节省空间的情况下，容易进行质量管理。
另外，通过使加热装置与连续体的被加热处理区域依次接近，可以使电路块的温度分段并且迅速上升，在防止被加热处理区域的温度急剧变化的同时，缩短运送时的生产节拍间隔时间。因此，在抑制反流焊处理中的质量恶化的情况下，可以使焊锡涂敷工艺和贴装工艺中的运送流水线和反流焊工艺中的运送流水线之间匹配，可以一起同时进行焊锡涂敷处理、电子元件的贴装处理以及反流焊处理。
另外，本发明一方案的电子器件制造装置，其特征是上述加热装置具有与多个产品间隔对应的不同长度的多个接触区域，与上述产品间隔对应，选择上述接触区域。
这样，即使电路块的产品间隔不同时，也可以按电路块单位使加热装置与被加热处理区域接触，可以高精度控制电路块中的温度方案，可以提高反流焊处理中的产品质量。
另外，本发明一方案的电子器件制造装置，其特征是上述设定温度不同的多个接触区域沿上述连续体的运送方向并排配置。
这样，通过运送连续体，可以使设定温度不同的多个接触区域依次与被加热处理区域接触，在不需要移动加热装置的情况下可以使被加热处理区域的温度分段上升，同时，可以对多个被加热处理区域一起同时进行反流焊处理。
因此，在防止在进行反流焊处理时被加热处理区域的急剧温度变化的情况下，可以缩短反流焊处理时的生产节拍间隔时间，在保持产品质量的同时，可以有效进行反流焊处理。
另外，本发明一方案的电子器件制造装置，其特征是进一步包括使由上述加热装置提升温度后的上述被加热处理区域的温度下降的降温装置。
这样，可以使由加热装置提升温度后的被加热处理区域的温度急速下降，提高焊锡粘接性，稳定进行连接，同时可以防止焊锡的热氧化。
另外，本发明一方案的电子器件制造装置，其特征是上述降温装置包括比上述加热装置温度低的区域，通过使上述温度低的区域与上述连续体的被加热处理区域的至少一部分接触，降低上述被加热处理区域的温度。
这样，通过热传递，可以控制被加热处理区域的冷却状态，提高冷却效率，缩短冷却时间。
因此，可以缩短冷却时的生产节拍间隔时间，抑制焊锡的热氧化，防止产品质量的恶化，同时可以有效进行反流焊处理。
另外，本发明一方案的电子器件制造装置，其特征是上述温度低的区域具有与多个产品间隔对应的不同长度的多个接触区域，上述降温装置与上述产品间隔对应，选择上述接触区域。
这样，即使电路块的产品间隔不同时，可以按电路块单位使比加热装置温度低的区域与被加热处理区域接触。因此，在防止生产效率恶化的情况下，可以高精度控制电路块中的温度方案，可以提高反流焊处理中的产品质量。
另外，本发明一方案的电子器件制造方法，其特征是包括根据在每个电路块上设置了电子元件搭载区域的连续体的上述被加热处理区域的产品间隔、控制加热装置的位置的工艺、通过控制加热装置与上述被加热处理区域之间的距离、使上述被加热处理区域的温度上升的工艺。
这样，通过控制被加热处理区域和加热装置之间的距离，可以容易控制被加热处理区域的加热状态，容易变更被加热处理区域的加热位置。
因此，即使电路块的产品间隔不同时，可以缩短反流焊处理时的生产节拍间隔时间，可以按电路块单位进行被加热处理区域的反流焊处理，在防止生产效率恶化的情况下，可以有效进行反流焊处理。
另外，本发明一方案的电子器件制造方法，其特征是进一步包括调整上述加热装置的长度使得上述加热装置的长度与产品间隔对应的工艺。
这样，即使电路块的产品间隔不同时，可以按电路块单位使加热装置与被加热处理区域接触，可以对各电路块均匀进行加热处理。
另外，本发明一方案的电子器件制造方法，其特征是进一步包括通过使由上述加热装置提升温度后的上述被加热处理区域的至少一部分与比上述加热装置的温度低的区域接触、降低上述被加热处理区域的温度的工艺。
这样，通过热辐射和热传递，可以控制被加热处理区域的加热状态，抑制加热装置所产生的热向四周扩散。因此，可以按电路块单位高精度控制温度方案，容易进行质量管理，同时不需要热风循环方式中的遮蔽结构、灯加热方式或者远红外线方式中的遮光结构，可以节省空间。
另外，通过使加热装置与连续体的被加热处理区域接触，可以使电路块的温度迅速上升，可以缩短运送时的的生产节拍间隔时间，同时容易变更被加热处理区域的加热位置。因此，即使电路块的产品间隔不同时，也可以使焊锡涂敷工艺和贴装工艺中的运送流水线和反流焊工艺中的运送流水线之间匹配，可以一起同时进行焊锡涂敷处理、电子元件的贴装处理以及反流焊处理。
另外，本发明一方案的电子器件的制造程序，其特征是使计算机执行设置在每个电路块上设置了电子元件搭载区域的连续体的被加热处理区域的产品间隔的步骤、通过根据上述被加热处理的产品间隔控制与上述被加热处理区域之间的距离，使上述被加热处理区域的温度上升的步骤。
这样，通过安装电子器件的制造程序，即使电路块的产品间隔不同时，也可以适当控制连续体的被加热处理区域和加热装置之间的距离，在抑制反流焊时的热损伤的同时，可以有效制造各种各样的电子器件。
附图说明
图1表示有关第1实施例的电子器件制造方法。
图2表示有关第2实施例的电子器件制造方法。
图3表示有关第3实施例的电子器件制造方法。
图4表示图3的反流焊处理的温度方案。
图5表示有关第4实施例的电子器件制造装置。
图6表示图5的反流焊处理。
图7表示图5的反流焊处理的流程图。
图8表示现有技术的电子器件制造方法。图中：1—上料机、1a—卷送盘、2—焊锡涂敷区间、3—贴装区间、4—反流焊区间、5—下料机、5a—卷绕盘、6—切断区间、7—树脂封装区间、11、21、50、81—载带基板、11a～11c、51—电路基板、12a～12c、52—布线、13a～13c、53—绝缘膜、14a～14c、54—焊锡浆、15b、15c、55—半导体芯片、16c—封装树脂、B1～B5、83—电路块、31—反流焊炉、32—支撑台、33—轨道、41～44、71～74—加热器区间、45、75—冷却区间、71a～74a、71b～74b、71c～74c、91～94—加热块、75a～75c—冷却块、82—运送孔、95a、95b—隔热板、96—按压板、97—凸出部。
具体实施例
以下参照附图说明有关本发明的实施例的电子器件制造装置及其制造方法。
图1表示有关本发明第1实施例的电子器件制造方法。
在图1中，在上料机1和下料机5之间沿载带基板11的运送方向并排设置焊锡涂敷区间2、贴装区间3以及反流焊区间4。
另一方面，在载带基板11上，在各电路块B1～B3上设置电子元件搭载区域，在各电路块B1～B3上分别设置电路基板11a～11c。然后，在各电路基板11a～11c上分别形成布线12a～12c，使布线12a～12c的端子部分露出那样在各布线12a～12c上形成绝缘膜13a～13c。
然后，将给定长度的电路基板11a～11c连在一起的载带基板11被架设在卷送盘1a和卷绕盘5a之间。然后，在载带基板11的各运送流水线上，在设置在上料机1和下料机5之间的焊锡涂敷区间2中运送载带基板11的未涂敷焊锡区域，在与焊锡涂敷区间2并排设置的贴装区间3中运送载带基板11的已涂敷焊锡区域，在与贴装区间3并排配置的反流焊区间4中运送载带基板11的已贴装区域。
然后，在焊锡涂敷区间2中，将焊锡浆14a印刷在电路基板11a上，在贴装区间3中，将半导体芯片15b贴装在印刷了焊锡浆14b的电路基板11b上，在反流焊区间4中通过对已经贴装了半导体芯片15c的电路基板11c进行反流焊处理，利用焊锡浆14c将半导体芯片15c固定在电路基板11c上。
然后，当对载带基板11上的所有电路块B1～B3进行的焊锡涂敷处理、贴装处理以及反流焊处理结束后，在切断区间6中，按照各电路块B1～B3切断载带基板11。然后，将切断后的各电路块B1～B3转移到树脂封装区间7，例如，通过在半导体芯片15c的周围涂敷封装树脂16c，可以将电路块B3进行树脂封装。
这样，在卷送盘1a和卷绕盘5a之间，只需要1次运送载带基板11，就可以对电路基板11a～11c实施完毕焊锡涂敷处理、贴装处理以及反流焊处理，同时，可以同时对不同电路基板11a～11c进行焊锡涂敷处理、贴装处理以及反流焊处理，可以提高生产效率。
在此，例如，由于各电路块B1～B3的布线12a～12c图案改变，或者搭载在各电路基板11a～11c的电子元件种类改变，载带基板11的产品间隔变更时，与该产品间隔相对应，可以改变在焊锡涂敷区间2印刷的焊锡涂敷区域的大小。另外，当载带基板11的产品间隔改变时，与给产品间隔对应，可以改变反流焊区间4的位置。
这样，即使电路块B1～B3的产品间隔不同时，也可以按电路块B1～B3单位进行反流焊处理，可以高精度控制各电路块B1～B3中的温度方案，可以提高反流焊处理中的产品质量。
图2表示有关本发明第2实施例的电子器件制造装置的侧视图。
在图2(a)中，反流焊炉31由具有轨道33的支撑台32所支撑。在此，反流焊炉31，例如是在焊锡涂敷工艺、贴装工艺之后进行的反流焊工艺中，对被连在载带基板21上的作为被加热处理体的电路基板进行加热处理和冷却处理的装置，设置有使电路基板的温度分段上升的加热器区间41～44以及降低电路基板温度的冷却区间45。此外，反流焊炉31可以一次同时处理连在载带基板21上的多个电路基板，也可以一个一个处理连在载带基板21上的一个电路基板。
另外，反流焊炉31，如图2(b)、(c)所示，可以沿支撑台32的轨道33在箭头a-b方向上自由移动。该箭头a-b方向是沿载带基板21的运送方向。这样，通过使反流焊炉31可以在箭头a-b方向上自由移动，可以在与电路基板的产品间隔对准的位置上设置加热器区间41～44以及冷却区间45。
图3表示有关本发明第3实施例的电子器件制造方法，图4表示图3的反流焊处理的温度方案。
在图3、4中，反流焊炉61可以沿载带基板50的运送方向自由移动，在反流焊炉61中设置加热器区间71～74以及冷却区间75。电路基板51连在按右箭头方向由给定流水线运送的作为连续体的载带基板50上。在此，在电路基板51上，在反流焊工艺之前的焊锡涂敷工艺中，在电路基板51的布线52上已经涂敷了焊锡浆54。此外，也存在在布线82上通过复印粘附ACF等粘接剂的情况。另外，符号54表示绝缘膜。另外，在焊锡涂敷工艺之后的贴装工艺中，在电路基板51上通过焊锡浆54贴装半导体芯片55。
然后，在反流焊炉61的加热器区间71～74以及冷却区间75中，分别设置与电路基板51的产品间隔对准位置的加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c。在此，产品间隔是指搭载在电路基板71上的IC等的搭载间隔，例如可以是4.75mm的整数倍。在此，假定整数为x、y、z(x＜y＜z)，当产品间隔为(4.75·x)时，与加热块71a、72a、73a、74a以及冷却块75a对应，当产品间隔为(4.75·y)时，与加热块71b、72b、73b、74b以及冷却块75b对应，当产品间隔为(4.75·z)时，与加热块71c、72c、73c、74c以及冷却块75c对应。
另外，这些加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c由图中未画出的驱动机构驱动可以分别上下移动。即，当与电路基板51的产品间隔相符合的是加热块71a、72a、73a、74a以及冷却块75a时，可以使这些加热块71a、72a、73a、74a以及冷却块75a由图中未画出的驱动机构驱动可以分别上升移动，与载带基板50的给定块长的电路基板51接触，进行加热处理和冷却处理。
然后，加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c的任一个与载带基板50的给定块长的电路基板51接触给定时间进行完加热处理和冷却处理后，下降移动，离开载带基板50。通过使加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c的任一个上下移动，和沿箭头方向运送载带基板50，可以依次对电路基板51进行预加热、峰值加热以及冷却。在此，加热块71a～71c对载带基板50实施图4的①段实线所示的预加热。加热块72a～72c对载带基板50实施图4的②段实线所示的预加热。加热块73a～73c对载带基板50实施图4的③段实线所示的预加热。加热块74a～74c在，如图4的④段实线所示，提供焊锡熔点+α的峰值热。冷却块75a～75c，如图4的⑤段实线所示，降低载带基板50的温度。
然后，例如当焊锡涂敷工艺和贴装工艺结束后的载带基板50进入到反流焊工艺后，由加热器区间71～74以及冷却区间75对载带基板50的给定块长的电路基板51进行加热处理和冷却处理。在此，当与电路基板51的产品间隔相符合的是加热块71a、72a、73a、74a以及冷却块75a时，反流焊炉61沿载带基板50的运送方向滑动，使加热块71a、72a、73a、74a以及冷却块75a固定在与电路基板51的产品间隔对应的位置上。
然后，使加热块71a、72a、73a、74a以及冷却块75a上升移动与载带基板50接触。这时，首先，由加热块71a与载带基板50的给定块长的电路基板51接触给定时间进行加热处理。这样，对电路基板51实施图4的①段实线所示的预加热。
在此，在由加热块71a与电路基板51接触给定时间进行加热处理时，在载带基板50的下流侧的电路基板51上，使加热块72a、73a、74a以及冷却块75a接触，对载带基板50的下流侧的电路基板51进行图4的②～⑤段实线所示的预加热、峰值加热以及冷却。因此，对连接在载带基板50上的多个电路基板51，可以同时由加热块71a、72a、73a、74a以及冷却块75a进行预加热、峰值加热以及冷却，可以提高生产效率。
在此，当由加热块71a的给定时间的加热处理结束后，使加热块71a、72a、73a、74a以及冷却块75a离开载带基板50。然后，将载带基板50向右箭头方向运送。这时的运送行程与载带基板50的给定块长的电路基板51相当。当由加热块71a的加热处理结束后的电路基板51到达加热块72a的位置时，停止运送载带基板50，使加热块71a、72a、73a、74a以及冷却块75a再次上升。
这时，由加热块72a与载带基板50的给定块长的电路基板51接触给定时间进行加热处理。这样，对电路基板51实施图4的②段实线所示的预加热。
在此，在由加热块72a与电路基板51接触给定时间进行加热处理时，在载带基板50的上流侧的电路基板51上，使加热块71a接触，对载带基板50的上流侧的电路基板51进行图4的①段实线所示的预加热，同时在载带基板50的下流侧的电路基板51上，使加热块73a、74a以及冷却块75a接触，对载带基板50的下流侧的电路基板51进行图4的③～⑤段实线所示的预加热、峰值加热以及冷却。
当使加热块72a的给定时间的加热处理结束后，使加热块71a、72a、73a、74a以及冷却块75a离开载带基板50。然后，将载带基板50向右箭头方向运送。当由加热块72a的加热处理结束后的电路基板51到达加热块73a的位置时，停止向右箭头方向运送载带基板50，使加热块71a、72a、73a、74a以及冷却块75a再次上升。这时，由加热块73a与载带基板50的给定块长的电路基板51接触给定时间进行加热处理。这样，对电路基板51实施图4的③段实线所示的预加热。
在此，在由加热块73a与电路基板51接触给定时间进行加热处理时，在载带基板50的上流侧的电路基板51上，使加热块71a、72a接触，对载带基板50的上流侧的电路基板51进行图4的①和②段实线所示的预加热，同时在载带基板50的下流侧的电路基板51上，使加热块74a以及冷却块75a接触，对载带基板50的下流侧的电路基板51进行图4的④和⑤段实线所示的峰值加热以及冷却。
当使加热块73a的给定时间的加热处理结束后，使加热块71a、72a、73a、74a以及冷却块75a离开载带基板50。然后，将载带基板50向右箭头方向运送。当由加热块73a的加热处理结束后的电路基板51到达加热块74a的位置时，停止向右箭头方向运送载带基板50，使加热块71a、72a、73a、74a以及冷却块75a再次上升。这时，由加热块74a与载带基板50的给定块长的电路基板51接触给定时间进行加热处理。这样，通过对电路基板51实施图4的④段实线所示的峰值热，将焊锡浆54熔化，将半导体芯片55焊接在电路基板51上的布线52上。
在此，在由加热块74a与电路基板51接触给定时间进行加热处理时，在载带基板50的上流侧的电路基板51上，使加热块71a、72a、73a接触，对载带基板50的上流侧的电路基板51进行图4的①～③段实线所示的预加热，同时在载带基板50的下流侧的电路基板51上，使冷却块75a接触，对载带基板50的下流侧的电路基板51进行图4的⑤段实线所示的冷却。
当使加热块74a的给定时间的加热处理结束后，使加热块71a、72a、73a、74a以及冷却块75a离开载带基板50。然后，将载带基板50向右箭头方向运送。当由加热块74a的加热处理结束后的电路基板51到达冷却块75a的位置时，停止向右箭头方向运送载带基板50，使加热块71a、72a、73a、74a以及冷却块75a再次上升。这时，由冷却块75a与载带基板50的给定块长的电路基板51接触给定时间进行冷却处理。这样，通过按图4的⑤段实线降低电路基板51的温度，将半导体芯片55通过布线52固定在电路基板51上。
在此，在由冷却块75a与电路基板51接触给定时间进行降温处理时，在载带基板50的上流侧的电路基板51上，使加热块71a、72a、73a、74a接触，对载带基板50的上流侧的电路基板51进行图4的①～④段实线所示的预加热和峰值热。
如上所述，通过向右箭头方向运送载带基板50，对给定块长的电路基板51依次进行预加热、峰值加热以及冷却后，结束对电路基板51的反流焊工艺。
然后，当与电路基板51的产品间隔相符合的是加热块71c、72c、73c、74c以及冷却块75c时，反流焊炉61沿载带基板50的运送方向滑动，使加热块71c、72c、73c、74c以及冷却块75c固定在与电路基板51的产品间隔对应的位置上，然后和上述同样，对载带基板50的给定块长的电路基板51进行加热处理和冷却处理。
此外，在上述反流焊工艺中，也可以保持使与电路基板51的产品间隔相符合的加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c的任一个与载带基板50接触的状态下，在给定流水线上运送载带基板50，依次进行图4的①～③的预加热和④的峰值热。
这样，在第3实施例中，通过使反流焊炉61沿载带基板50的运送方向滑动，固定在与电路基板51的产品间隔对应的位置上，可以使加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c的任一个与电路基板51的产品间隔相对应。
这样，对产品间隔分别不同的电路基板51不需要进行加热处理时间的设定，可以连续对连接了产品间隔不同的电路基板51的载带基板50进行反流焊处理，可以通过生产效率。
另外，由于使与电路基板51的产品间隔相符合的加热块71a～71c、72a～72c、73a～73c、74a～74c以及冷却块75a～75c的任一个与载带基板50接触进行加热处理，与现有技术那样的单点加热处理的情况不同，可以进行复数单位的加热处理。
此外，在本实施例中，虽然是以设置了4个加热器区间71～74的情况进行了说明，但并不限定于该例，也可以是3个以下或者5个以上。
另外，在每个加热器区间71～74中虽然是以设置了3个加热块71a～71c、72a～72c、73a～73c、74a～74c的情况进行了说明，但并不限定于该例，也可以是2个或者4个以上。
图5表示有关本发明第4实施例的电子器件制造装置的概略构成斜视图。
在图5中，在载带基板81上，沿长轴方向连续配置电路块83，在各电路块83上，设置电子元件搭载区域。另外，在载带基板81的两侧上，按给定间隔设置为运送载带基板81的运送孔82。此外，作为载带基板81的材质，例如可以采用聚酰亚胺等。又作为搭载在各电路块83上的电子元件，例如，可以列举出半导体芯片、芯片电容、电阻、电感以及连接器等。
另一方面，在载带基板81的反流焊区域上，沿载带基板81的运送方向，按相隔给定间隔并排配置加热块91～94。另外，在加热块93上，配置向下方设置了凸出部97的按压板96，在加热块91～94的旁边配置隔热板95a、95b。
在此，加热块91、92的温度在比焊锡熔点小的范围内设定成依次提高，加热块93的温度设定成在焊锡熔点以上，加热块94的温度设定成比加热块91、92的温度小。另外，加热块91～94以及按压板96分别可以独立上下移动，同时隔热板95a、95b可以沿载带基板81的短轴方向水平移动，进一步，加热块91～94、隔热板95a、95b以及按压板96统一支撑为可以沿载带基板81的运送方向整体滑动。另外，设置在按压板96上的凸出部97的间隔，可以设定成与电路块83的长度相当。
此外，作为加热块91～94以及隔热板95a、95b的材质，例如可以采用包含金属、金属化合物以及合金的部件，或者陶瓷。作为加热块91～94的材质，例如通过采用铁和不锈钢等，可以防止加热块91～94的热膨胀，在加热块91～94上可以高精度运送载带基板81。
另外，各加热块91～94的长度，可以设定成与多个电路块83的长度相当，隔热板95a、95b的大小可以设定成在4个加热块91～94的大小的基础上加上加热块91～94之间的空隙的大小的值，按压板96的大小可以设定成与加热块93的大小相当。此外，各加热块91～94的长度，并不一定需要设定成1个电路块83长度的整数倍，也可以带有分数倍。
另外，加热块91～94的形状，可以设定成至少使与载带基板81接触的面为平坦面，例如，加热块91～94可以构成为板状。
图6表示图5的反流焊处理的侧视图，图7表示图5的反流焊处理的流程图。
在图6、7中，例如在图1的焊锡涂敷区间2以及贴装区间3中，进行了焊锡浆印刷以及电子元件的贴装处理后的载带基板81，在加热块91～94上进行运送(图7的第S1步)。此外，在加热块91～94上运送载带基板81时，可以在使载带基板81与加热块91～94接触的状态下进行运送。这样，使加热块91～94与载带基板81接触，对载带基板81加热时，可以省略加热块91～94的移动动作，缩短反流焊处理的生产节拍间隔时间。在此，通过将加热块91～94构成为板状，可以在载带基板81与加热块91～94接触的状态下平滑运送载带基板81。
然后，如图6(b)所示，进行了焊锡浆印刷以及电子元件的贴装处理后的载带基板81在加热块91～94上运送后，使载带基板81的运送停止给定时间(图7的第S2、S4步)，由各加热块91～94对载带基板81进行加热。在此，加热块91～94沿载带基板81的运送方向并排配置，加热块91、92的温度在比焊锡熔点小的范围内设定成依次提高，加热块93的温度设定成在焊锡熔点以上，加热块94的温度设定成比加热块91、92的温度小。
因此，可以对加热块91、92上的电路块83进行预加热，对加热块93上的电路块83进行正式加热，对加热块94上的电路块83进行冷却，对载带基板81上的不同电路块83可以一起进行预加热、正式加热以及冷却。
在此，当载带基板81在加热块91～94上停止时，降下在加热块93上的按压板96，由凸出部97按压加热块93上的电路块83。这样，即使载带基板81变形为裙带菜状，也可以向载带基板81均匀传递热，可以稳定进行焊锡熔化处理。另外，通过使凸出部97的间隔与电路块83的长度相当，可以在电路块83的边界上按压电路块83，可以防止对配置在电路块83上的电子元件造成机械上的损伤。
然后，从停止载带基板81的运送开始经过给定时间后，使载带基板81运送给定长度，通过使载带基板81上的一电路块83依次停止在各加热块91～94上，可以对载带基板81上的这一电路块83进行预加热、正式加热以及冷却。因此，可以使载带基板81上的一电路块83的温度分段上升，在防止对电路块83造成热损伤的情况下进行反流焊处理，同时可以使焊锡熔化后的电路块83的温度迅速下降，可以抑制焊锡的热氧化，提高产品质量。
另外，通过使载带基板81上的一电路块83依次与各加热块91～94接触，可以清楚保持边界上的温度差，迅速进行电路块83的温度上升和温度下降，可以迅速使电路块83达到设定温度，有效进行反流焊处理。
因此，如图1所示，在同一载带基板81上，即使在焊锡涂敷处理以及贴装处理之后连续进行反流焊处理，可以防止受到反流焊处理速度的制约而造成焊锡涂敷处理以及贴装处理的迟滞，使生产效率反而降低生。
即，即使焊锡涂敷区间2以及贴装区间3的电路块83的焊锡涂敷处理以及贴装处理分别结束后，反流焊区间4的电路块83的反流焊处理还没有结束时，在反流焊区间4的电路块83的反流焊处理结束之前，不进行载带基板81的运送。因此，和焊锡涂敷处理以及贴装处理相比，如果反流焊处理要花费更多时间时，在反流焊区间4的电路块83的反流焊处理结束之前，需要使焊锡涂敷区间2以及贴装区间3的电路块83的焊锡涂敷处理以及贴装处理分别处于待机状态，降低焊锡涂敷区间2以及贴装区间3的运行效率，造成生产效率恶化。
在此，通过使载带基板81与加热块91～94接触，可以迅速使电路块83达到设定温度，从而可以加快反流焊处理。因此，即使使焊锡涂敷处理、贴装处理以及反流焊处理一起进行时，可以防止受到反流焊处理速度的制约而降低图1的焊锡涂敷区间2以及贴装区间3的运行效率，提高生产效率。
另外，通过沿载带基板81的运送方向并排配置多个加热块91～94，在不增加反流焊处理所花费的时间的情况下，可以分段使电路块83的温度上升，可以在抑制热损伤的情况下进行反流焊处理。
因此，即使使焊锡涂敷处理、贴装处理以及反流焊处理一起进行时，不但可以防止受到反流焊处理速度的制约，还可以使反流焊处理在最佳温度方案下进行，在不降低产品质量的基础上，可以提高生产效率。
在此，在运送流水线上一次运送载带基板81的长度，例如，在图1的焊锡涂敷区间2中，可以与在运送流水线上一次涂敷的焊锡涂敷区域的长度相当。然后，在运送流水线上一次涂敷的焊锡涂敷区域的长度，可以设定成1个电路块83长度的整数倍。
然后，在图1的焊锡涂敷区间2中，通过在运送流水线上一次对多个电路块83进行焊锡涂敷，可以对多个电路块83一次分段进行反流焊处理，在不降低产品质量的基础上，可以提高生产效率。
此外，在运送流水线上一次涂敷的焊锡涂敷区域的长度并不一定要与加热块91～94的长度一致，与在运送流水线上一次涂敷的焊锡涂敷区域的长度相比，加热块91～94的长度也可以要长一些。这样，即使载带基板81的电路块83的长度改变时，不需要更换加热块91～94，可以在对特定电路块83在所有加热块91～94上加热给定时间以上的同时，运送载带基板81，在不降低产品质量的基础上，可以提高生产效率。
例如，在运送流水线上一次涂敷的焊锡涂敷区域的长度的最大值，例如可以设定成320mm，各加热块91～94的长度，例如可以设定成361mm。图5的运送孔82的间隔例如为4.75mm，1个电路块83长度例如可以在运送孔83的6～15个间隔长度范围内变化。这时，在运送流水线上一次涂敷的焊锡涂敷区域的长度在不超过最大值＝320mm的范围内，可以更多设定电路块83的个数。例如，如果1个电路块83长度为运送孔82的8个间隔的长度，则1个电路块83长度为4.75×8＝38mm，在运送流水线上一次涂敷的焊锡涂敷区域的长度可以设定成8个电路块83的长度＝304mm≤320mm。因此，在运送流水线上一次运送的载带基板81的长度可以设定成304mm。
此外，如果与在运送流水线上一次涂敷的焊锡涂敷区域的长度相比，加热块91～94的长度要长一些，在运送流水线上一次运送的载带基板81的长度设定成焊锡涂敷区域的长度，同一电路块83的至少一部分，会多次停止在加热块91～94上，出现加热时间过长的部分。因此，通过使加热时间具有余量，来对加热块91～94的温度以及流水线节拍间隔进行设定，可以保持反流焊处理时的质量。
另外，通过使加热块91～94相隔给定间隔配置，可以使加热块91～94之间的边界温度清楚维持，在电路块83的整个区域均匀保持设定温度，可以在反流焊处理中稳定保持产品质量。
此外，当加热块91～94相隔给定间隔配置时，也可以在加热块91～94之间的空隙内设置聚四氟乙烯(テフロン：注册商标)等绝缘性树脂，这样，可以更进一步降低加热块91～94之间的热传递。
然后，如图6(c)所示，例如，当在图1的焊锡涂敷区间2以及贴装区间3等中发生故障时(图7的第S3步)，降低加热块91～94的位置(图74的第S5步)。然后，使隔热板95a、95b水平移动，位于加热块91～94之上，将载带基板81***到上下隔热板95a、95b之中(图7的第S6步)。
这样，例如，即使由于在图1的焊锡涂敷区间2以及贴装区间3等中出现故障，而长时间停止载带基板81的运送时，也可以防止载带基板81的加热状态出现过长的情况，可以降低焊锡的热氧化和接触不良的情况。
此外，通过将载带基板81***到上下隔热板95a、95b之中，可以使载带基板81的上下温度分布均匀，防止载带基板81出现变形成裙带菜状的情况。
然后，如图6(d)～6(f)所示，当图1的焊锡涂敷区间2以及贴装区间3等中所发生的故障解除后(图7的第S7步)，退出隔热板95a、95b(图7的第S8步)。然后，在使加热块91～94的位置分段上升(图7的第S9步)的情况下，使加热块91～94与载带基板81接触。
这样，即使在加热块91～94长时间离开载带基板81，加热块91～94上的载带基板81已经冷却时，可以在停止载带基板81的运送的状态下，使各加热块91～94上的电路块83的温度分别分段上升。
因此，由于使各加热块91～94上的电路块83的温度分别分段上升，不需要使载带基板81反方向后退，重新进行载带基板81的运送，可以在不使运送***复杂化的情况下，重新开始反流焊处理。
此外，在上述实施例中，在将载带基板81从加热状态退出时，虽然是以加热块91～94整体离开载带基板81的方法进行了说明，例如也可以使加热块91、92、94与载带基板81保持接触，而只使加热块93离开载带基板81。这样，例如，即使由于在图1的焊锡涂敷区间2以及贴装区间3等中出现故障，而长时间停止载带基板81的运送时，也可以对载带基板81的电路块83继续进行预热，而中止正式加热，可以降低产品不良的情况。
另外，在图5的实施例中，虽然示出的是4个加热块91～94并排配置的方法，也可以并排配置5个以上加热块91～94，更加缓慢进行电路块83的预加热，或者分段进行电路块83的冷却。
另外，虽然是以各加热块91～94构成为板状的方法进行了说明，也可以在加热块91～94的接触面中，例如与配置半导体芯片的区域接触的部分上设置凹部，这样，可以在配置半导体芯片的区域上防止加热块91～94直接接触。因此，即使在载带基板81上贴装了不耐热的半导体芯片时，也可以防止对半导体芯片造成热损伤。

Claims (12)

1.一种电子器件制造装置，其特征是包括
通过对与在每个电路块上设有电子元件搭载区域的连续体的被加热处理区域之间的距离进行控制、使所述被加热处理区域的温度上升的加热装置、和
根据所述被加热处理区域的产品间隔、控制所述加热装置的位置的位置控制装置。
2.根据权利要求1所述的电子器件制造装置，其特征是所述加热装置通过与所述连续体的被加热处理区域的至少一部分接近、或者接触，使所述被加热处理区域的温度上升。
3.根据权利要求2所述的电子器件制造装置，其特征是所述加热装置具有设定温度不同的多个接触区域，通过使所述接触区域依次与所述被加热处理区域接触，从而使所述被加热处理区域的温度分段上升。
4.根据权利要求2或3所述的电子器件制造装置，其特征是所述加热装置具有与多个产品间隔对应的不同长度的多个接触区域，对应所述产品间隔来选择所述接触区域。
5.根据权利要求3或4所述的电子器件制造装置，其特征是所述设定温度不同的多个接触区域沿所述连续体的运送方向并排配置。
6.根据权利要求1～5中任一项所述的电子器件制造装置，其特征是进一步包括使由所述加热装置提升温度后的所述被加热处理区域的温度下降的降温装置。
7.根据权利要求6所述的电子器件制造装置，其特征是所述降温装置具有比所述加热装置的温度低的区域，通过使所述温度低的区域与所述连续体的被加热处理区域的至少一部分接触，从而使所述被加热处理区域的温度下降。
8.根据权利要求7所述的电子器件制造装置，其特征是所述温度低的区域具有与多个产品间隔对应的不同长度的多个接触区域，所述降温装置对应所述产品间隔来选择所述接触区域。
9.一种电子器件制造方法，其特征是包括
根据在每个电路块上设有电子元件搭载区域的连续体的所述被加热处理区域的产品间隔、来控制加热装置的位置的工艺、和
通过控制加热装置与所述被加热处理区域之间的距离、使所述被加热处理区域的温度上升的工艺。
10.根据权利要求9中所述的电子器件制造方法，其特征是进一步包括调整所述加热装置的长度使得所述加热装置的长度与产品间隔对应的工艺。
11.根据权利要求9或10所述的电子器件制造方法，其特征是进一步包括通过使由所述加热装置提升温度后的所述被加热处理区域的至少一部分与比所述加热装置的温度低的区域接触、从而降低所述被加热处理区域的温度的工艺。
12.一种电子器件的制造程序，其特征是使计算机执行
对在每个电路块上设有电子元件搭载区域的连续体的被加热处理区域的产品间隔进行设定的步骤、和
根据所述被加热处理的产品间隔来控制与所述被加热处理区域之间的距离，从而使所述被加热处理区域的温度上升的步骤。
CNB031079199A 2002-03-22 2003-03-24 电子器件制造装置以及电子器件的制造方法 Expired - Fee Related CN1235274C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002081223 2002-03-22
JP2002081223 2002-03-22
JP2003024651A JP3786091B2 (ja) 2002-03-22 2003-01-31 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム
JP2003024651 2003-01-31

Publications (2)

Publication Number Publication Date
CN1447406A true CN1447406A (zh) 2003-10-08
CN1235274C CN1235274C (zh) 2006-01-04

Family

ID=28456228

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031079199A Expired - Fee Related CN1235274C (zh) 2002-03-22 2003-03-24 电子器件制造装置以及电子器件的制造方法

Country Status (5)

Country Link
US (2) US6984125B2 (zh)
JP (1) JP3786091B2 (zh)
KR (1) KR100574078B1 (zh)
CN (1) CN1235274C (zh)
TW (1) TWI240336B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814281A (zh) * 2009-02-23 2010-08-25 阳电子***株式会社 平板显示器基板的电气性能测试中使用的冷却及防潮装置
CN1920585B (zh) * 2005-08-25 2011-08-24 日本电产理德株式会社 基板检查装置
CN104048503A (zh) * 2014-06-30 2014-09-17 四川珩必鑫电子科技有限公司 一种电路板隧道烘烤炉
CN111655416A (zh) * 2018-02-02 2020-09-11 浜名湖电装株式会社 电气零件制造装置及电气零件的制造方法
CN112469207A (zh) * 2020-04-23 2021-03-09 苏州市杰煜电子有限公司 一种高质量锡膏印刷的高良率smt工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161168B4 (de) * 2001-12-13 2012-08-23 Kraussmaffei Technologies Gmbh Verfahren und Vorrichtung zum Kühlen von platten- oder bahnförmigen Substraten
JP2004230831A (ja) * 2003-01-31 2004-08-19 Seiko Epson Corp 導電材の印刷装置、印刷マスクのクリーニング方法および印刷マスクのクリーニングプログラム
US7026582B2 (en) * 2003-05-07 2006-04-11 Visteon Global Technologies, Inc. Vector transient reflow of lead free solder for controlling substrate warpage
TWI405983B (zh) * 2005-08-25 2013-08-21 Nidec Read Corp Substrate inspection device and substrate inspection method
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
JP2007201238A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 電子デバイス製造装置および電子デバイスの製造方法
JP5416570B2 (ja) * 2009-12-15 2014-02-12 住友電気工業株式会社 加熱冷却デバイスおよびそれを搭載した装置
TWI435674B (zh) 2011-01-28 2014-04-21 Wistron Corp 焊接插件式元件於電路板之方法及焊接系統
US9293636B2 (en) 2012-08-01 2016-03-22 Flextronics Ap, Llc Solar cell pad dressing
US9252309B2 (en) 2012-08-01 2016-02-02 Flextronics Ap, Llc Hot bar soldering
US9123860B2 (en) 2012-08-01 2015-09-01 Flextronics Ap, Llc Vacuum reflow voiding rework system
JP5778731B2 (ja) 2012-09-17 2015-09-16 ピーエスケー・インコーポレーテッド 連続線形熱処理装置の配列
CN105960108A (zh) * 2014-10-24 2016-09-21 周杰 可降低损坏率的贴片led灯的回流焊接方法
US9884384B1 (en) 2016-05-18 2018-02-06 Flextronics Ap, Llc Solder dross recovery module
DE102016110040A1 (de) * 2016-05-31 2017-11-30 Endress + Hauser Gmbh + Co. Kg Fertigungslinie zum Löten
CN109244196B (zh) * 2018-08-29 2020-01-03 华中科技大学 一种基于卷绕工艺的微器件激光剥离巨量转移装置及方法
CN110102850B (zh) * 2019-05-16 2021-12-14 浙江宝利特新能源股份有限公司 一种用于分段焊带的波峰焊生产方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833301B1 (en) * 1984-01-18 2000-04-04 Vitronics Corp Multi-zone thermal process system utilizing non-focused infrared panel emitters
US4973243A (en) * 1988-06-08 1990-11-27 Electrovert Ltd. Heating system in the manufacture of printed circuit boards, assemblies and the like
JPH0645405A (ja) 1991-05-21 1994-02-18 Shinkawa Ltd テープ処理装置及び処理方法
JP2888026B2 (ja) * 1992-04-30 1999-05-10 松下電器産業株式会社 プラズマｃｖｄ装置
US5370531A (en) * 1992-08-27 1994-12-06 Matsushita Electric Industrial Co., Ltd. Atmospheric oven
JP3259381B2 (ja) 1992-11-17 2002-02-25 ソニー株式会社 半導体チップ接着装置及び接着方法
US5607609A (en) * 1993-10-25 1997-03-04 Fujitsu Ltd. Process and apparatus for soldering electronic components to printed circuit board, and assembly of electronic components and printed circuit board obtained by way of soldering
JPH10135278A (ja) 1996-11-01 1998-05-22 Rohm Co Ltd キャリアテープへの電子部品の実装方法、およびその装置
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5971249A (en) * 1997-02-24 1999-10-26 Quad Systems Corporation Method and apparatus for controlling a time/temperature profile inside of a reflow oven
JP3348639B2 (ja) * 1997-10-20 2002-11-20 富士通株式会社 リフロー炉内のハンダバンプの温度制御方法
EP1032946A1 (en) * 1997-11-20 2000-09-06 Matsushita Electric Industrial Co., Ltd. Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
JP3453069B2 (ja) * 1998-08-20 2003-10-06 東京エレクトロン株式会社 基板温調装置
JP2000260815A (ja) 1999-03-10 2000-09-22 Mitsubishi Electric Corp バンプの溶融方法および溶融装置、ならびに半導体装置の製造方法
JP4416916B2 (ja) 2000-04-27 2010-02-17 株式会社タムラエフエーシステム リフロー炉
US6386422B1 (en) * 2001-05-03 2002-05-14 Asm Assembly Automation Limited Solder reflow oven
US6529686B2 (en) * 2001-06-06 2003-03-04 Fsi International, Inc. Heating member for combination heating and chilling apparatus, and methods
US6642485B2 (en) * 2001-12-03 2003-11-04 Visteon Global Technologies, Inc. System and method for mounting electronic components onto flexible substrates

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1920585B (zh) * 2005-08-25 2011-08-24 日本电产理德株式会社 基板检查装置
CN101814281A (zh) * 2009-02-23 2010-08-25 阳电子***株式会社 平板显示器基板的电气性能测试中使用的冷却及防潮装置
CN101814281B (zh) * 2009-02-23 2012-09-05 阳电子***株式会社 平板显示器基板的电气性能测试中使用的冷却及防潮装置
CN104048503A (zh) * 2014-06-30 2014-09-17 四川珩必鑫电子科技有限公司 一种电路板隧道烘烤炉
CN104048503B (zh) * 2014-06-30 2016-01-20 四川珩必鑫电子科技有限公司 一种电路板隧道烘烤炉
CN111655416A (zh) * 2018-02-02 2020-09-11 浜名湖电装株式会社 电气零件制造装置及电气零件的制造方法
CN111655416B (zh) * 2018-02-02 2022-03-25 浜名湖电装株式会社 电气零件制造装置及电气零件的制造方法
CN112469207A (zh) * 2020-04-23 2021-03-09 苏州市杰煜电子有限公司 一种高质量锡膏印刷的高良率smt工艺

Also Published As

Publication number Publication date
US20060008759A1 (en) 2006-01-12
JP3786091B2 (ja) 2006-06-14
KR20030076456A (ko) 2003-09-26
TWI240336B (en) 2005-09-21
CN1235274C (zh) 2006-01-04
JP2004006650A (ja) 2004-01-08
KR100574078B1 (ko) 2006-04-27
US20040002227A1 (en) 2004-01-01
US6984125B2 (en) 2006-01-10
US7562806B2 (en) 2009-07-21
TW200305957A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
CN1235274C (zh) 电子器件制造装置以及电子器件的制造方法
KR101510577B1 (ko) 열판 및 그 열판을 이용한 기판 처리 장치
CN1164155C (zh) 电子单元的焊接装置
US20020053588A1 (en) Reflow method and reflow device
US20130175323A1 (en) Serial thermal linear processor arrangement
US6797926B2 (en) Apparatus and method for bonding electronic component, circuit board, and electronic component mounting apparatus
EP2546870A2 (en) Metal-bonded ceramic substrate
JP3770238B2 (ja) 電子デバイス製造装置および電子デバイスの製造方法
US8698053B2 (en) Method for producing an electronic device
CN1946265A (zh) 制作布线电路板的工艺
JP3770237B2 (ja) 電子デバイス製造装置および電子デバイスの製造方法
JP2008226981A (ja) リフロー装置
KR101229069B1 (ko) 아이알 리플로우 솔더링 시스템
CN1221157C (zh) 混合集成电路装置的制造方法
CN113825384A (zh) 一种smt贴片防二次熔锡的方法
JP6860729B2 (ja) はんだ付製品製造装置及びはんだ付製品の製造方法
US20230381893A1 (en) Workpiece Plating Treatment Method and Workpiece Manufacturing Method
JP2004358542A (ja) リフロー炉およびリフロー炉の温度制御方法
JP2013004789A (ja) リフロー装置
KR100658901B1 (ko) 반도체패키지 실장장치 및 그에 의한 실장방법
JP2001094243A (ja) ライン式加熱装置及びライン式加熱装置用ジグ
JP2001156437A (ja) リフロー方法およびその装置
JPH0465891A (ja) リフロー装置
JPH10112583A (ja) リフローハンダ付け方法およびその装置
JP2004253530A (ja) はんだ付け方法およびこの方法を用いたリフローはんだ付け装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20170324