CN1434485A - 去除多晶硅残留的方法 - Google Patents
去除多晶硅残留的方法 Download PDFInfo
- Publication number
- CN1434485A CN1434485A CN02102709.9A CN02102709A CN1434485A CN 1434485 A CN1434485 A CN 1434485A CN 02102709 A CN02102709 A CN 02102709A CN 1434485 A CN1434485 A CN 1434485A
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- residual polycrystalline
- polysilicon layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- -1 nitrogen ions Chemical class 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003628 erosive effect Effects 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 238000012966 insertion method Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种去除多晶硅残留的方法,利用两阶段步骤达到将多晶硅转化成氮化硅的目的。首先以斜向离子注入法在多晶硅残留中注入氮离子,使多晶硅残留中富含氮离子,接着进行氮退火使富含氮离子的多晶硅残留完全转化成氮化硅,以降低多晶硅的导电性,而且不会有传统上氧侵蚀的问题发生。
Description
技术领域
本发明涉及一种半导体存储器的制造方法,且特别是关于一种去除字线之间多晶硅(polysilicon)残留的方法。
背景技术
当计算机微处理器愈发快速,则计算机软件所进行的数据计算量将更形庞大,自然存储器的需求也就更高了。随机存取存储器(RAM)的元件早已在计算机中广泛的应用,但其数据会随着电源供应的中断而消除,因而也称作挥发性存储器;另外一种称作非挥发性存储器的元件则因其数据不会因为电源供应的中断而消失,而可应用在其它不同的场合,例如掩膜只读存储器(Mask ROM)、可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)等。
另外有一种非挥发性存储器称作闪存(flash memory),其结构和EEPROM类似,但其存储胞抹除机构和EEPROM不尽相同,因此体积要比EEPROM小得多。同时其数据的擦除时间约为1或2秒,也比EPROM用紫外光照射的大约20分钟要快得多。由于价格因素,闪存大部分应用在较小型的电子产品如笔记本型计算机和个人数字助理等,同时也可用于例如计算机中的BIOS存储器以便数据可随时更新。
传统上具有堆栈结构的快闪存储胞具有双层或三层的多晶硅结构,通常第一层多晶硅层是做为浮置栅极(floating gate),而第二层多晶硅层则做为控制栅极(control gate),其即为字线,经由控制栅极的电压控制可对快闪存储胞进行数据的写入和删除的动作,至于三层多晶硅结构则多了一层选择性栅极(select gate)。
在制作快闪存储胞的过程中,一般先利用光刻、蚀刻技术将第一层多晶硅层定义成多条平行的线条,接着进行后续步骤并且制作第二层的控制栅极,利用光刻、蚀刻技术将第二层多晶硅层定义成多条平行的线条,且垂直于第一层的线状多晶硅层,以作为字线的控制栅极。在形成控制栅极的过程中,两条控制栅极之间的第一层多晶硅层同样会被蚀刻去除直到暴露出最下层的基底,以形成浮置栅极。然而,在蚀刻第一层多晶硅层的过程中,由于各向异性蚀刻角度限制的关系,在两条控制栅极之间部分第一层多晶硅层会残留在绝缘层的侧壁上,导致残留的多晶硅连接两条相邻的字线,因而造成电性短路,使得字线无法正常操作,进而造成数据读取或写入错误。
发明内容
鉴于上述的发明背景中,第一层多晶硅层容易在绝缘层的侧壁上形成残留,导致两条相邻的字线形成短路,影响存储器数据的存取。因此,本发明提供一种去除多晶硅残留的方法,可以将多晶硅残留转化成氮化硅,而形成绝缘材料,解决电性短路的问题。
本发明提供一种去除多晶硅残留的方法,适用于侧壁上的多晶硅残留,此方法至少包括下列步骤。进行一斜向离子注入步骤,在侧壁上的多晶硅残留中注入氮离子。接着进行一氮退火步骤,使多晶硅残留完全转化成氮化硅。
本发明提供一种去除字线间的多晶硅残留的方法,适用于一半导体基底,在半导体基底上具有多条平行的字线,字线之间的侧壁上形成有一多晶硅残留,连接相邻的位线,此方法至少包括下列步骤。进行一斜向离子注入步骤,在侧壁上的多晶硅残留中注入氮离子。接着进行一氮退火步骤,使多晶硅残留完全转化成氮化硅。
本发明亦提供一种半导体存储胞的制造方法,此方法至少包括下列步骤。在一半导体基底上形成一栅极氧化层、一第一多晶硅层与一氮化硅层,接着图案化氮化硅层、第一多晶硅层与栅极氧化层。然后在半导体基底上覆盖一绝缘层,之后去除部分绝缘层,直到暴露出氮化硅层。接着去除氮化硅层,再于第一多晶硅层及周缘的绝缘层上形成一第二多晶硅层。然后在半导体基底上依序形成一介电层、一第三多晶硅层与一导电层,之后图案化导电层、第三多晶硅层、介电层、第二多晶硅层与第一多晶硅层,以形成多条平行的字线,并且在字线间的绝缘层的侧壁上形成一多晶硅残留。接着进行一斜向离子注入步骤,在侧壁上的多晶硅残留中注入氮离子。然后进行一氮退火步骤,使多晶硅残留完全转化成氮化硅。
利用本发明的去除多晶硅残留的方法,不仅可以有效地去除多晶硅残留,而且利用斜向离子注入氮离子可避免传统上氧化过度所造成的侵蚀,减少热预算,并且可达到完全转化成氮化硅的目的。
附图说明
下面结合附图及实施例对本发明进行详细说明,其中:
图1A-1I是绘示本发明的工艺剖面示意图;
图2是绘示图1G中,区域202的局部放大图;
图3是绘示图1G的俯视图;
图4是绘示图1G的立体图;以及
图5是绘示图1I中,区域204的局部放大图。
图中符号说明:
100 半导体基底 110 绝缘结构
112、112a 氧化层 114、114a 多晶硅层
116、116a 氮化层
118 高密度等离子(HDP)氧化层
120 HDP 氧化层 122、122a 多晶硅层
124、124a 介电层 126、126a 多晶硅层
128、128a 导电层 202、204 圆圈
302 多晶硅残留 304 氮化硅
400 氮离子注入 WL1、WL2 字线
C1、C2 通道区域 I-I 剖面线
具体实施方式
本发明提供一种去除多晶硅残留的方法,可以有效地去除残留在侧壁上的多晶硅,使残留的多晶硅转化成氮化硅,而且可以避免氧化过度所造成的侵蚀问题。
图1A-1I是绘示本发明的快闪存储胞的工艺剖面示意图。请参照图1A,首先提供一半导体基底100,例如是具有<100>晶格排列的P型硅基底。接着在基底100中制作隔离结构110,规划出每个存储胞的激活区(active region),隔离结构110比如是以硅的局部氧化(LOCOS)形成的场氧化层,且较佳是浅沟槽隔离(STI)结构。
接着在基底100上依序形成栅极氧化层112、第一多晶硅层114以及氮化硅层116。栅极氧化层112可以利用热氧化技术形成,所形成的厚度约在30-150埃左右,第一多晶硅层114可以利用低压化学气相沉积(LPCVD)在600-650℃左右形成,所形成的厚度约在500-1500埃左右,并且多晶硅层114亦可以是掺杂(doped)多晶硅层,氮化硅层116亦可以利用化学气相沉积形成,所形成的厚度约在1100-2400埃左右。然后利用传统的光刻及蚀刻技术,定义出所需的图案,去除不需要的部分,图案化氮化硅层116、第一多晶硅层114与栅极氧化层112,以形成多条平行的第一线形堆栈层,如图中所示。
请参照图1B,接着在基底100上覆盖一层绝缘层118,比如氧化硅层。绝缘层118较佳是以高密度等离子体化学气相沉积法(HDP-CVD)所形成的氧化硅层,做垂直方向的沉积,以形成致密的绝缘层结构,所形成的绝缘层118厚度约为1.5-3.5千埃。接着请参照图1C,去除部分绝缘层118直到剩下所需的厚度而变成绝缘层120,绝缘层120的厚度略大于第一多晶硅层114的厚度,大约为0.5-2千埃,其去除方法可以利用湿式浸渍蚀刻,以时间控制方式达到所需厚度,较佳是以反应离子蚀刻(RIE)来达成,并且暴露出氮化硅层116顶部边缘的顶角。
请参照图1D,然后去除氮化硅层116以及其上残留的绝缘层120,比如可以利用高选择性湿式蚀刻仅去除氮化硅层116,而不会破坏表面其它暴露的部分。请参照图1E,接着在第一多晶硅层114及周围的绝缘层120上形成第二多晶硅层122,第一多晶硅层114通过第二多晶硅层122延伸其面积,增加其对控制电极的电容偶合。第二多晶硅层122的形成比如是先在基底100上沉积一层多晶硅层,然后以光刻及蚀刻技术去除部分第二多晶硅层122以避免两条相邻的第一多晶硅层114电性连接。
请参照图1F,接着在基底100上依序形成一层介电层124、第三多晶硅层126以及导电层128。介电层124是浮置栅极与控制栅极之间的介电层,较佳是使用氧化硅-氮化硅-氧化硅(ONO)复合层,其由氧化硅层、氮化硅层与氧化硅层堆栈而成,其厚度约为50-250埃左右。然后比如再利用化学气相沉积法在介电层124上形成第三多晶硅层126,此外导电层128较佳是使用硅化钨(WSix),其亦可利用化学气相沉积法形成。
请参照图1G,以传统的光刻及蚀刻技术,定义出所需的图案,形成多条平行的第二线形堆栈层,作为控制栅极,即为字线,此第二线形堆栈层与先前具有第一多晶硅层114的第一线形堆栈层垂直,仅留下绝缘层120部分。其制作方法比如先在导电层128上形成一层光阻层(未显示),接着以传统的光刻技术图案化光阻层,定义出所需的图案,然后以图案化的光阻层为掩膜,以各向异性(anisotropic)干蚀刻技术,例如反应离子蚀刻(RIE),依序蚀刻底下暴露的导电层128、第三多晶硅层126、介电层124、第二多晶硅层122、第一多晶硅层114以与门极氧化层112,以达到图案化的目的,而形成导电层128a、第三多晶硅层126a、介电层124a、第二多晶硅层122a、第一多晶硅层114a与栅极氧化层112a,之后去除光阻层。第一多晶硅层114受到此次光刻蚀刻仅剩在局部区块,以作为浮置栅极。
在形成字线的制作过程中,由于各向异性干蚀刻是以垂直方向进行蚀刻,对于在绝缘层120侧壁上的部分第一多晶硅层114无法达到完全去除的目的,造成多晶硅残留在绝缘层120的侧壁上。图2为图1G中,圆圈202的局部放大图。请参照图2,在形成第一线形堆栈层时,往往无法达到完全垂直蚀刻的效果,在堆栈层的边缘角度大约为85-88度左右,再加上形成第二堆栈层时,受到各向异性干蚀刻的蚀刻角度限制,导致部分多晶硅残留302存附于绝缘层120的侧壁上。这会造成两条相邻的字线之间形成短路,因而影响到存储器的操作。
如图3所示,其绘示关于图1G的俯视图,图1G即对应于图中I-I剖面线。两条相邻的字线WL1、WL2在上述步骤中形成,并且与通道区域C1、C2相交于浮置栅极区块,即图1G中的第一多晶硅层114a。多晶硅残留302即附着于两条字线WL1与WL2之间的绝缘层120的侧壁上,如图4所示,更清楚指出多晶硅残留302的位置,多晶硅残留302电性连接于两条相连的字线WL1、WL2,这使得字线在操作时容易发生电压稳定不足的问题,甚至无法进行数据的存取。为了解决此问题,传统上是直接以热氧化方式将此多晶硅残留302转化成二氧化硅,作为绝缘层以解决电性连结的问题,但是直接热氧化会使得第一、第二与第三多晶硅层114a、122a与126a内部受到氧的侵蚀,因而增加其电阻值,使得存储胞的操作更行困难,且不稳定。
本发明是利用两阶段步骤进行去除多晶硅残留302。请参照图1H,首先进行斜向离子注入步骤400,利用斜向离子注入将氮离子注入位在侧壁上的多晶硅残留302中,使多晶硅残留302富含氮离子。在斜向离子注入的工艺中,所使用的倾斜角度θ(即注入方向与平面的夹角)约在20度至70度之间,且较佳是在50度至65度之间,角度的决定必须视开口130的宽高比(aspect radio)决定,宽高比愈大则离子注入的倾斜角度θ愈大。
接着请参照图1I,然后进行氮退火(anneal)步骤,在退火装置中通入氮气,使氮气与多晶硅残留302反应,由于多晶硅残留302中已经富含氮离子,因此多晶硅残留302很快地就可以达到完全反应的阶段,如图5所示,使得多晶硅残留302完全转化成具有理想化学当量(flnestoichiometry)的氮化硅(Si3N4)304。由于氮化硅304的电阻值远大于多晶硅,可作为绝缘材料,因此可以以此解决多晶硅残留造成电性连接的问题。而且,由于氮退火步骤之前已经先在多晶硅残留302中注入氮离子,因此多晶硅残留302不需要太多的热能即可达到转化成氮化硅的目的,可节省热预算(Thermal budget),而且不会因为热氧化时间过常造成氧侵蚀的问题发生,这使得工艺稳定性更高。
综上所述,本发明提供的去除多晶硅残留的方法,不仅可以将多晶硅残留完全地转化成氮化硅,不会造成氧侵蚀的问题,而且工艺稳定性高,可节省热预算。本发明仅以较佳实施例说明去除在侧壁上的多晶硅残留的方法,然本发明的方法亦可应用于其它位置,将位在侧壁上的多晶硅转化成氮化硅,或是应用于其它的产品,例如掩膜式只读存储器(Mask ROM)或是其它类似的产品。
如本领域技术人员所了解的,以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在本专利的保护范围内。
Claims (16)
1.一种去除多晶硅残留的方法,适用于侧壁上的多晶硅残留,该方法至少包括下列步骤:
进行一斜向离子注入步骤,在侧壁上的该多晶硅残留中注入氮离子;以及
进行一氮退火步骤,使该多晶硅残留完全转化成氮化硅。
2.根据权利要求1的方法,其特征在于:该多晶硅残留的位置包括两条字线之间的侧壁上。
3.根据权利要求1的方法,其特征在于:该斜向离子注入步骤的倾斜角度在20度至70度之间。
4.根据权利要求1的方法,其特征在于:在该氮退火步骤中通入氮气。
5.一种去除字线间的多晶硅残留的方法,适用于一半导体基底,该半导体基底上具有多条平行的字线,该些字线之间的一绝缘层的侧壁上形成有一多晶硅残留,连接相邻的位线,该方法至少包括下列步骤:
进行一斜向离子注入步骤,在侧壁上的该多晶硅残留中注入氮离子;以及
进行一氮退火步骤,使该多晶硅残留完全转化成氮化硅。
6.根据权利要求5的方法,其特征在于:每一条字线中具有至少一层多晶硅层,且该多晶硅层与该多晶硅残留相连。
7.根据权利要求5的方法,其特征在于:该斜向离子注入步骤的倾斜角度在20度至70度之间。
8.根据权利要求5的方法,其特征在于:在该氮退火步骤中通入氮气。
9.一种半导体存储胞的制造方法,该方法至少包括下列步骤:
在一半导体基底上形成一栅极氧化层、一第一多晶硅层与一氮化硅层;
图案化该氮化硅层、该第一多晶硅层与该栅极氧化层;
在该半导体基底上覆盖一绝缘层;
去除部分该绝缘层,直到暴露出该氮化硅层;
去除该氮化硅层;
在该第一多晶硅层及周缘的该绝缘层上形成一第二多晶硅层;
在该半导体基底上依序形成一介电层、一第三多晶硅层与一导电层;
图案化该导电层、该第三多晶硅层、该介电层、该第二多晶硅层与该第一多晶硅层,以形成多条平行的字线,并且在该些字线间的该绝缘层的侧壁上形成一多晶硅残留;
进行一斜向离子注入步骤,在侧壁上的该多晶硅残留中注入氮离子;以及
进行一氮退火步骤,使该多晶硅残留完全转化成氮化硅。
10.根据权利要求9的方法,其特征在于:图案化该氮化硅层、该第一多晶硅层与该栅极氧化层包括形成多条平行的线状堆栈层。
11.根据权利要求9的方法,其特征在于:该绝缘层包括HDP氧化硅层。
12.根据权利要求9的方法,其特征在于:该介电层包括ONO层。
13.根据权利要求9的方法,其特征在于:该导电层包括硅化钨层。
14.根据权利要求9的方法,其特征在于:形成该些字线的方法包括各向异性干蚀刻。
15.根据权利要求9的方法,其特征在于:该斜向离子注入步骤的倾斜角度在20度至70度之间。
16.根据权利要求9的方法,其特征在于:在该氮退火步骤中通入氮气。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02102709.9A CN1198321C (zh) | 2002-01-23 | 2002-01-23 | 去除多晶硅残留的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02102709.9A CN1198321C (zh) | 2002-01-23 | 2002-01-23 | 去除多晶硅残留的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1434485A true CN1434485A (zh) | 2003-08-06 |
CN1198321C CN1198321C (zh) | 2005-04-20 |
Family
ID=27627639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02102709.9A Expired - Fee Related CN1198321C (zh) | 2002-01-23 | 2002-01-23 | 去除多晶硅残留的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1198321C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106229299A (zh) * | 2016-07-27 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | 消除纵梁形式的多晶硅残留的方法以及半导体制造方法 |
WO2019028934A1 (zh) * | 2017-08-07 | 2019-02-14 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
US10516058B2 (en) | 2017-08-07 | 2019-12-24 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low temperature polysilicon thin film transistor and preparation method thereof |
-
2002
- 2002-01-23 CN CN02102709.9A patent/CN1198321C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106229299A (zh) * | 2016-07-27 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | 消除纵梁形式的多晶硅残留的方法以及半导体制造方法 |
CN106229299B (zh) * | 2016-07-27 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | 消除纵梁形式的多晶硅残留的方法以及半导体制造方法 |
WO2019028934A1 (zh) * | 2017-08-07 | 2019-02-14 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
US10516058B2 (en) | 2017-08-07 | 2019-12-24 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low temperature polysilicon thin film transistor and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1198321C (zh) | 2005-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940120B2 (en) | Non-volatile semiconductor memory device and method of fabricating thereof | |
KR0183877B1 (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
US6818510B2 (en) | Non-volatile memory device and method for fabricating the same | |
KR20030091781A (ko) | 폴리 스페이서를 갖는 플래시 메모리 장치 | |
KR100481860B1 (ko) | 비휘발성 메모리 장치의 게이트 구조체 및 그 형성 방법 | |
CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
CN1198320C (zh) | 去除多晶硅残留的方法 | |
CN1917186A (zh) | 制造一种非易失性存储元件的方法 | |
CN1194389C (zh) | 降低栅极堆栈层氧化侵蚀的方法 | |
CN1198321C (zh) | 去除多晶硅残留的方法 | |
CN1828907A (zh) | 对称及自对准的非易失性存储器结构 | |
CN1201388C (zh) | 快闪存储器的制造方法 | |
US20110053366A1 (en) | Methods of fabricating memory devices | |
CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
US7354824B2 (en) | Fabrication method of non-volatile memory | |
CN100481391C (zh) | 快闪存储器及其制造方法 | |
CN1231961C (zh) | 去除高密度等离子体介电层缺陷的方法 | |
CN1133215C (zh) | 只读存储器及其制造方法 | |
CN1224095C (zh) | 快闪存储器的存储单元的制造方法 | |
CN1420552A (zh) | 氮化硅只读存储器的结构与制造方法 | |
JP2008166325A (ja) | 半導体装置の製造方法 | |
CN1258220C (zh) | 一种双位快速存储器结构及其制造方法 | |
CN101452856A (zh) | 非易失性存储单元、与非型非易失性存储器及其制造方法 | |
CN100378961C (zh) | 非挥发性存储器的制造方法 | |
CN100343980C (zh) | 非挥发性存储元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050420 Termination date: 20210123 |