CN1427396A - 磁记录装置及其制造方法 - Google Patents

磁记录装置及其制造方法 Download PDF

Info

Publication number
CN1427396A
CN1427396A CN02156070A CN02156070A CN1427396A CN 1427396 A CN1427396 A CN 1427396A CN 02156070 A CN02156070 A CN 02156070A CN 02156070 A CN02156070 A CN 02156070A CN 1427396 A CN1427396 A CN 1427396A
Authority
CN
China
Prior art keywords
mentioned
magneto
effect element
resistance effect
magnetic recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02156070A
Other languages
English (en)
Other versions
CN1215464C (zh
Inventor
细谷启司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1427396A publication Critical patent/CN1427396A/zh
Application granted granted Critical
Publication of CN1215464C publication Critical patent/CN1215464C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及磁记录装置及其制造方法。本发明的磁记录装置包括：在1个单元上沿着与易磁化轴(s)方向相互不同的方向层积的，分别具有至少2个电阻值的磁阻效应元件(s)，和夹着上述磁阻效应元件(s)，在相互不同的方向上延伸的第1和第2配线。

Description

磁记录装置及其制造方法
对相关专利申请的交叉参考
本专利申请以2001年12月13日提出的以前的日本专利申请No.2001-380321为基础并对该专利申请具有优先权，这里通过参考将该专利申请的全部内容结合进来。
技术领域
本发明涉及磁记录装置及其制造方法，特别是涉及在每一个位中通过电流磁场进行写入，根据由单元的磁化状态引起的电阻变化读出“1”，“0”信息的磁记录装置及其制造方法。
背景技术
近年来，提出了利用隧道磁阻效应(TMR：Tunneling MagnetoResistive)的MRAM(Magnetic Random Access Memory(磁随机存取存储器))作为存储元件的方案。这种MRAM正在向兼备非易失性，高集成性，高可靠性，高速工作的存储器件发展，作为具有潜力的器件，近年来对它的期待正在急剧地升高。
图26表示根据已有技术的MRAM的一部分的截面图。如图26所示，第1配线13和第2配线23相互正交地配置，将TMR元件16配置在这些第1配线13和第2配线23的交叉点部分上。这个TMR元件16通过上部电极(图中未画出)与第2配线23连接，通过下部电极55和连接体54与MOS晶体管53的源极/漏极扩散层52连接。而且，这个MOS晶体管53的栅极51成为读出配线。
这里，TMR元件16由与下部电极55连接的强磁性层的磁化粘合层31，通过上部电极与第2配线23连接的强磁性层的磁记录层33，和被这些磁化粘合层31和磁记录层33夹着的非磁性层的隧道结层32构成。
在这种MRAM中，可以进行以下那样地数据写入和读出。
首先，当在任意的选择单元中写入数据时，通过使磁记录层33的磁化方向反转，在TMR元件16中在选择单元中写入“1”，“0”数据中任何一个的状态。结果，当磁记录层33的磁化方向与磁化粘合层31的磁化方向相同时隧道结层32的电阻变得最低，相反地当两者的磁化方向相反时隧道结层32的电阻变得最高。因此，通过从外侧夹着TMR元件16的上部电极和下部电极55使电流从上下配置的2条配线23，13贯通TMR元件16的方向流过，读取隧道结层32的电阻变化。因此，可以判定“1”，“0”的存储状态，从而能够读出信息。
如上所述，在根据已有技术的MRAM中，可以在每一位中存储2个值的数据，但是不能够存储2个值以上的数据。
发明内容
根据本发明的第1视点的磁记录装置具备在1个单元中沿着与易磁化轴(s)方向相互不同的方向层积的，分别具有至少2个电阻值的磁阻效应元件(s)，和夹着上述磁阻效应元件(s)，在相互不同的方向上延伸的第1和第2配线(13，23)。
根据本发明的第2视点的磁记录装置的制造方法具备形成在第1方向上延伸的第1配线(13)，在上述第1配线(13)的上方层积磁阻效应元件(s)，上述磁阻效应元件(s)分别备有磁化粘合层，上述磁阻效应元件(s)分别具有2个电阻值，在上述磁阻效应元件(s)上形成在与上述第1方向不同的第2方向上延伸的第2配线(23)，在相互不同的温度中顺次地对上述磁阻效应元件(s)进行磁场中的热处理，将上述磁阻效应元件(s)中的上述磁化粘合层的磁化方向固定在相互不同的方向上的制造步骤。
附图说明
图1是表示与本发明的第1实施形态有关的磁存储装置的平面图。
图2是表示沿图1的II-II线的磁存储装置的截面图。
图3是表示与本发明的第1实施形态有关的磁存储装置的斜视图。
图4A，4B是表示与本发明的各实施形态有关的1重隧道结构造的TMR元件的截面图。
图5A，5B是表示与本发明的各实施形态有关的2重隧道结构造的TMR元件的截面图。
图6，7，8，9，10是表示与本发明的第1实施形态有关的磁存储装置的制造工序的各个截面图。
图11是表示与本发明的第1实施形态有关的磁存储装置的星状曲线的图。
图12是表示与本发明的第1实施形态有关的磁存储装置的等价电路图。
图13是说明与本发明的第1实施形态有关的磁存储装置的读出工作的图。
图14是表示与本发明的第2实施形态有关的磁存储装置的斜视图。
图15是表示与本发明的第2实施形态有关的磁存储装置的截面图。
图16是表示与本发明的第3实施形态有关的磁存储装置的斜视图。
图17是表示与本发明的第3实施形态有关的磁存储装置的截面图。
图18是表示与本发明的第4实施形态有关的磁存储装置的平面图。
图19是表示与本发明的第4实施形态有关的磁存储装置的星状曲线的图。
图20是表示与本发明的第5实施形态有关的磁存储装置的平面图。
图21是表示与本发明的第6实施形态有关的不具有开关元件的磁存储装置的斜视图。
图22是表示与本发明的第6实施形态有关的具有用于读出开关的二极管的磁存储装置的斜视图。
图23是表示与本发明的第6实施形态有关的具有用于读出开关的晶体管的磁存储装置的斜视图。
图24是表示与本发明的第7实施形态有关的不具有开关元件的磁存储装置的斜视图。
图25是表示与本发明的第7实施形态有关的不具有开关元件的其它磁存储装置的斜视图。
图26是表示根据已有技术的磁存储装置的截面图。
具体实施方式
与本发明的实施形态有关的磁存储装置(MRAM：MagneticRandom Access Memory)是在1个单元内备有多个隧道磁阻(TMR：Tunneling Magneto Resistive)效应元件，可以在每1个位中保持4个值以上的数据的装置。
下面我们参照附图说明本发明的实施形态。当进行这个说明时，在所有的图中，在共同的部分上附加共同的参照标号。
[第1实施形态]
第1实施形态是不用开关元件，易磁化轴方向不重合那样地在1个单元中层积2个TMR元件的例子。
图1是表示与本发明的第1实施形态有关的磁存储装置的平面图。图2是表示沿图1的II-II线的磁存储装置的截面图。图3是表示与本发明的第1实施形态有关的磁存储装置的斜视图。下面，我们说明与本发明的第1实施形态有关的磁存储装置的构造。
如图1到图3所示，与第1实施形态有关的磁存储装置由在相互不同的方向上延伸的第1和第2配线13，23，和夹在这些第1和第2配线13，23之间的第1和第2TMR元件16，21构成。而且，易磁化轴16a，21a的方向相互不同那样地配置第1和第2TMR元件16，21。又，也可以在第1和第2TMR元件16，21之间，当形成TMR元件16，21的图案时形成作为阻挡层起作用的抗刻蚀层(非磁性层)18。
这里，在第1实施形态中，第1配线和第2配线13，23正交地配置，成为适合于形成大规模单元阵列的构造。又，第1TMR元件16的易磁化轴16a沿着与第1配线13相同的方向，第2TMR元件21的易磁化轴21a沿着与第2配线23相同的方向。所以，第1TMR元件16的易磁化轴16a和第2TMR元件21的易磁化轴21a正交。
如上所述，使易磁化轴16a，21a的方向不重合那样地配置层积的TMR元件16，21由磁化方向固定的磁化粘合层31(磁性层)31，隧道结层(非磁性层)32，磁化方向反转的磁记录层(磁性层)33这样3层构成。这里，也可以交换磁化粘合层31和磁记录层33的位置，TMR元件16，21既可以是由1层隧道结层32构成的1重隧道结构造，也可以是由2层隧道结层32构成的2重隧道结构造。下面，我们说明由1重隧道结构造和2重隧道结构造的TMR元件16，21的例子。
图4A所示的1重隧道结构造的TMR元件16，21由顺次地层积模板层101，初期强磁性层102，反强磁性层103，基准强磁性层104的磁化粘合层31，在这个磁化粘合层31上形成的隧道结层32，在这个隧道结层32上顺次地层积自由强磁性层105，接点层106的磁记录层33构成。
图4B所示的1重隧道结构造的TMR元件16，21由顺次地层积模板层101，初期强磁性层102，反强磁性层103，强磁性层104，非磁性层107，强磁性层104″的磁化粘合层31，在这个磁化粘合层31上形成的隧道结层32，在这个隧道结层32上顺次地层积强磁性层105′，非磁性层107，强磁性层105″，接点层106的磁记录层33构成。
又，在图4B所示的TMR元件16，21中导入由磁化粘合层31内的强磁性层104′，非磁性层107，强磁性层104″构成的3层构造，和由在磁记录层33内的强磁性层105′，非磁性层107，强磁性层105″构成的3层构造，与图4A所示的TMR元件16，21比较，能够抑制强磁性内部发生磁极，能够提供适合于更微细化的单元构造。
图5A所示的2重隧道结构造的TMR元件16，21由顺次地层积模板层101，初期强磁性层102，反强磁性层103，基准强磁性层104的第1磁化粘合层31a，在这个第1磁化粘合层31a上形成的第1隧道结层32a，在这个第1隧道结层32a上形成的磁记录层33，在这个磁记录层33上形成的第2隧道结层32b，在这个第2隧道结层32b上顺次地层积基准强磁性层104，反强磁性层103，初期强磁性层102，接点层106的第2磁化粘合层31b构成。
图5B所示的2重隧道结构造的TMR元件16，21由顺次地层积模板层101，初期强磁性层102，反强磁性层103，基准强磁性层104的第1磁化粘合层31a，在这个第1磁化粘合层31a上形成的第1隧道结层32a，在这个第1隧道结层32a上形成的磁记录层33′，非磁性层107，强磁性层33″的3层构造的磁记录层33，在这个磁记录层33上形成的第2隧道结层32b，在这个第2隧道结层32b上顺次地层积强磁性层104′，非磁性层107，强磁性层104″，反强磁性层103，初期强磁性层102，接点层106的第2磁化粘合层31b构成。
又，在图5B所示的TMR元件16，21中，导入构成磁记录层33的强磁性层33′，非磁性层107，强磁性层33″的3层构造，和由第2磁化粘合层31b内的强磁性层104′，非磁性层107，强磁性层104″构成的3层构造，与图5A所示的TMR元件16，21比较，能够抑制强磁性内部发生磁极，能够提供适合于更微细化的单元构造。
这样的2重隧道结构造的TMR元件16，21，与1重隧道结构造的TMR元件16，21比较，加上相同的外部偏压时的MR(MagnetoResistive(磁阻))比(“1”状态，“0”状态的电阻变化率)的恶化很少，能够在更高的偏压下进行工作。即，2重隧道结构造在读出单元内的信息时是有利的。
这样的1重隧道结构造或2重隧道结构造的TMR元件16，21，例如用下列的材料形成。
关于磁化粘合层31，31a，31b和磁记录层33的材料，最好用，例如，Fe，Co，Ni或它们的合金，自旋极化率大的磁铁石，CrO，RXMnO3-y(R：稀土类，X：Ca，Ba，Sr)等的氧化物，除此以外NiMnSb，PtMnSb等的郝斯勒合金等。又，只要不失去强磁性，也可以在这些磁性体中多少包含Au，Al，Mg，Si，Bi，Ta，B，C，O，N，Pd，Pt，Zr，Ir，W，Mo，Nb等的非磁性元素。
关于构成磁化粘合层31，31a，31b的一部分的反强磁性层103的材料，最好用Fe-Mn，Pt-Mn，Pt-Cr-Mn，Ni-Mn，Ir-Mn，NiO，Fe2O3等。
关于隧道结层32，32a，32b的材料，能够使用Al2O3，SiO2，MgO，AlN，Bi2O3，MgF2，CaF2，SrTiO2，AlLaO3，等各种电介质。在这些电介质中也可以存在氧，氮，氟缺陷。
如上所述，第1和第2TMR元件16，21也可以是1重隧道结构造和2重隧道结构造中的任何一种构造，如果是上述材料则也可以用上述任何一种材料形成。但是，为了实现在每1个位中保持4个值的数据的MRAM，需要使在第1和第2TMR元件16，21中的“1”，“0”状态的电阻变化量ΔR1，ΔR2具有不同的值。
因此，为了使电阻变化量ΔR1，ΔR2具有不同的值，最好形成下述那样的TMR元件16，21。
例如，最好使第1TMR元件16的隧道结层32和第2TMR元件21的隧道结层32具有不同的膜厚。又，也可以使第1TMR元件16的磁记录层33和第2TMR元件21的磁记录层33具有不同的膜厚。又，也可以使第1TMR元件16的磁化粘合层31和第2TMR元件21的磁化粘合层31具有不同的膜厚。在这些情形中，在第1和第2TMR元件16，21中，与隧道结层32，磁记磁层33，磁化粘合层31的各个膜厚的不同成比例，能够持有不同的MR比。
又，也可以通过用不同的材料形成第1TMR元件16和第2TMR元件21，使MR比具有不同的值。例如，磁化粘合层31用Co9-Fe(反强磁性层例如Pt-Mn)时，能够用如下的磁记磁层33的材料改变MR比。即，磁记录层33的材料为Co-Fe时，MR比为～50％，为Co-Fe-Ni时，MR比为40～45％，为Ni-Fe时，MR比为～35％。
又，也可以使第1TMR元件16和第2TMR元件21具有不同的大小。
又，也可以在第1和第2TMR元件16，21中，使一方为1重隧道结构造，使另一方为2重隧道结构造。因此，能够使第1和第2TMR元件16，21的MR比分别具有不同的值。
图6到图10是表示与本发明的第1实施形态有关的磁存储装置的制造工序的截面图。下面，我们说明与第1实施形态有关的磁存储装置的制造方法。
首先，如图6所示，通过绝缘膜12等在半导体基片11上形成第1配线13，在这个第1配线13上形成第1TMR材料层14。这个第1TMR材料层14，例如当为1重隧道结构造时，由磁化粘合层31，隧道结层32和磁记磁层33这样3层构成。其次，在第1TMR材料层14上，例如通过形成由DLC(Diamond Like Carbon(金刚石似的碳)膜构成的硬掩模15来形成图案。用这个形成图案的硬掩模15，通过RIE(ReactiveIon Etching(反应离子刻蚀))或离子刻蚀，选择地除去第1TMR材料层14，形成第1TMR元件16。此后，除去形成图案的硬掩模15。
其次，如图7所示，在第1TMR元件16和第1配线13上形成绝缘膜17，用这个绝缘膜17埋住第1TMR元件16的周边部分。其次，直到露出第1TMR元件16的表面那样地对绝缘膜17的表面进行平坦化。而且，例如用溅射法，在绝缘膜17和第1TMR元件16上形成由非磁性层构成的抗刻蚀层18。其次，在这个抗刻蚀层18上形成第2TMR材料层19。这个第2TMR材料层19例如当为1重隧道结构造时，与第1TMR材料层14相同，由磁化粘合层31，隧道结层32和磁记磁层33这样3层构成。而且，希望用与第1TMR材料层14不同的材料形成第2TMR材料层19，也可以使第2TMR材料层19的隧道结层32具有与第1TMR材料层14的隧道结层32具有不同的膜厚。其次，在第2TMR材料层19上形成例如由DLC膜构成的硬掩模20。
其次，如图8所示，用刻蚀和腐蚀法使抗刻蚀层20形成图案。用这个形成图案的硬掩模20，将抗刻蚀层18作为阻挡层，通过RIE或离子刻蚀，选择地除去第2TMR材料层19，形成第2TMR元件21。此后，除去形成图案的硬掩模20。
其次，如图9所示，用刻蚀和腐蚀法使抗刻蚀层18形成图案。这里，例如使抗刻蚀层18余留比第1和第2TMR元件16，21大的面积那样地形成图案。其次，在绝缘膜17，抗刻蚀层18和第2TMR元件21上形成绝缘膜22，直到露出第2TMR元件21的表面那样地对这个绝缘膜22进行平坦化。
其次，如图10所示，在第2TMR元件21和绝缘膜22上形成第2配线23。其次，在第2配线23和绝缘膜22上形成绝缘膜24，用这个绝缘膜24埋住第2配线23的周边部分。此后，直到露出第2配线23的表面那样地对绝缘膜24的表面进行平坦化。
其次，为了使第1和第2TMR元件16，21的磁化粘合层31的磁化方向一致，在真空中加上数千Oe(奥斯特)那样的磁场，在数百度那样的温度中进行退火。这里，为了使2个TMR元件16，21的磁化粘合层31的磁化方向固定在相互不同的方向上，如下地进行退火。如上所述，用不同的材料形成第1TMR元件16和第2TMR元件21。而且，首先，通过在能够在高温使磁化方向一致的第1TMR元件16上加上第1方向的磁场，在高温中进行退火，固定第1TMR元件16的磁化方向。接着，通过在如果不是低温不能使磁化方向一致的第2TMR元件21上加上第2方向的磁场，在低温中进行退火，固定第2TMR元件21的磁化方向。
这样，使第1和第2TMR元件16，21的磁化粘合层31的磁化方向固定在不同的方向上的具体方法如下所示。
通过用于磁化粘合层31的反强磁性层材料，使阻塞温度不同。例如，反强磁性层材料为Ni-Mn时阻塞温度为430℃，Pt-Mn时为350℃，Ir-Mn时为260℃，Fe-Mn时为150℃。因此，通过利用这种阻塞温度的不同，能够将第1和第2TMR元件16，21的磁化粘合层31的磁化方向固定在不同的方向上。
首先，形成第1磁隧道结(第1TMR元件16)。具体地说，在第1配线13上堆积由将Pt-Mn用于反强磁性层的磁化粘合层31-隧道结层32-磁记录层33构成的第1层积膜。而且，用离子刻蚀法，在易磁化轴的所要的磁化方向上加长那样地，对第1层积膜进行加工。其次，例如用RF溅射法，在整个面上堆积SiOx膜作为层间绝缘层。而且，使这个SiOx膜平坦化，露出第1磁隧道结的上面部分。
其次，形成第2磁隧道结(第2TMR元件21)。具体地说，在第1磁隧道结的上方堆积由将Ir-Mn用于反强磁性层的磁化粘合层31-隧道结层32-磁记录层33构成的第2层积膜。而且，用离子刻蚀法，在易磁化轴的所要的磁化方向上加长那样地，对第2层积膜进行加工。这里，使第1磁隧道结和第2磁隧道结的易磁化轴方向相互不同。
此后，一面在第1磁隧道结的易磁化轴方向加上数千Oe的磁场，一面在350℃+α的温度中加热基片，固定磁化粘合层31的磁化方向。接着，一面在第2磁隧道结的易磁化轴方向加上数千Oe的磁场，一面在260℃+α的温度中加热基片，将磁化粘合层31的磁化方向固定在与第1磁隧道结不同的方向上。
在第1和第2磁隧道结中的磁记录层33的各自的易磁化轴方向与形状各向异性有关。经过这样的处理过程，可以层积易磁化轴方向相互不同的磁隧道结。
又，如上所述，希望在直到形成第2配线23后的最后时刻才进行为了固定第1和第2TMR元件16，21的磁化方向的退火。这是因为当在中途进行退火时，此后的种种处理过程恐怕会对固定了的磁化施加恶劣的影响。又，如果能够防止对固定了的磁化的恶劣影响，则也可以在最后时刻以外进行为了固定第1和第2TMR元件16，21的磁化方向的退火。
图11是表示与本发明的第1实施形态有关的磁存储装置的星状曲线的图。下面，我们说明与第1实施形态有关的磁存储装置的写入方法。
在第1和第2TMR元件16，21中，因为易磁化轴16a，21a的方向相互不同，所以使磁化方向反转的写入电流的电流值不同。即，在图11中，当令横轴(X轴)为流过第1配线13的写入电流值I1，纵轴(Y轴)为流过第2配线23的写入电流值I2时，用虚线的星状曲线表示第1TMR元件16需要的写入电流的阈值，用实线的星状曲线表示第2TMR元件21需要的写入电流的阈值。而且，通过在第1和第2配线13，23中分别流过在星状曲线外侧区域中的电流值的电流，可以进行到各个TMR元件16，21的写入。
这里，通常，因为TMR元件的磁化反转阈值在易磁化轴方向比难磁化轴方向低，所以第1TMR元件16的星状曲线和第2TMR元件21的星状曲线对于X，Y方向是非对称的。即，第1TMR元件16的星状曲线和第2TMR元件21的星状曲线成为相差90度的曲线，相互不重合。利用这一点，在本发明的第1实施形态中，可以在第1和第2TMR元件16，21中的一方选择地写入数据。
即，当使第1电流区域的电流流过第1和第2配线13，23时，只使第1TMR元件16的磁化反转，只在第1TMR元件16中进行写入。又，当使第2电流区域的电流流过第1和第2配线13，23时，只使第2TMR元件21的磁化反转，只在第2TMR元件21中进行写入。又，当使第3电流区域的电流流过第1和第2配线13，23时，使第1和第2TMR元件16，21两者的磁化反转，在第1和第2TMR元件16，21两者中进行写入。这样，通过调整流过第1和第2配线13，23的写入电流值，能够用一对写入配线13，23将数据选择地写入2个TMR元件16，21，从而能够在1个单元中写入4个值的数据。
图12是表示与本发明的第1实施形态有关的磁存储装置的等价电路图。图13是说明与本发明的第1实施形态有关的磁存储装置中的读出工作的图。下面，我们说明与第1实施形态有关的磁存储装置的读出方法。
如图12所示，与第1实施形态有关的磁存储装置的存储单元与第1TMR元件16和第2TMR元件21串联连接。这里，当第1和第2TMR元件16，21处于“1”状态时和“0”状态时它们的电阻值分别变化。而且，当令在第1TMR元件16中“1”状态时的电阻值为R1，“0”状态时电阻值为R1+ΔR1，在第2TMR元件21中“1”状态时的电阻值为R2，“0”状态时电阻值为R2+ΔR2时，存储单元的串联电阻R成为第1TMR元件16的电阻(R1或R1+ΔR1)和第2TMR元件21的电阻(R2或R2+ΔR2)相加的值。
从而，如图13所示，根据在第1和第2TMR元件16，21中各个记录状态，2个TMR元件16，21的串联电阻R在4个值上变化。
即，开始时，在第1和第2TMR元件16，21中分别写入“1”数据。这时，存储单元的串联电阻Ra成为第1和第2TMR元件16，21的电阻R1，R2相加的值，即R1+R2。其次，例如当只在第1TMR元件16中进行写入时，第1TMR元件16的电阻变为R1+ΔR1。从而，这时的存储单元的串联电阻Rb成为R1+ΔR1+R2。又，例如当只在第2TMR元件21中进行写入时，第2TMR元件21的电阻变为R2+ΔR2。从而，这时的存储单元的串联电阻Rc成为R1+R2+ΔR2。又，例如当在第1和第2TMR元件16，21两者中进行写入时，第1TMR元件16的电阻变为R1+ΔR1，第2TMR元件21的电阻变为R2+ΔR2。从而，这时的存储单元的串联电阻Rd成为R1+ΔR1+R2+ΔR2。
从上述结果，我们能够进行4个值的数据的读出。即，流过读出电流时的选择存储单元的电阻值R，当例如为Ra时，在第1和第2TMR元件16，21上分别写入“1”数据，当例如为Rb时，在第1TMR元件16上写入“0”数据，在第2TMR元件21上写入“1”数据，当例如为Rc时，在第1TMR元件16上写入“1”数据，在第2TMR元件21上写入“2”数据，当例如为Rd时，在第1和第2TMR元件16，21上分别写入“0”数据。
又，为了可以读出4个值的数据，需要作出4个不同的电阻值。即，为了作出串联电阻Rb，Rc，必要条件是ΔR1和ΔR2具有不同的值。如上所述，通过在第1TMR元件16和第2TMR元件21中，例如使隧道结层32具有不同的厚度改变R1和R2的值，用不同的材料形成隧道结层32改变MR比，可以容易地实现这一点。
如果根据上述第1实施形态，在第1和第2配线13，23之间，使易磁化轴方向不重合那样地层积第1和第2TMR元件16，21。而且，通过调整写入电流值在第1和第2TMR元件16，21上选择地进行数据写入，能够写入4个值的数据。又，因为通过设定第1和第2TMR元件16，21的电阻变化量ΔR1和ΔR2为不同的值，能够作出4个值的串联电阻Ra，Rb，Rc，Rd，所以可以读出4个值的数据。如上所述，因为能够对每一个位记录，读出4个值的数据，所以可以很大地提高作为存储器的集成度。
[第2实施形态]
第2实施形态是使易磁化轴方向不重合那样地在1个单元中层积2个TMR元件，用整流元件作为开关元件的例子。
图14是表示与本发明的第2实施形态有关的磁存储装置的斜视图。下面，我们说明与第2实施形态有关的磁存储装置的构造。
如图14所示，在第2实施形态中与第1实施形态不同之处在于用二极管元件41作为用于读出的开关元件。即，与第2实施形态有关的磁存储装置由在相互不同的方向上延伸的第1和第2配线13，23，夹在这些第1和第2配线13，23之间的第1和第2TMR元件16，21，和配置在第1TMR元件16与第1配线13之间的二极管元件41构成。而且，使易磁化轴方向相互不同那样地配置第1和第2TMR元件16，21。因为其它构造与第1实施形态相同，所以省略对它们的说明。
图15是表示与本发明的第2实施形态有关的磁存储装置的截面图。下面，我们说明与第2实施形态有关的磁存储装置的制造方法。
首先，如图15所示，通过绝缘膜12等在半导体基片11上形成第1配线13，在这个第1配线13上形成二极管材料层40。在这个二极管材料层40上形成第1TMR材料层14。这个第1TMR材料层14，例如当为1重隧道结构造时，由磁化粘合层31，隧道结层32和磁记磁层33这样3层构成。其次，在第1TMR材料层14上，例如通过形成由DLC膜构成的硬掩模15来形成图案。用这个形成图案的硬掩模15，通过RIE或离子刻蚀，选择地除去第1TMR材料层14和二极管材料层40，形成第1TMR元件16和二极管元件41。此后，除去形成图案的硬掩模15。其次，在第1TMR元件16和第1配线13上形成绝缘膜17，用绝缘膜17埋住第1TMR元件16和二极管元件41的周边部分。因为此后的工序与第1实施形态相同，所以省略对它们的说明。
在以上那样的第2实施形态中，与上述第1实施形态相同，如图11所示，从第1和第2TMR元件16，21的2个星状曲线设定第1到第3的电流区域。而且，通过从第1到第3的电流区域选择写入电流值，能够在第1和第2TMR元件16，21上选择地写入数据。又，当读出数据时，在第1和第2TMR元件16，21中流过读出电流，从这些第1和第2TMR元件16，21的串联电阻值判断写入数据。这里，在第2实施形态中，因为用二极管元件41作为开关元件，所以当读出数据时，通过调整偏压，能够容易地使读出电流只流过选择单元。
如果根据上述第2实施形态，则能够得到与第1实施形态相同的效果。
进一步，在第1TMR元件16和第1配线13之间***二极管元件41，通过调整偏压，能够容易地使电流只流过选择单元。因此，能够很大地提高数据的读出精度，并且能够提高读出速度。
[第3实施形态]
第3实施形态是使易磁化轴方向不重合那样地在1个单元中层积2个TMR元件，用晶体管作为开关元件的例子。
图16是表示与本发明的第3实施形态有关的磁存储装置的斜视图。下面，我们说明与第3实施形态有关的磁存储装置的构造。
如图16所示，在第3实施形态中与第1实施形态不同之处在于用MOS晶体管53作为用于读出的开关元件。即，与第3实施形态有关的磁存储装置由在相互不同的方向上延伸的第1和第2配线13，23，夹在这些第1和第2配线13，23之间的第1和第2TMR元件16，21，和通过下部电极55与第1TMR元件16连接的MOS晶体管53构成。这里，离开第1配线13地配置下部电极55。而且，使易磁化轴方向相互不同那样地配置第1和第2TMR元件16，21。因为其它构造与第1实施形态相同，所以省略对它们的说明。
图17是表示与本发明的第3实施形态有关的磁存储装置的截面图。下面，我们说明与第3实施形态有关的磁存储装置的制造方法。
首先，如图17所示，通过栅极绝缘膜50在半导体基片11上选择地形成栅极51，在这个栅极51两侧的半导体基片11的表面上形成源极/漏极扩散层52。因此，形成MOS晶体管53，这个MOS晶体管53的栅极51成为读出配线。其次，在绝缘膜12内，形成与源极/漏极扩散层52连接的连接体54和第1配线13。其次，离开第1配线13，形成与连接体54连接的下部电极55，在这个下部电极55上形成第1TMR材料层14。因为此后的工序与第1实施形态相同，所以省略对它们的说明。
在以上那样的第3实施形态中，与上述第1实施形态相同，如图11所示，从第1和第2TMR元件16，21的2个星状曲线设定第1到第3的电流区域。而且，通过从第1到第3的电流区域选择写入电流值，能够在第1和第2TMR元件16，21上选择地写入数据。又，当读出数据时，在第1和第2TMR元件16，21中流过读出电流，从这些第1和第2TMR元件16，21的串联电阻值判断写入数据。这里，在第3实施形态中，因为用MOS晶体管53作为开关元件，所以当读出数据时，通过使与选择单元连接的MOS晶体管53接通，能够容易地使读出电流只流过选择单元。
如果根据上述第3实施形态，则能够得到与第1实施形态相同的效果。
进一步，通过用MOS晶体管53作为用于读出的开关元件，与第2实施形态相同，能够容易地使读出电流只流过选择单元。因此，能够很大地提高数据的读出精度，并且能够提高读出速度。
又，MOS晶体管53的处理过程也可以与用于通常的LSI的MOS晶体管53的处理过程相符合。即，因为可以在周边电路区域形成MOS晶体管的同时，也形成存储单元区域的MOS晶体管53，所以能够不使处理过程变得复杂地形成开关元件。
[第4实施形态]
第4实施形态是TMR元件的易磁化轴方向与配线延伸方向不同的例子。
图18是表示与本发明的第4实施形态有关的磁存储装置的平面图。图19是表示与本发明的第4实施形态有关的磁存储装置的星状曲线的图。下面，我们说明与第4实施形态有关的磁存储装置。又，在第4实施形态中，我们只说明与第1实施形态的不同之处。
如图18所示，在第4实施形态中与第1实施形态不同之处在于第1和第2TMR元件16，21的易磁化轴方向16a，21a与第1和第2配线13，23的延伸方向不同。即，第1TMR元件16的易磁化轴方向16a对于第1配线13的延伸方向顺时钟旋转45度地分开，第2TMR元件21的易磁化轴方向21a对于第2配线23的延伸方向顺时钟旋转45度地分开。又，这时也与第1实施形态相同，因为第1和第2配线13，23正交，所以，第1TMR元件16的易磁化轴方向16a与第2TMR元件21的易磁化轴方向21a也正交。
这样，第4实施形态，与第1实施形态比较，具有第1和第2TMR元件16，21的易磁化轴方向16a，21a顺时钟旋转45度地分开的构造。因此，如图19所示，第4实施形态的星状曲线成为第1实施形态的星状曲线顺时钟旋转45度的曲线。即，与当只在第1和第2TMR元件16，21中的一方写入数据时，在第1实施形态中相同，需要在第1和第2配线13，23中的一方流过比较大的电流相反，在第4实施形态中，在第1和第2配线13，23中流过大致相等电流值的电流。
在如上所述的第4实施形态中，如图19所示，从第1和第2TMR元件16，21的2个星状曲线设定第1到第3电流区域。而且，通过从第1到第3电流区域选择写入电流值，能够在第1和第2TMR元件16，21上选择地写入数据。又，当读出数据时，在第1和第2TMR元件16，21中流过读出电流，从这些第1和第2TMR元件16，21的串联电阻值判断写入数据。
如果根据上述第4实施形态，则能够得到与第1实施形态相同的效果。
进一步，在第4实施形态中，当只在第1和第2TMR元件16，21中的一方写入数据时，在第1和第2配线13，23中流过大致相等大小的电流。因此，与第1实施形态比较，当流过写入电流时，能够抑制在第1和第2配线13，23中的一方加上负荷。
又，对于第1和第2配线13，23的延伸方向，第1和第2TMR元件16，21的易磁化轴方向16a，21a的分开角度不限定于45度，可以具有种种的变更。
又，在第4实施形态的构造中，也可以将第2和第3实施形态中所示的开关元件组合起来。
[第5实施形态]
第5实施形态是使各个易磁化轴方向不重合那样地在1个单元中层积3个以上的TMR元件的例子。
图20是表示与本发明的第5实施形态有关的磁存储装置的平面图。下面，我们说明与第5实施形态有关的磁存储装置。又，在第5实施形态中，我们只说明与第1实施形态的不同之处。
如图20所示，在第5实施形态中与第1实施形态不同之处在于使各个易磁化轴方向16a，21a，60a，61a不重合那样地在1个单元内层积4个TMR元件16，21，60，61。即，使易磁化轴方向16a沿着第1配线13的延伸方向地配置第1TMR元件16，使易磁化轴方向21a沿着从这个第1TMR元件16的易磁化轴方向16a逆时钟旋转45度的分开方向地，配置第2TMR元件21。使易磁化轴方向60a沿着从这个第2TMR元件21的易磁化轴方向21a逆时钟旋转45度的分开方向，即第2配线23的延伸方向地，配置第3TMR元件60，使易磁化轴方向61a沿着从这个第3TMR元件60的易磁化轴方向60a逆时钟旋转45度的分开方向地，配置第4TMR元件61。这些第1到第4TMR元件16，21，60，61顺次地层积在第1和第2配线13，23之间。又，在第1和第2TMR元件16，21之间，在第2和第3TMR元件21，60之间，在第3和第4TMR元件60，61之间，分别形成由非磁性层构成的抗刻蚀层18。
在上述那样的第5实施形态中，从第1到第4TMR元件16，21，60，61的4个星状曲线设定多个电流区域。而且，通过从这些电流区域选择写入电流值，能够在第1到第4TMR元件16，21，60，61上选择地写入数据。又，当读出数据时，在第1到第4TMR元件16，21，60，61中流过读出电流，从这些第1到第4TMR元件16，21，60，61的串联电阻值判断写入数据。这样，在第5实施形态中，能够实现在每一个位中保持16个值的数据的MRAM。
又，为了在每一个位中保持16个值的数据，需要使在第1到第4TMR元件16，21，60，61中的“1”，“0”状态的电阻变化量ΔR1，ΔR2，ΔR3，ΔR4分别具有不同的值。为此，最好如在第1实施形态中所述的那样，例如，使第1到第4TMR元件16，21，60，61的隧道结层具有相互不同的膜厚，使第1到第4TMR元件16，21，60，61由不同的材料形成，使第1到第4TMR元件16，21，60，61具有不同的大小。
又，与第5实施形态有关的磁存储装置，如果层积第1到第4TMR元件16，21，60，61，则能够与第1实施形态相同地形成。这里，在固定第1到第4TMR元件16，21，60，61的磁化粘合层的磁化方向时的磁场中退火是以第1TMR元件16，第2TMR元件21，第3TMR元件60，第4TMR元件61的顺序在不同的温度中进行的。希望将这时的退火温度，对于越在上层的TMR元件设定得越低。
如果根据上述第5实施形态，则能够得到与第1实施形态相同的效果。
进一步，在第5实施形态中，通过使易磁化轴方向16a，21a，60a，61a不重合那样地在1个单元中层积4个TMR元件16，21，60，61，可以在每一个位中写入和读出16个值的数据。因此，可以进一步提高作为存储器的集成度。
又，也可以使各个易磁化轴方向不重合那样地在1个单元内层积5个以上的TMR元件。即，例如当层积n个的TMR元件时，通过将各个TMR元件分开180度/n地配置，可以在每一个位中写入和读出2n个值的数据。
又，在第5实施形态的构造中，也可以将第2和第3实施形态所示的开关元件组合起来，并且如第4实施形态那样使TMR元件的易磁化轴方向不与第1和第2配线的延伸方向重合。
[第6实施形态]
第6实施形态是邻接的配线与易磁化轴相互正交的构造。
图21是表示与本发明的第6实施形态有关的不具有开关元件的磁存储装置的斜视图。图22是表示与本发明的第6实施形态有关的具有用于读出开关的二极管的磁存储装置的斜视图。图23是表示与本发明的第6实施形态有关的具有用于读出开关的晶体管的磁存储装置的斜视图。下面，我们说明与第6实施形态有关的磁存储装置的构造。
如图21到图23所示，在第6实施形态中与第1实施形态的不同之处在于直接邻接地配置在第1配线13上的第1TMR元件16的易磁化轴方向16a与第1配线13的延伸方向分开90度，直接邻接地配置在第2配线23下的第2TMR元件21的易磁化轴方向21a与第2配线23的延伸方向分开90度。即，形成邻接的配线与易磁化轴相互正交的构造。
在以上那样的第6实施形态中，与上述第1到第3的实施形态相同，如图11所示，从第1和第2TMR元件16，21的2个星状曲线设定第1到第3的电流区域。而且，通过从第1到第3的电流区域选择写入电流值，能够在第1和第2TMR元件16，21上选择地写入数据。又，当读出数据时，在第1和第2TMR元件16，21中流过读出电流，从这些第1和第2TMR元件16，21的串联电阻值判断写入数据。
如果根据上述第6实施形态的各图，则能够分别得到与第1到第3实施形态相同的效果，进一步，还能够得到下列效果。
在第1到第3实施形态中，形成邻接配线与易磁化轴相互平行的构造。所以，为了能够使写入配线变细，能够使邻接单元接近。因此，形成有利于单元微细化的构造。
与此相反，在第6实施形态中，形成邻接配线与易磁化轴相互垂直的构造。所以，为了能够通过最接近的配线加上易磁化轴方向的磁场，形成容易使单元的磁化反转，有利于降低写入电流的构造。例如，当进行到选择单元的写入时，例如以1.7∶1.0的比例，在易磁化轴方向上加上比难磁化轴方向大的磁场。又，这种数据比例与单元构造有关可以有很大的变动。
[第7实施形态]
第7实施形态是第1实施形态的变形例，是不用开关元件的构造。
图24，25是表示与本发明的第7实施形态有关的不具有开关元件的磁存储装置的斜视图。下面，我们说明与第7实施形态有关的磁存储装置的构造。我们以与第1实施形态的构造不同的部分为中心进行说明。
图24所示的构造将第1配线13分成写入字线13a和读出字线13b。写入字线13a例如与第2配线(位线)23正交那样地延伸，与第1TMR元件16分开地配置。另一方面，读出字线13b在同一平面上与写入字线13a平行地延伸，通过连接体54和下部电极55与第1和第2TMR元件16，21连接。
图25所示的构造也将第1配线13分成写入字线13a和读出字线13b。写入字线13a例如与第2配线(位线)23正交那样地延伸，与第1TMR元件16分开地配置。另一方面，读出字线13b与写入字线13a平行地延伸，配置在第1TMR元件16和写入字线13a之间，与第1TMR元件16连接。
如果根据上述第7实施形态，则能够得到与第1实施形态相同的效果。
进一步，在第7实施形态中，将第1配线13分成写入字线13a和读出字线13b。因此，与第1实施形态那样的单纯的交叉点构造比较，能够取得大的读出信号，能够提高读出速度。
又，通过使写入线和读出线部分分离，能够除去写入时加在隧道结层32上的电压偏压，从而能够达到提高可靠性的目的。
又，在第7实施形态中，由于没有开关元件能够使单元尺寸减小，也容易向多层化发展。
又，在上述的第1到第7实施形态中，作为存储元件用TMR元件，但是例如，也可以用由2个磁性层和被这些磁性层夹着的导体层构成的GMR(Giant Magneto Resistive(大磁阻))元件。
对于那些熟练的技术人员来说将容易地想出附加的优点和修改。所以，本发明在它的更广阔的方面不限于这里表示和描述的具体详细情况和代表性的实施形态。因此，可以进行各种不同的修改而没有偏离由所附的权利要求书和它们的等效物定义的普遍的创造性概念的精神或范围。

Claims (35)

1.磁记录装置，它具备
在1个单元上沿着与易磁化轴(s)方向相互不同的方向层积的，分别具有至少2个电阻值的磁阻效应元件(s)，和
夹着上述磁阻效应元件(s)，在相互不同的方向上延伸的第1和第2配线。
2.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)具有第1和第2磁阻效应元件，
上述第1配线在第1方向上延伸，
上述第1磁阻效应元件配置在上述第1配线的上方，并且具有沿着第2方向的第1易磁化轴，
上述第2磁阻效应元件配置在上述第1磁阻效应元件的上方，并且具有沿着与上述第2方向不同的第3方向的第2易磁化轴，
上述第2配线配置在上述第2磁阻效应元件的上方，并且在与上述第1方向不同的第4方向上延伸。
3.根据权利要求2的磁记录装置，其中
上述第2方向和上述第3方向分开90度。
4.根据权利要求2的磁记录装置，其中
上述第1方向和上述第4方向分开90度。
5.根据权利要求4的磁记录装置，其中
上述第2方向与上述第1方向相同，上述第4方向与上述第3方向相同。
6.根据权利要求4的磁记录装置，其中
上述第1方向和上述第2方向分开45度，上述第3方向和上述第4方向分开45度。
7.根据权利要求1的磁记录装置，它进一步具备
与上述磁阻效应元件(s)连接的整流元件或晶体管。
8.根据权利要求1的磁记录装置，其中
与上述第1配线邻接的上述磁阻效应元件的上述易磁化轴方向与上述第1配线的延伸方向分开90度，
与上述第2配线邻接的上述磁阻效应元件的上述易磁化轴方向与上述第2配线的延伸方向分开90度。
9.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)电阻值在相同的写入状态是相互不同的。
10.根据权利要求1的磁记录装置，其中
构成上述磁阻效应元件(s)的各个非磁性层(s)的膜厚是相互不同的。
11.根据权利要求1的磁记录装置，其中
构成上述磁阻效应元件(s)的各个磁性层(s)的膜厚是相互不同的。
12.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)的材料是相互不同的。
13.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)的MR比是相互不同的。
14.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)的大小是相互不同的。
15.根据权利要求2的磁记录装置，其中
在上述第1和第2磁阻效应元件中，一方是具有1层非磁性层的1重隧道结构造，另一方是具有2层非磁性层的2重隧道结构造。
16.根据权利要求1的磁记录装置，其中
上述磁阻效应元件(s)是至少由第1磁性层，第2磁性层和非磁性层这样3层构成的TMR元件，或是
至少由第1磁性层，第2磁性层和导电层这样3层构成的GMR元件。
17.根据权利要求16的磁记录装置，其中
在上述TMR元件是具有1层的上述非磁性层的1重结构造或具有2层的上述非磁性层的2重结构造。
18.根据权利要求1的磁记录装置，它进一步具备
在上述磁阻效应元件(s)之间分别形成的，具有比上述磁阻效应元件(s)的面积大的面积的非磁性层(s)。
19.根据权利要求1的磁记录装置，其中
当只在上述磁阻效应元件(s)中的任意磁阻效应元件中写入数据时，流过上述第1和第2配线的电流值对于每个上述任意的磁阻效应元件是不同的。
20.根据权利要求1的磁记录装置，其中
当在上述磁阻效应元件(s)中分别写入数据时，利用上述磁阻效应元件(s)的电阻值分别不同，读出多值的数据。
21.根据权利要求2的磁记录装置，其中利用
当在上述第1磁阻效应元件中写入数据时的上述第1磁阻效应元件的第1电阻值，
当在上述第2磁阻效应元件中写入数据时的上述第2磁阻效应元件的第2电阻值，和
当在上述第1和第2磁阻效应元件两者中写入数据时的第1和第2磁阻效应元件的第3电阻值
分别不同，读出4个值的数据。
22.磁记录装置的制造方法，它具备
形成在第1方向上延伸的第1配线，
在上述第1配线的上方层积磁阻效应元件(s)的上述磁阻效应元件(s)分别备有磁化粘合层，上述磁阻效应元件(s)分别具有2个值的电阻值，
在上述磁阻效应元件(s)上形成在与上述第1方向不同的第2方向上延伸的第2配线，和
在相互不同的温度中顺次地对上述磁阻效应元件(s)进行磁场中的热处理，将上述磁阻效应元件(s)中的上述磁化粘合层的磁化方向固定在相互不同的方向上的制造步骤。
23.根据权利要求22的磁记录装置的制造方法，其中
上述磁阻效应元件(s)具备
备有第1磁化粘合层的第1磁阻效应元件，和
配置在上述第1磁阻效应元件的上方，并且备有第2磁化粘合层的第2磁阻效应元件，
在第1温度中进行磁场中的热处理，使上述第1磁化粘合层的磁化方向固定在第3方向上，
在与上述第1温度不同的第2温度中进行磁场中的热处理，使上述第2磁化粘合层的磁化方向固定在第4方向上。
24.根据权利要求23的磁记录装置的制造方法，其中
使上述第1方向和上述第2方向分开90度那样地，形成上述第1和第2配线。
25.根据权利要求23的磁记录装置的制造方法，其中
使上述第3方向和上述第4方向分开90度那样地，固定上述第1和第2磁化粘合层的磁化方向。
26.根据权利要求23的磁记录装置的制造方法，其中
上述第3方向与上述第1方向相同，上述第4方向与上述第2方向相同。
27.根据权利要求23的磁记录装置的制造方法，其中
使上述第1方向和上述第3方向分开45度，使上述第2方向和上述第4方向分开45度。
28.根据权利要求22的磁记录装置的制造方法，它进一步具备
形成与上述磁阻效应元件(s)连接的整流元件或晶体管的制造步骤。
29.根据权利要求22的磁记录装置的制造方法，其中
与上述第1配线邻接的上述磁阻效应元件的上述易磁化轴方向与上述第1配线的延伸方向分开90度，
与上述第2配线邻接的上述磁阻效应元件的上述易磁化轴方向与上述第2配线的延伸方向分开90度。
30.根据权利要求22的磁记录装置的制造方法，其中
构成上述磁阻效应元件(s)的非磁性层(s)形成相互不同的膜厚。
31.根据权利要求22的磁记录装置的制造方法，其中
构成上述磁阻效应元件(s)的磁性层(s)形成相互不同的膜厚。
32.根据权利要求22的磁记录装置的制造方法，其中
上述磁阻效应元件(s)由相互不同的材料形成。
33.根据权利要求22的磁记录装置的制造方法，其中
上述磁阻效应元件(s)形成相互不同的大小。
34.根据权利要求22的磁记录装置的制造方法，它进一步具备
在上述磁阻效应元件(s)之间分别形成非磁性层(s)，上述非磁性层(s)的面积比上述磁阻效应元件(s)的面积大的制造步骤。
35.根据权利要求22的磁记录装置制造方法，其中
以从上述第1配线侧的磁阻效应元件到上述第2配线侧的磁阻效应元件的顺序，对上述磁阻效应元件(s)进行上述热处理，使温度顺次降低那样地设定这个热处理时的温度。
CNB021560706A 2001-12-13 2002-12-13 磁记录装置及其制造方法 Expired - Fee Related CN1215464C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001380321A JP3866567B2 (ja) 2001-12-13 2001-12-13 半導体記憶装置及びその製造方法
JP380321/2001 2001-12-13

Publications (2)

Publication Number Publication Date
CN1427396A true CN1427396A (zh) 2003-07-02
CN1215464C CN1215464C (zh) 2005-08-17

Family

ID=19187140

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021560706A Expired - Fee Related CN1215464C (zh) 2001-12-13 2002-12-13 磁记录装置及其制造方法

Country Status (7)

Country Link
US (2) US6829162B2 (zh)
EP (1) EP1320104B1 (zh)
JP (1) JP3866567B2 (zh)
KR (1) KR100521825B1 (zh)
CN (1) CN1215464C (zh)
DE (1) DE60222985T2 (zh)
TW (1) TW571435B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050355A (zh) * 2016-12-06 2019-07-23 艾沃思宾技术公司 磁阻设备及其方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
KR100451660B1 (ko) * 2001-12-05 2004-10-08 대한민국(서울대학교 총장) 전압을 이용한 강자성박막의 자화용이축 제어방법 및 이를이용한 비휘발성, 초고집적, 초절전형 자기메모리와정보기록방법
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
CN1799104B (zh) * 2003-06-05 2011-07-13 Nxp股份有限公司 存储在非易失性存储器中的数据的完整性控制
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
EP1692690A2 (en) * 2003-11-10 2006-08-23 C M Innovations, Inc. Solid state magnetic memory system and method
US7257018B2 (en) * 2003-12-12 2007-08-14 Macronix International Co., Ltd. Method and apparatus for a low write current MRAM having a write magnet
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
JP2005340468A (ja) * 2004-05-26 2005-12-08 Fujitsu Ltd 半導体装置
US7372728B2 (en) 2004-06-16 2008-05-13 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7209383B2 (en) 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
FR2871921A1 (fr) 2004-06-16 2005-12-23 St Microelectronics Sa Architecture de memoire a lignes d'ecriture segmentees
US7106621B2 (en) 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
US7136298B2 (en) 2004-06-30 2006-11-14 Stmicroelectronics, Inc. Magnetic random access memory array with global write lines
US7079415B2 (en) 2004-06-30 2006-07-18 Stmicroelectronics, Inc. Magnetic random access memory element
US7301800B2 (en) 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
WO2006003639A1 (en) * 2004-07-01 2006-01-12 The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Magnetoresistance device
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
JP2006156844A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体記憶装置
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7154771B2 (en) * 2005-02-09 2006-12-26 Infineon Technologies Ag Method of switching an MRAM cell comprising bidirectional current generation
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
USRE47382E1 (en) 2005-07-18 2019-05-07 Xenogenic Development Limited Liability Company Back-to-back metal/semiconductor/metal (MSM) Schottky diode
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
JP4435189B2 (ja) 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP2008211057A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
US20090027811A1 (en) * 2007-07-27 2009-01-29 Magic Technologies, Inc. Spin transfer MRAM device with reduced coefficient of MTJ resistance variation
US7785666B1 (en) * 2007-12-12 2010-08-31 Western Digital (Fremont), Llc Methods for fabricating a magnetic recording device
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
JPWO2011135984A1 (ja) * 2010-04-28 2013-07-18 株式会社日立製作所 半導体記憶装置
CN103066198B (zh) * 2011-10-19 2015-06-03 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
CN105336357B (zh) * 2014-07-17 2018-05-11 华为技术有限公司 磁性存储装置及运用该装置的信息存储方法
US10970625B2 (en) * 2014-11-03 2021-04-06 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10461251B2 (en) 2017-08-23 2019-10-29 Everspin Technologies, Inc. Method of manufacturing integrated circuit using encapsulation during an etch process
US11586885B2 (en) * 2019-04-01 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Synapse-inspired memory element for neuromorphic computing
US20230039834A1 (en) * 2021-08-05 2023-02-09 International Business Machines Corporation Dual spacer for double magnetic tunnel junction devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176149A (ja) * 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3913971B2 (ja) * 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP2001217398A (ja) 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
KR100341843B1 (ko) * 2000-04-12 2002-06-24 황정남 자성체내의 자화 용이축 회전 및 다중 자화축 물질 제조방법
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
JP4477199B2 (ja) * 2000-06-16 2010-06-09 株式会社ルネサステクノロジ 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
JP2002025245A (ja) * 2000-06-30 2002-01-25 Nec Corp 不揮発性半導体記憶装置及び情報記録方法
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050355A (zh) * 2016-12-06 2019-07-23 艾沃思宾技术公司 磁阻设备及其方法
CN110050355B (zh) * 2016-12-06 2023-06-23 艾沃思宾技术公司 磁阻设备及其方法

Also Published As

Publication number Publication date
EP1320104B1 (en) 2007-10-17
KR100521825B1 (ko) 2005-10-17
US20030112655A1 (en) 2003-06-19
JP3866567B2 (ja) 2007-01-10
JP2003179213A (ja) 2003-06-27
US6914810B2 (en) 2005-07-05
DE60222985T2 (de) 2008-07-31
TW571435B (en) 2004-01-11
US20050002230A1 (en) 2005-01-06
US6829162B2 (en) 2004-12-07
KR20030048351A (ko) 2003-06-19
CN1215464C (zh) 2005-08-17
EP1320104A1 (en) 2003-06-18
DE60222985D1 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
CN1215464C (zh) 磁记录装置及其制造方法
CN1252728C (zh) 采用soi衬底的磁存储器及其制造方法
CN1185711C (zh) 半导体存储装置
US10580472B2 (en) Magnetic memory device
CN100351945C (zh) 磁阻效应元件和磁存储器
CN1612262A (zh) 在未构图的连续磁层中存储数据的***和方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1199274C (zh) 半导体存储装置
CN1254790C (zh) 固体磁性元件以及固体磁性元件阵列
CN1495902A (zh) 磁存储装置及其制造方法
CN1244154C (zh) 半导体存储装置
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN1758372A (zh) 存储器
CN101030443A (zh) 磁阻效应元件和磁存储器
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN1495793A (zh) 磁随机存取存储器
CN100350496C (zh) 磁存储装置及其制造方法
CN1249815C (zh) 信息存储装置及其制造方法
CN1448947A (zh) 磁存储装置的制造方法
US8427866B2 (en) Magnetic storage element and magnetic storage device
CN1433020A (zh) 磁存储器
CN1495929A (zh) 磁阻效应元件、磁存储器及其制造方法
US7470964B2 (en) Magnetic memory and manufacturing method thereof
CN1267899C (zh) 磁记录元件
CN1873827A (zh) 磁存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050817

Termination date: 20121213