CN1412777A - 高密度存储器读出放大器 - Google Patents

高密度存储器读出放大器 Download PDF

Info

Publication number
CN1412777A
CN1412777A CN02143597A CN02143597A CN1412777A CN 1412777 A CN1412777 A CN 1412777A CN 02143597 A CN02143597 A CN 02143597A CN 02143597 A CN02143597 A CN 02143597A CN 1412777 A CN1412777 A CN 1412777A
Authority
CN
China
Prior art keywords
current
memory cell
read
differential amplifier
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02143597A
Other languages
English (en)
Other versions
CN100447898C (zh
Inventor
F·A·佩尔纳
A·L·范布洛克林
P·J·弗里克
J·R·小易通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1412777A publication Critical patent/CN1412777A/zh
Application granted granted Critical
Publication of CN100447898C publication Critical patent/CN100447898C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供一种读取电阻性存储器阵列30的多状态存储器单元RW中数据的读出放大器38，包括具有第一和第二输入节点74，75的差分放大器Q5，Q6。读出电路A1，Q1，Q2利用施加其上的读电压VR确定存储器单元RW中的电流，并将代表存储器单元RW电流的检测电流施加到差分放大器的第一输入节点74。参考电路A2，Q3，Q4具有第一和第二电阻元件RH，RL，用于将参考电流施加到差分放大器的第二输入节点75，提供与读出电流作比较的对照参考值，以确定存储器单元RW的状态。第一电阻元件RH具有代表存储器单元RW第一状态的电阻，第二电阻元件RL具有代表存储器单元RW第二状态的电阻。参考电路A2，Q3，Q4提供参考电流，它是通过第一和第二电阻元件RH，RL电流的平均。比较器电器76将差分放大器第一和第二输入节点74，75上的信号作比较以提供表明被读出存储器单元RW状态的输出V0。

Description

高密度存储器读出放大器
技术领域
本发明涉及存储器读出放大器领域，更具体而言，本发明涉及具有受控读出电压并提供参考电流的多个电阻元件的高密度存储器读出放大器。
背景技术
在随机存取存储器(RAM)阵列中，将一种放大器用于读出被寻址的存储器单元的状态并将表示被读出的状态的信号提供到阵列的输出。这种读出放大器根据RAM阵列的类型，采用不同的形式。在静态的随机存取存储器(SRAM)阵列或动态的随机存取存储器(DRAM)阵列中，存储器常常是挥发性的，也就是，当阵列被断电时，并不保留数据。这样的存储器常常是复杂的并需要复杂的读出电路，如控制(解码器)电路及时钟定时的电流模式放大器。
相反，非挥发性存储器阵列，如交叉点阵列，利用非常简单紧凑的存储器单元，如涉及长时间保存，高密度和快速存取的交叉点类型。非挥发性阵列可以是一次写类型，在每个交叉点单元上有熔丝或非熔丝型，或者是多次读-写类，如磁随机存取存储器(MRAM)阵列，具有交叉点磁性单元，每个单元能够在两个或更多的状态之间改变。
在这种高密度电阻性存储器阵列中的一个主要问题是需要将被选的存储器单元与未被选的单元隔离，以便获得对单元状态的精确读出。单元的紧密性和小型化的尺寸产生了来自未被选取的单元的“寄生”泄漏电流的重大问题，它干扰来自被选单元的电流。而且，单元和导体的小尺寸导致较小的电压和电流，这导致在测量电流和电压时需要较高的精确度，以便精确地确定单元中的数据。
例如，在MRAM阵列中，由单元存储数据的被选单元的磁状态，通常由在不同单元状态中行和列结合点上通过被选单元的电流的微小差别确定的。读出单个存储器的电阻性状态可能是不可靠的，因为所有存储器单元结合点被通过许多平行支路耦合在一起。对任何给定的存储器单元读出的电阻等于读出的存储器单元结合点的电阻与在其他行和列的结合点上单元的电阻关联。而且，当试图读出被选存储器单元时，在读出放大器中固有的微小差别可以导致施加到电阻***叉点阵列的微小差分电压，这些微小差分电压可以产生寄生或“潜通路”电流，这干扰了对该单元状态的读出。因此，需要将每个被选单元与未选单元隔离，以便获得单元数据的真实读数。
2001年7月3日授与Perner的美国专利6,256,247B1公开了一种用于高密度存储器阵列的读电路，包括一个差分放大器和两个直接注入的前置放大器。该前置放大器通过将相等电压施加到单元的输入和输出节点两端提供了对于未被选单元的“等电位”隔离，从而使通过未选单元的不希望的电流为最小。
高密度电阻性存储器阵列，例如利用MRAM单元的阵列的另一个问题是由于单元状态未被导电性或绝缘性测出引起的，如在非熔丝存储器中那样。宁可由不同磁状态电阻的变化引起的单元结合点导电率微小差别来确定MRAM单元状态。因此，提供的从单元到读出放大器的读出电流的精确“镜象”，以及提供用于测量对照一种可靠的标准确定单元状态的读出电流的装置是决定性的。
一种方案是使用参考存储器阵列，在其中存储器电路在一个存储器单元中存储单个信息位。将该数据以一种状态存储在存储器单元中并与一种已知状态的参考单元作比较。通过读出存储器单元和参考单元之间电阻的差别读出单元信息。在这种方法中的读出方案是依靠包含与每个存储单元和参考单元串联的晶体管，以便实现为可靠的读出被选存储器单元中的数据的必要隔离。一个明显的缺点是存储器阵列的有效面积被增加，因为在每个参考单元和存储器单元中需要串联晶体管。这种参考存储器方案的一个例子示于2000年4月25日授于Naji的美国专利6,055,178中。
另一种方案是使用一对单元存储一位数据。将数据以一种状态存储在存储器单元中并以相反的状态存储在其他存储器单元中。通过读出单元对的存储器结合点之间的电阻差别来读出该单元信息，被称为“位，位禁(bit bat)”方案。来自单元对的输出将读出可得到的信号加倍，从而使差错减少。一个明显的缺点是存储器阵列的有效容量被减半，因为对于每个被存储的位需要两个存储器单元。这种参考存储器方案的一个例子示于2001年2月20日授于Luk的美国专利6,191,989中。
因此，对于高密度电阻性存储器阵列需要一种实际的电路，以便如通过使未被选的单元的结合点两端的电位为最小来使来自未被选单元的泄漏电流为最小。而且，需要将被选单元与未被选单元隔离，以致来自未被选单元的任何寄生电流不影响所选单元电流的精确度。另外，使不同读出放大器中固有的微小差别为最小是重要的，以避免被测电流的畸变。另外，必须将被读出单元电流的准确转换或镜象提供给读出放大器，以便对照参考值准确地测量该读出电流。最后，需要一种提供参考电流的有效装置，它将不损害阵列的有效存储密度。
发明内容
本发明提供一种与高密度存储器集成的实际电路，本发明的电路将准确的读出电压施加到被选的单元并同时施加到被选的参考单元。它提供运用“等电位”隔离的电路，使来自未被选的存储器单元的泄漏电流的寄生影响为最小。它提供一种使被选的单元与未被选单元隔离的装置。另外，本发明提供了读出电流的精确参考，而不需要全部的参考存储器阵列。而且，本发明提供对电阻性存储器单元的存取和检测，同时保持可与其他的高密度读出方案比拟的读取时间。
在本发明的一种优选实施方案中，提供一种读出放大器，响应施加到被读存储器单元两端上的读电压，读取电阻性存储器阵列中多状态存储器单元内的数据，该放大器包括具有第一和第二输入节点的差分放大器。提供一种读出电路，用于确定其上施加读电压的存储器单元中的电流，并用于将代表存储器单元电流的读出电流施加到差分放大器的第一输入节点。提供一种具有第一和第二电阻元件的参考电路，用于将参考电流施加到差分放大器的第二输入节点，该参考电流提供与读出电流作比较的对照值，用以确定存储器单元的状态。
第一电阻元件具有代表存储器单元第一状态的第一电阻，第二电阻元件具有代表存储器单元第二状态的第二电阻。一个电压源用于将读电压施加到第一和第二电阻元件两端，以便通过将流经第一和第二电阻元件的电流平均来产生参考电流。第一转换器晶体管将存储器单元读出电流施加到差分放大器的第一节点，第二转换器晶体管将该参考电流施加到差分放大器的第二节点。一个比较器电路用于将差分放大器第一和第二输入节点上的信号作比较，以便提供指明被读出存储器单元状态的输出。
本发明的另一种优选实施方案是一种利用差分放大器读出电阻性存储器阵列中被读出的多状态存储器单元内数据的方法。该方法包括利用施加其上的读电压产生存储器单元中的电流，并将代表存储器单元中电流的读出电流施加到差分放大器的第一输入节点。利用具有第一和第二电阻元件的参考电路产生参考电流，将该参考电流施加到差分放大器的第二输入节点，该参考电流提供与读出电流比较的对照值，用以确定存储器单元的状态。
通过将读电压施加到具有代表存储器单元第一状态的电阻的第一参考元件两端产生第一参考电流，通过将读电压施加到具有代表存储器单元第二状态的电阻的第二参考元件两端产生第二参考电流来产生参考电流。
将第一和第二参考电流平均，将该平均电流施加到差分放大器的第二输入节点。将供电电压通过镜象晶体管施加到差分放大器的第一节点以产生读节点电压，并通过参考晶体管施加到差分放大器的第二节点以产生参考节点电压。在代表检测电流的差分放大器第一节点上产生第一电压，在代表参考电流的第二节点上产生第二电压。将在差分放大器第一和第二输入节点上的第一和第二电压进行比较，用以提供表明被读出存储器单元状态的输出。
通过以下用举例方法结合附图的详细描述将使本发明的其他方面和优点变得更明显。
附图说明
图1示出本发明的一种现有技术电阻***叉点存储器设备的简图；
图2示出一种MRAM存储器单元和连接其上的导体的现有技术结构的简图；
图3是一种示出依据本发明的MRAM存储器单元阵列和读出元件结构的简明方框图；
图4是一种示出依据本发明的读出放大器的简明电路图；和
图5是依据本发明的一种读出存储器单元电阻状态的方法的流程图。
具体实施方式
图1示出一种典型的现有技术交叉点存储器阵列。在一个方向中运行的行导体被称为字线，在通常与第一方向垂直的第二方向中延伸的列导体14被称为位线。存储器单元16通常被排列在正方形或矩形阵列中，使得每个存储器单元单位16被与一条字线12和一条相交的位线14连接。
在一种电阻性RAM阵列中，每个存储器单元的电阻具有一个以上的状态，在存储器单元中的数据是单元的电阻状态的函数。电阻性存储器单元可以包括一个或多个磁性层，一个熔丝或阻熔丝，或任何存储或产生影响元件的正常电阻的大小的信息的元件。在电阻性RAM阵列中所用的其他类型的电阻性元件包括作为只读存储器部件的多硅电阻器，和作为光学存储器部件的浮动门晶体管，图象设备或浮动门存储器设备。
一种类型的电阻性随机存取存储器是磁性随机存取存储器(MRAM)，在其中每个存储器单元由多个被隔离层分开的磁性层组成。一个磁性层被称为一个钉扎层，在其中磁性方向是固定的，所以在感光趣的范围内存在被施加的磁场时并不旋转。另一个磁性层被称为读出层，在其中磁性方向在与钉扎层状态一致的状态和与钉扎层状态不一致的状态之间是可变的。一个隔离隧道阻挡层夹在磁性钉扎层和磁性检测层之间，通过隧道是与电子自旋有关的，使存储器单元的电阻是读出层和钉扎层的相对磁化方向的函数。对于读出层两种状态的结合点电阻的变化确定在存储器单元中所存储的数据。2001年1月2日授于Brug等的美国专利6,169,686公开了这样一种磁性存储器单元的存储器。
参考图2，一种MRAM存储器单元被示出。存储器单位16被表示为三层的存储器单元20，在每个单元20中，依据单元20的磁性读出层22的方向存储1位信息。通常，单元20具有与逻辑状态“1”和“0”对应的两个稳定的磁状态。在读出层22上的双向箭头15表示这种二进制状态的能力。在单元20中的钉扎层24被一个薄的绝缘器26与读出层分开。钉扎层24具有固定的磁性方向，如层24上单向箭头17所示。当读出层22的磁性状态与钉扎层24的磁化方向在相同方向上时，单元的磁化被称为“平行的”。同样地，当读出层22的磁性状态在与钉扎层24的磁化方向相反的方向中时，单元的磁化被称为“反向平行的”。这些方向分别对应于低电阻状态和高电阻状态。
一个被选存储器单元20的磁性状态可对穿过被选存储器单元的字线12和位线14施加电流加以改变。这些电流产生两个正交的磁场，当被组合时，将使被选存储器单元20的读出层的磁方向在平行和反向平行状态之间切换。其他的未被选的存储器单元只接收来自穿过未被选存储器单元的或者字线或者位线的磁场。单一的磁场对于改变未被选的单元的读出层磁性方向是不够强的，所以它们保持它们的磁性方向。
图3示出依据本发明的一种交叉点电阻性存储器阵列30。行选择器电路32和列解码器电路34被连到存储器阵列30，以便通过在单元36适当的行和列上提供电压选择存储器单元36。一个读出放大器38被通过列解码器电路34中的开关39连到被选存储器单元36的位线40。行选择器电路32将电压Vrow施加到被选存储器单元36的字线42，电压Vread被施加到位线40相同的位线电压被施加到沿位线40的所有未被选的单元。然而，未被选的单元接收字线电压Vrow，使它们并不在位线40上提供任何大的输出电流。在选择存储器单元以后，在读出放大器38中的放大器A1(见图4)动作，以便将列40保持到电压Vread。
存储器控制器44接收读控制和选择地址信号46并分别在线47和48上提供适当的行和列选择信号到行选择电路32和列解码器电路34。比较器钟信号49被施加到读出放大器38，用于待解释的目的。
如图3中所示，参考元件50和51被通过字线42并联，当电压Vrow选择存储器单元36时，它也选择参考元件50和51。在选择以后，在读出放大器38中的一个运算放大器A2(图4)动作，将列52和53保持在读电压Vread。因此，参考元件50和51承受与施加到被选存储器单元36相同的电压。
读出放大器38在S’从单元36接收指明其中所存储的数据的信号电流。同样，在S”来自参考元件50和51的输出信号电流被通过双重开关56施加到读出放大器38。依次，读出放大器38将在S’来自存储器单元的读出电流与在S”的参考电流作比较，并提供指明在存储器单元36中所存数据的输出信号Vo。
现在看图4，电路60包括读出放大器38和其他的有关电路部件。存储器元件RM被假定是一个电阻性设备，带有至少两个由高和低电阻指明的存储器状态，并可由两个部件组成，一个线性电阻部件和一个非线性电阻部件。每个存储器元件RM与存储器元件的高和低电阻状态对应的一对参考元件RH和RL相关联。放大器38具有读出侧(左侧)，涉及确定通过电阻元件RM的读出电流和参考侧(右侧)，从流经电阻元件RH和RL的电流提供参考电流。
通过将流经被选存储器单元的镜象读出电流与镜象的平均参考电流作比较来读出数据。以类似的方式产生镜象读出电流和镜象的平均电流。读出电压被施加到读出和参考元件上。所得到的读出电流和参考电流流经一组电流转换设备。在参考电流转换设备中，RH和RL电流被相加，其和被近似等于2的一个因数相除以形成镜象的平均参考电流。读出和平均参考电流转换设备的输出被连到时钟定时的差分电流比较器以完成读出操作。
比较详细地描述图4的电路，电阻元件RM，RH和RL每个分别与在此用二极管62，64和66表示的非线性电阻串联。每个二极管的输入是读电压VR。大量的未被选单元的组合寄生电阻被用电阻元件RP表示，它与二极管68串联。外部的供电电压VS被施加到所有未被选单元的二极管。同样，在参考侧，外部电压VS被施加到类似的二极管69，它与表示来自两个将寄生电阻连到节点70的参考列的寄生电阻的电阻元件RP/2串联。电阻元件RP/2的输出被连到在节点72上具有电位VS”的电阻元件RH和RL的输出。电阻元件RP的输出被连到在节点70上具有电位VS’的电阻元件RM的输出。
一个电压控制电路被连到节点70以保持电位VS’尽可能接近VS。晶体管Q的漏极被连到节点70，它的源极被连到地。高增益运算放大器A1具有作为一个输入的VS，具有连到节点70的反馈输入。放大器A1的输出馈送到晶体管Q1的栅极。晶体管Q1和放大器A1动作以保持在节点70上的电位VS’非常接近阵列电压VS。
一种相同的电压控制电路被连到平行参考电阻元件RH和RL输出上的节点72。晶体管Q3的漏极被连到节点72，它的源极被连到地。一个高增益运算放大器A2具有作为一个输入的VS，具有连到节点72的反馈输入。放大器A2的输出馈送到晶体管Q3的栅极，晶体管Q3和放大器A2保持电位VS”非常接近阵列电压VS。
流经晶体管Q1的读出电流是通过被选存储器元件RM的电流和流经近似零偏置二极管的寄生电流之和，该二极管与未被选单元串联，用二极管68和电阻元件RP表示。利用等电位隔离，其中VS≈VS’，和低泄漏二极管，寄生电流将远低于通过RM的读出电流。
流经晶体管Q3的参考电流是流经参考电阻元件RH和RL的两种电流和流经接近零偏置的二极管的寄生电流之和，该二极管与未被选单元串联，用二极管69和电阻元件RP/2表示。节点72起着这两种电流的一个相加节点的作用。
晶体管Q1的栅极被加到转换器晶体管Q2的栅极，将通过晶体管Q1的读出电流“镜象”到差分放大器电路，包括晶体管Q5和Q6。晶体管Q2的漏极被连到读出节点74，提供镜象读出电流作为以下要描述的差分放大器的输入。
同样，晶体管Q3的栅极被连到转换器晶体管Q4的栅极，将通过晶体管Q3的参考电流“镜象”到相同的差分放大器电路。晶体管Q3和Q4的尺寸比例大约是2比1，所以在晶体管Q4中流动的镜象电流，在此被称为镜象的平均参考电流，是两个参考电流之和的一半。晶体管Q3和Q4的尺寸比例由电路和设备的物理性质所确定，比例被调节以获得最佳的镜象平均参考电流。晶体管Q4的漏极被连到参考节点75，提供镜象平均参考电流作为差分放大器的另一个输入。
检测电压VS和以上所描述的电压控制电路和电流转换器电路的设计在读出放大器38的读出侧和参考侧的两侧上是接近相同的，以便使存储器元件RM的电阻和参考存储器元件RH和RL相比较的误差为最小。
晶体管Q5和Q6以及时钟定时放大器76包括在本领域中已知的差分放大器或时钟定时电流比较器。电流流经Q1，镜象读出电流流出晶体管Q5的漏极。参考电流被相加并经过晶体管Q3流动，镜象平均参考电流流出晶体管Q6的漏极。如果镜象读出电流大于镜象平均参考电流，则读出节点74的电压将被拉到参考节点75的电压之下，时钟定时比较器放大器76的输出电压将趋向逻辑0。如果镜象读出电流小于镜象平均参考电流，则读出节点74的电压将被拉到参考节点75的电压之上，时钟定时比较器放大器76的输出将趋向逻辑1。
注意，比较器放大器76是被时钟定时的，所以在节点74和75上的电压可以在存储器单元被读出以后电路已稳定时被采样。定时功能最好从一个外部源46提供，如图3中所示，对整个存储器阵列的功能定时。
本发明的优点之一是读出放大器电路提供受控的读出电压VS’和受控的参考电压VS”，保持两个电压尽可能接近阵列电压VS。这个结果使通过未被选单元的电流流动为最小并有助于将读出放大器与阵列的其余部分隔离。典型情况下，VS被选取为相当接近地，可能是100毫伏，所以寄生泄漏电流被保持为尽可能的低。
本发明的另一个优点是使用一个以上的参考元件，以便根据存储器单元的状态，提供可以调节成多于或少于读出电流一个所选数量的平均电流。这种方法与所得信号可能是存储器单元信号值两倍的“位-位条”方法截然相反。本发明上述方法的一个其他优点是在存储器阵列中需要非常小的电流和电压，从而降低电路所需的功率和热消耗。
本发明的另一个优点是相对于位-位条设计，它减少了所需的存储器元件数目，在位-位条设计中为了提供必要的参考元件需要近似两倍的存储器元件数目。
现在参考图5，给出一张流程图，示出本发明一种优选实施方案的主要步骤。该图示出一种利用差分放大器读出在电阻性存储器阵列的被读出的多状态存储器单元中的数据的方法。在步骤80，利用施加其上的读电压在存储器单元中产生电流。往下在82，代表存储器单元中电流的镜象读出电流被施加到差分放大器的读出节点。在步骤84，利用带有第一和第二电阻元件的参考电路产生参考电流，往下，在86，镜象平均参考电流被施加到差分放大器的第二输入节点，镜象平均参考电流提供参考值，对照此值与读出电流作比较，以确定存储器单元的状态。
虽然在图5中未示出，参考电流可以这样产生，通过将读电压施加到具有代表存储器单元第一状态的电阻的第一参考元件两端产生第一参考电流。读电压被施加到具有代表存储器单元第二状态的电阻的第二参考元件两端产生第二参考电流。第一和第二参考电流被平均，产生镜象的平均参考电流，施加到差分放大器的第二节点。
如步骤88所示，供电电压被通过镜象晶体管施加到运算放大器的第一节点以产生读出节点电压。在90，供电电压被通过参考晶体管施加到运算放大器的第二节点以产生参考节点电压。在步骤92，在差分放大器第一节点上产生代表镜象读出电流的第一输出电压，在步骤94，在第二节点上产生代表镜象平均参考电流的第二输出电压。步骤96包括比较差分放大器第一和第二输入节点上的第一和第二电压，提供指明被读出存储器单元状态的输出，最后，在步骤98，在读操作期间，一个公共电压被施加到存储器阵列中被选存储器单元以外的存储器单元输入和输出端，使存储器阵列中寄生电流为最小。
应该理解，读出放大器38可被适配到一个更一般的，每单元多位的存储器中，其中电阻性元件可具有三个或更多的存储器状态，读出放大器38可具有三个或更多的参考状态。也应理解，单个参考元件RH和RL可被用作多个存储器单元的公共参考。因此，本发明的电路在存储器阵列中有效存储方面比起“位-位条”存储器阵列***大为经济。而且，参考元件RH和RL可以是存储器阵列的一个部件，如图3中所示，或者可以不在存储器阵列位置，作为读出放大器38的部件或其他。
虽然以上的实施方案是本发明的代表，通过考虑本技术说明和所附的权利要求，或者对所公开的发明的实施方案的实践，对于本领域的的技术人员来说，其他的实施方案将是明显的。在此的技术说明和实施方案只是利用权利要求和它们的等效物所规定的本发明的一个范例。

Claims (10)

1.一种用于对施加在被读出存储器单元RM两端的读电压作出响应，读出电阻性存储器阵列30的多状态存储器单元RM中的数据的读出放大器38，包括：
(a)具有第一和第二输入节点74，75的差分放大器Q5，Q6；
(b)读出电路A1，Q1，Q2，用于利用施加其上的读电压确定存储器单元中的电流，和将代表存储器单元电流的读出电流施加到差分放大器Q5，Q6的第一输入节点74；和
(c)具有第一和第二电阻元件RH，RL的参考电路A2，Q3，Q4，用于将平均参考电流施加到差分放大器Q5，Q6的第二输入节点75，参考电流提供与读出电流比较对照的值，用以确定存储器单元RM的状态。
2.如权利要求1所述的读出放大器，其中第一电阻元件RH具有代表存储单元RW第一状态的第一电阻，第二电阻元件RL具有代表存储单元RW第二状态的第二电阻。
3.如权利要求1所述的读出放大器，其中参考电路A2，Q3，Q4是一种平均电路，用于产生参考电流作为通过第一和第二电阻元件RH，RL的电流平均。
4.如权利要求3所述的读出放大器，其中平均电路包括平均元件A2，Q3，Q4，用于将通过第一和第二电阻元件RH，RL的电流相加，提供相加电流，并将相加电流分成一半以获得平均电流。
5.如权利要求4所述的读出放大器，其中差分放大器Q5，Q6包括电流镜象读出电路，具有连到第一输入节点74的镜象晶体管Q5，和连到第二输入节点75的参考晶体管Q6。
6.如权利要求5所述的读出放大器，还包括一个比较器76，用于比较差分放大器Q5，Q6的第一和第二输入节点74，75上的信号，以提供指明被读出存储器单元RW状态的输出V0。
7.如权利要求1所述的读出放大器，还包括第一转换器晶体管Q2，用于将读出电流施加到差分放大器的第一节点74，和第二转换器晶体管Q4，用于将参考电流施加到差分放大器的第二节点75。
8.一种利用差分放大器读取电阻性存储器阵列的被读出多状态存储器单元中数据的方法，包括：
(a)利用施加其上的读电压产生存储器单元中的电流；
(b)将代表存储器单元中电流的读出电流施加到差分放大器的第一输入节点；
(c)利用带有第一和第二电阻元件的参考电路产生参考电流；和
(d)将参考电流施加到差分放大器的第二输入节点，参考电流提供与读出电流比较的对照值，用以确定存储器单元的状态。
9.如权利要求8所述的方法，其中参考电流被这样产生，通过(a)将读电压施加到具有代表存储器单元第一状态的电阻的第一参考元件两端产生第一参考电流，(b)将读电压施加到具有代表存储器单元第二状态的电阻的第二参考元件两端产生第二参考电流，和(c)从第一和第二参考电流产生平均电流，并将平均电流施加到差分放大器的第二输入节点。
10.如权利要求8所述的方法，还包括在差分放大器第一节点上产生代表读出电流的第一电压，在第二节点上产生代表参考电流的第二电压，将差分放大器第一和第二输入节点上的第一和第二电压作比较，以提供表明被读出存储器单元状态的输出。
CNB021435979A 2001-10-11 2002-10-11 高密度存储器读出放大器 Expired - Lifetime CN100447898C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/976,304 US6501697B1 (en) 2001-10-11 2001-10-11 High density memory sense amplifier
US09/976304 2001-10-11

Publications (2)

Publication Number Publication Date
CN1412777A true CN1412777A (zh) 2003-04-23
CN100447898C CN100447898C (zh) 2008-12-31

Family

ID=25523969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021435979A Expired - Lifetime CN100447898C (zh) 2001-10-11 2002-10-11 高密度存储器读出放大器

Country Status (7)

Country Link
US (1) US6501697B1 (zh)
EP (1) EP1302948B1 (zh)
JP (1) JP2003178574A (zh)
KR (1) KR100890612B1 (zh)
CN (1) CN100447898C (zh)
DE (1) DE60205193T2 (zh)
TW (1) TWI240282B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN103000225B (zh) * 2011-09-19 2017-03-01 海力士半导体有限公司 非易失性存储器件
CN108172250A (zh) * 2013-03-15 2018-06-15 硅存储技术公司 高速和低功率读出放大器
CN109256158A (zh) * 2018-08-16 2019-01-22 歌尔股份有限公司 感测电路
CN110136759A (zh) * 2018-02-09 2019-08-16 上海磁宇信息科技有限公司 降低读操作对数据扰动的电路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426907B1 (en) * 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell
US6757188B2 (en) * 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
US6590804B1 (en) * 2002-07-16 2003-07-08 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier
US6754123B2 (en) * 2002-10-01 2004-06-22 Hewlett-Packard Development Company, Lp. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
US6700814B1 (en) * 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
JP3704128B2 (ja) * 2003-02-17 2005-10-05 株式会社東芝 磁気ランダムアクセスメモリとその読み出し方法
FR2853444B1 (fr) * 2003-04-02 2005-07-15 St Microelectronics Sa Amplificateur de lecture a double etage de lecture
GB0320339D0 (en) * 2003-08-29 2003-10-01 Isis Innovation Resistance array reader
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
US7038941B2 (en) * 2003-12-19 2006-05-02 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US7130235B2 (en) * 2004-09-03 2006-10-31 Hewlett-Packard Development Company, L.P. Method and apparatus for a sense amplifier
DE102004045219B4 (de) * 2004-09-17 2011-07-28 Qimonda AG, 81739 Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7495971B2 (en) 2006-04-19 2009-02-24 Infineon Technologies Ag Circuit and a method of determining the resistive state of a resistive memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
US7778065B2 (en) * 2008-02-29 2010-08-17 International Business Machines Corporation Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices
US7813166B2 (en) * 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
US8482955B2 (en) 2011-02-25 2013-07-09 Micron Technology, Inc. Resistive memory sensing methods and devices
JP5867315B2 (ja) * 2012-06-28 2016-02-24 富士通株式会社 判定装置、および判定方法
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
US9460785B2 (en) 2014-03-06 2016-10-04 Kabushiki Kaisha Toshiba Semiconductor storage device
JP6333477B2 (ja) 2014-10-23 2018-05-30 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ ドット積を求めるためのメムリスティブクロスバーアレイ
US9947405B2 (en) 2014-11-18 2018-04-17 Hewlett Packard Enterprise Development Lp Memristive dot product engine with a nulling amplifier
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
KR20170143125A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 기준전압을 생성하기 위한 메모리 셀을 포함하는 메모리 장치
JP2018163728A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリデバイス及びメモリデバイスの制御方法
US11295811B2 (en) * 2020-08-27 2022-04-05 Micron Technology, Inc. Increase of a sense current in memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346197A (ja) * 1989-07-13 1991-02-27 Fujitsu Ltd 半導体記憶装置
KR920013458A (ko) * 1990-12-12 1992-07-29 김광호 차동감지 증폭회로
JPH0660676A (ja) * 1992-08-13 1994-03-04 Nippondenso Co Ltd 半導体メモリ装置
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6262625B1 (en) * 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
US6055178A (en) 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
JP3886669B2 (ja) * 1999-06-10 2007-02-28 株式会社東芝 半導体記憶装置
KR100347067B1 (ko) * 1999-12-06 2002-08-03 삼성전자 주식회사 안정된 읽기 동작을 수행하는 반도체 메모리 장치
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6191989B1 (en) 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
US6426907B1 (en) * 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000225B (zh) * 2011-09-19 2017-03-01 海力士半导体有限公司 非易失性存储器件
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN108172250A (zh) * 2013-03-15 2018-06-15 硅存储技术公司 高速和低功率读出放大器
CN110136759A (zh) * 2018-02-09 2019-08-16 上海磁宇信息科技有限公司 降低读操作对数据扰动的电路
CN110136759B (zh) * 2018-02-09 2021-01-12 上海磁宇信息科技有限公司 降低读操作对数据扰动的电路
CN109256158A (zh) * 2018-08-16 2019-01-22 歌尔股份有限公司 感测电路

Also Published As

Publication number Publication date
KR20030030950A (ko) 2003-04-18
US6501697B1 (en) 2002-12-31
DE60205193D1 (de) 2005-09-01
DE60205193T2 (de) 2006-05-24
KR100890612B1 (ko) 2009-03-27
CN100447898C (zh) 2008-12-31
EP1302948B1 (en) 2005-07-27
EP1302948A1 (en) 2003-04-16
JP2003178574A (ja) 2003-06-27
TWI240282B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
CN100447898C (zh) 高密度存储器读出放大器
JP4113033B2 (ja) 電荷注入差動センス増幅器を有する抵抗性クロスポイントメモリアレイ
US8395929B2 (en) Signal margin improvement for read operations in a cross-point memory array
JP3812805B2 (ja) トンネル磁気抵抗素子を利用した半導体記憶装置
US6985383B2 (en) Reference generator for multilevel nonlinear resistivity memory storage elements
CN1455414B (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
US6456524B1 (en) Hybrid resistive cross point memory cell arrays and methods of making the same
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
US6385111B2 (en) Reference signal generation for magnetic random access memory devices
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
US20030206473A1 (en) Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US20090067233A1 (en) Magnetic random access memory and method of reading data from the same
US6426907B1 (en) Reference for MRAM cell
CN1459792A (zh) 具有串联二极管的磁随机存取存储器的三次取样读出
CN1501401A (zh) 可调节电流模式微分放大器
US6781873B2 (en) Non-volatile memory device capable of generating accurate reference current for determination
JP2009158098A (ja) マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法
CN1666289A (zh) 平衡负载存储器和操作方法
KR20030039307A (ko) 기준 셀을 사용하여 데이터 판독 동작을 수행하는불휘발성 메모리 장치 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081231

CX01 Expiry of patent term