CN1389900A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1389900A
CN1389900A CN02121634A CN02121634A CN1389900A CN 1389900 A CN1389900 A CN 1389900A CN 02121634 A CN02121634 A CN 02121634A CN 02121634 A CN02121634 A CN 02121634A CN 1389900 A CN1389900 A CN 1389900A
Authority
CN
China
Prior art keywords
film
laser
semiconductor film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02121634A
Other languages
English (en)
Other versions
CN1332418C (zh
Inventor
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1389900A publication Critical patent/CN1389900A/zh
Application granted granted Critical
Publication of CN1332418C publication Critical patent/CN1332418C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

为了得到其中关电流值很低、波动被抑制的TFT,电子设备配备有该TFT。基础绝缘膜和非晶半导体膜之间的膜淀积温度被设定为基本相同,以改善半导体膜的平整度。然后,进行激光照射。

Description

制造半导体器件的方法
                            发明背景
1.发明领域
本发明涉及具有组成包括薄膜晶体管(在下文中称作TFT)的电路的半导体器件和制造该半导体器件的方法。例如，本发明涉及以液晶显示面板为代表的电光器件和安装了这些电光器件作为其部件的电子设备。
注意，本技术说明中的术语半导体器件指能够利用半导体性能作为其功能的通用器件，并且电光器件、配有EL元件和类似元件的发光器件、半导体电路和电子设备都包括在半导体器件这一类别中。
2.相关技术说明
近几年，通过用形成于具有绝缘表面的衬底上的半导体薄膜(具有大约几到几百个纳米的厚度)构成薄膜晶体管(TFT)的技术受到关注。薄膜晶体管广泛地应用于诸如IC或电光器件这样的电子器件，并且特别是作为图象显示器件的开关元件需要得到迅速地发展。
有源矩阵液晶模块、EL模块和接触图象传感器被认为是薄膜晶体管的典型实例。特别地，以具有结晶结构的硅膜(典型地，多晶硅膜)为有源层的TFT(在下文中称作多晶硅TFT)具有高的场效应迁移率，这样具有各种功能的电路可以用所述TFT形成。
例如，在安装在液晶显示器件上的液晶模块中，用于为每个功能块实施图象显示的像素部分和用于控制像素部分的诸如基于CMOS电路的移位寄存器电路、电平转移(level shifter)电路、缓冲电路或取样电路这样的驱动器电路形成于一个衬底上。
另外，TFT(像素TFT)分别安排在有源矩阵液晶模块的像素部分的几十到几百万个像素内，且像素电极提供给相应的像素TFT。在相对衬底上提供相对电极，液晶夹在所述相对衬底与衬底之间，且以液晶作为电介质的一类电容器被形成。加在各自像素上的电压由TFT的开关功能控制以控制到电容器的电荷从而驱动液晶。这样，光透射的数量得到控制，从而显示出图象。
像素TFT包括n沟道TFT，并向液晶提供电压以便作为开关元件驱动它。因为液晶由交流电驱动，所以经常采用一种称为帧倒置驱动(frame inversion driving)的***。该***中，为了将耗电量压缩到低的水平，充分地降低用于像素TFT所需性能的关电流(off-current)值(TFT在关操作时流过的漏电流)是很重要的。
另外，为了在较低的成本下制造出具有优良电性能的TFT，一种能实现短时间周期处理的激光退火技术是重要的。
激光退火通常用于晶化非晶半导体膜的过程、改善结晶度的过程和类似的过程。注意，常用于激光退火的激光是准分子激光。因为这种方法提供高的生产力并在批量生产中有优势，所以优选地使用进行激光退火的方法，其中：发自具有大功率输出的脉冲振荡激光器的激光束通过光学***处理以便于在照射面上得到几乘几厘米的方斑(square spot)形状或具有例如10cm或更长长度的线形形状；激光束的照射位置相对于照射面扫描。特别地，当具有线形形状的激光束(下文中称作线形激光束)在照射面上使用时，不同于使用需要在前后方向和左右方向扫描的斑状激光束的情形，激光束只要在垂直于线形光束的线的方向扫描就能在照射面上照射，其提供了高的生产力。扫描在垂直于线的方向实施的原因是垂直方向是最有效的扫描方向。由于其高的生产力，使用来自大功率输出的激光器的通过适当的光学***处理的线形光束正变成激光退火的主流。另外，激光束以重叠(overlapping)的方式照射同时在短方向逐步位移，由此激光退火在非晶硅膜的整个表面上进行以晶化膜或改善结晶性能。
进一步，为了在较低的成本制造TFT，在比半导体衬底或石英衬底便宜并能在其中获得大的表面积的玻璃衬底上制造TFT已经是很重要的了。
使用玻璃衬底的情形中，为了防止玻璃衬底中所含的碱金属扩散，提供了由包含硅作为其主要成分的绝缘膜(氧化硅膜、氮化硅膜、氮氧化硅膜或类似的膜)组成的基础绝缘膜，非晶硅膜形成于该绝缘膜之上，然后进行激光照射。
本发明人通过许多实验和研究，在受到激光照射的硅膜表面发现大量微孔，SEM(35,000倍的放大倍数)观察到的孔的照片示于图26。本发明人发现，由于起因于微孔的半导体膜表面不均匀的原因，形成于衬底上的大量TFT中产生了差异(variation)。在TFT的有源层形成于有微孔的位置的情形下，TFT与其它在同样衬底上制造的TFT相比具有不良的电性能。
另外，微孔经常出现在用相对高的能量密度或相对高的重叠比照射激光的情形。特别地，有一种趋势，就是微孔明显地出现在激光在氮气氛中或真空中照射的情形中。
而且，微孔出现在非晶硅膜形成于基础绝缘膜上的情形，但是没有出现在非晶硅膜接触衬底形成而没有形成基础绝缘膜的情形。
基于上述结果，本发明人从各种角度做了许多实验和研究以查明微孔产生的原因。结果是，他们进一步发现在激光束照射之前在非晶硅膜的表面上形成了微细的凸起部分。这些微细的凸起部分也非常小(典型的有1μm或更小的直径以及0.05μm或更小的高度)，SEM(50,000倍的放大倍数)观察的凸起部分的照片示于图25。注意，当微细的凸起部分及其附近用EIX分析测试时，证实了凸起部分不是诸如灰尘这样的杂质。
当微细的凸起部分用激光照射时，就很容易出现微孔。本发明人发现微细凸起部分是微孔出现的原因。
微细凸起部分是在基础绝缘膜上形成非晶硅膜的阶段形成的，并能够在500倍的放大倍数在暗场反射模式下通过显微观察看到非常小的亮点。
可以采用不形成基础绝缘膜的方法。然而，提供基础绝缘膜是为了玻璃衬底中所含的诸如碱金属这样的杂质离子不扩散到形成于基础绝缘膜之上的半导体膜中，并且为了在更低成本下TFT的制造，基础绝缘膜是绝对必要的。
发明简述
考虑到上述情况产生了本发明，本发明的目的因而就是在廉价的衬底(玻璃衬底或类似衬底)上形成处于迭层结构的基础绝缘膜和非晶半导体膜、并且即使有激光照射时也抑制微细凸起部分和起因于凸起部分的微孔的出现。这就是说，本发明的目的是获得基础绝缘膜上具有极好的表面平整度的非晶半导体膜。
为了解决上述问题，从各种角度做了许多实验和研究。结果是，让基础绝缘膜的膜淀积温度和非晶半导体膜的膜淀积温度基本上彼此相等，从而能够得到具有无微细凸起部分并有极好的平整度的表面的非晶半导体膜。这样，即使有激光照射，微孔的出现也能被抑制。
注意“让膜淀积温度基本上彼此相等”指非晶半导体膜的膜淀积温度与基础绝缘膜的膜淀积温度的比是0.8-1.2，优选地，基础绝缘膜和非晶半导体膜在膜淀积温度上的差别在±5℃的范围。
根据本技术说明中公开的本发明的第一结构，提供了制造半导体器件的方法，包括：
第一步，在绝缘表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成非晶半导体膜；以及
第三步，通过激光的照射对非晶半导体膜实施晶化，从而形成具有结晶结构的半导体膜，
其特征在于基础绝缘膜的膜淀积温度与非晶半导体膜的膜淀积温度一样。
根据本发明的第二结构，提供了制造半导体器件的方法，包括：
第一步，在绝缘表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成非晶半导体膜；以及
第三步，通过激光的照射对非晶半导体膜实施晶化，从而形成具有结晶结构的半导体膜，
其特征在于基础绝缘膜和非晶半导体膜之间在膜淀积温度上的差别在±50°的范围。
让基础绝缘膜的膜淀积温度与非晶半导体膜的膜淀积温度基本上一样，从而能获得有高平整度的半导体膜表面。通过在TFT有源层使用具有高平整度的半导体膜，耐压得到提高。这样，TFT的可靠性得到改善。
另外，本发明不仅用于晶化过程中的激光照射，还用于将激光用在半导体器件的制造过程中的过程，例如用于膜质量的改善和杂质元素的激活的激光退火。
根据本发明的第三结构，提供了制造半导体器件的方法，包括
第一步，在绝缘表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成非晶半导体膜；以及
第三步，对非晶半导体膜实施激光照射，
其特征在于基础绝缘膜和非晶半导体膜之间在膜淀积温度上的差别在±50°的范围。
另外，在现有技术中，作为平整(1eveling)过程，给出了背刻蚀(etchback)方法，其中实施刻蚀以便在形成敷用膜(applicationfilm)之后达到平整，机械化学抛光(CMP)法，和类似的方法。但是，在本发明中，只有让膜淀积温度在基础绝缘膜和非晶半导体膜之间相等是必需的，并且起因于平整(leveling)的膜厚度的减少和步骤(step)数目的增加不受影响。
另外，本发明在需要基础绝缘膜为玻璃衬底的情形的情形下是特别有效的。
根据本发明的第四结构，提供制造半导体器件的方法，包括：
第一步，在绝缘表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成非晶半导体膜；
第三步，通过激光的照射对非晶半导体膜实施晶化，从而在半导体膜上形成具有结晶结构的半导体膜和氧化物膜，
第四步，除去氧化物膜；以及
第五步，在惰性气体气氛或在真空中实施激光照射，从而平整半导体膜的表面，
其特征在于，在基础绝缘膜和非晶半导体膜之间的膜淀积温度差别在±50°的范围。
另外，因为微孔容易出现在真空或在惰性气体气氛中激光照射到半导体膜上的情形中，所以本发明是特别有效的。
另外，在第四结构中，其特征在于第五步中激光的能量密度高于第三步中激光的能量密度。
进一步，在第四结构中，其特征在于第五步中激光的重叠比低于第三步中激光的重叠比。
根据本发明的第五结构，提供制造半导体器件的方法，包括：
第一步，在绝缘表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成非晶半导体膜；
第三步，用金属元素掺杂非晶半导体膜；
第四步，对半导体膜实施热处理，然后实施激光照射，从而在半导体膜上形成具有结晶结构的半导体膜和氧化物膜；
第五步，除去氧化物膜；以及
第六步，在惰性气体气氛中或在真空中实施激光照射，从而平整半导体膜的表面，
其特征在于基础绝缘膜和非晶半导体膜之间的膜淀积温度的差别在±50°的范围。
根据本发明的第六结构，提供制造半导体器件的方法，包括：
第一步，在绝缘膜的表面上形成基础绝缘膜；
第二步，在基础绝缘膜上形成具有非晶结构的第一半导体膜；
第三步，用金属元素掺杂具有非晶结构的第一半导体膜；
第四步，对第一半导体膜实施热处理，然后实施激光照射，从而在第一半导体膜上形成具有结晶结构的第一半导体膜和氧化物膜；
第五步，其除去氧化物膜；
第六步，在惰性气体气氛或在真空中实施激光照射，从而平整第一半导体膜的表面；
第七步，用含臭氧的溶液氧化具有结晶结构的半导体膜的表面，从而形成阻挡层；
第八步，在阻挡层上形成包含稀有气体元素的第二半导体膜；
第九步，将金属元素吸取到第二半导体膜中，从而除去或减少具有结晶结构的第一半导体膜中的金属元素；以及
第十步，除去第二半导体膜和阻挡层，
其特征在于基础绝缘膜和具有非晶结构的第一半导体膜之间的膜淀积温度的差别在±50°的范围。
另外，在第六结构中，其特征在于稀有气体元素是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种元素。
进一步，在第六结构中，其特征在于第二半导体膜在含有稀有气体元素的气氛中用半导体作为靶通过溅射形成的。
另外，在第五结构或第六结构中，其特征在于第四步中的热处理是加热过程或照射强光的过程。强光是发自选自包括卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯和高压汞灯的组中的一种灯的光。
进一步，在第五或第六结构中，金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种元素，它们是加速硅的晶化的元素。
另外，在以上说明的每种结构中，激光发自连续振荡或脉冲振荡型的Ar激光器或Kr激光器的准分子激光器，或连续振荡或脉冲振荡型的YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器，或Ti：蓝宝石激光器。
进一步，在第四结构、第五结构或第六结构中，惰性气体气氛是氮气氛。
另外，在第四结构、第五结构或第六结构中，第二激光照射是在真空中或在惰性气体气氛中实施的平整过程，且半导体膜的表面进一步被平整化。特别地，在栅绝缘膜很薄的情形，例如，栅绝缘膜具有100nm或更薄的厚度，本发明非常有效。
                          附图简要说明
在附随的附图中：
图1A至1E是根据本发明(实施方案样式1)的视图；
图2A至2G是根据本发明(实施方案样式2)的视图；
图3A至3G是根据本发明(实施方案样式3)的视图；
图4A至4E是根据本发明(实施方案样式3)的视图；
图5A至5D是有源矩阵衬底的制造过程的视图；
图6A至6C是有源矩阵衬底的视图；
图7是有源矩阵衬底的视图；
图8是用TEM观察的栅电极附近的照片；
图9A和9B是表示TFT中(具有115nm的厚度的栅绝缘膜)劣化速率的曲线；
图10A和10B是表示TFT中(具有80nm的厚度的栅绝缘膜)劣化速率的曲线；
图11A和11B是表示TFT中(具有60nm的厚度的栅绝缘膜)劣化速率的曲线；
图12是表示L/W＝2/8的TFT中(具有115nm的厚度的栅绝缘膜)关电流值的曲线；
图13是表示L/W＝2/8的TFT中(具有80nm的厚度的栅绝缘膜)关电流值的曲线；
图14是表示L/W＝2/8的TFT中(具有60nm的厚度的栅绝缘膜)关电流值的曲线；
图15是表示L/W＝7/40的TFT中(具有60nm的厚度的栅绝缘膜)关电流值的曲线；
图16是AM-LCD(实施方案3)的外观的视图；
图17是液晶显示器件(实施方案4)的横截面的一个实例的视图；
图18A和18B是EL模块(实施方案5)的俯视图和横截面视图；
图19是EL模块(实施方案5)的横截面视图；
图20A和20B是TFT(实施方案6)的实例的视图；
图21是激光器(实施方案7)的视图；
图22A至22F给出电子设备的实例；
图23A至23D给出电子设备的实例；
图24A至24C给出电子设备的实例；
图25是用SEM(50,000的放大倍数)观察的微细凸起部分的照片；以及
图26是用SEM(35,000的放大倍数)观察的微孔的照片。
优选的实施方案的详细说明
本发明的实施方案样式将在下面说明。
本发明中，至少在具有大面积的任意绝缘表面上形成基础绝缘膜的过程、在基础绝缘膜上在同基础绝缘膜相同的膜淀积温度下形成半导体膜的过程和对半导体膜照射激光的过程被给出。
通过采用同样的膜淀积温度，在激光的照射之前的阶段就能获得没有微细凸起部分的平坦的半导体膜的表面。当对具有平坦表面的半导体膜进行激光照射以制造TFT时，能得到令人满意的电性能。
在下文中，根据本发明的典型TFT的制造过程简单地参考图1A至4E给出。
实施方案样式1
这里，给出一个实例，其中本发明用于通过激光照射晶化非晶半导体膜的技术。
图1A中，参考编号10指具有绝缘表面的衬底，参考编号11指变成阻挡层的基础绝缘膜。
图1A中，玻璃衬底、石英衬底、陶瓷衬底或类似的衬底可用作衬底10。另外，其表面上有绝缘膜的硅衬底、金属衬底或不锈钢衬底也可以使用。并且，具有热阻性能、能承受本实施方案样式中的处理温度的塑料衬底也可以使用。
关于衬底10，玻璃衬底在衬底廉价、容易得到大面积衬底的供给、并且适于批量生产这点上是特别优选的。
首先，基础绝缘膜11形成于衬底上。作为基础绝缘膜11，选自由等离子CVD得到的氧化硅膜、氮化硅膜、氮氧化硅膜(SiOXNY)和类似的膜的单层或叠层的绝缘膜能被使用。
关于基础绝缘膜11的典型实例，优选的是利用SiH4、NH3和N2O作为反应气体形成50-100nm的厚度的氮氧化硅膜，以及氮氧化硅膜用SiH4和N2O作为反应气体在100-450℃的膜淀积温度形成100-150nm的厚度，从而形成叠层结构。
其次，具有非晶结构的半导体膜12在同基础绝缘膜相同的膜淀积温度下形成于基础绝缘膜11上。(图1B)在基础绝缘膜和具有非晶结构的半导体膜之间膜淀积温度被安排成相同的，优选地300-400℃，由此在激光照射之前的阶段就能够获得没有微细凸起部分的半导体膜的平坦表面。微细凸起部分在这个阶段用SEM观察没有被看到。
包含硅作为其主要成分的半导体材料用于具有非晶结构的半导体膜12。典型地，应用非晶硅膜、非晶锗硅(silicon germanium)膜或类似的膜，且通过等离子体CVD形成具有10-100nm的厚度的膜。
接下来，进行激光照射作为晶化具有非晶结构的半导体膜12的技术。(图1C)通过激光照射得到的具有结晶结构的半导体膜13的表面态是优良的，就是说，用SEM没有观察到微孔。因此，起因于被认为是不均匀性的原因的微孔的表面不均匀的尺寸和TFT性能的差异减少了。注意，具有400nm或更短波长的准分子激光、YAG激光器的二次谐波或三次谐波、或发自连续振荡型或脉冲振荡型的YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器或钛：蓝宝石激光器的激光被用作激光。另外，在含氧的气氛中进行激光照射的情形中，薄的氧化物膜(这里没有给出)形成于半导体膜的表面。注意，尽管图中没有给出，还形成了称作脊的不均匀处。
其次，具有所需形状的半导体膜14通过用已知的技术在半导体膜13上形成图形来形成。(图1D)另外，理想的是，薄的氧化物膜在由抗蚀剂制成的掩膜的形成之前从臭氧水中形成于半导体层14的表面上。
其次，在用含氢氟酸的腐蚀剂清洁半导体层的表面之后，包含硅作为其主要成分的绝缘膜作为栅绝缘膜15被形成。表面清洁和栅绝缘膜的形成理想地在不暴露于大气的条件下连续地实施。
接下来，栅绝缘膜15的表面被清洁之后，形成栅电极16。然后，给予n型导电性的杂质元素(P、As或类似元素)，本情形中是磷，适当地加入到半导体中，从而形成源区17和漏区18。添加之后，进行热处理、强光的照射或激光的照射来激活杂质元素。另外，与激活同时地，等离子体对栅绝缘膜的损害或等离子体对栅绝缘膜和半导体层界面的损害能够得到恢复。特别是，YAG激光器的二次谐波照射到前面或背面以便从而在室温到300℃在大气中激活杂质元素是非常有效的。YAG激光器只需要极少量的维护，因此是优选的激活装置。
在随后的步骤中，形成夹层绝缘膜20，进行氢化，形成到达源区和漏区的接触孔，且形成源电极21和漏电极22，从而完成TFT(n沟道TFT)。(图1E)。注意，参考编号19指沟道形成区，至少包括沟道形成区19、漏区18和源区17的半导体层在本技术说明中被称作有源层。
另外，因为根据本实施方案样式的过程，微孔的出现能被抑制，所以这样所获得的TFT的半导体表面的平整度得到迅速改善。这样，关电流值减小，关电流值的差异也减小。此外，因为根据本实施方案样式的过程，TFT的可靠性增加了。
另外，本发明不局限于图1E中的TFT结构，如有必要，也可以采用轻掺杂漏(LDD)结构，其中在沟道形成区和漏区(或源区)之间形成提供LDD区。在这个结构中，在沟道形成区和通过以高浓度添加杂质元素形成的漏区或源区之间提供了其中杂质元素以低浓度添加的区域，并称作LDD区。另外，也可以采用所谓的GOLD(源-漏重叠LDD)结构，其中LDD区被安排通过栅绝缘膜与栅电极交叠。由于GOLD是具有高可靠性的TFT结构，因而本发明用于GOLD结构的情形中能获得较高的可靠性。
进一步，这里用n沟道TFT做说明。但是，当然，用p型杂质元素代替n型杂质元素可形成p沟道TFT。
进一步，这里用顶栅型TFT的实例做说明。但是，本发明可用于无论何种TFT结构。例如，本发明可用于底栅型(反转交错型)TFT或交错型TFT。而且，本发明可用于具有双栅结构的TFT，其中通过绝缘膜分别在沟道形成区的上面和下面提供栅电极。
而且，可以采用下面的步骤，其中：在形成图形之前具有所需形状的半导体层在没有进行激光照射时被形成；半导体层表面被清洁以除去氧化物膜或类似的膜；以及进行激光照射。
更进一步，这里用激光晶化的实例做说明。然而，本发明无论对何种晶化方法和类似的只要包括使用激光处理的步骤的方法都是有效的。本发明可应用于一种晶化方法，例如，其中镍有选择性的加入膜中，然后在其上实施激光照射。
注意，本技术说明中，“电极”是“线路”的一部分，指其中与另一条线路产生电连接的点或其中线路与半导体层交叉的点。因此，为了说明上的方便，“线路”和“电极”分开使用。然而，“线路”总是包括在术语“电极”中。
实施方案样式2
本情形中，其中本发明用于通过激光照射平整半导体膜的技术的实例示于图2A至2G。
首先，本实施方案样式中，直到非晶半导体膜的形成的制造步骤与实施方案样式1中的步骤相同，这样，其详细的说明就省略了。
图2A中，参考编号30指具有绝缘表面的衬底，参考编号31指变成阻塞层的基础绝缘膜。进一步，图2B中，参考编号32指具有非晶结构的半导体膜。基础绝缘膜和半导体膜在同样的膜淀积温度下形成，由此，能在紧接着膜淀积之后的阶段能得到没有微细凸起部分的半导体膜的平坦表面。
根据实施方案样式1获得图2B的状态。然后，进行第一激光照射(10-100Hz的重复频率、400-500mJ/cm2的能量密度)以便在含氧的气氛中晶化半导体膜。(图2C)在476mJ/cm2的能量密度、30Hz的重复频率、和91％的重叠比的照射条件下，激光照射在大气中进行。激光照射之后，获得具有结晶结构的半导体膜33a，氧化物膜34形成于其上。注意，尽管这里图中没有给出，但是形成了称作脊的不均匀处。
这里，给出了其中使用脉冲振荡激光器的实例，但还可以用连续振荡激光器。为了在非晶半导体膜的晶化过程中得到大颗粒尺寸的晶体，优选的是用能得到连续振荡的固体激光器以便应用具有基本波长的二次谐波到四次谐波。典型地，可以应用Nd：YVO4激光器(基本波长1064nm)的二次谐波(532nm)或三次谐波(355nm)。在使用连续振荡激光器的情形中，发自具有10W的输出的连续振荡YVO4激光器的激光通过非线性光学元件转换成谐波。进一步，还有通过把YVO4晶体和非线性光学元件放入谐振腔中发出谐波的方法。然后，激光通过光学***在照射面上优选地形成以具有矩形或椭圆形的形状，且光被照射到待处理的组件上。注意，照射面上的激光(激光光斑)用包括光学***的光束形成装置来形成以具有3-100μm的短轴直径和100μm或更长的长轴直径的椭圆形。也可以采用具有3-100μm的短边和100μm或更长的长边的矩形，代替椭圆形。采用矩形或椭圆形进行衬底表面上有效的激光退火。这里，长轴直径(或长边)的长度定为100μm或更长的原因是，只要激光有适于激光退火的能量密度，操作员适当地决定长轴直径(或长边)的长度就足够了。能量密度这时需要适当地为0.01-100MW/cm2(优选的0.1-10MW/cm2)。当相对激光以大约10-2000cm/s的速度移动半导体膜的同时可以进行照射。
其次，氧化物膜34被除去。(图2D)
然后，激光(第二激光)在氮气氛中或真空中照射到具有结晶结构的半导体膜33a上。第二激光的能量密度被安排成比第一激光的高，优选地高出30-60mJ/cm2。顺便提及，如果第二激光的能量密度比第一激光的能量的能量密度高90mJ/cm2或更多，则半导体膜的结晶性能下降，或半导体膜是微晶的，其导致性能的劣化。这里在537mJ/cm2的能量密度和30Hz的重复频率的照射条件，在氮气氛中实施激光照射。激光照射在氮气氛中或在真空中实施的情形中，微孔很容易在半导体膜中形成。然而，基础绝缘膜和半导体膜在同样的膜淀积温度下形成，由此微孔的出现能够被抑制。因而，起因于被认为是不均匀的原因的微孔的表面不均匀的尺寸和TFT性能的差异被减少了。进一步，由第一次激光照射形成的脊的尺寸通过第二次激光减小，以平整其表面。
而且，连续振荡激光器可用于第二激光。典型地，可以应用Nd：YVO4激光器(基本波长1064nm)的二次谐波(532nm)或三次谐波(355nm)。
这样获得的具有结晶结构的半导体膜33b的表面是非常平坦的。进一步，由于平坦度得到改善，以后形成的栅绝缘膜可以做得很薄，这样，TFT的开电流值可以提高。进一步，平坦度得到改善，由此关电流值在制造TFT的情形下减小了。TFT的可靠性也得到改善。
其次，具有所需形状的半导体层35用已知的图形形成技术从半导体膜来形成。(图2F)
接下来的步骤用同实施方案样式1一样的步骤来进行，从而完成了TFT。(图2G)
图2G中，参考编号36指栅绝缘膜，37指栅电极，38指源区，39指漏区，40指沟道形成区，41指夹层绝缘膜，42指源电极，43指漏电极。
进一步，可以采用下面的步骤，其中：图形形成之前不实施第二次激光照射；形成具有所需形状的半导体层；清洁半导体层的表面；除去氧化物膜或类似的膜；在惰性气氛中或真空中进行第二次激光照射，从而平整半导体膜。
此外，第二次激光照射中，氮气可以被喷射到要被照射的区域附近。实施方案样式3
图3A至4E中给出实例，其中本发明用于一种技术中，其中：加入促进硅晶化的金属元素之后，进行用于晶化的热处理；进行激光照射之后，除去氧化物膜，再进行激光照射以使半导体膜平整；进行用于除去金属元素的吸取。
首先，本实施方案样式中，直到非晶半导体膜的形成的制造步骤与实施方案样式1中的步骤一样。这样，就省略了其详细的说明。
图3A中，参考编号50指具有绝缘表面的衬底，参考编号51指变成阻塞层的基础绝缘膜。进一步，图3B中，参考编号52指具有非晶结构的半导体膜。基础绝缘膜和非晶半导体膜在同样的膜淀积温度下形成，由此能够在膜淀积之后紧邻的阶段得到没有微细凸起部分的半导体膜的平坦表面。
图3B中的状态是根据实施方案样式1得到的。然后，为了得到第一半导体膜52的晶化，用日本专利特许公开号Hei 8-78329中公开的技术晶化具有非晶结构的第一半导体膜52。用上述公开的技术，将促进晶化的金属元素有选择性地加入到非晶硅膜中，并对其进行热处理，从而形成具有结晶结构的半导体膜，其以添加区作为起始点扩展开来。首先，将有促进晶化的催化作用的包含1-100ppm以重量的金属元素(本情形中是镍)的醋酸镍盐溶液用旋转器涂敷在具有非晶结构的第一半导体膜52的表面，从而形成含镍的层53。(图3C)除了通过涂敷的含镍层的形成方法之外，也可以使用通过溅射、蒸发或等离子体处理形成极薄膜的方法。进一步，这里给出涂敷到整个表面的实例。然而，含镍的层也可以用掩膜的形成来选择性地形成。
其次，进行热处理以实施晶化。这个情形中，硅化物在半导体膜的一部分上形成，其接触促进半导体膜的晶化的金属元素，晶化用硅化物作为核来进行。这样，形成图3D给出的具有结晶结构的第一半导体膜54a。注意，晶化后第一半导体膜54a中所含的氧浓度理想地设为5×1018/cm3或更少。这里，进行用于氢化的热处理之后(450℃，1小时)，进行用于晶化的热处理(550℃-650℃，4-24小时)。进一步，用强光照射进行晶化的情形中，能使用红外光、可见光、和紫外光之一或其组合。典型地，用发自卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯或高压汞灯的光。灯光光源打开1-60秒，优选的30-60秒，重复1-10次，由此半导体膜充分地被迅速加热到约600-1000℃。注意，强光照射之前，如有必要，可以进行用于释放具有非晶结构的第一半导体膜52中所含的氢的热处理。进一步，晶化可以通过同时实施热处理和强光照射来进行。考虑到生产率，希望晶化用强光照射来进行。
金属元素(该情形中为镍)残留在这样得到的第一半导体膜54a中。即使金属元素在膜中不均匀地分布，金属元素以大于1×1019/cm3的浓度作为平均浓度残留在膜中。当然，即使在上面说明的状态中，也能形成包括TFT的各种半导体元件。然而，还是用下面给出的方法除去元素。
其次，为了提高晶化率(晶体成分与膜的总体积的比)并修复残留在晶粒中的缺陷，激光(第一激光)在大气或氧气氛中照射到具有结晶结构的第一半导体膜54a上。在激光(第一激光)照射的情形中，薄的氧化物膜55与半导体膜表面的不均匀性一起形成。(图3E)具有400nm或更短波长的准分子激光器、YAG激光器的二次谐波或三次谐波，或连续振荡Nd：YVO4激光器(基本波长为1064nm)的二次谐波(532nm)或三次谐波(355nm)可用于激光(第一激光)。
然后，除去通过第一激光照射形成的氧化物膜55。(图3F)
其次，激光(第二激光)在氮气氛中或真空中照射到具有结晶结构的第一半导体膜上。激光在氮气氛中或在真空中被照射的情形中，微孔很容易形成于半导体膜内。然而，基础绝缘膜和半导体膜在同样的膜淀积温度下形成，由此微孔的出现被抑制。因而，起因于被认为是不均匀性的原因的微孔的表面不均匀的尺寸和TFT性能的差异减少了。进一步，激光(第二激光)照射的情形中，由第一次激光照射形成的脊减少了，也就是，平坦化了。(图3G)。
其次，用含臭氧的水溶液(典型的是臭氧水)形成氧化物膜(所谓的化学氧化)以形成包括1-10nm的氧化物膜的阻挡层56。含稀有气体元素的第二半导体膜57形成于阻挡层56上。(图4A)
进一步，作为形成阻挡层56的另一种形成方法，臭氧可以通过在氧气氛中紫外光的照射来产生，从而氧化具有结晶结构半导体膜的表面。进一步，还是作为形成阻挡层56的另一种方法，具有大约1-10nm厚度的氧化物膜可以通过等离子体CVD、溅射或蒸发来淀积。还是依然作为形成阻挡层56的另一种方法，可以通过用洁净炉加热到大约200-350℃来形成薄的氧化物膜。注意，阻挡层不特别地受到局限，只要其用上述方法的一种或它们的形成就可以了。然而，需要阻挡层具有能使第一半导体膜中的镍通过后面实施的吸取转移到第二半导体膜中的膜质量或膜厚度。
这里，用溅射形成含有稀有气体元素的第二半导体膜57以形成吸取位。选自包括氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)的组中的一种或多种元素被用做稀有气体元素。首先，氩(Ar)因为它是廉价的气体，所以是优选的。第二半导体膜在含稀有气体元素的气氛中用包括硅的靶形成。使稀有气体元素离子包含在膜中的惰性气体中有两个目的。一个目的是形成悬挂键以便给予半导体膜畸变。另一个目的是在半导体的晶格之间给出畸变。当使用诸如氩(Ar)、氪(Kr)、氙(Xe)这类具有大于硅的原子半径的元素时，畸变就明显地在半导体膜的晶格之间给出。进一步，稀有气体元素包含在膜中，由此不仅形成晶格之间的畸变，而且形成悬挂键，其有助于吸取作用。
其次，实施热处理以实施用于减少第一半导体中金属元素(镍)浓度或除去第一半导体膜中金属元素的吸取。(图4B)可以进行照射强光的过程或加热的过程作为用于实施吸取的热处理。通过吸取，金属元素沿着图4B中箭头的方向(也就是，从衬底侧向第二半导体膜表面的方向)移动，实现金属元素的除去或金属元素浓度的减少，所述金属元素包含在由阻挡层56覆盖的第一半导体膜54d中。金属元素在吸取过程中移动的距离基本等于至少第一半导体膜的厚度就足够了，并且吸取可以在相对短的时间内完成。这里，镍被移动到第二半导体膜57中以便于它不在第一半导体膜54d中分离，并且充分地进行吸取以便于第一半导体膜5 4d中所包含的镍几乎无法存在，这就是说，膜中的镍浓度被设定为1×1018/cm3或更少，理想地1×1017/cm3或更少。
进一步，在上述吸取过程中，同时实施对来自于激光照射(第一激光和第二激光)的损害的修复。
其次，以阻挡层56作为刻蚀阻止层选择性地除去由参考编号57所指的单独的第二半导体膜之后，除去阻挡层56，第一半导体膜54d用已知的技术形成图形以形成具有所需形状的半导体层58。
TFT通过执行与实施方案样式1中一样的后续步骤来完成。(图4E)
图4E中，参考编号59指栅绝缘膜、60指栅电极、61指源区、62指漏区，63指沟道形成区，64指夹层绝缘膜，65指源电极，66指漏电极。
进一步，本实施方案样式可与实施方案样式1组合。此外，本实施方案样式能与其它已知的吸取技术组合。
进一步，在本实施方案样式中，给出了一个实例，其中第二激光照射在吸取之前进行。然而，可以采用下面的过程，其中：第一激光照射之后，形成阻挡层和含稀有气体的半导体膜；用热处理实施吸取；除去含稀有气体元素的半导体膜和阻挡层；然后，在惰性气体气氛中或在真空中进行第二激光照射。
而且，吸取之前可以不进行第二次激光照射。在具有所需形状的半导体层的形成之后通过净化除去氧化物膜和类似的膜，然后，可以在惰性气体气氛中或真空中进行用于平整表面的第二激光照射。
更进一步，在第二激光照射中，氮气可以喷射到要被照射的区域附近。
实施方案样式4
这里，给出了一个实例，其中根据用实施方案样式2或实施方案样式3中的激光照射表面生产量得到改善。
在实施方案样式2或实施方案样式3中激光照射进行两次，这样，降低了生产量。因此，本实施方案样式中，使用脉冲振荡型激光器的情形中，让第二激光的发射次数，即重叠比小于第一激光。
特别地，第一激光的重叠比设为90％或更高，优选地95-98％，第二激光的重叠比设为60-90％，优选地70-85％。即使第二激光的重叠比小于第一激光的重叠比，它也能获得表面的充分的平整化。
因而，能够让第二激光的重叠比较小，这样，明显地改善生产量。进一步，因为实施第二激光照射，第一激光的重叠比也能降低。
注意，本实施方案样式能用于实施方案样式1或实施方案样式2。
按上面说明所构成的本发明将进一步用下面给出的实施方案详细说明。
实施方案
实施方案1
本发明的一个实施方案参考图5A至7来说明。这里，详细说明在相同衬底上同时制造像素部分和在像素部分周围所提供的驱动器电路TFT(n沟道TFT和p沟道TFT)的方法。
首先，基础绝缘膜101形成于衬底100上，得到具有结晶结构的第一半导体膜。然后，半导体膜被刻蚀以得到所需的形状以形成在岛状处互相分离的半导体层102至106。
玻璃衬底(#1737)用做衬底100。形成自作为材料气体的SiH4、NH3、N2O(组分比：Si＝32％，O＝27％，N＝24％，H＝17％)的氮氧化硅膜101a通过等离子体CVD在400℃的膜淀积温度下形成50nm(优选地10-200nm)的厚度，用于基础绝缘膜101。然后，用臭氧水清洁表面之后，表面上的氧化物膜通过稀释的氢氟酸(hydrofluoric)(1/100稀释)除去。其次，形成自作为材料气体的SiH4和N2O(组分比：Si＝32％，O＝59％，N＝7％，H＝2％)的氮氧化硅氢膜101b用等离子体CVD在400℃的膜淀积温度下在其上形成100nm(优选地50-200nm)的厚度以便从而形成迭层。进一步，不暴露于大气中的条件下，通过使用等离子体CVD在300℃的膜淀积温度下用SiH4作为膜淀积气体形成具有非晶结构的半导体膜(本情形中是非晶硅膜)，具有54nm的厚度(优选地25-80nm)。
本实施方案中，基础膜101以两层结构的形式给出，但是可以采用绝缘膜的单层或其中两层或更多的层叠加在一起的结构。进一步，在半导体的材料上没有限制。然而，半导体膜可以优选地用已知的方法(溅射、LPCVD、等离子体CVD或类似的方法)由硅或锗硅合金(SiXGe1-X(X＝0.0001-0.02))来形成。进一步，等离子体CVD设备可以是单晶片型或批量型。此外，基础绝缘膜和半导体膜可以在不暴露于大气的条件下在同样的膜形成室中连续地形成。
接下来，具有非晶结构的半导体膜的表面被清洁之后，在表面上从臭氧水中形成由大约2nm厚度的极薄的氧化物膜。然后，为了控制TFT的阈值，实施微量杂质元素(硼或磷)的掺杂。这里，使用离子掺杂的方法，其中乙硼烷(B2H6)在没有质量分离的条件下被等离子体激发，硼在下面的掺杂条件下加入到非晶硅膜中：15kV的加速电压；30sccm的用氢稀释至1％的乙硼烷的气流速率；2×1012/cm2的剂量。
然后，含10ppm重量的镍的醋酸镍盐溶液用旋转器涂敷。也可以用通过溅射将镍元素喷射到整个表面上的方法代替涂敷。
然后，进行热处理以实施晶化，从而形成具有结晶结构的半导体膜。为了这次热处理，可以进行利用电炉或强光照射的加热过程。在加热过程利用电炉的情形中，可以在500-650℃进行4-24小时。这里，进行了用于氢化的加热过程(500℃，1小时)之后，进行用于晶化的加热过程(550℃，4小时)从而得到具有结晶结构的硅膜。注意，尽管晶化通过用炉子的加热过程实施，晶化还可以通过灯退火设备的方式实施。还要注意，尽管这里采用了以镍作为促进硅晶化的金属元素的晶化技术，也可以使用其它已知的晶化技术，例如，固相生长方法和激光晶化方法。
其次，用稀释氢氟酸或类似的溶液除去具有结晶结构的硅膜表面上的氧化物膜之后，在大气中或在氧气氛中实施用于提高晶化率及修复残留在晶粒中的缺陷的第一激光的照射(XeC1：308nm的波长)。具有400nm或更短波长的准分子激光，或YAG激光器的二次谐波或三次谐波用于激光。在任何情况下，使用具有约10-1000Hz的重复频率的脉冲激光，脉冲激光用光学***会聚到100-500mJ/cm2，照射用90-95％的重叠比来实施，由此硅膜表面可以被扫描。这里，第一激光的照射在大气中用30Hz的重复频率和393mJ/cm2的能量密度来实施。注意，由于照射在大气中或氧气氛中进行，氧化物膜通过第一激光照射形成于表面上。
还要注意，尽管用镍作为促进硅晶化的金属元素来进行热晶化之后使用了照射激光的技术，非晶硅膜还可以通过连续振荡激光器(YVO4激光器的二次谐波)在不添加镍的条件下晶化。
其次，用稀释氢氟酸除去通过第一次激光照射所形成的氧化物膜之后，在氮气氛中或在真空中实施第二激光照射，从而平整半导体膜表面。具有400nm或更短波长的准分子激光，或YAG激光的二次谐波或三次谐波被用作激光(第二激光)。让第二激光的能量密度高于第一激光的，优选地高出30-60mJ/cm2。这里，用30Hz的重复频率和453mJ/cm2的能量密度实施第二次激光照射，以便从而将半导体膜表面中不均匀的P-V值设为5nm或更少。第二次激光照射的情形中，由第一次激光照射形成的不均匀的等级(level)上的差别(P-V值：峰对谷，高度上最大值和最小值之间的差别)减小了，也就是说，平坦化了。这里，不均匀的P-V值可以用AFM(原子力显微镜)观察。AFM能实现作为其它表征表面粗糙度的指数的中心线平均高度(Ra)、均方根粗糙度(Rms)、十点平均表面粗糙度(Rz)和平均倾斜角(Aa)的测量。
让第二激光照射的能量密度比第一激光照射的高30mJ/cm2-60mJ/cm2(450-560mJ/cm2)，由此与照射之前相比平整度得到明显地改善。例如，表面粗糙度(P-V值、Ra、Rms)与照射之前相比减少到1/2或更少，或1/3或更少。当进行比较实验时，用比第一激光的能量密度高60mJ/cm2的第二激光照射的半导体膜的表面是最平坦的表面。
进一步，虽然本实施方案中在表面上进行了第二激光照射，由于关电流的减小特别对像素部分TFT有影响，所以可以采用至少在像素部分有选择性地实施照射的步骤。
其次，表面用臭氧水处理120秒，从而形成由具有1-5nm的总厚度的氧化物膜组成的阻挡层。
然后，通过溅射在阻挡层上形成变成吸取位的含氩元素的非晶硅膜，具有150nm的厚度。本实施方案中通过溅射的膜淀积条件是：0.3Pa的膜淀积压力、50sccm的(Ar)气流速率、3kW的膜淀积功率、150℃的衬底温度。注意，在上述条件下，非晶硅膜中所含氩元素的原子浓度是3×1020/cm3-6×1020/cm3，氧的原子浓度是1×1019/cm3-3×1019/cm3。
其后，用灯退火设备进行650℃、3分钟的热处理以实施吸取。
接下来，含氩元素的非晶硅膜，其是吸取位，用阻挡层作为刻蚀阻止层被有选择性地除去，然后，用稀释氢氟酸有选择性地除去阻挡层。注意，有一个趋势是，在吸取过程中镍容易移到具有高氧浓度的区域，这样，理想的是其组成包括氧化物膜的阻挡层在吸取之后被除去。
然后，在所得到的具有结晶结构的硅膜(也称作多晶硅膜)的表面上从臭氧水中形成薄氧化物膜之后，形成由抗蚀剂构成的掩膜，并在此进行刻蚀过程以得到所需的形状，从而形成彼此互相分离的岛状半导体层102-106。半导体层的形成之后，除去由抗蚀剂构成的掩膜。
然后，用含氢氟酸的腐蚀剂除去氧化物膜，同时，清洁硅膜的表面。之后，形成包含硅作为其主要成分的绝缘膜，其成为栅绝缘膜107。本实施方案中，通过等离子体CVD形成具有115nm厚度的氮氧化硅膜(组分比：Si＝32％、O＝59％、N＝7％、H＝2％)。
其次，如图5A所示，在栅绝缘膜107上，具有20-100nm厚度的第一导电膜108a和具有100-400nm厚度的第二导电膜108b以叠层的方式形成。本实施方案中，50nm厚的氮化钽(tantalum nitride)膜和370nm厚的钨膜(tungsten)顺序叠加在栅绝缘膜107上。
作为用于形成第一导电膜和第二导电膜的导电材料，采用选自包括Ta、W、Ti、Mo、Al和Cu的组中的元素、或包含上述作为其主要成分的合金材料或化合物材料。进一步，掺杂了诸如磷的杂质元素的以多晶硅膜为代表的半导体膜或AgPdCu合金可以用作第一导电膜和第二导电膜。进一步，本发明不局限于两层结构。例如，可以采用三层结构，其中50nm厚钨膜、具有500nm的厚度的铝和硅(Al-Si)的合金膜、30nm厚的氮化钛(titanium nitride)膜顺序地叠加在一起。而且，三层结构的情形中，氮化钨可以用来代替第一导电膜的钨，铝和钛(Al-Ti)的合金膜可以用来代替第二导电膜的铝和硅(Al-Si)的合金膜，钛膜可以用来代替第三导电膜的氮化钛膜。此外，也可以采用单层结构。
其次，如图5B所示，通过曝光步骤形成掩膜110和115，并实施用于形成栅电极和线路的第一次刻蚀过程。第一次刻蚀过程用第一和第二刻蚀条件实施。ICP(诱导耦合等离子)刻蚀法可以优选地用于刻蚀过程。用ICP刻蚀方法，并适当地调整刻蚀条件(加到线圈形电极上的电能、加到衬底侧电极上的电能、衬底侧电极的温度以及类似的条件)，由此膜能被刻蚀成所需的锥形。注意，以Cl2、BCl3、SiCl4、和CCl4为代表的氯基气体，以CF4、SF6和NF3为代表的氟基气体和O2可以适当地用作刻蚀气体。
本实施方案中，还在衬底(样品台，samplestage)上加载150W的RF(13.56MHz)功率以基本提供负的自偏压。用第一刻蚀条件刻蚀W膜以将第一导电层的末端部分形成为锥形。在第一刻蚀条件下，对W的刻蚀速率是200.39nm/min，对TaN的刻蚀速率是80.32nm/min，W对TaN的选择比约是2.5。进一步，用第一刻蚀条件，W的锥形角度大约是26°。其后，在不除去由抗蚀剂构成的掩膜110-115时将第一刻蚀条件改成第二刻蚀条件。CF4和Cl2用作刻蚀气体，气体的流速设为30/30sccm，在1Pa的压力下将500W的RF(13.56MHz)功率加载到线圈形电极上以产生等离子体，从而实施约30秒的刻蚀。20W的RF(13.56MHz)功率还加载到衬底侧(样品台)以基本提供负的自偏压。在第二刻蚀条件下，其中CF4和Cl2合，W膜和TaN膜以同样的标准(level)刻蚀。用第二刻蚀条件，对W的刻蚀速率是58.97nm/min、对TaN的刻蚀速率是66.43nm/min。注意，为了在栅绝缘膜上进行刻蚀而不留下残余物，刻蚀时间可以增加10-20％。
在以上所说明的第一刻蚀过程中，使由抗蚀剂构成的掩膜的形状合适，由此第一导电层的末端部分和第二导电层的末端部分由于加在衬底侧上的偏压的影响，每个都具有锥形的形状。锥形部分的角度充分地设为15-45°。
这样，组成包括第一导电层和第二导电层的第一形状导电层117-121(第一导电层117a-121a和第二导电层117b-121b)通过第一刻蚀过程形成。变成栅绝缘膜的绝缘膜107约刻蚀10-20nm，并变成栅绝缘膜116，其中没有被第一形状导电层117-121覆盖的区域被减薄了。
其次，进行第二刻蚀过程而不除去由抗蚀剂构成的掩膜。这里，SF6、Cl2和O2用作刻蚀气体，气体的流速设为24/12/24sccm，在1.3Pa的压力下将700W的RF(13.56MHz)功率加载到线圈形电极上以产生等离子体，从而实施25秒的刻蚀。10W的RF(13.56MHz)功率还加载到衬底侧(样品台)以基本提供负的自偏压。在第二刻蚀过程中，对W的刻蚀速率是227.3nm/min，对TaN的刻蚀速率是32.1nm/min，W对TaN的选择比是7.1，对绝缘膜116的SiON的刻蚀速率是33.7nm/min，W对SiON的选择比是6.83。在SF6用作刻蚀气体的情形中，如上面说明的，相对于绝缘膜116的选择比是高的。这样，能抑制膜厚度的减小。本实施方案中，绝缘膜116的膜厚度只减少大约8nm。
通过第二刻蚀过程，W的锥形角变成70°。通过第二刻蚀过程，形成第二导电层124b-129b。另一方面，第一导电层很难被刻蚀变成第一导电层124a-129a。注意，第一导电层124a-129a具有与第一导电层117a-121a基本相同的尺寸。实际上，第一导电层的宽度与第二刻蚀过程之前相比可减少约0.3μm，即总的线宽约0.6μm。然而，第一导电层的尺寸几乎没有改变。
进一步，在采用50nm厚的钨膜、具有500nm厚度的铝和硅(Al-Si)的合金膜、30nm厚的氮化钛膜顺序叠加在一起的三层结构代替两层结构的情形中，在第一刻蚀过程的第一刻蚀条件下，其中：BCl3、Cl2和O2用作材料气体；气体的流速设为65/10/5(sccm)；300W的RF(13.56MHz)功率加载到衬底侧(样品台)；且450W的RF(13.56MHz)功率在1.2Pa的压力下加载到线圈形电极上以产生等离子体，刻蚀实施117秒。至于第一刻蚀过程的第二刻蚀条件，用CF4、Cl2和O2，气体流速设为25/25/10sccm，20W的RF(13.56MHz)功率也加载到衬底一侧(样品台)；500W的RF(13.56MHz)功率在1Pa的压力下加载到线圈形电极上以产生等离子体。用上述条件，刻蚀实施约30秒就足够了。在第二刻蚀过程中，用BCl3和Cl2，气体流速设为20/60sccm，100W的RF(13.56MHz)功率加载到衬底侧(样品台)；600W的RF(13.56MHz)功率在1.2Pa的压力下加载到线圈形电极上以产生等离子体，从而实施刻蚀。
其次，除去由抗蚀剂构成的掩膜，然后，进行第一掺杂过程以获得图5D的状态。掺杂可以通过离子掺杂或离子注入进行掺杂过程。离子掺杂在1.5×1014原子/cm2的剂量和60-100keV的加速电压的条件下进行。作为给予n型导电性的杂质元素，典型地使用磷(P)或砷(As)。本情形中，第一导电层和第二导电层124-128变成掩膜阻止给予n型导电性的杂质元素，且第一杂质区130-134以自对准的方式形成。给予n型导电性的杂质元素添加到第一杂质区130-134，在1×1016-1×1017/cm3的浓度范围内。这里，与第一杂质区具有同样浓度范围的区域也称作n-区。
注意，虽然本实施方案中第一掺杂过程在由抗蚀剂构成的掩膜的去除之后实施，但是第一掺杂过程也可以在不除去由抗蚀剂构成的掩膜时实施。
接下来，如图6A所示，形成由抗蚀剂构成的掩膜135-137，且进行第二掺杂过程。掩膜135是用于保护沟道形成区和形成驱动器电路的p沟道TFT的半导体层的沟道形成区周围的掩膜，掩膜136是用于保护沟道形成区和形成驱动器电路的n沟道TFT之一的半导体层的沟道形成区周围的掩膜，掩膜137是用于保护沟道区、其周围和形成像素部分的TFT的半导体层的存储电容的掩膜。
用第二掺杂过程中的离子掺杂条件：1.5×1015原子/cm2的剂量；60-100keV的加速电压，掺杂磷(P)。这里，杂质区以自对准的方式、以第二导电层124b-126b作为掩膜在各自的半导体层中形成。当然，磷不添加到被掩膜135-135覆盖的区域。这样，形成第二杂质区138-140和第三杂质区142。给予n型导电性的杂质元素在1×1020-1×1021/cm3的浓度范围添加到第二杂质区138-140中。这里，与第二杂质区具有同样浓度范围的区域也称作n+区。
进一步，第三杂质区域以低于第二杂质区的浓度下通过第一导电层形成，并被添加以1×1018-1×1019/cm3的浓度范围的给予n型导电性的杂质元素。注意，由于掺杂是经过具有锥形的第一导电层的部分进行的，第三杂质区具有浓度梯度，其中杂质浓度向着锥形部分的末端部分增加。这里，与第三杂质区具有同样浓度范围的区域称作n-区。进一步，被掩膜136和137覆盖的区域在第二掺杂过程中不加入杂质元素，并变成第一杂质区144和145。
其次，由抗蚀剂构成的掩膜135-137被除去之后，新形成由抗蚀剂构成的掩膜146-148，且如图6B所示进行第三掺杂过程。
在驱动器电路中，如以上所说明的，通过第三掺杂过程，形成第四杂质区149、150和第五杂质区151、152，其中给予p型导电性的杂质元素添加到形成p沟道TFT的半导体层和形成存储电容器的半导体层中。
进一步，给予p型导电性的杂质元素在1×1020-1×1021/cm3的浓度范围内添加到第四杂质区149和150中。注意，在第四杂质区149、150中，在前述步骤中已经添加了磷(n-区)，但是给予p型导电性的杂质元素以磷的1.5-3倍高的浓度添加。这样，第四杂质区149、150具有p型导电性。这里，与第四杂质区具有同样浓度范围的区域也称作p+区。
进一步，第五杂质区151和152在与第二导电层125a的锥形部分重叠的区域形成，用给予p型导电性的杂质元素在1×1018-1×1020/cm3的浓度范围内添加。这里，与第五杂质区具有同样浓度范围的区域也称作p-区。
通过以上说明的步骤，具有n型或p型导电性的杂质元素在各自的半导体层内形成。导电层124-127变成TFT的栅电极。进一步，导电层128变成电极之一，其在像素部分形成存储电容器。而且，导电层129在像素部分形成源线路。
其次，形成基本覆盖整个表面的绝缘膜(没有图示)。本实施方案中，用等离子体CVD形成50nm厚的氧化硅膜，其它包含硅的绝缘膜可以用在单层或叠层结构中。
然后，执行对添加到各自半导体层的杂质元素进行激活的步骤。在该激活步骤中，采用使用灯光光源的迅速热退火(RTA)方法、照射发自YAG激光器的光或来自背表面的准分子激光的方法、用炉子的热处理、或其组合。
进一步，虽然本实施方案中给出了激活之前形成绝缘膜的实例，但是也可以在进行激活之后形成绝缘膜的步骤。
其次，第一夹层绝缘膜153由氮化硅膜形成，并实施热处理(300-550℃，1-12小时)，从而进行氢化半导体层的步骤。(图6C)这个步骤是用第一夹层绝缘膜153中所含的氢终止半导体层中悬挂键的步骤。无论由氧化硅膜形成的绝缘膜(没有图示)存在与否，半导体层都能被氢化。顺便提及，本实施方案中，包含铝作为其主要成分的材料用于第二半导体层，这样，提供第二半导体层在氢化的步骤能够承受的加热条件是重要的。作为用于氢化的另一种方式，可以进行等离子体氢化(使用等离子体所激发的氢)。
其次，第二夹层绝缘膜154在第一夹层绝缘膜153上由有机绝缘材料形成。本实施方案中，形成具有1.6μm厚度的丙烯酸(acrylic)树脂膜。然后，形成到达源线路129的接触孔、分别到达导电层127和128的接触孔、到达各自杂质区的接触孔。本实施方案中，顺序实施多个刻蚀过程。本实施方案中，用第一夹层绝缘膜作为刻蚀阻止层刻蚀第二夹层绝缘膜，用绝缘膜(没有图示)作为刻蚀阻止层刻蚀第一夹层绝缘膜，然后，刻蚀绝缘膜(没有图示)。
其后，用Al、Ti、Mo、W和类似的材料形成线路和像素电极。作为电极和像素电极的材料，理想的是用反射性能极好的材料，诸如含Al或Ag作为其主要成分的膜或上述膜的叠层膜。这样，形成源电极或漏电极155-160、栅线路162、连接线路161、和像素电极163。
如上所述，能在同样衬底上形成具有n沟道TFT201、P沟道TFT202和n沟道TFT203的驱动器电路206和具有其组成包括n沟道TFT和存储电容器205的像素TFT204的像素部分207。本技术说明中，为了方便起见，上述衬底被称作有源矩阵衬底。
进一步，图8给出了用TEM观察的栅电极附近截面的照片。如图8所示，由于第二激光，半导体膜的表面是平坦的。因为半导体膜是平坦的，所以在半导体膜之上的栅绝缘膜中和栅电极的锥形部分中几乎看不到半导体膜内不均匀性的影响。
像素部分207中，像素TFT204(n沟道TFT)具有沟道形成区167、在形成栅电极的导电层127之外形成的第一杂质区(n-区)145、和起源区作用的第二杂质区(n+区)140。进一步，作为存储电容器205的电极之一起作用的半导体层中，形成第四杂质区150和第五杂质区152。存储电容器205用绝缘膜(与栅绝缘膜一样的膜)116作为电介质，由第二电极128和半导体层150、152和168组成。
进一步，在驱动器电路206中，n沟道TFT201(第一n沟道TFT)具有沟道形成区164、通过绝缘膜与形成栅电极的导电层124的部分重叠的第三杂质区(n-区)142和作为源区或漏区起作用的第二杂质区(n+区)138。
进一步，在驱动器电路206中，p沟道TFT202具有沟道形成区165、通过绝缘膜与形成栅电极的导电层125的一部分重叠的第五杂质区(p-区)151和作为源区或漏区起作用的第四杂质区(p+区)149。
进一步，在驱动器电路206中，n沟道TFT203(第二n沟道TFT)具有沟道形成区166、形成栅电极的导电层126外面的第一杂质区(n-区)144和作为源区或漏区起作用的第二杂质区(n+区)139。
上述TFT201-203适当地组合以形成移位寄存器电路、缓冲器电路、电平转移电路、锁存器电路和类似的电路，从而形成驱动器电路206。例如，在形成CMOS电路的情形中，n沟道TFT201和p沟道TFT202可以互补地互相连接。
特别是，以防止起因于热载流子效应的劣化为目的，n沟道TFT203的结构适合于具有高驱动电压的缓冲器电路。
而且，n沟道TFT201的结构，其是GOLD结构，适合于其中可靠性占据最优先位置的电路。
更进一步，测量了根据本实施方案获得的n沟道TFT201的电性能，并检查了其可靠性。这里，得到开电流值的波动(也称作劣化率)，其是可靠性的指标。注意，开电流值在漏电压Vd＝1V和栅电压Vg＝10V时通过测量得到。
首先，为了发现起因于瞬态应力的n沟道TFT201的性能差异，在测量了瞬态应力(IonO)施加之前的开电流值以后，在室温中向每个开电流值施加瞬态应力100秒，假设漏电压Vd＝+25V以及栅电压Vg＝1V、1.5V、2V、2.5V、3V、3.5V、4V、4.5V。之后，再次测量开电流值，瞬态应力的施加前后的开性能波动示于图9A和9B中。瞬态应力指当TFT的漏电压设为某一值并且栅电压固定一定的时间周期的时候的应力。注意，TFT沟道形成区的尺寸设定为沟道长度L/沟道宽度W＝10μm/8μm，并测量TFT，其中在通过栅绝缘膜(115nm的膜厚)与栅电极重叠的第三杂质区142中沟道长度方向的宽度是1.1μm。
作为对比实例，使用通过本实施方案中不实施第二激光照射只实施第一激光照射的步骤制造的TFT。
本实施方案中(图9B)开电流值的波动(劣化率)与对比实例(图9A)相比更小。这样，表明TFT的可靠性高于使半导体膜表面平坦而进行第二激光照射的情形。
进一步，做了相似的比较，其中栅绝缘膜的膜厚度是变化的。当栅绝缘膜的厚度是80nm时，图10A和10B给出假设漏电压Vd＝+16V以及栅电压Vg＝1-4.5V时在室温中向每个开电流值施加瞬态应力100秒的情形中的开性能波动(ΔIon/IonO)。其中，图10A是比较实例的测量，图10B是本实施方案的测量。进一步，当栅绝缘膜的厚度是60nm时，图11A和11B给出假设漏电压Vd＝+20V以及栅电压Vg＝1-4.5V时在室温中向每个开电流值施加瞬态应力100秒的情形中的开性能波动(ΔIon/IonO)。其中，图11A是比较实例的测量，图11B是本实施方案的测量。
从以上看来，可靠性能通过改善半导体膜表面的平整度得到改善。这样，在具有GOLD结构的TFT中，即使通过栅绝缘膜与栅电极重叠的杂质区的面积减少，也能得到足够的可靠性。尤其是，在具有GOLD结构的TFT中，即使变成栅电极的锥形部分的部分的尺寸减少，也能得到足够的可靠性。
进一步，图12-15给出Vd＝5V和Vg＝-4.5V时关电流值的几率统计的分布的测量结果。注意，在图中，本实施方案中的几率统计的分布用“X”绘出，比较实例中几率统计的分布用“0”绘出，其中只进行第一激光照射。图12-15中的垂直轴指百分比，且50％处的值对应于关电流的平均值。进一步，水平值指关电流值。例如，如果波动大，区域被所有的曲线占据，即，水平宽度变大。在用第二激光实施平整化的情形中，可以更明显地看到关电流值的波动的减少，由于栅绝缘膜的厚度变得更薄。进一步，在用第二激光实施平整化的情形中，与图12-14所示的具有L/W＝2μm/8μm的TFT相比，更明显的看到图15所示的具有沟道长度L/沟道宽度W＝7μm/40μm的TFT中的关电流值波动的减小。因而，在用第二激光实施平整化的情形中，波动能够在具有相对大的沟道宽度的TFT中被有效地抑制，例如，用在缓冲器电路中的TFT(L/W＝7μm/140μm，7μm/270μm，7μm/400μm，7μm/800μm或类似的L/W值)或用在模拟开关电路中的TFT(L/W＝8μm/400μm)。
从以上看来，通过改善半导体膜表面的平整度，即使栅绝缘膜的厚度被减薄了，关电流的波动也能减小，并且TFT的产量得到提高。在具有GOLD结构的TFT中，当栅绝缘膜减薄时，寄生电容增加。但是，栅电极(第一导电层)锥形部分的尺寸被减小以减小寄生电容，由此TFT变得能实现具有改善的性能的高速运转并具有足够的可靠性。
注意，同样在像素部分207的像素TFT中，第二次激光照射能实现关电流的减小和波动的减小。
进一步，本实施方案中给出制造用于形成反射型显示器件的有源矩阵衬底的实例。然而，如果像素电极由透明导电膜形成，尽管光掩膜的数量增加了一个，也能形成透射型显示器件。
更进一步，本实施方案能与实施方案样式1-3的任何一个自由地组合。
实施方案2
本实施方案中，给出一个实例，其中在实施方案1中基础绝缘膜的膜淀积温度和具有非晶结构的半导体膜的膜淀积温度被安排成彼此相同。
玻璃衬底(#1737)用做衬底。作为基础绝缘膜，形成自作为材料气体的SiH4、NH3和N2O(组分比：Si＝32％，O＝27％，N＝24％，H＝17％)的氮氧化硅膜通过等离子体CVD在300℃的膜淀积温度下形成50nm(优选地10-200nm)的厚度。其次，用臭氧水清洁基础绝缘膜的表面，然后，表面上的氧化物膜用稀释氢氟酸(1/100稀释)除去。接下来，由作为材料气体的SiH4和N2O(组分比：Si＝32％，O＝59％，N＝7％，H＝2％)形成的氮氧化硅氢膜用等离子体CVD在300℃的膜淀积温度下在其上形成100nm(优选地50-200nm)的厚度以便形成迭层。进一步，不暴露于大气中的条件下，具有非晶结构的半导体膜(本情形中是非晶硅膜)通过使用等离子体CVD在300℃的膜淀积温度下由作为膜淀积气体的SiH4形成，具有54nm的厚度(优选地25-80nm)。
如上所述，基础绝缘膜的膜淀积温度和用于形成非晶半导体膜的膜淀积温度被安排成基本相同，并在本实施方案中设定为300℃。这样，就能在基础绝缘膜上获得具有无微细凸起部分并且平整度极好的表面的非晶半导体膜。即使在以后的步骤中用激光照射，微孔的出现也能被抑制。进一步，当基础绝缘膜的膜淀积温度和非晶半导体膜的膜淀积温度设定为400℃时也能获得同样的效果。
进一步，如实施方案1中所示的第二激光的情形一样，在激光在真空中或在惰性气体气氛中照射到半导体膜上的情形中，微孔很容易产生。因而，本实施方案特别有效。
形成具有非晶结构的半导体膜的步骤和随后的步骤与实施方案1中的一样，这样，详细的说明因此就省略了。
如果本实施方案中所得到的具有高平整度的半导体膜用在TFT的有源层中，承受电压就提高了。这样，进一步改善了TFT的可靠性。
进一步，本实施方案能与实施方案1和实施方案样式1-3中的任何一个自由组合。
实施方案3
本实施方案说明从实施方案1或2中所制备的有源矩阵衬底制造有源矩阵液晶显示器件的过程。参考图16给出说明。
根据实施方案1获得图7所说明的有源矩阵衬底之后，定向膜形成于图7的有源矩阵衬底上并受到打磨处理。本实施方案中，形成定向膜之前，为了保持衬底间是分开的，诸如丙烯酸树脂膜的有机树脂膜被形成图形以便在所需的位置形成柱状间隔物。柱状间隔物可以被喷射到衬底整个表面上的球形间隔物代替。
其次制备相对的衬底。相对衬底具有滤色器，其中色彩层和遮光层相对于像素排列。遮光层还可以放在驱动电路部分。形成平面化膜以覆盖滤色器和遮光层。在平面化的膜上，相对电极形成自像素部分中的透明导电膜。在相对衬底的整个表面上形成定向膜并受到打磨处理。
然后相对衬底用密封部分粘接到其上形成有像素部分和驱动电路的有源矩阵衬底上。密封部分有装填物混合在其中，并且当两个衬底粘接时，所述装填物与柱状间隔物一起保持两个衬底之间的距离。其后，液晶材料注入到衬底之间，密封剂(没有图示)被用于完整地密封衬底。可以使用众所周知的液晶材料。这样，就完成了有源矩阵液晶显示器件。如有必要，有源矩阵衬底或相对衬底被切成所需形状的片。显示器件可以用已知的技术适当地配备偏振片。然后，用已知的技术将FPC附连到衬底上。
参考图16中的俯视图来说明这样所得到的液晶模块的结构。
像素部分304放在有源矩阵衬底301的中心。用于驱动源信号线的源信号线驱动电路302放在像素部分304的上方。用于驱动栅信号线的栅信号线驱动电路303放在像素部分304的左边和右边。尽管本实施方案中栅信号线驱动电路303相对于像素部分是对称的，液晶模块也可以只有一个栅信号线驱动电路在像素部分中一侧。从上述两个选项中，设计者可以考虑液晶模块的尺寸或类似的因素来选择更适合的排列。但是，根据电路运行可靠性、驱动效率及类似的因素，图16所示的栅信号线驱动电路的对称排列是优选的。
信号从柔性印刷电路(FPC)305输入到驱动线路中。在打开夹层绝缘膜和树脂膜中的接触孔后FPC305被通过各向异性导电膜等压配合(press-fit)，并形成连接电极309以便于到达排列在衬底301的给定位置的线路线。本实施方案中连接电极由ITO形成。
密封剂沿着衬底周边围绕驱动电路和像素部分涂敷到衬底上。相对衬底306用密封剂307粘接到衬底301上，同时预先形成于有源矩阵衬底上的间隔物310保持两个衬底之间的距离为常数(衬底301和相对衬底306之间的距离)。液晶单元经过没有被密封剂307涂敷的衬底区域注入。然后用密封剂308密封衬底。液晶模块通过上述步骤完成。
尽管这里所给的实例中所有的驱动电路形成在衬底上，几种IC还可以用于驱动电路的某些电路。
进一步，本实施方案可以与实施方案样式1-3，实施方案1和实施方案2中的任何结构自由地组合。
实施方案4
实施方案1给出反射型显示器件的实例，其中像素电极由反射型金属材料形成。本实施方案中所给出的是透射型显示器件的实例，其中像素电极由透光导电膜形成。
直到形成夹层绝缘膜的步骤的制造过程与实施方案1的过程是相同的，其详细说明在这里就省略了。根据实施方案1形成了夹层绝缘膜之后，由透光导电膜形成像素电极601。透光导电膜的实例包括ITO(氧化铟锡合金)膜、氧化铟-氧化锌合金(In2O3-ZnO)膜、氧化锌(ZnO)膜和类似的膜。
之后，在夹层绝缘膜600中形成接触孔。其次形成与像素电极重叠的连接电极602。连接电极602经过接触孔连接到漏区。在形成连接电极的同时，形成其它TFT的源电极或漏电极。
尽管这里所给的实例中所有的驱动电路形成在衬底上，几种IC还可以用于驱动电路的某些电路。
如上所述完成了有源矩阵衬底。根据实施方案3从该有源矩阵衬底制造液晶模块。液晶模块配有背光604和光导片605，并用覆盖物606覆盖以完成有源矩阵液晶显示器件，其部分横截面图示于图17。覆盖物用粘合剂或有机树脂粘接到液晶模块上。当把衬底粘接到相对衬底上时，衬底可以形成框架以便于用于粘接的有机树脂装填在框架和衬底之间的空间。因为显示器件是透射型的，有源矩阵衬底和相对衬底都需要粘接偏振片。
本实施方案能与实施方案样式1-3和实施方案1-3中任何一个结构自由地组合。
实施方案5
本实施方案中，制造配备有EL(电致发光)元件发光显示器件的实例示于图18A和18B中。
图18A是EL模块的俯视图，图18B是沿着图18A的线A-A’的横截面图。在具有绝缘表面的衬底900上(例如，玻璃衬底、结晶的玻璃衬底、塑料衬底或类似的衬底)，形成像素部分902、源侧驱动电路901和漏侧驱动电路903。像素部分和驱动电路可以根据以上所说明的实施方案获得。进一步，参考编号913指密封部分，参考编号919指DLC膜。用密封部分918覆盖像素部分和驱动电路部分，用保护膜919覆盖密封部分。进一步，保护膜919用粘接剂通过覆盖部分920密封。理想的是覆盖部分用与衬底900一样的材料构成，例如，是玻璃衬底，以便承受起因于加热或外力的形变。覆盖部分920通过喷沙或类似的方法处理以具有图18B所示的凸起形状(具有3-10μm的深度)。理想的是，覆盖部分920受到进一步处理以形成凸起部分(具有50-200μm的深度)，干燥试剂能被安排到其中。进一步，制造多EL模块的情形中，衬底和覆盖部分互相附连在一起之后，可以用CO2激光器或类似的激光器进行分割以便末端表面互相匹配。
注意，参考编号908指用于向源侧驱动电路901和栅侧驱动电路903传输信号输入的线路，并从是外部输入终端的FPC(柔性印刷电路)909接收视频信号和时钟信号。注意，虽然图中只给出了FPC，印刷线路板(PWB)也可以附连到FPC上。本技术说明中的发光器件不仅包括发光器件的主体，而且包括附连有FPC或PWB的发光器件。
其次，参考图18B说明横截面结构。绝缘膜910配备在衬底900上，像素部分902和栅侧驱动电路903形成于绝缘膜910的上方，且像素部分902由包括电流控制TFT911和电连接到电流控制TFT911的像素电极912的多个像素组成。栅侧驱动器电路通过使用其中n沟道TFT913和p沟道TFT914组合的CMOS电路被形成。
以上TFT(包括911、913和914)可根据实施方案1中的n沟道TFT201和p沟道TFT202来制造。
注意，至于配备在TFT和EL元件之间的绝缘膜的材料，适当的是用不仅能阻挡诸如碱金属离子或碱土金属离子这样的杂质离子的扩散、而且能主动吸收诸如碱金属离子或碱土金属离子这样的杂质离子的材料，进一步用能承受随后的处理温度的材料。作为满足上述条件的材料，给出包含大量氟的氮化硅膜作为实例。氮化硅膜中所含氟的浓度是1×1019/cm3或更多，优选地，氮化硅膜中氟的组分比是1-5％。氮化硅膜中的氟与碱金属离子或碱土金属离子结合，并被吸收到膜中。进一步，作为另一个实例，给出包含其组成包括锑(Sb)化合物、锡(Sn)化合物或铟(In)化合物的颗粒的有机树脂膜，其吸收碱金属离子、碱土金属离子或类似的离子，例如，包含五氧化锑(Sb2O5·nH2O)颗粒的有机树脂膜。注意，该有机树脂膜包含具有10-20nm的平均颗粒尺寸的颗粒，并具有高的光透射性能。以五氧化锑为代表的锑化合物容易吸收诸如碱金属离子或碱土金属离子这样的杂质离子。
像素电极912作为发光元件(EL元件)的阳极起作用。进一步在像素电极912的两端形成围堤(bank)915，发光元件的阴极917和EL层916形成于像素电极912上。
至于EL层916，发光层、电荷输运层和电荷注入层可以自由地组合以形成EL层(用于光发射和用于光发射的载流子的运动的层)。例如，可以用小分子量的有机EL材料或高分子量的有机EL材料。进一步，作为EL层，还能使用由能通过单重态激发(荧光)发光的发光材料(单重态化合物)形成的薄膜或由能通过三重态激发(磷光)发光的发光材料(三重态化合物)形成的薄膜。进一步，诸如碳化硅的无机材料可以用做电荷输运层或电荷注入层。众所周知的材料可用于有机EL材料或无机EL材料。
阴极927还作为所有像素共同的线路，并通过连接线路908与FPC909电连接。进一步，包含在像素部分902和栅侧驱动电路903中的所有元件都被阴极917、密封部分918和保护膜919覆盖。
注意，对可见光透明或半透明的材料优选地用于密封部分918。进一步，密封部分918理想地由尽可能不渗透湿气或氧的材料形成。
进一步，发光元件完全由密封部分918覆盖之后，优选的是由DLC膜或类似的膜组成的保护膜至少配备在密封部分918的表面上(暴露的表面)，如图18A和18B所示。进一步，保护膜可以配备在包括衬底背表面的整个表面上。这里，为了保护膜不淀积在配备有外部输入终端(FPC)的部分而引起注意是必要的。为了不形成保护膜可以用掩膜。另外，外部输入终端部分可以用Teflon(注册商标)或类似的材料形成的带子覆盖，其在CVD设备中用作掩膜带以便不形成保护膜。
发光元件由具有上面所说明的结构的保护膜和密封部分918密封，由此，发光元件能够完全与外界隔离。这样，有可能防止诸如湿气或氧这样促进由EL层氧化引起的劣化的物质从外界渗入。因而，能够获得具有高可靠性的发光器件。
进一步，可以采用一种结构，其中像素电极是阴极，EL层和阳极层叠从而在与图18A和18B中的方向相反的方向提供光发射。图19给出其实例。注意，该实例的俯视图与图18A的一样，这里就省略了。
图19所示的横截面结构在下面给予说明。作为衬底1000，除了玻璃衬底和石英衬底以外还可以用半导体衬底或金属衬底。绝缘膜1010配备在衬底1000上，像素部分1002和栅侧驱动电路1003形成于绝缘膜1010之上，像素部分1002由包括电流控制TFTl011和电连接到电流控制TFT1011的漏区的像素电极1012的多个像素组成。进一步，栅侧驱动电路1003用其中n沟道TFT1013和p沟道TFT1014组合的CMOS电路形成。
像素电极1012作为发光元件的阴极起作用。进一步，在像素电极1012的两端形成围堤1015，并在像素电极1012上形成发光元件的EL层1016和阳极1017。
阳极1017还作为所有像素的共同线路，并通过连接线路1008电连接到FPC1009上。进一步，包含在像素部分1002和栅侧驱动电路1003中的所有元件都被阳极1017、密封部分1018和由DLC膜或类似的膜组成的保护膜1019覆盖。进一步，覆盖部分1020和衬底1000用粘接剂粘在一起。此外，覆盖部分内提供凹入的部分，干燥试剂1021安排在其中。
注意，对可见光透明或半透明的材料优选地用于密封部分1018。另外，密封部分1018理想地由尽可能不渗透湿气或氧的材料形成。
另外，图19中，像素电极是阴极，EL层和阳极层叠。这样，光发射的方向由图19中箭头指明。
本实施方案中，使用实施方案1中得到的具有高电性能和高可靠性的TFT，因而，能够形成比传统元件具有更高可靠性的发光元件。另外，具有这样的发光元件的发光器件被用作显示部分。这样，就能获得高性能的电设备。
注意，本实施方案能与实施方案样式1-3和实施方案1和实施方案2中的任何一个自由地组合。
实施方案6
本实施方案中，给出顶栅型TPT的实例。然而，本发明不限于TFT结构应用。本实施方案中，图20给出一个实例，其中本发明用于其中提供两个栅电极把半导体层夹在中间的TFT。
首先，在衬底1100上提供第一栅线路1101。掺杂了给予导电性的杂质元素的多晶硅或WSix(X＝2.0-2.8)、诸如Al、Ta、W、Cr或Mo的导电材料或其叠层结构能用于第一栅线路1101。注意，为了防止杂质元素从衬底1100的扩散，可以形成其组成包括诸如氧化硅膜、氮化硅膜或氮氧化硅膜这样的绝缘膜的基础绝缘膜。
其次，形成具有大约500nm厚度的第一绝缘膜1102以便于覆盖第一栅线路1101。作为第一绝缘膜1102，使用包含硅的绝缘膜，其通过等离子体CVD或溅射形成。另外，第一绝缘膜可以由有机绝缘材料膜、氧化硅膜、氮氧化硅膜、氮化硅膜或其中上述膜组合在一起的叠层膜形成。
根据实施方案样式1-3中的任何一个用等离子体CVD在相同的膜淀积温度下，以叠加的方式形成第二绝缘膜1103和具有非晶结构的半导体膜，这里是非晶硅膜。能够在第二绝缘膜1103上得到具有无微细凸起部分、平整度极好的表面的非晶半导体膜。即使在后面的步骤中使用激光照射，微孔的出现也能被抑制。
另外，本实施方案中，给出一个实例，其中膜淀积温度在第二绝缘膜1103和具有非晶结构的半导体膜之间设定为相同的。然而，可以让膜淀积温度在第一绝缘膜1102、第二绝缘膜1103和具有非晶结构的半导体膜中间是相同的。注意，在本实施方案中基础绝缘膜到半导体膜对应于第一绝缘膜和第二绝缘膜。
然后，通过实施方案样式1或实施方案1中说明的晶化技术来晶化具有非晶结构的半导体膜以形成结晶硅膜(多晶硅)，然后，膜被形成图形以具有岛的形状。本实施方案中使用实施方案1中的晶化技术，另外，在氮气氛或真空中实施用于半导体膜表面平整化的第二激光照射，其在实施方案1中给出。这样获得的具有高平整度的半导体膜用在TFT的有源层，由此TFT的耐压提高了。这样，TFT的可靠性得到改善。
接下来，形成栅绝缘膜1107以便于覆盖半导体层之后，形成第二栅电极1108。然后，给出n型导电性的杂质元素(P、As或类似的元素)，这里是磷，适当地添加到半导体中以形成源区1104和漏区1105。添加之后，实施热处理、强光的照射或激光的照射用于杂质元素的激活。
至于随后的步骤，形成夹层绝缘膜1109，进行氢化，形成分别到达源区和漏区的接触孔、到达第一栅电极的接触孔、到达第二栅电极的接触孔，形成源电极1110和漏电极1111，从而完成TFT(n沟道TFT)。这样获得的TFT示于图20A中。注意，图20A中参考编号1106指沟道形成区。
另外，根据本实施方案中的结构，每个像素的TFT可以采用双栅结构，其中栅电极通过绝缘膜分别配备在沟道形成区1106的上面和下面。第一绝缘膜和第二绝缘膜每个都设定为具有合适的厚度，由此TFT性能得到改善，同时由第一栅电极和其它线路形成的寄生电容被抑制。此外，由于本实施方案的结构采用双栅结构，S值指最佳值(excellent value)。
另外，如图20A所示，在以上步骤中，半导体层受第一栅电极影响，由此形成台阶(step)。
当以消除台阶为目的用CMP(化学机械抛光)技术或类似的技术实施平整化时，能获得图20B所示的TFT结构。
首先，为了形成第一绝缘膜，第一栅电极1201形成于衬底1200上。其次，第一绝缘膜的表面用CMP或机械抛光来抛光以形成平坦的第一绝缘膜1202。例如，第一绝缘膜的表面的最大高度(Rmax)设定为0.5μm或更小，优选的0.3μm或更小。
由于在CMP中用了稀浆(slurry)或类似的物质，杂质很容易混入。这样，进一步形成第二绝缘膜1203。提供第二绝缘膜1203以防止杂质扩散到后面将要形成的半导体层中。本实施方案中，使用第二绝缘膜1203和具有非晶结构的半导体膜，这里是非晶硅膜，以根据实施方案样式1-3用等离子体CVD在同样的淀积温度下形成叠层。具有无微细凸起部分并有极好平整度的表面的非晶半导体膜能在第二绝缘膜1203上形成。这样，即使当以后的步骤中激光被照射时，微孔的出现也能被抑制。
进一步，给出一个实例，其中膜淀积温度在第二绝缘膜1203和具有非晶结构的半导体膜之间设定为相同的。然而，可以让膜淀积温度在第一绝缘膜1202、第二绝缘膜1203和具有非晶结构的半导体膜中间是相同的。注意，基础绝缘膜到半导体膜在本实施方案中对应于第一绝缘膜和第绝缘膜。
其次，通过实施方案样式1或实施方案1中说明的晶化技术来晶化具有非晶结构的半导体膜以形成结晶硅膜(多晶硅)，对膜进行图形形成以具有岛的形状。本实施方案中使用实施方案1中的晶化技术，在氮气氛或真空中实施用于半导体膜表面平整化的第二激光照射，其在实施方案1中给出。这样获得的具有高平整度的半导体膜用在TFT的有源层，由此TFT的耐压提高了。这样，TFT的可靠性得到改善。
接下来，形成栅绝缘膜1207以便于覆盖半导体层，然后，形成第二栅电极1208。然后，给予n型导电性的杂质元素(P、As或类似的元素)，本情形中是磷，适当地添加到半导体中以形成源区1204和漏区1205。添加之后，实施热处理、强光的照射或激光的照射用于杂质元素的激活。
至于随后的步骤，形成夹层绝缘膜1209，实施氢化，形成分别到达源区和漏区的接触孔、到达第一栅电极的接触孔、到达第二栅电极的接触孔和类似的孔，形成源电极1210和漏电极1211和类似的电极，从而完成TFT(n沟道TFT)。这样获得的TFT示于图20B中。注意，图20B中参考编号1206指沟道形成区。
图20B的结构中，与图20A的结构相比加入了平整化的步骤。因此，能实现具有更平坦的半导体膜表面的结构。
注意，本实施方案能与实施方案样式1-3和实施方案1-5中的任何一个自由地组合。
实施方案7
图21是表示能够应用于本发明的激光处理设备的实施方案的图。该设备的组成包括激光器700、光学***701、衬底台702、衬底传送装置704、送风机710等。另外，制备了用于支持衬底711的盒子708、盒子支架707、变成用于通过送风机供给的气体除去衬底上碎片或类似的物质的排气端口的喷嘴709和类似的组件作为附件。注意，发自喷嘴709的气体吹到激光照射的区域。此外，当发自喷嘴709的气体被加热时，衬底也有可能被加热。
诸如在波长等于或小于400nm处发光的准分子激光器这样气态激光器，或诸如Nd-YAG激光器或YLF激光器这样的固体激光器被用作激光器。用Nd-YAG时可以使用除了基本谐波(1060nm)外，还能用诸如二次谐波(532nm)或三次谐波(353.5nm)的谐波。这些激光器是脉冲发射激光器，采用约5-300Hz的发射频率。
光学***是用于会聚或扩展发自激光器700的激光、并将具有精细线形横截面的激光照射到待照射的表面的***。光学***701的结构可以是任意的，这里用诸如圆柱透镜阵列712、圆柱透镜713、反射镜714和双重圆柱透镜715这样的组件构成。虽然依赖于透镜的尺寸，可照射具有100-400mm数量级的纵向长度和100-500μm数量级的横向长度的线形激光。
台子702支撑用于处理的衬底711，并与激光同步移动。
衬底711从盒子708中的移动和其伴随激光处理的运动由传送装置704来实施。在传送装置704上制备臂705。根据臂705抓住衬底711的一端并在轴向运动，在整个衬底上照射线形激光变成可能。传送装置704依照控制装置706与激光器700的发射配合工作。
进一步，为其中衬底711的一侧具有比线形激光纵向(没有图示)更长的长度的情形制备了能够在垂直于轴向的方向移动衬底的传送装置。通过使用能在相互垂直的方向上移动衬底的两个传送装置，在整个衬底表面上照射激光变成可能的。
这种类型的激光设备对于处理边长超过1000mm且厚度等于或小于1mm的玻璃衬底的情形特别地有效。例如，能处理1200mm×160mm或2000mm×2500mm并有0.4-0.7mm的厚度的玻璃衬底。
另外，有可能将实施方案7与实施方案样式1-3、实施方案1-6自由地组合。例如，有可能将实施方案7应用到实施方案1的第一激光照射。这时，从喷嘴吹出的空气或含氧的气体可以吹出到激光要照射的区域。更进一步，有可能将实施方案7应用到实施方案1的第二激光照射。在该情形中，惰性气体，例如氮，被用作发自喷嘴的气体，并吹出到激光要照射的区域，从而实施半导体膜表面的平整化。因而在实施方案7与实施方案1组合的情形中，不必要替换用于激光照射的处理室中的气氛。第一激光的照射和第二激光的照射能在很短的时间内通过适当地切换从喷嘴中喷出的气体来实施。
实施方案8
通过实现本发明而形成的驱动电路和像素部分能用于各种模块中(有源矩阵型液晶模块、有源矩阵型EL模块和有源矩阵型EC模块)。这就是说，本发明能在所有集成了其显示部分模块的电子设备中实现。
作为这类电子设备，可以指出的有视频相机、数码相机、头戴式显示器(护目镜式显示器)、汽车导航***、投影仪、汽车立体声、个人计算机、便携式信息终端(移动式计算机、蜂窝电话或电子图书)以及类似的设备。这些设备的实例示于图22、23和24。
图22A给出包括主体2001、图象输入部分2002、显示部分2003和键盘2004的个人计算机。本发明可用于显示部分2003。
图22B给出包括主体2101、显示部分2102、声音输入部分2103、操作开关2104、电池2105和图象接收部分2106的视频相机。本发明可用于显示部分2102。
图22C给出包括主体2201、相机部分2202、图象接收部分2203、操作开关2204和显示部分2205的可移动计算机。本发明可用于显示部分2205。
图22D给出包括主体2301、显示部分2302和臂部分2303的护目镜式显示器。本发明可用于显示部分2302。
图22E给出使用上面记录了节目的记录介质(以下称作记录介质)的播放器，其包括主体2401、显示部分2402、扬声器部分2403、记录介质2404和操作开关2405。该播放器用DVD(数字通用盘)或CD作为记录介质并能欣赏音乐、欣赏电影以及玩游戏或上互联网。本发明可用于显示部分2402。
图22F给出包括主体2501、显示部分2502、眼睛接触部分2503、操作开关2504和图象接收部分(没有图示)的数码相机。本发明可用于显示部分2502。
图23A给出包括投影设备2601和屏幕2602的前投式投影仪。本发明可用于构成投影设备2601的一部分的液晶模块2808。
图23B给出包括主体2701、投影设备2702、反射镜2703和屏幕2704的背投式投影仪。本发明用于构成投影设备2702的一部分的液晶模块2808。
另外，图23C是给出图23A和图23B中投影设备2601和2702的结构的实例的视图。投影设备2601或2702的组成包括光源光学***2801、反射镜2802及2804至2806、分色镜2803、棱镜2807、液晶显示设备2808、相位差片2809和投影光学***2810。投影光学***2810的由包括投影镜头的光学***组成。尽管这个实施方案给出三片型的实例，该实施方案不特别局限于此，而可以是，例如，单片型。另外，实施这项方案的人可以适当地在图23C中箭头标识给出的光路中配备诸如光学镜头、具有偏振功能的膜、用于调节相差的膜或IR膜的光学***。
进一步，图23D是给出图23C中光源光学***2801的结构的实例的视图。根据这个实施方案，光源光学***的组成包括反射器2811、光源2812、镜头阵列2813和2814，偏振转换元件2815和聚光器镜头2816。进一步，图23D所示的光源光学***只是一个实例且这个实例不特别地局限于此。例如，实施这项方案的人可以适当地在光源光学***中配备诸如光学镜头、具有偏振功能的膜、用于调节相差的膜或IR膜。
然而，根据图23所示的投影仪，给出了使用透射型电光器件的情形，而应用反射型电光器件和EL模块的实例没有说明。
图24A给出包括主体2901、声音输出部分2902、声音输入部分2903、显示部分2904、操作开关2905、天线2906和图象输出部分(CCD、图象传感器或类似的器件)2907的蜂窝电话。本发明可用于显示部分2904。
图24B给出包括主体3001、显示部分3002和3003、记录介质3004、操作开关3005和天线3006的便携式图书(电子图书)。本发明可用于显示部分3002和3003。
图24C给出包括主体3101、支撑基座3102和显示部分3103的显示器。本发明可用于显示部分3103。
此外，图24C所示的显示器是小型和中型或大型的，例如，尺寸5-20英寸的显示屏幕。而且，优选的是通过利用尺寸是1×1m的衬底实施多图形以形成这类尺寸的显示部分。
如已经说明的那样，应用本发明的范围极其广泛，适用于所有领域的电子设备。本发明的电子设备可通过自由组合实施方案1-7来实现。
根据本发明，具有无微细凸起部分、示于图26中、平整度极好的表面的非晶半导体膜能够在基础绝缘膜上得到，即使用激光照射，示于图25的微孔的出现也能被抑制。
另外，还是在真空中或惰性气体气氛中对半导体膜实施激光照射的情形中，示于图25的微孔的出现能被抑制。
根据本发明，具有高平整度的半导体膜用于TFT的有源层，由此耐压得到提高。这样，TFT的可靠性得到改善。特别是，能减小TFT的关电流值，还能抑制波动。因而，使用这类TFT的半导体器件的工作性能得到改善，并能实现器件的低能耗。

Claims (28)

1.一种制造半导体器件的方法，所述方法包括以下步骤：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；以及
用激光照射非晶半导体膜以形成具有结晶结构的半导体膜，
其中基础绝缘膜的膜淀积温度与非晶半导体膜的膜淀积温度相同。
2.一种制造半导体器件的方法，所述方法包括以下步骤：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；以及
用激光照射非晶半导体膜以形成具有结晶结构的半导体膜，
其中基础绝缘膜和非晶半导体膜之间膜淀积温度的差别在±50℃的范围。
3.一种制造半导体器件的方法，所述方法包括以下步骤：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；以及
用激光照射非晶半导体膜，
其中基础绝缘膜和非晶半导体膜之间膜淀积温度的差别在±50℃的范围。
4.一种制造半导体器件的方法，所述方法包括以下步骤：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；以及
用第一激光照射非晶半导体膜以形成具有结晶结构的半导体膜和其上的氧化物膜，
除去氧化物膜；以及
在惰性气体气氛或真空中用第二激光照射具有结晶结构的半导体膜以平整化具有结晶结构的半导体膜，
其中基础绝缘膜和非晶半导体膜之间膜淀积温度的差别在±50℃的范围。
5.根据权利要求4制造半导体器件的方法，其中第二激光的能量密度高于第一激光的能量密度。
6.根据权利要求4制造半导体器件的方法，其中第五步中第二激光的重叠比低于第一激光的重叠比。
7.一种制造半导体器件的方法，所述方法包括：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；以及
用金属元素掺杂非晶半导体薄膜；
对非晶半导体膜实施热处理；
用第一激光照射非晶半导体膜以形成具有结晶结构的半导体膜和其上的氧化物膜，
除去氧化物膜；以及
在惰性气体气氛或真空中用第二激光照射具有结晶结构的半导体膜以平整化具有结晶结构的半导体膜，
其中基础绝缘膜和非晶半导体膜之间膜淀积温度的差别在±50℃的范围。
8.一种制造半导体器件的方法，所述方法包括：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成具有非晶结构的第一半导体膜；以及
用金属元素掺杂具有非晶结构的第一半导体膜；
对具有非晶结构的第一半导体膜实施热处理；
用第一激光照射具有非晶结构的第一半导体膜以形成具有结晶结构的第一半导体膜和其上的氧化物膜，
除去氧化物膜；以及
在惰性气体气氛或真空中用第二激光照射具有结晶结构的第一半导体膜以平整化具有结晶结构的第一半导体膜，
用含臭氧的溶液氧化具有结晶结构的第一半导体膜，从而形成阻挡层；
在阻挡层上形成包含稀有气体元素的第二半导体膜；
将金属元素吸取到第二半导体膜中，从而除去或减少具有结晶结构的第一半导体膜中的金属元素；以及
除去第二半导体膜和阻挡层，
其中基础绝缘膜和具有非晶结构的第一半导体膜之间膜淀积温度的差别在±50℃的范围。
9.根据权利要求8制造半导体器件的方法，其中稀有气体元素是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种元素。
10.根据权利要求8制造半导体器件的方法，其中第二半导体膜在含稀有气体元素的气氛中用半导体作为靶通过溅射来形成。
11.根据权利要求7制造半导体器件的方法，其中热处理是加热过程或照射强光的过程。
12.根据权利要求8制造半导体器件的方法，其中热处理是加热过程或照射强光的过程。
13.根据权利要求11制造半导体器件的方法，其中强光是发自选自包括卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯和高压汞灯的组中的一种灯的光。
14.根据权利要求12制造半导体器件的方法，其中强光是发自选自包括卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯和高压汞灯的组中的一种灯的光。
15.根据权利要求7制造半导体器件的方法，其中金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种元素。
16.根据权利要求8制造半导体器件的方法，其中金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种元素。
17.根据权利要求1制造半导体器件的方法，其中激光是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
18.根据权利要求2制造半导体器件的方法，其中激光是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
19.根据权利要求3制造半导体器件的方法，其中激光是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
20.根据权利要求4制造半导体器件的方法，其中第一激光和第二激光中的每一个是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
21.根据权利要求7制造半导体器件的方法，其中第一激光和第二激光中的每一个是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
22.根据权利要求8制造半导体器件的方法，其中第一激光和第二激光中的每一个是发自准分子激光器、YAG激光器、YVO4激光器或YLF激光器的激光。
23.据权利要求4制造半导体器件的方法，其中惰性气体气氛是氮气氛。
24.据权利要求7制造半导体器件的方法，其中惰性气体气氛是氮气氛。
25.据权利要求8制造半导体器件的方法，其中惰性气体气氛是氮气氛。
26.一种制造半导体器件的方法，所述方法包括以下步骤：
在绝缘表面上形成基础绝缘膜；
在基础绝缘膜上形成非晶半导体膜；
用脉冲振荡激光照射非晶半导体膜以形成具有结晶结构半导体膜；以及
用连续振荡激光照射具有结晶结构的半导体膜以改善其平整度。
27.根据权利要求26制造半导体器件的方法，其中脉冲振荡激光器是选自包括准分子激光器、YAG激光器、YVO4激光器或YLF激光器的组中的激光器。
28.根据权利要求26制造半导体器件的方法，其中连续振荡激光是Nd：YVO4激光的二次谐波或Nd：YVO4激光的三次谐波。
CNB021216347A 2001-06-01 2002-05-31 制造半导体器件的方法 Expired - Fee Related CN1332418C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP166642/01 2001-06-01
JP2001166642 2001-06-01

Publications (2)

Publication Number Publication Date
CN1389900A true CN1389900A (zh) 2003-01-08
CN1332418C CN1332418C (zh) 2007-08-15

Family

ID=19009153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021216347A Expired - Fee Related CN1332418C (zh) 2001-06-01 2002-05-31 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US6803296B2 (zh)
JP (1) JP2003051446A (zh)
KR (1) KR100817879B1 (zh)
CN (1) CN1332418C (zh)
TW (1) TW544938B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4256087B2 (ja) * 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004128421A (ja) 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
JP2006092817A (ja) * 2004-09-22 2006-04-06 Ind Technol Res Inst 上方向発光型の有機発光ダイオード画素製造方法及び構造
JP4692544B2 (ja) * 2005-04-14 2011-06-01 パナソニック株式会社 電子回路装置およびその製造方法
TWI294689B (en) * 2005-09-14 2008-03-11 Ind Tech Res Inst Method of tft manufacturing and a base-board substrate structure
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI307171B (en) * 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
CN102943250A (zh) * 2012-11-09 2013-02-27 北京力量激光元件有限责任公司 独立控制五温区ZnSe合成沉积炉
CN104867941B (zh) * 2015-04-24 2018-05-11 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114226B2 (ja) * 1991-03-25 2000-12-04 富士ゼロックス株式会社 薄膜トランジスタの製造方法
JP2817613B2 (ja) * 1994-02-23 1998-10-30 日本電気株式会社 結晶シリコン膜の形成方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464287B2 (ja) * 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3338267B2 (ja) * 1994-12-16 2002-10-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JP3511422B2 (ja) * 1995-07-19 2004-03-29 株式会社半導体エネルギー研究所 半導体作製方法
JP3910229B2 (ja) * 1996-01-26 2007-04-25 株式会社半導体エネルギー研究所 半導体薄膜の作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09293872A (ja) * 1996-04-26 1997-11-11 Sharp Corp 薄膜トランジスタの製造方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP2000081642A (ja) * 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP2000114526A (ja) * 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3704437B2 (ja) * 1999-02-22 2005-10-12 本田技研工業株式会社 油圧作動機器用制御弁を備えたエンジン
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US6803296B2 (en) 2004-10-12
KR20020092233A (ko) 2002-12-11
CN1332418C (zh) 2007-08-15
TW544938B (en) 2003-08-01
KR100817879B1 (ko) 2008-03-31
US20020182785A1 (en) 2002-12-05
JP2003051446A (ja) 2003-02-21

Similar Documents

Publication Publication Date Title
CN1389900A (zh) 制造半导体器件的方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1294619C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1286156C (zh) 制造半导体器件的方法
CN1173412C (zh) 半导体器件
CN1293601C (zh) 半导体器件生产***、激光装置以及激光辐射方法
CN1366341A (zh) 半导体器件及其制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1866540A (zh) 半导体设备及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1909751A (zh) 发光装置及其制造方法
CN1691277A (zh) 用于制造半导体器件的方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN1428873A (zh) 半导体装置和半导体装置制造***
CN1417859A (zh) 半导体器件
CN1516211A (zh) 场致发射器件及其制造方法
CN101064496A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070815

Termination date: 20180531