CN1389842A - 运算放大电路、驱动电路、及驱动方法 - Google Patents

运算放大电路、驱动电路、及驱动方法 Download PDF

Info

Publication number
CN1389842A
CN1389842A CN02122257A CN02122257A CN1389842A CN 1389842 A CN1389842 A CN 1389842A CN 02122257 A CN02122257 A CN 02122257A CN 02122257 A CN02122257 A CN 02122257A CN 1389842 A CN1389842 A CN 1389842A
Authority
CN
China
Prior art keywords
voltage level
data line
amplification circuit
operational amplification
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02122257A
Other languages
English (en)
Other versions
CN1183405C (zh
Inventor
石山久展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1389842A publication Critical patent/CN1389842A/zh
Application granted granted Critical
Publication of CN1183405C publication Critical patent/CN1183405C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)

Abstract

在切换对置电极VCOM为VC1的期间T1(正极)和VCOM为VC2的期间T2(负极)时,将运算放大电路的输出设定为高阻抗状态。在期间T1中用具有P型驱动晶体管的P型运算放大器OP1来驱动数据线,而在期间T2中,用具有N型驱动晶体管的N型运算放大器OP2来驱动数据线。积极利用对置电极·数据线间的寄生电容在驱动前使数据线的电压电平变化。将运算放大电路的输出箝位在范围与电源VDD、VSS相同或更宽的电压范围内,将剩余电荷返回到电源侧。使箝位电路的电源VDD’、VSS’采用电压范围比运算放大电路的电源VDD、VSS窄的电源。

Description

运算放大电路、驱动电路、及驱动方法
                    技术领域
本发明涉及运算放大电路、驱动电路、及驱动方法。
                    背景技术
以往，作为便携电话机等电子装置使用的液晶显示屏(电光装置)，已知有简单矩阵方式的液晶显示屏、和使用薄膜晶体管(Thin FilmTransistor：以下，简称TFT)等开关元件的有源矩阵方式的液晶显示屏。
简单矩阵方式与有源矩阵方式相比，具有容易低功耗化的优点，但是具有难以多色化和动画显示的缺点。关于这种简单矩阵方式中的低功耗化技术，例如有(日本)特开平7-98577号公开的现有技术。
另一方面，有源矩阵方式具有适于多色化和动画显示的优点，但是具有难以低功耗化的缺点。
此外，近年来，便携电话机等便携型电子装置为了提供高质量的图像，对多色化、动画显示的要求日益迫切。因此，逐渐使用有源矩阵方式的液晶显示屏来取代以往使用的简单矩阵方式的液晶显示屏。
然而，便携型电子装置使用的有源矩阵方式的液晶显示屏出于液晶的交流驱动和电源的低电压化的要求，例如按每个扫描期间来反转与像素电极对置的对置电极(公共电极)的电压电平。因此，具有下述课题：由于液晶显示屏的充放电大、和驱动模拟电压的运算放大电路的工作电流等，至今不能实现低功耗化。
                          发明内容
本发明就是鉴于以上技术课题而提出的，其目的在于提供一种能够用简单的电路结构来实现电光装置的低功耗化的运算放大电路、使用它的驱动电路、及驱动方法。
本发明提供一种运算放大电路，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置的各数据线，其中，在切换隔着电光物质与像素电极对置的对置电极的电压电平为第1电压电平的第1期间、和对置电极的电压电平为第2电压电平的第2期间时的所给期间中，运算放大电路的输出被设定为高阻抗状态。
根据本发明，在切换对置电极为第1、第2电压电平的第1、第2期间时的所给期间(包含切换定时的期间)中，运算放大电路的输出被设定为高阻抗状态(不驱动状态)。这样，例如能够有效利用对置电极·数据线间的寄生电容，在驱动数据线前使数据线变化到期望的电压电平，或者将由于对置电极的电压电平变化而流入到运算放大电路的输出侧的电荷返回到电源侧，能够实现低功耗化等。
此外，在本发明中，也可以包含：第1运算放大器，在对置电极的电压电平为第1电压电平的第1期间中，驱动数据线；以及第2运算放大器，在对置电极的电压电平为第2电压电平的第2期间中，驱动数据线。
这样，能够用与对置电极的电压电平变化(极性反转)对应的最佳运算放大器来驱动数据线，能够实现低功耗化等。
此外，在本发明中，也可以使上述第1运算放大器包含：差动部；以及输出部，具有根据上述差动部的输出来控制栅极的第1导电型的第1驱动晶体管；上述第2运算放大器包含：差动部；以及输出部，具有根据上述差动部的输出来控制栅极的第2导电型的第2驱动晶体管。
这样，例如能够在第1期间中用第1导电型的第1驱动晶体管来驱动数据线，而在第2期间中用第2导电型的第2驱动晶体管来驱动数据线。因此，能够用适当的驱动晶体管来驱动数据线，能够实现运算放大电路的低功耗化等。
此外，在本发明中，也可以在对置电极的电压电平从第1电源侧的第2电压电平变化到第2电源侧的第1电压电平时的所给期间中，运算放大电路的输出被设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，运算放大电路的输出上连接的数据线的电压电平变化到第2电源侧；在对置电极的电压电平从第2电源侧的第1电压电平变化到第1电源侧的第2电压电平时的所给期间中，运算放大电路的输出被设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，运算放大电路的输出上连接的数据线的电压电平变化到第1电源侧。
这样，能够有效利用对置电极·数据线间的寄生电容，在驱动数据线前使数据线的电压电平预先变化到所给的方向(第2电源侧或第2电源侧)。因此，能够使驱动数据线时电压电平的变化方向固定在1个方向上，能够实现运算放大电路的低功耗化等。
此外，在本发明中，也可以包含：第1运算放大器，使变化到第2电源侧的数据线的电压电平变化到第1电源侧，设定为与色调级别对应的电压电平；以及第2运算放大器，使变化到第1电源侧的数据线的电压电平变化到第2电源侧，设定为与色调级别对应的电压电平。
这样，作为第1、第2运算放大器，能够使用在第1、第2电源侧中的某一个方向上驱动能力高的运算放大器，能够使用功耗小的运算放大器。由此，能实现运算放大电路的低功耗化。
此外，在本发明中，也可以包含：箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
这样，能够将由于对置电极的电压电平变化而流入到运算放大电路的输出侧的电荷返回到电源侧，能实现剩余电荷的有效利用。
此外，在本发明中，也可以使上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
这样，能够增加返回到电源侧的电荷的量，能够实现进一步的低功耗化。
此外，本发明提供一种驱动电路，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置，其中，包含：对每个数据线设置的上述任一个运算放大电路；以及对每个数据线数据电压设置的、生成由上述运算放大电路进行阻抗变换的数据电压的生成电路。
此外，本发明提供一种驱动方法，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置，其中，在切换隔着电光物质与像素电极对置的对置电极的电压电平为第1电压电平的第1期间、和对置电极的电压电平为第2电压电平的第2期间时的所给期间中，将数据线设定为高阻抗状态。
此外，从本发明中，也可以在对置电极的电压电平从第1电源侧的第2电压电平变化到第2电源侧的第1电压电平时的所给期间中，将数据线设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，使数据线的电压电平变化到第2电源侧；在对置电极的电压电平从第2电源侧的第1电压电平变化到第1电源侧的第2电压电平时的所给期间中，将数据线设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，使数据线的电压电平变化到第1电源侧；
此外，在本发明中，也可以使变化到第2电源侧的数据线的电压电平变化到第1电源侧，设定为与色调级别对应的电压电平；使变化到第1电源侧的数据线的电压电平变化到第2电源侧，设定为与色调级别对应的电压电平。
此外，在本发明中，也可以将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
                           附图的简单说明
图1是液晶装置的结构例的方框图。
图2是数据线驱动电路的结构例的方框图。
图3是扫描线驱动电路的结构例的方框图。
图4是液晶装置中的各种反转驱动方式的说明图。
图5是对置电极、数据线的电压电平变化的定时波形图。
图6是甲乙类运算放大电路的结构例图。
图7A、图7B是按照VCOM的切换来切换运算放大器的手法的说明图。
图8是P型运算放大器的结构例图。
图9是N型运算放大器的结构例图。
图10是在切换VCOM时将运算放大电路的输出设定为高阻抗状态的手法的说明图。
图11A、图11B也是在切换VCOM时将运算放大电路的输出设定为高阻抗状态的手法的说明图。
图12A、图12B是存贮电容方式、附加电容方式的说明图。
图13是对置电极、数据线、扫描线的电压电平变化的定时波形图。
图14是对置电极和数据线之间的寄生电容的说明图。
图15是对置电极和数据线之间的寄生电容的说明图。
图16是寄生电容造成的数据线的电压电平变化的说明图。
图17是用于说明本实施例的驱动方法的定时波形图。
图18是运算放大电路的详细结构例图。
图19A、图19B是用于说明对运算放大电路的电流源进行开关控制的手法的定时波形图。
图20是用于说明对驱动晶体管进行开关控制的手法的定时波形图。
图21A、图21B、图21C是在运算放大电路的输出设置箝位电路的手法的说明图。
图22A、图22B、图22C是通过设置箝位电路来实现的低功耗化手法的说明图。
图23是扫描行反转驱动的说明图。
图24是用于说明不设虚拟扫描期间的情况下的问题的定时波形图。
图25是用于说明设置虚拟扫描期间的手法的定时波形图。
                   实施发明的最好形式
以下，用附图来详细说明本实施例。
以下说明的本实施例对权利要求书记载的本发明的内容没有任何限制。此外，并非本实施例中说明的所有结构作为本发明的解决手段都是必须的。
1.液晶装置
图1示出应用本实施例的运算放大电路的液晶装置的方框图的例子。
该液晶装置10(广义上为显示装置)包含显示屏12(狭义上为LCD(Liquid Crystal Display，液晶显示)屏)、数据线驱动电路20(狭义上为源极驱动器)、扫描线驱动电路30(狭义上为栅极驱动器)、控制器40、电源电路42。液晶装置10不必包含所有这些电路模块，也可以采用省略其一部分电路模块的结构。
这里，显示屏12(广义上为电光装置)包含多个扫描线(狭义上为栅极线)、多个数据线(狭义上为源极线)、以及由扫描线及数据线限定的像素电极。在此情况下，通过在数据线上连接薄膜晶体管TFT(ThinFilm Transistor，广义上为开关元件)，在该TFT上连接像素电极，能够构成有源矩阵型液晶装置。
更具体地说，显示屏12被形成在有源矩阵基板(例如玻璃基板)上。在该有源矩阵基板上，配置有沿图1的Y方向排列多个、分别沿X方向延伸的扫描线G1～GM(M是2以上的自然数)、和沿X方向排列多个、分别沿Y方向延伸的数据线S1～SN(N是2以上的自然数)。此外，在与扫描线GK(1KM，K是自然数)和数据线SL(1LN，L是自然数)的交叉点对应的位置上，设有薄膜晶体管TFTKL(广义上为开关元件)。
TFTKL的栅极被连接在扫描线GK上，TFTKL的源极被连接在数据线SL上，TFTKL的漏极被连接在像素电极PEKL上。在该像素电极PEKL、和隔着液晶单元(广义上为电光物质)与像素电极PEKL对置的对置电极VCOM(公共电极)之间，形成有液晶电容CLKL(液晶单元)及辅助电容CSKL。然后，在形成TFTKL、像素电极PEKL等的有源矩阵基板、和形成对置电极VCOM的对置基板之间密封进液晶，液晶单元的透射率按照像素电极PEKL和对置电极VCOM之间的施加电压来变化。
向对置电极VCOM提供的电压电平(第1、第2电压电平)由电源电路42生成。此外，也可以不是将对置电极VCOM满满地形成在对置基板上，而是与各扫描线对应做成带状。
数据线驱动电路20根据图像数据来驱动显示屏12的数据线S1～SN。另一方面，扫描线驱动电路30依次扫描驱动显示屏12的扫描线G1～GM。
控制器40根据未图示的中央处理单元(Central Processing Unit：以下，简称CPU)等主机设定的内容，控制数据线驱动电路20、扫描线驱动电路30及电源电路42。更具体地说，控制器40对数据线驱动电路20及扫描线驱动电路3例如进行工作模式的设定或内部生成的垂直同步信号或水平同步信号的提供，对电源电路42进行对置电极VCOM的电压电平的极性反转定时的控制。
电源电路42根据从外部提供的基准电压，来生成显示屏12的驱动所需的各种电压电平(色调电压)、或对置电极VCOM的电压电平。
这种结构的液晶装置10在控制器40的控制下，根据从外部提供的图像数据，数据线驱动电路20、扫描线驱动电路30及电源电路42协调来驱动显示屏12。
在图1中，采用液晶装置包含控制器40的结构，但是也可以将控制器40设在液晶装置10的外部。或者，也可以将主机与控制器40一起包含在液晶装置10中。此外，也可以将数据线驱动电路20、扫描线驱动电路30、控制器40、电源电路42的一部分或全部形成在显示屏12上。
1.1数据线驱动电路
图2示出图1的数据线驱动电路20的结构例。
数据线驱动电路20包含移位寄存器22、行锁存器24、26、DAC28(数字/模拟变换电路。广义上为数据电压生成电路)、输出缓冲器29(运算放大电路)。
移位寄存器22包含与各数据线对应来设置、依次连接的多个触发器。该移位寄存器22与时钟信号CLK同步来保持使能输入输出信号EIO后，依次与时钟信号CLK同步将使能输入输出信号EIO移位到相邻的触发器。
行锁存器24从控制器40以例如18比特(6比特(色调数据)×3(RGB各色))为单位来输入图像数据(DIO)。行锁存器24与移位寄存器22的各触发器依次移位的使能输入输出信号EIO同步来锁存该图像数据(DIO)。
行锁存器26与从控制器40提供的水平同步信号LP同步，锁存行锁存器24锁存的1个水平扫描单位的图像数据。
DAC 28生成应向各数据线提供的模拟数据电压。具体地说，DAC28根据来自行锁存器26的数字图像数据，选择来自图1的电源电路42的色调电压中的某一个，输出与数字图像数据对应的模拟数据电压。
输出缓冲器29缓冲来自DAC 28的数据电压并输出到数据线，驱动数据线。具体地说，输出缓冲器29包含对每个数据线设置的电压跟随器式连接的运算放大电路OPC，这些运算放大电路OPC对来自DAC 28的数据电压进行阻抗变换，输出到各数据线。
在图2中，采用对数字图像数据进行数字/模拟变换、经输出缓冲器29输出到数据线的结构，但是也可以采用对模拟视频信号进行采样·保持、经输出缓冲器29输出到数据线的结构。
1.2扫描线驱动电路
图3示出图1的扫描线驱动电路30的结构例。
扫描线驱动电路30包含移位寄存器32、电平移动器34、输出缓冲器36。
移位寄存器32包含与各扫描线对应来设置、依次连接的多个触发器。该移位寄存器32与时钟信号CLK同步将使能输入输出信号EIO保持到触发器后，依次与时钟信号CLK同步将使能输入输出信号EIO移位到相邻的触发器。这里输入的使能输入输出信号EIO是从控制器40提供的垂直同步信号。
电平移动器34将来自移位寄存器32的电压电平移动到与显示屏12的液晶单元和TFT的晶体管能力对应的电压电平。由于该电压电平例如需要20V～50V的高电压电平，所以使用与其他逻辑电路部不同的高耐压工艺。
输出缓冲器36缓冲电平移动器34移动过的扫描电压并输出到扫描线，驱动扫描线。
2.运算放大电路
2.1行反转驱动
液晶单元具有长时间施加直流电压则会恶化的性质。因此，需要按每个规定期间来反转液晶单元上施加的电压的极性的驱动方式。作为这种驱动方式，如图4所示，有帧反转驱动、扫描(栅极)行反转驱动、数据(源极)行反转驱动、点反转驱动等。
其中，帧反转驱动的功耗低，但是具有画质不太好的缺点。而数据行反转驱动、点反转驱动的画质好，但是具有显示屏的驱动需要高电压的缺点。
因此，本实施例采用图4的扫描行反转驱动。该扫描行反转驱动按每个扫描期间(每个扫描线)对液晶单元上施加的电压进行极性反转。例如，在第1扫描期间(扫描线)中向液晶单元施加正极性的电压，在第2扫描期间中施加负极性的电压，在第3扫描期间中施加正极性的电压。另一方面，在下一帧中，在第1扫描期间中向液晶单元施加负极性的电压，在第2扫描期间中施加正极性的电压，在第3扫描期间中施加负极性的电压。
此外，在该扫描行反转驱动中，按每个扫描期间对对置电极VCOM的电压电平极性极性反转。
更具体地说，如图5所示，在正极期间T1(第1期间)中对置电极VCOM的电压电平为VC1(第1电压电平)，而在负极期间T2(第2期间)中为VC2(第2电压电平)。
这里，正极期间T1是数据线S(像素电极)的电压电平高于对置电极VCOM的电压电平的期间。在该期间T1中向液晶单元施加正极性的电压。另一方面，负极期间T2是数据线S的电压电平低于对置电极VCOM的电压电平的期间。在该期间T2中向液晶单元施加负极性的电压。此外，VC2是以所给的电压电平为基准对VC1进行极性反转所得的电压电平。
通过这样对VCOM进行极性反转，能够降低显示屏的驱动所需的电压。由此，能够降低驱动电路的耐压，实现驱动电路的制造工艺的简化、低成本化。
然而，在这样对VCOM进行极性反转的手法中，从电路的低功耗化的观点来看，明显具有如下所述的课题。
例如，如图5的A1、A2所示，在从期间T1切换到期间T2的情况下，数据线S的电压电平有时变化到低电位侧(A1)，而有时变化到高电位侧(A2)。同样，如图5的A3、A4所示，在从期间T2切换到期间T1的情况下，数据线S的电压电平也有时变化到高电位侧(A3)，而有时变化到低电位侧(A4)。
例如，在期间T1中数据线S的色调是63、期间T2中的色调也是63的情况下，如图5的A1所示，数据线S的电压电平变化到低电位侧。另一方面，在期间T1中数据线S的色调是0、期间T2中的色调也是0的情况下，数据线S的电压电平变化到高电位侧。
这样，在有源矩阵型液晶装置中对VCOM进行极性反转的情况下，数据线S的电压电平的变化方向依赖于色调级别。因此，具有下述课题：不能直接采用特开平7-98577号公报公开的简单矩阵型液晶装置的低功耗化技术。
因此，现有的有源矩阵型液晶装置将图6所示的甲乙类(推挽式)运算放大电路用作用于驱动数据线的运算放大电路(图2的输出缓冲器29包含的OPC)。
该甲乙类运算放大电路包含差动部300、和具有P型(广义上为第1导电型)驱动晶体管PT53及N型(广义上为第2导电型)驱动晶体管NT55的输出部310。
这里，差动部300包含：栅极被共同连接到差动部300的输出DQ上的P型晶体管PT51、PT52；栅极被连接到差动部300的输入I、XI上的N型晶体管NT51、NT52；以及电流源IS51。
输出部310包含栅极被连接到差动部300的输出XDQ(反转输出)上的N型晶体管NT53及电流源IS52构成的反转电路。此外，包含栅极被连接到差动部300的输出XDQ上的P型驱动晶体管PT53、栅极被连接到上述反转电路的输出BQ上的N型驱动晶体管NT55、栅极被连接到VSS上的N型晶体管NT54、以及相位补偿用的电容CC。
在图6的运算放大电路中，输出部310的输出Q被连接在差动部300的输入XI(反转输入)上，成为电压跟随器式连接。
此外，电流源IS51、IS52可以由例如栅极被连接到基准电压(恒压)上的N型晶体管构成。
在图6所示的甲乙类运算放大电路中，输出部310具有P型驱动晶体管PT53和N型驱动晶体管NT55两者。因此，在图5的A1、A4的情况下，由于N型驱动晶体管NT55工作，从而能够将数据线S的电压电平迅速降低到低电位侧。另一方面，在图5的A2、A3的情况下，由于P型驱动晶体管PT53工作，从而能够将数据线S的电压电平迅速提高到高电位侧。因此，在一边对对置电极VCOM进行极性反转、一边进行扫描行反转驱动的液晶装置中，几乎都是将图6的甲乙类运算放大电路用作数据线驱动电路的输出缓冲器包含的运算放大电路。
然而，在该图6的甲乙类运算放大电路中，由于电流流过的路径有电流I51、I52、I53的路径这3条，所以具有无谓浪费的电流很多、功耗大的缺点。特别是在这种甲乙类运算放大电路中，为了适当地控制驱动晶体管PT53、NT55的栅极，电流路径为4条以上的结构的电路也很多，在这种电路结构的情况下，功耗更大。此外，如果为了降低功耗而合并电路I51、I52、I53，则招致响应速度降低或频率特性恶化等事态。
此外，如图2所示，该图6的运算放大电路与各数据线对应而设有许多个。因此，具有下述课题：如果各运算放大电路的功耗增加，则液晶装置的功耗也增加与运算放大电路的个数相应的量，成为低功耗化的大的妨碍。
因此，在本实施例中，为了解决这种课题，采用如下所述的手法。
2.2运算放大器的切换
首先，在本实施例中，按照对置电极VCOM的电压电平的切换，来切换驱动数据线的运算放大器。
更具体地说，如图7A所示，在对置电极VCOM的电压电平为VC1(第1电压电平)的期间T1(第1期间，图5的正极期间)中，用运算放大器OP1来驱动数据线。另一方面，在VCOM的电压电平为VC2(对VC1进行极性反转所得的第2电压电平)的期间T2(第2期间，图5的负极期间)中，用与OP1不同的运算放大器OP2来驱动数据线。
能够实现这种驱动方法的运算放大电路的结构例示于图7B。该运算放大电路包含运算放大器OP1(P型第1运算放大器)、运算放大器OP2(N型第2运算放大器)、以及选择电路70。
这里，例如如图7B所示，运算放大器OP1(P型)包含差动部50、和具有P型驱动晶体管PT13及电流源IS12的输出部52。这里，P型驱动晶体管PT13由差动部50的输出(反转输出)控制栅极。
此外，例如如图7B所示，运算放大器OP2(N型)包含差动部60、和具有N型驱动晶体管NT23及电流源IS22的输出部62。这里，N型驱动晶体管NT23由差动部60的输出(反转输出)控制栅极。
电流源IS12、IS22用于流出恒流，可以由栅极上连接有基准电压的N型晶体管、耗尽型晶体管、或电阻元件等构成。此外，在图7B中，也可以采用不设电流源IS12或IS22的结构。
在对置电极VCOM为VC1的情况下(期间T1的情况下)，选择电路70选择运算放大器OP1的输出Q1并连接到数据线S上。另一方面，在VCOM为VC2的情况下(期间T2的情况下)，选择运算放大器OP2的输出Q2并连接到数据线S上。通过这样，能够在期间T1中由运算放大器OP1来驱动数据线S，而在期间T2中由运算放大器OP2来驱动数据线S。
图8示出运算放大器OP1的结构例。该OP1是输出部52包含P型驱动晶体管PT13、而不包含N型驱动晶体管的P型运算放大器。
运算放大器OP1的差动部50包含栅极被共同连接到差动部50的输出DQ1上的P型晶体管PT11、PT12、栅极被连接到差动部50的输入I1、XI1上的N型晶体管NT11、NT12、以及VSS(第2电源)侧设置的电流源IS11。
运算放大器OP1的输出部52包含栅极被连接到差动部50的输出XDQ1(反转输出)上的P型晶体管PT13、VSS侧设置的电流源IS12、以及相位补偿用的电容CC1。
图8的运算放大器OP1的输出Q1被连接在差动部50的输入XI1(反转输入)上，成为电压跟随器式连接。
图9示出运算放大器OP2的结构例。该OP2是输出部62包含N型驱动晶体管NT23、而不包含P型驱动晶体管的N型运算放大器。
运算放大器OP2的差动部60包含VDD(第1电源)侧设置的电流源IS21、栅极被连接到差动部60的输入I2、XI2上的P型晶体管PT21、PT22、以及栅极被共同连接到差动部60的输出DQ2上的N型晶体管NT21、NT22。
运算放大器OP2的输出部62包含VDD侧设置的电流源IS22、栅极被连接到差动部60的输出XDQ2(反转输出)上的N型晶体管NT23、以及相位补偿用的电容CC2。
图9的运算放大器OP2的输出Q2被连接在差动部60的输入XI2(反转输入)上，成为电压跟随器式连接。
在图8的运算放大器OP1中，电流流过的路径只有I11、I12的路径这2条。同样，在图9的运算放大器OP2中，电流流过的路径只有I21、I22的路径这2条。因此，这些OP1、OP2与电流路径为3条以上的图6所示的甲乙类运算放大电路相比，能够减少无谓流过的电流，实现低功耗化。
此外，在图6的甲乙类运算放大电路中，如果减小驱动晶体管PT53、NT55的电流提供能力，则数据线的驱动能力降低。因此，不能使这些PT53、NT55的路径上流过的电流I53太小。
与此相对，在图8的运算放大器OP1中，在不太需要将输出Q1的电压电平降低到低电位侧的状况(后述的图17的B15)下，能够使电流源IS12中流过的电流I12非常小。同样，在图9的运算放大器OP2中，在不太需要将输出Q2的电压电平提高到高电位侧的状况(后述的图17的B5)下，能够使电流源IS22中流过的电流I22非常小。因此，与不能使输出部310中的电流I53太小的图6的甲乙类运算放大电路相比，图8、图9的运算放大器OP1、OP2能够使输出部52、62中流过的电流I12、I22足够小，能够使功耗非常小。
此外，在本实施例中，如图7A所示，在期间T1中，如上所述只使用功耗非常少的运算放大器OP1，而在期间T2中，只使用功耗同样非常少的运算放大器OP2。因此，与在所有期间(T1及T2)中使用低功耗多的图6的甲乙类运算放大电路的现有手法相比，能够使液晶装置的功耗相当小。
而且，如图2所示，图7B所示的本实施例的运算放大电路与各数据线对应来设置，有数据线的条数个，其数目非常多。因此，如果能够减小各运算放大电路的功耗，则能够将液晶装置的功耗减小与运算放大电路的个数相应的量，能够使液晶装置的功耗相当小。
2.3运算放大电路的输出的高阻抗设定
此外，在本实施例中，能够将运算放大电路的输出设定为高阻抗状态。
更具体地说，如图10所示，采用下述驱动方法：在切换对置电极VCOM的电压电平为VC1(第1电压电平)的期间T1(第1期间)、和VCOM为VC2(第2电压电平)的期间T2(第2期间)时的所给期间(包含切换定时的所给期间)中，将运算放大电路的输出设定为高阻抗状态(HIZ)。
能够实现这种驱动方法的运算放大电路的结构例示于图11A。该运算放大电路包含运算放大器OP1(P型)、运算放大器OP2(N型)、以及选择电路70。此外，该选择电路70的输出在切换期间T1、T2时的所给期间中被设定为高阻抗状态。
更具体地说，选择电路70包含并联连接P型晶体管和N型晶体管的传输门TG1、TG2(通路晶体管(パストランジスタ)，广义上为开关元件)。此外，TG1由信号SEL1进行开关控制，TG2由信号SEL2进行开关控制。
图11B示出使用SEL1、SEL2的TG1、TG2的开关控制的定时波形图。
如图11B所示，如果在VCOM为VC1的期间T1中SEL1有效(H电平)，则TG1为“开”(导通状态)。于是，运算放大器OP1被选择，OP1的输出被连接到数据线S上。由此，数据线S由P型运算放大器OP1驱动。
另一方面，如果在VCOM为VC2的期间T2中SEL2有效，则TG2为“开”。于是，运算放大器OP2被选择，OP2的输出Q2被连接到数据线S上。由此，数据线S由N型运算放大器OP2驱动。
此外，如果SEL1、SEL2都为无效(L电平)，则TG1及TG2都为“关”(截止状态)。于是，数据线S不由运算放大器OP1、OP2中的任一个驱动，数据线S为高阻抗状态(HIZ)。由此，在切换期间T1、T2时能够将数据线S设定为高阻抗状态。
这样，在本实施例中，用在期间T1或T2中有效、而且有效期间互不重叠的信号SEL1、SEL2来进行传输门TG1、TG2(开关元件)的开关控制。通过这样，能够用简单的电路结构和简单的电路控制来实现运算放大器OP1、OP2对数据线S的切换驱动、和数据线S的高阻抗设定。
在图11A、图11B中，用将选择电路70的输出设定为高阻抗状态的手法来实现运算放大电路的输出的高阻抗控制，但是也可以用将运算放大器OP1、OP2的输出Q1、Q2设定为高阻抗状态的手法等来实现。
3.低功耗化的原理
接着说明本实施例的低功耗化手法的原理。
在液晶装置中，为了保持未选择期间中的像素电极的电压电平来实现高画质化，将用于辅助液晶电容的辅助电容连接到像素电极上。作为这种辅助电容的形成方式，有图12A所示的存贮电容方式、和图12B所示的附加电容方式。
在图12A的存贮电容方式中，在像素电极和VCOM之间形成辅助电容CS。这例如可以通过在有源矩阵基板上另外设置VCOM的配线来实现。另一方面，在图12B的附加电容方式中，在像素电极和前级扫描线(栅极线)之间形成辅助电容CS。这可以通过重叠布置像素电极的图案和前级扫描线的图案来实现。
本实施例的低功耗化手法既可应用于图12A的存贮电容方式的情况，也可应用于图12B的附加电容方式的情况，但是以下为了简化说明，以应用于图12A的存贮电容方式的情况为例来进行说明。
在图12A的存贮电容方式中，TFT的栅极·漏极间的寄生电容或栅极·源极间的寄生电容作用于抑制数据线的电压电平变化的方向。与此相对，在图12B的附加电容方式中，VCOM的电压电平变化时，前级扫描线的电压电平也变化。因此，该扫描线的电压电平的变化作用于帮助数据线的电压电平变化的方向。因此，在通过VCOM的电压电平的变化使数据线的电压电平变化、利用该数据线的电压电平的变化来实现低功耗化的本实施例的手法中，图12B的附加电容方式更有效。
图13原理性地示出存贮电容方式的情况下数据线S、对置电极VCOM、扫描线G的信号波形的一例。
如图13所示，数据线S及VCOM的电压电平按每个扫描期间以所给的电压电平为基准进行极性反转。此外，在数据线S的电位高于VCOM的情况下，液晶单元的施加电压为正极性，而在VCOM的电位高于数据线S的情况下，液晶单元的施加电压为负极性。通过这样按每个扫描期间来反转液晶单元的施加电压的极性，能够防止向液晶单元长时间施加直流电压，实现液晶单元的长寿命化。
如图13所示，如果VCOM极性反转，其电压电平从VC1变化到VC2或者从VC2变化到VC1，则通过VCOM和数据线S之间的寄生电容的电容耦合，VCOM的电压电平的变化被传递到数据线S。
这里，如图14所示，VCOM和数据线S之间的1个像素平均的寄生电容CPAPIX如下式所示。
CPAPIX＝{1/CDS+1/(CL+CS)}-1                   (1)
在上式(1)中，CDS是TFT的漏极·源极间的寄生电容，CL是液晶电容，CS是辅助电容。在上式(1)中，TFT的栅极·漏极间的寄生电容和栅极·源极间的寄生电容被忽略。
此外，如图15所示，VCOM和数据线S之间的1条数据线平均的寄生电容CPA如下式所示。
CPA＝CPAPIX×(M-1)                  (2)
在上式(2)中，M是扫描线的条数。在上式(2)中，不是CPAPIX×M，而是CPAPIX×(M-1)，是因为寄生电容CPAPIX不影响由扫描线选择出的像素。
例如在上式(1)、(2)中，设CL+CS＝0.1pf(皮法)，CDS＝0.05pf，扫描线数M＝288，则1个像素平均的寄生电容CPAPIX约为0.33pf，1条数据线平均的寄生电容CPA约为7.6pf。
这样，在VCOM和数据线之间附有不能忽略的寄生电容CPA。因此，如图16所示，如果在数据线S为未驱动状态时VCOM的电压电平变化，则由于寄生电容CPA的电容耦合，数据线S的电压电平也变化。
例如如图16所示，如果VCOM的电压电平从VC1变化到VC2或者从VC2变化到VC1，则数据线S的电压电平也从VS1变化到VS2或者从VS2变化到VS1。在此情况下，在数据线S上不附有其他寄生电容的理想情况下，VS2-VS1＝VC2-VC1。然而，实际上在数据线S和基板之间或数据线S和大气之间等都存在寄生电容，所以VS2-VS1＜VC2-VC1。
在本实施例中，积极利用这种寄生电容CPA造成的数据线S的电压电平变化，来实现液晶装置的低功耗化。
例如在图17的定时波形图的B1中，对置电极VCOM的电压电平从VSS(第2电源)侧的VC1变化到VDD(第1电源)侧的VC2。在此情况下，在本实施例中，在该电压电平的切换定时处，如图B2所示，将数据线S(运算放大电路的输出)设定为高阻抗状态(参照图10～图11B)。
这样将数据线S设定为高阻抗状态后，数据线S成为未驱动状态。因此，通过VCOM和数据线S之间的寄生电容CPA(参照图14～图16)，如图17的B3所示，数据线S的电压电平变化到VDD侧(高电位侧)。
于是，在本实施例中，如图17的B4所示，在VCOM为VC2的期间T2中，由N型运算放大器OP2来驱动数据线S(参照图7A～图9)。因此，如图17的B3所示变化到VDD侧的数据线的电压电平如B5所示通过运算放大器OP2的驱动而变化到VSS侧(低电位侧)，被设定为与色调级别(参照图5)对应的B6所示的电压电平。
在此情况下，OP2是如图9所示具有N型驱动晶体管NT23的N型运算放大器。因此，利用该被设置到VSS侧的驱动晶体管NT23的驱动能力，能够如图17的B5所示使数据线S的电压电平容易地变化到VSS侧(低电位侧)。反过来说，由于无需使数据线S的电压电平变化到VDD侧(高电位侧)，所以能够减少(或者能够消除)图9的电流源IS22中流过的电流。因此，能实现运算放大电路的低功耗化，并实现液晶装置的低功耗化。
另一方面，在图17的B11中，VCOM的电压电平从VDD侧的VC2变化到VSS侧的VC1。在此情况下，在本实施例中，在该电压电平的切换定时处，如B12所示，将数据线S设定为高阻抗状态。
这样将数据线S设定为高阻抗状态后，数据线S成为未驱动状态。因此，通过VCOM和数据线S之间的寄生电容CPA，如图17的B13所示，数据线S的电压电平变化到VSS侧。
于是，在本实施例中，如图17的B14所示，在VCOM为VC1的期间T1中，由P型运算放大器OP1来驱动数据线S。因此，如图17的B13所示变化到VSS侧的数据线的电压电平如B15所示通过运算放大器OP1的驱动而变化到VDD侧，被设定为与色调级别对应的B16所示的电压电平。
在此情况下，OP1是如图8所示具有P型驱动晶体管PT13的P型运算放大器。因此，利用该被设置到VDD侧的驱动晶体管PT13的驱动能力，能够如图17的B15所示使数据线S的电压电平容易地变化到VDD侧。反过来说，由于无需使数据线S的电压电平变化到VSS侧，所以能够减少(或者能够消除)图8的电流源IS12中流过的电流。因此，能实现运算放大电路的低功耗化，并实现液晶装置的低功耗化。
例如，在切换VCOM的电压电平时将数据线S设定为高阻抗状态的手法中，运算放大电路使数据线S始终为驱动状态。因此，即使VCOM的电压电平变化，寄生电容CPA的电容耦合也不会使数据线S的电压电平如图17的B3或B13所示来变化。因此，如用图5的A1～A4说明过的那样，使数据线S的电压电平变化的方向依赖于色调级别，不限于1个方向。因此，不得不使用能够用相同的驱动力使数据线S的电压电平既变化到VDD侧又变化到VSS侧的图6的甲乙类运算放大电路。此外，由于该甲乙类运算放大电路的功耗大，所以不能实现液晶装置的低功耗化。
与此相对，在本实施例中，通过积极利用VCOM和数据线S之间的寄生电容CPA，如图17的B3或B13所示，成功地使数据线S的电压电平在驱动数据线S之前变化到VDD侧或VSS侧。
于是，在如图17的B3所示、数据线S的电压电平在驱动其之前变化到VDD侧的情况下，其后使数据线S的电压电平变化的方向不依赖于色调级别，而为VSS侧。因此，作为驱动数据线S的运算放大器，可以使用VDD侧的驱动力弱、而VSS侧的驱动力强的N型运算放大器OP2。
另一方面，在如图17的B13所示、数据线S的电压电平在驱动其之前变化到VSS侧的情况下，其后使数据线S的电压电平变化的方向不依赖于色调级别，而为VDD侧。因此，作为驱动数据线S的运算放大器，可以使用VSS侧的驱动力弱、而VDD侧的驱动力强的P型运算放大器OP1。
于是，这些P型、N型运算放大器OP1、OP2的功耗都很小。因此，根据本实施例，与使用图6的甲乙类运算放大电路的手法相比，能实现相当的低功耗化。
如果CPA以外的其他寄生电容(例如与大气之间的寄生电容)大，则图17的B3、B13中数据线S的电压电平的变化幅度小。此外，如果数据线S的电压电平的变化幅度小，则发生下述事态：有些色调级别必然在图17的B5中使数据线S的电压电平变化到相反的VDD侧，或者在B15中变化到相反的VSS侧。
然而，即使在发生这种事态的情况下，B3中电压电平的变化也有助于N型运算放大器OP2的驱动。即，能够缩短运算放大器OP2的电流源IS22(参照图9)使数据线S的电压电平变化到VDD侧的时间。同样，B13中的电压电平的变化也有助于P型运算放大器OP1的驱动。即，能够缩短运算放大器OP1的电流源IS12(参照图8)使数据线S的电压电平变化到VSS侧的时间。
在图17中，通过将运算放大电路的输出设定为高阻抗状态，如B3、B13所示使数据线S的电压电平变化，但是也可以例如通过使用用于使电压电平变化的附加晶体管(例如预充电晶体管)的其他手法，在切换VCOM时使数据线S的电压电平变化。
但是，如果采用如图17所示将运算放大电路的输出设定为高阻抗状态的手法，则能够有效利用VCOM对显示屏的充放电，使数据线S的电压电平如B3、B13所示来变化。因此，与使用附加晶体管的上述手法相比，能进一步实现低功耗化。
4.运算放大电路的详细例
图18示出运算放大电路的详细结构例。
图18的运算放大电路与用图7A～图11B说明过的运算放大电路的不同点在于，运算放大器OP1包含N型晶体管NT14、NT16、P型晶体管PT14，运算放大器OP2包含P型晶体管PT24、PT26、N型晶体管NT24。
在图18中，将基准电压(偏置电压)VB1连接到栅极上的N型晶体管NT13、NT15、将基准电压VB2连接到栅极上的P型晶体管PT23、PT25分别相当于图8、图9的电流源IS11、IS12、IS21、IS22。此外，RP是用于运算放大电路的输出的静电保护的电阻。
4.1电流源的开关控制
在本实施例中，用图18的晶体管NT14、NT16、PT24、PT26，来进行运算放大器OP1、OP2的电流源IS11(NT13)、IS12(NT15)、IS21(PT23)、IS22(PT25)的开关控制，实现运算放大器的工作的开关控制。
这里，在N型晶体管NT14、NT16的栅极上连接有信号OFF1D、OFF1Q，在P型晶体管PT24、PT26的栅极上连接有信号XOFF2D、XOFF2Q。此外，例如如图19A的定时波形图所示对这些OFF1D、OFF1Q、XOFF2D、XOFF2Q进行信号控制。XOFF2D、XOFF2Q的“X”表示负逻辑。
例如，在对置电极VCOM为VC1的期间T1(第1期间)中，OFF1D、OFF1Q为H电平(有效)，图18的N型晶体管NT14、NT16为“开”。由此，运算放大器OP1的电流源IS11(NT13)、IS12(NT15)中流过的电流为“开”，运算放大器OP1为工作状态。
此外，在该期间T1中，XOFF2D、XOFF2Q为H电平(无效)，P型晶体管PT24、PT26为“关”。由此，运算放大器OP2的电流源IS21(PT23)、IS22(PT25)中流过的电流为“关”，运算放大器OP2为不工作状态。
这样，在期间T1中，通过将运算放大器OP1设定为工作状态、而将运算放大器OP2设定为不工作状态，来实现低功耗化。即，与OP1、OP2都为工作状态的情况相比，能够将功耗抑制到一半。此外，在期间T1中，选择电路70只选择运算放大器OP1的输出，数据线S由该OP1驱动。因此，在该期间T1中，即使运算放大器OP2为不工作状态，对数据线S的驱动也没有妨碍。
在对置电极VCOM为VC2的期间T2(第2期间)中，OFF1D、OFF1Q为L电平(无效)，图18的N型晶体管NT14、NT16为“关”。由此，运算放大器OP1的电流源IS11、IS12中流过的电流为“关”，运算放大器OP1为不工作状态。
此外，在该期间T2中，XOFF2D、XOFF2Q为L电平(有效)，P型晶体管PT24、PT26为“开”。由此，运算放大器OP2的电流源IS21、IS22中流过的电流为“开”，运算放大器OP2为工作状态。
这样，在期间T2中，通过将运算放大器OP2设定为工作状态、而将运算放大器OP1设定为不工作状态，来实现低功耗化。即，与OP1、OP2都为工作状态的情况相比，能够将功耗抑制到一半。此外，在期间T2中，选择电路70只选择运算放大器OP2的输出，数据线S由该OP2驱动。因此，在该期间T2中，即使运算放大器OP1为不工作状态，对数据线S的驱动也没有妨碍。
这样，在本实施例中，通过设置由信号OFF1D、OFF1Q、XOFF2D、XOFF2Q控制的晶体管NT14、NT16、PT24、PT26，使未使用的运算放大器的电流源为“关”，成功地实现运算放大电路的低功耗化。
也可以如图19B的定时波形图所示，对OFF1D、OFF1Q、XOFF2D、XOFF2Q进行信号控制。
即，在图19B中，OFF1D、XOFF2D按照期间T1、T2的切换来变化，而OFF1Q、XOFF2Q不变化。然后，OFF1Q被固定为H电平，而XOFF2Q被固定为L电平。
然后，通过使OFF1D、XOFF2D变化，对图18的运算放大器OP1、OP2的差动部包含的电流源IS11、IS21进行开关控制。
另一方面，通过将OFF1Q、XOFF2Q固定为H电平、L电平，运算放大器OP1、OP2的输出部包含的电流源IS12、IS22始终为“开”状态。
例如，如果运算放大器的差动部的电流源IS11、IS21中流过的电流大，则能够提高运算放大器的响应速度和频率特性，所以这些电流一般都大。因此，通过对电流源IS11、IS21中流过的电流进行开关控制，能够实现更有效的低功耗化。
另一方面，如用图17的B5、B15说明过的那样，在本实施例中，对运算放大器的输出部的电流源IS12、IS22的电流提供能力(驱动能力)没有太高要求。因此，即使对这些电流源IS12、IS22中流过的电流不进行开关控制，而使其始终为“开”，也能通过信号SEL1、SEL2经PT14、NT24使PT13、NT23为“关”，所以功耗不太增加。此外，如果使电流源IS12、IS22中始终流过电流，则能够稳定运算放大器OP1、OP2的输出Q1、Q2的电压电平，在NT23“关”时能够将输出Q1、Q2的电压电平设定为L电平(VSS)、H电平(VDD)。由此，如后所述，能够有效防止由于输出Q1、Q2的电压电平不定而发生的故障。
在图19A、图19B中，进行使电流源IS11、IS12、IS21、IS22中流过的电流为“关”的控制，但是也可以不使这些电流完全“关”，而限制为少量电流。
4.2驱动晶体管的开关控制
在本实施例中，用图18的晶体管PT14、NT24，来进行运算放大器OP1、OP2的驱动晶体管PT13、NT23的开关控制，防止OP1、OP2的输出Q1、Q2为不定状态。
这里，在P型晶体管PT14的栅极上连接信号SEL1。该SEL1是也用于传输门TG1的开关控制、指示运算放大器OP1的选择·不选择的信号(参照图11A、图11B)。
此外，在N型晶体管NT24的栅极上连接信号SEL2的反转信号。该SEL2是也用于传输门TG2的开关控制、指示运算放大器OP2的选择·不选择的信号。
例如如图20的定时波形图所示对这些SEL1、SEL2进行信号控制。
例如，在对置电极VCOM为VC1的期间T1中，SEL1为H电平(有效)，图18的传输门TG1为“开”。因此，运算放大器OP1被选择，其输出Q1被连接到数据线S上。
另一方面，在该期间T1中，SEL2为L电平(无效)，输入该SEL2的反转信号的N型晶体管NT24为“开”。由此，驱动晶体管NT23的栅极上连接的XDQ2为L电平，NT23为“关”。因此，运算放大器OP2的输出Q2的电压电平由电流源IS22拉到VDD侧，被设定为H电平。即，在运算放大器OP2为不工作状态的期间T1中，能够防止OP2的输出Q2的电压电平不定的事态。
此外，在对置电极VCOM为VC2的期间T2中，SEL2为H电平(有效)，图18的传输门TG2为“开”。因此，运算放大器OP2被选择，其输出Q2被连接到数据线S上。
另一方面，在该期间T2中，SEL1为L电平(无效)，输入该SEL1的P型晶体管PT14为“开”。由此，驱动晶体管PT13的栅极上连接的XDQ1为H电平，PT13为“关”。因此，运算放大器OP1的输出Q1的电压电平由电流源IS12拉到VSS侧，被设定为L电平。即，在运算放大器OP1为不工作状态的期间T2中，能够防止OP1的输出Q1的电压电平不定的事态。
如上所述，在本实施例中，在运算放大器OP2被选择、OP2驱动数据线S前的期间中，如图20的E1所示，OP2包含的驱动晶体管NT23的栅极为L电平，NT23为“关”。此时电流源SI22始终为“开”，所以运算放大器OP2的输出Q2的电压电平变化到VDD侧，为H电平。
因此，即使在其后如图20的E2所示为了选择运算放大器OP2而使传输门TG2为“开”的情况下，也能够将电荷再分配的不良影响抑制到最小限度。
即，在本实施例中，在运算放大器OP2进行数据线驱动之前，如图20的E3所示，数据线S(运算放大电路的输出)被设定为高阻抗状态。然后，通过在此状态下使VCOM从VC1变化到VC2，如用图17的B3说明过的那样，数据线S的电压电平上升。
然而，如果其后在图18的传输门TG2为“开”时，运算放大器OP2的输出Q2为L电平，则好不容易如图17的B3所示上升的数据线S的电压电平由于电荷的再分配而降低。由此，发生妨碍其后运算放大器OP2进行数据线驱动的事态。
根据本实施例，在运算放大器OP2进行数据线驱动之前的期间中，如图20的E1所示，OP2的驱动晶体管NT23为“关”，OP2的输出Q2为H电平，所以能够将电荷再分配造成的不良影响抑制到最小限度，能够防止上述事态。
同样，在本实施例中，在运算放大器OP1被选择、OP1驱动数据线S前的期间中，如图20的E11所示，OP1包含的驱动晶体管PT13的栅极为H电平，PT13为“关”。此时电流源SI12始终为“开”，所以运算放大器OP1的输出Q1的电压电平变化到VSS侧，为L电平。
因此，即使在其后如图20的E12所示为了选择运算放大器OP1而使传输门TG1为“开”的情况下，也能够将电荷再分配的不良影响抑制到最小限度。
即，在本实施例中，在运算放大器OP1进行数据线S的驱动之前，如图20的E13所示，数据线S被设定为高阻抗状态。然后，通过在此状态下使VCOM从VC2变化到VC1，如用图17的B13说明过的那样，数据线S的电压电平降低。
然而，如果其后在图18的传输门TG1为“开”时，运算放大器OP1的输出Q1为H电平，则好不容易如图17的B13所示降低的数据线S的电压电平由于电荷的再分配而上升。由此，发生妨碍其后运算放大器OP1进行数据线驱动的事态。
根据本实施例，在运算放大器OP1进行数据线驱动之前的期间中，如图20的E11所示，OP1的驱动晶体管PT13为“关”，OP1的输出Q1为L电平，所以能够将电荷再分配造成的不良影响抑制到最小限度，能够防止上述事态。
5.箝位电路
在本实施例中，为了实现液晶装置的进一步的低功耗化，如图21A所示，进行运算放大电路的输出Q的高阻抗控制，并且在该输出Q上设有箝位电路80。该箝位电路80将运算放大电路的输出Q(数据线S)箝位在范围与运算放大电路的电源VDD、VSS间的电压范围相同或更宽的电压范围内。由此，能够将剩余电荷返回到电源VDD或VSS侧，实现液晶装置的低功耗化。
如图21A所示，该箝位电路80包含VSS(第2电源)和数据线S之间设置的二极管DI1(箝位元件)、以及数据线S和VDD(第1电源)之间设置的二极管DI2。这里，DI1是以从VSS到数据线S的方向为正向的二极管，而DI2是以从数据线S到VDD的方向为正向的二极管。
图21B示出VSS侧设置的二极管DI1的元件构造的例子。如图21B所示，该二极管DI1将经有源区P+连接到VSS的p阱区p-作为正极侧电极，将有源区n+作为负极侧电极。
图21C示出VDD侧设置的二极管DI2的元件构造的例子。如图21C所示，该二极管DI2将有源区P+作为正极侧电极，将经有源区n+连接到VDD的n阱区n-作为负极侧电极。
这些二极管DI1、DI2也被用作运算放大电路的保护电路。更具体地说，这些二极管DI1、DI2能够被包含在形成运算放大电路(驱动电路)的半导体器件(半导体芯片)的I/O电路(I/O焊盘)上。
也可以不将二极管设在VDD侧、VSS侧这两侧，而是只设在一侧。此外，也可以将运算放大电路的输出晶体管(例如图18的TG1、TG2)用作二极管DI1、DI2(箝位电路)。
接着，说明通过设置图21A所示的箝位电路80来实现的低功耗化手法的原理。以下，为了简化说明，假定VSS、VDD为0V、5V，VCOM的VC1、VC2也为0V、5V来进行说明。
例如如图22A的F1所示，设VCOM为0V时数据线S的写入电压VS(色调电压)为3V。然后，在此状态下，如图22A的F1、F2所示，VCOM从0V(VC1)变化到5V(VC2)。此时，在本实施例中，由于运算放大电路的输出被设定为高阻抗状态(参照图10～图11B)，所以通过VCOM和数据线S之间的寄生电容CPA(参照图16)，数据线S从3V(VS)变化到VS+VC2＝8V。
然而，在本实施例中，如图21A所示，在运算放大电路的输出设有箝位电路80。因此，即使数据线S要变化到8V，该8V电压也由箝位电路80箝位为VDD+0.6V＝5.6V。这里，0.6V是二极管的PN结的正向电压。
然后，在这样将8V电压箝位为5.6V后，EQ1＝(8V-5.6V)×CPA的电荷被返回到电源VDD侧，被驱动电路包含的运算放大电路等的工作再利用。即，使显示屏的VCOM变化所使用的能量不是被抛弃，而是被返回到电源，进行再利用，所以能实现低功耗化。
此外，即使数据线S(运算放大电路的输出Q)的电压电平从8V降低到5.6V，也比色调电压(0～5V)足够高。因此，不妨碍用图17的B3、B5、B13、B15说明过的本实施例的数据线驱动方法。
接着，假设如图22A的F3所示在VCOM为5V的状态下将2V写入电压VS(色调电压)写入到数据线S上。然后，假设如图22A的F3、F4所示，VCOM从5V(VC2)变化到0V(VC1)。此时，在本实施例中，由于运算放大电路的输出被设定为高阻抗状态，所以通过VCOM和数据线S之间的寄生电容CPA，数据线S要从2V变化到-3V。
然而，在本实施例中，如图21A所示，在运算放大电路的输出设有箝位电路80。因此，即使数据线S要变化到-3V，该-3V电压也由箝位电路80箝位为VSS-0.6V＝-0.6V。
然后，在这样将-3V电压箝位为-0.6V后，EQ2＝{-0.6-(-3V)}×CPA的电荷被返回到电源VSS侧，进行再利用，所以能实现低功耗化。
如上所述，在本实施例中，由于寄生电容CPA，数据线S的电压电平变化，在切换VCOM时将运算放大电路的输出设定为高阻抗状态。然后，如图22B所示，将运算放大电路的输出箝位在范围与运算放大电路的电源VDD、VSS间的电压范围(5V～0V)相同或更宽的电压范围(5.6V～0.6V)内。因此，通过该箝位，由此，剩余的电荷EQ1＝2.4V×CPA、EQ2＝2.4V×CPA被返回到电源VDD、VSS，实现液晶装置的低功耗化。
为了使箝位时容易返回电荷，最好使运算放大电路的电源和箝位电路的电源不同。
更具体地说，如图22C的F5所示，在运算放大电路的电源为VDD、VSS(第1、第2电源)、箝位电路的电源为VDD’、VSS’(第3、第4电源)的情况下，使VDD-VSS＞VDD’-VSS’。即，使箝位电路的电源VDD’、VSS’的电压范围窄于运算放大电路的电源VDD、VSS的电压范围。例如，在VDD、VSS的电压范围为5V～0V的情况下，使VDD’、VSS’的电压范围为4.4V～0.6V。
这样，如图22C的F6所示，与图22B相比，使更多的电荷返回到电源侧。例如在图22B中，EQ1＝EQ2＝2.4V×CPA的电荷返回，而在图22C中，EQ1＝EQ2＝3.0V×CPA的电荷返回到电源侧。因此，更多的电荷被返回到电源侧，能够实现液晶装置的进一步的低功耗化。
箝位电路的电源VDD’、VSS’可以利用图1的电源电路42的电压生成功能(色调电压的生成功能)来生成。
此外，在二极管的正向电压为VBD的情况下，最好使VDD’VDD-VBD、VSS’VSS+VBD的关系成立。例如，在VDD为5V、VSS为0V的情况下，使VDD’＞4.4V、VSS’＜0.6V。
这样，在运算放大电路进行数据线驱动时，能够防止运算放大电路的驱动电流流入箝位电路的电压VDD’或VSS’的事态。由此，能够实现运算放大电路的最佳的数据线驱动。
在切换VCOM时将运算放大电路的输出设定为高阻抗状态、并且在运算放大电路的输出设置箝位电路的低功耗化手法对图6所示的甲乙类运算放大电路很有效。即，即使在这种甲乙类运算放大电路中，通过将剩余电荷返回到电压侧，也能够节约与该返回的电荷的量相应的功耗。
6.虚拟扫描期间
在用图4说明过的扫描(栅极)行反转驱动中，如图23所示，按每个扫描期间(扫描线)对液晶单元的施加电压的极性进行极性反转，并且按每个帧对其进行极性反转。通过这样，能够防止向液晶单元长时间施加直流电压的事态，防止液晶单元的恶化。
此外，在这种扫描行反转驱动中，在扫描线的条数M是偶数(例如228条)的情况下，如图23的J1及J2、J3及J4所示，最终的第M扫描期间中的施加电压极性、和下一帧的最初的第1扫描期间中的施加电压极性相等。例如在图23的J1、J2中它们的极性都是负极性，在J3、J4中都是正极性。
因此，如果用图17所示的本实施例的驱动方法来驱动扫描线的条数M为偶数的显示屏，则显然会发生下述问题。
例如在图24的第M-1扫描期间(第M-1扫描线被选择的期间)中，VCOM为VC1，VC1低于色调电压，所以液晶单元的施加电压为正极性的期间T1。此外，在最终的第M扫描期间(第M扫描线被选择的期间)中，VCOM为VC2，VC2高于色调电压，所以液晶单元的施加电压为负极性的期间T2。此外，在下一帧的最初的第1扫描期间(第1扫描线被选择的期间)中，VCOM为VC1，所以液晶单元的施加电压为负极性的期间T2。
即，在图24中，第M扫描期间和下一帧的第1扫描期间都为负极性的期间T2，即使从第M扫描期间切换到下一帧的第1扫描期间，如K1所示，VCOM也仍旧为VC2，不极性反转。此外，在第M扫描期间，在第1扫描期间，数据线都由N型运算放大器OP2驱动。
这样，在图24的K1中，由于VCOM本身不极性反转，所以即使如K2所示、运算放大电路的输出为高阻抗状态，数据线S的电压电平也不变化。即，在图17的B11中，由于VCOM极性反转，所以如B13所示，数据线的电压电平变化到VSS侧，而在图24的K1的情况下，数据线的电压电平不变化。
因此，在其后的第1扫描期间中，使数据线的电压电平变化的方向不依赖于色调级别(参照图5的A1～A4)，不能限定在1个方向。因此，在该第1扫描期间中，如果如图42的K3所示用N型运算放大器OP2来驱动数据线，则发生下述事态：设定为与色调级别对应的电压电平需要很长时间。即，这是因为，在使数据线的电压电平变化的方向是VDD侧的情况下，必须用电流提供能力低的图9的电流源IS22来驱动数据线。
因此，在本实施例中采用下述手法：在第M扫描期间和第1扫描期间之间，***虚拟(伪)扫描期间。
更具体地说，首先，作为前提，通过图23所示的扫描行反转驱动(将相应扫描期间中的VCOM的电压电平设定为与前一扫描期间不同的电压电平的反转驱动)来驱动显示屏(电光装置)。
然后，如图25的L1所示，在第M(M是偶数)扫描期间中，将VCOM设定为VC2(广义上，VC1、VC2中的某一个电压电平)来进行驱动。
接着，如图25的L2所示，在第M扫描期间之后设有虚拟(伪)扫描期间，在该虚拟扫描期间中，将VCOM设定为VC1(广义上，与上述一个电压电平不同的另一个电压电平)来进行驱动。即对VCOM进行极性反转。
接着，如图25的L3所示，在虚拟扫描期间之后的第1扫描期间中，将VCOM设定为VC2(广义上，上述一个电压电平)来进行驱动。
此外，按照这种VCOM的电压电平的切换，如图25的L4、L5、L6所示，运算放大器也依次从OP1(P型)切换到OP2(N型)，从OP2切换到OP1，从OP1切换到OP2。即，用与前一扫描期间不同的运算放大器来进行相应扫描期间中的驱动。
进而，在切换VCOM的电压电平时，将运算放大电路的输出(数据线)设定为高阻抗状态。
这样，在图24中，在K1中VCOM未进行极性反转，而在图25中，如L1、L2、L3所示，VCOM始终进行极性反转。因此，如图17的B3、B13所示，能够积极利用寄生电容CPA在驱动前使数据线的电压电平变化。其结果是，如图17的B5、B15所示，不依赖于色调级别，电压电平的变化方向被限定为1个方向，能够使用功耗少的甲类运算放大器OP1、OP2。其结果是，能实现液晶装置的低功耗化。
在图25的虚拟扫描期间中，用与该期间的极性对应的运算放大器来驱动数据线。例如在图25的L2中，由于是正极性的期间T1，所以用使电压电平变化到VDD侧的能力高的P型运算放大器OP1来驱动数据线。相反，在虚拟扫描期间是负极性的期间T2的情况下，用使电压电平变化到VSS侧的能力高的N型运算放大器OP2来驱动数据线。
此外，在虚拟扫描期间中，图1的扫描线驱动电路30不进行扫描线G1～GM的驱动，而对虚拟的扫描线进行虚拟驱动。
更具体地说，例如在扫描线的条数M是288条的情况下，图1的控制器40不是按每288个扫描期间、而是按每299个扫描期间将图3的使能输入输出信号输入到移位寄存器32中。这样，在第M扫描期间之后的虚拟扫描期间中，在移位寄存器32内不存在EIO，不进行实质的扫描线驱动。
如图25所示来设置虚拟扫描期间的手法也可以应用于1帧被分割为多个驱动场的驱动方法中。
此外，图25的手法也可以应用于下述方法中：在运算放大电路的输出设置附加晶体管(例如预充电晶体管)，在驱动前使数据线的电压电平变化。
本发明不限于本实施例，在本发明的主题的范围内可以进行各种变形实施。
例如在本实施例中，说明了在使用TFT的有源矩阵型液晶装置中应用本发明的情况下，但是应用本发明的液晶装置不限于此。
此外，运算放大电路的结构也不限于本实施例中说明过的结构。
此外，本发明不限于液晶装置(LCD屏)，也可以应用于场致发光(EL)装置、有机EL装置、等离子体显示装置。
此外，本发明不限于扫描行反转驱动，也可以应用于其他反转驱动方式。
此外，在本发明的从属权利要求所述的发明中，也可以采用省略所从属的权利要求的结构要素的一部分的结构。此外，也可以使本发明的1个独立权利要求所述的发明的要素从属于其他独立权利要求。

Claims (20)

1.一种运算放大电路，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置的各数据线，其特征在于，
在切换隔着电光物质与像素电极对置的对置电极的电压电平为第1电压电平的第1期间、和对置电极的电压电平为第2电压电平的第2期间时的所给期间中，运算放大电路的输出被设定为高阻抗状态。
2.如权利要求1所述的运算放大电路，其特征在于，包含：
第1运算放大器，在对置电极的电压电平为第1电压电平的第1期间中，驱动数据线；以及
第2运算放大器，在对置电极的电压电平为第2电压电平的第2期间中，驱动数据线。
3.如权利要求2所述的运算放大电路，其特征在于，
上述第1运算放大器包含：
差动部；以及
输出部，具有根据上述差动部的输出来控制栅极的第1导电型的第1驱动晶体管；
上述第2运算放大器包含：
差动部；以及
输出部，具有根据上述差动部的输出来控制栅极的第2导电型的第2驱动晶体管。
4.如权利要求1所述的运算放大电路，其特征在于，
在对置电极的电压电平从第1电源侧的第2电压电平变化到第2电源侧的第1电压电平时的所给期间中，运算放大电路的输出被设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，运算放大电路的输出上连接的数据线的电压电平变化到第2电源侧；
在对置电极的电压电平从第2电源侧的第1电压电平变化到第1电源侧的第2电压电平时的所给期间中，运算放大电路的输出被设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，运算放大电路的输出上连接的数据线的电压电平变化到第1电源侧。
5.如权利要求4所述的运算放大电路，其特征在于，包含：
第1运算放大器，使变化到第2电源侧的数据线的电压电平变化到第1电源侧，设定为与色调级别对应的电压电平；以及
第2运算放大器，使变化到第1电源侧的数据线的电压电平变化到第2电源侧，设定为与色调级别对应的电压电平。
6.如权利要求1所述的运算放大电路，其特征在于，包含：
箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
7.如权利要求2所述的运算放大电路，其特征在于，包含：
箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
8.如权利要求3所述的运算放大电路，其特征在于，包含：
箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
9.如权利要求4所述的运算放大电路，其特征在于，包含：
箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
10.如权利要求5所述的运算放大电路，其特征在于，包含：
箝位电路，将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
11.如权利要求6所述的运算放大电路，其特征在于，
上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
12.如权利要求7所述的运算放大电路，其特征在于，
上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
13.如权利要求8所述的运算放大电路，其特征在于，
上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
14.如权利要求9所述的运算放大电路，其特征在于，
上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
15.如权利要求10所述的运算放大电路，其特征在于，
上述箝位电路的电源被设定为电压范围比运算放大电路的第1、第2电源窄的第3、第4电源。
16.一种驱动电路，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置，其特征在于，包含：
对每个数据线设置的权利要求1至15中任一项所述的运算放大电路；以及
对每个数据线数据电压设置的、生成由上述运算放大电路进行阻抗变换的数据电压的生成电路。
17.一种驱动方法，用于驱动具有多个扫描线、多个数据线、以及由扫描线及数据线限定的像素电极的电光装置，其特征在于，
在切换隔着电光物质与像素电极对置的对置电极的电压电平为第1电压电平的第1期间、和对置电极的电压电平为第2电压电平的第2期间时的所给期间中，将数据线设定为高阻抗状态。
18.如权利要求17所述的驱动方法，其特征在于，
在对置电极的电压电平从第1电源侧的第2电压电平变化到第2电源侧的第1电压电平时的所给期间中，将数据线设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，使数据线的电压电平变化到第2电源侧；
在对置电极的电压电平从第2电源侧的第1电压电平变化到第1电源侧的第2电压电平时的所给期间中，将数据线设定为高阻抗状态，从而由于对置电极和数据线之间的寄生电容的电容耦合，使数据线的电压电平变化到第1电源侧；
19.如权利要求18所述的驱动方法，其特征在于，
使变化到第2电源侧的数据线的电压电平变化到第1电源侧，设定为与色调级别对应的电压电平；
使变化到第1电源侧的数据线的电压电平变化到第2电源侧，设定为与色调级别对应的电压电平。
20.如权利要求17至19中任一项所述的驱动方法，其特征在于，
将运算放大电路的输出箝位在范围与运算放大电路的第1、第2电源间的电压范围相同或更宽的电压范围内。
CNB021222576A 2001-06-04 2002-06-04 运算放大电路、驱动电路、及驱动方法 Expired - Fee Related CN1183405C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001168519A JP3820918B2 (ja) 2001-06-04 2001-06-04 演算増幅回路、駆動回路、及び駆動方法
JP168519/2001 2001-06-04
JP168519/01 2001-06-04

Publications (2)

Publication Number Publication Date
CN1389842A true CN1389842A (zh) 2003-01-08
CN1183405C CN1183405C (zh) 2005-01-05

Family

ID=19010737

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021222576A Expired - Fee Related CN1183405C (zh) 2001-06-04 2002-06-04 运算放大电路、驱动电路、及驱动方法

Country Status (7)

Country Link
US (1) US7006070B2 (zh)
EP (1) EP1265216B1 (zh)
JP (1) JP3820918B2 (zh)
KR (1) KR100523884B1 (zh)
CN (1) CN1183405C (zh)
DE (1) DE60218781T2 (zh)
TW (1) TWI231468B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389449C (zh) * 2005-02-18 2008-05-21 奇景光电股份有限公司 源极驱动器及其驱动方法
CN100461062C (zh) * 2003-06-25 2009-02-11 罗姆股份有限公司 电源电路
CN101471048B (zh) * 2007-12-27 2011-04-20 比亚迪股份有限公司 一种tft-lcd驱动电路及液晶显示装置
CN105262465A (zh) * 2011-11-03 2016-01-20 联发科技股份有限公司 比较器和放大器
CN110491344A (zh) * 2019-07-30 2019-11-22 武汉华星光电半导体显示技术有限公司 用于驱动显示面板的驱动芯片及显示产品
US10878738B1 (en) 2019-07-30 2020-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display product and drive chip for driving display panel

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
KR100767583B1 (ko) * 2003-12-29 2007-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 구동회로
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4840908B2 (ja) * 2005-12-07 2011-12-21 ルネサスエレクトロニクス株式会社 表示装置駆動回路
KR100806122B1 (ko) 2006-05-02 2008-02-22 삼성전자주식회사 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치
KR101361083B1 (ko) * 2006-10-23 2014-02-13 삼성디스플레이 주식회사 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
TWI345093B (en) * 2006-11-10 2011-07-11 Chimei Innolux Corp Method of manufacturing liquid crystal display
JP4873760B2 (ja) * 2007-03-16 2012-02-08 シャープ株式会社 液晶表示装置およびその駆動方法
US9196206B2 (en) * 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
JP5010030B2 (ja) * 2008-07-04 2012-08-29 パナソニック株式会社 表示装置及びその制御方法
JP5266084B2 (ja) * 2009-02-17 2013-08-21 ルネサスエレクトロニクス株式会社 過電流保護回路
JP4883113B2 (ja) * 2009-03-06 2012-02-22 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5775357B2 (ja) * 2010-05-21 2015-09-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
KR102052644B1 (ko) 2013-05-27 2020-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI508049B (zh) * 2013-07-29 2015-11-11 Himax Tech Ltd 源極驅動器
CN107507588A (zh) * 2017-08-28 2017-12-22 惠科股份有限公司 显示面板的驱动电路及驱动方法
US11196397B2 (en) * 2019-12-31 2021-12-07 Novatek Microelectronics Corp. Current integrator for OLED panel
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898762A (en) 1985-07-10 1999-04-27 Ronald A. Katz Technology Licensing, L.P. Telephonic-interface statistical analysis system
JPS62218943A (ja) 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5059921A (en) 1990-07-27 1991-10-22 Motorola Inc. Amplifier having two operating modes
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JPH0523676A (ja) 1991-07-25 1993-02-02 Konica Corp 廃液の処理方法および装置
JP3088821B2 (ja) 1992-03-18 2000-09-18 沖電気工業株式会社 パワーオンリセット回路
JP2872511B2 (ja) * 1992-12-28 1999-03-17 シャープ株式会社 表示装置の共通電極駆動回路
US5361041A (en) * 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
JP3329077B2 (ja) 1993-07-21 2002-09-30 セイコーエプソン株式会社 電源供給装置、液晶表示装置及び電源供給方法
JPH07281640A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH07281639A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
US5528256A (en) * 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
DE69413235T2 (de) 1994-10-31 1999-01-28 St Microelectronics Srl In verschiedene Konfigurationen umschaltbarer Operationsverstärker
JP3322327B2 (ja) * 1995-03-14 2002-09-09 シャープ株式会社 駆動回路
JPH08272339A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 液晶表示装置
JPH09230829A (ja) 1996-02-26 1997-09-05 Oki Electric Ind Co Ltd ソースドライバの出力回路
JP3435292B2 (ja) * 1996-08-29 2003-08-11 富士通株式会社 オペアンプ回路
US5850139A (en) * 1997-02-28 1998-12-15 Stmicroelectronics, Inc. Load pole stabilized voltage regulator circuit
KR100284024B1 (ko) 1997-07-29 2001-03-02 윤종용 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP3228411B2 (ja) 1998-03-16 2001-11-12 日本電気株式会社 液晶表示装置の駆動回路
JP3622516B2 (ja) 1998-07-10 2005-02-23 カシオ計算機株式会社 液晶駆動装置
JP3914639B2 (ja) * 1998-07-13 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3527168B2 (ja) * 1999-06-02 2004-05-17 シャープ株式会社 液晶表示装置
JP2001004974A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路
JP3791355B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3791354B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461062C (zh) * 2003-06-25 2009-02-11 罗姆股份有限公司 电源电路
CN100389449C (zh) * 2005-02-18 2008-05-21 奇景光电股份有限公司 源极驱动器及其驱动方法
CN101471048B (zh) * 2007-12-27 2011-04-20 比亚迪股份有限公司 一种tft-lcd驱动电路及液晶显示装置
CN105262465A (zh) * 2011-11-03 2016-01-20 联发科技股份有限公司 比较器和放大器
CN105262465B (zh) * 2011-11-03 2018-09-25 联发科技股份有限公司 比较器和放大器
CN110491344A (zh) * 2019-07-30 2019-11-22 武汉华星光电半导体显示技术有限公司 用于驱动显示面板的驱动芯片及显示产品
US10878738B1 (en) 2019-07-30 2020-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display product and drive chip for driving display panel

Also Published As

Publication number Publication date
US20020180717A1 (en) 2002-12-05
JP2002366105A (ja) 2002-12-20
TWI231468B (en) 2005-04-21
EP1265216B1 (en) 2007-03-14
EP1265216A2 (en) 2002-12-11
US7006070B2 (en) 2006-02-28
CN1183405C (zh) 2005-01-05
KR100523884B1 (ko) 2005-10-26
JP3820918B2 (ja) 2006-09-13
KR20020092825A (ko) 2002-12-12
EP1265216A3 (en) 2004-01-02
DE60218781T2 (de) 2007-12-06
DE60218781D1 (de) 2007-04-26

Similar Documents

Publication Publication Date Title
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1183499C (zh) 驱动电路及驱动方法
CN1191565C (zh) 运算放大电路及驱动电路
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN100350739C (zh) 电路
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1737898A (zh) 源极驱动器、光电装置及驱动方法
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1521714A (zh) 显示装置的驱动电路
CN1595796A (zh) 差分放大器及数据驱动器和显示装置
CN1855211A (zh) 有源矩阵式显示装置及其驱动方法
CN1722212A (zh) 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
CN101079243A (zh) 移位寄存器电路及具有该移位寄存器电路的图像显示装置
CN1437085A (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1746963A (zh) 源极驱动器、光电装置、电子设备及驱动方法
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN1523670A (zh) 半导体器件及其驱动方法
CN1577475A (zh) 显示驱动器、显示装置及驱动方法
CN1731675A (zh) 差动放大器和使用其的显示装置的数据驱动器
CN1744188A (zh) 阻抗变换电路、驱动电路及控制方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050105

Termination date: 20140604