CN1379480A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1379480A CN1379480A CN02108726A CN02108726A CN1379480A CN 1379480 A CN1379480 A CN 1379480A CN 02108726 A CN02108726 A CN 02108726A CN 02108726 A CN02108726 A CN 02108726A CN 1379480 A CN1379480 A CN 1379480A
- Authority
- CN
- China
- Prior art keywords
- type
- resilient coating
- base layer
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 238000004458 analytical method Methods 0.000 claims abstract description 19
- 230000004913 activation Effects 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims description 54
- 238000000576 coating method Methods 0.000 claims description 54
- 230000000694 effects Effects 0.000 claims description 32
- 238000003483 aging Methods 0.000 claims description 30
- 230000032683 aging Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 99
- 229910052796 boron Inorganic materials 0.000 description 17
- -1 boron ion Chemical class 0.000 description 16
- 238000009826 distribution Methods 0.000 description 15
- 238000005245 sintering Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件包含用于提供PT-IEBT或IEGT结构的第1基极层,该结构包括缓冲层和在缓冲层中提供的集电极层。由在缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm-2]/在缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm-2]定义的第1激活率给定为25%或更大,由在集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm-2]/在集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm-2]定义的第2激活率给定为大于0%和等于或小于10%。
Description
相关申请的交叉参考
本申请的基础是2001年3月29日提出的以前的日本专利申请No.2001-095969,并对该以前申请有优先权,这里将该以前申请的全部内容作为参考结合进来。
发明领域
本发明涉及包括高击穿电压半导体器件如穿孔型IGBT(PT-IGBT)在内的半导体器件及其制造方法。
背景技术
技术上认为IGBT(绝缘栅双极晶体管)是高击穿电压半导体器件的一种。图5是表示常规的穿孔型IGBT的结构的截面图。如图5所示,IGBT包含n-型基层81。在n-型基极层81中形成p型基基层82。又,在p型极基层82中形成n型发射极层83。
通过栅极绝缘膜84在夹在n型发射极层83和n-型基极层81之间的p型基极层82上提供栅极电极85。栅极电极85例如是由多晶硅形成的。
通过在层间绝缘膜87中形成的接触孔,发射极电极86与n型发射极层83和p型基极层82连接。发射极电极86由金属例如Al形成。而且,n-型基极层81包括栅极电极85和发射极电极86的表面都用钝化膜(图中未画出)覆盖。
另一方面,通过n+型缓冲层88在n-型基极层81的背面上形成p+型集电极层89。在p+型集电极层89的表面上形成集电极电极90。集电极电极90由金属例如Al形成。
然而,这类PT-IGBT引起一个如下描述的严重的问题。特别是,图5所示的PT-IGBT是用具有预先在p+型集电极层89上形成的n+型缓冲层88和n-型基极层81的厚的外延圆片制成的。
更具体地说,用外延生长法在厚度为625μm的p+型集电极层89上连续地形成厚度15μm的n+型缓冲层88和厚度60μm的n-型基极层81,以便形成厚度为700μm的外延圆片。然后,对p+型集电极层89的背面进行抛光使p+型集电极层89的厚度减小175μm,从而用外延圆片作为基片。
然而,制造厚度为700μm的外延圆片是很费钱的,结果使图5所示的PT-IGBT很昂贵。
为了克服上面指出的问题,本发明的发明者们已经考虑用通常的圆片,其中n+型缓冲层88和p+型集电极层89并不预先形成在它的里面。
更具体地说,发明者们试图用由包括在圆片表面上以所述顺序连续地形成p型极基层82,n型发射极层83,栅极绝缘膜84,栅极电极85,层间绝缘膜87,发射极电极86,和钝化层(图中未画出),连续地将n型杂质离子和p型杂质离子注入n-型基极层81的背面,并用激光束照射n-型基极层81的背面,激活这些n型和p型杂质,从而形成n+型缓冲层88和p+型集电极层89的方法制备的通常的圆片。
然而,因为由这种激光辐射(激光老炼)达到的熔化深度只有若干微米并且辐射时间很短,所以由激光辐射产生的热不足以传入n+型缓冲层88,使从例如离子注入导致的损害层保持在n+型缓冲层88中。结果,在器件接通的状态下集电极和发射极之间的饱和电压(VCE(饱和))增加,在器件断开的状态下使产生漏电流的特性减少。
因为受到损害的层起着注入空穴的陷阱的作用,所以饱和电压VCE(饱和)增加。另一方面,因为如果受到损害的层91被耗尽了则受到损害的层91在器件断开的状态下起着载流子产生中心的作用,所以产生漏电流,如图6所示。
作为一种用于消除由存在残余的受到损害的层引起的问题的技术,减少注入n+型缓冲层88的n型杂质的加速能量被认为是有效的,这是因为n型杂质的激活率随着加速能量Vacc的减小而增大,如图7所示。
我们应该注意到,如果n型杂质的加速能量减小,则n+型缓冲层88的深度减小,结果在n+型缓冲层88中的杂质浓度分布受到p+型杂质扩散的很大影响,降低了浓度分布的可控性。
如果浓度分布的可控性降低,则会产生如下的严重问题。具体地说,如果浓度分布的可控性降低,则很难或者不可能形成每层都有希望浓度分布的n+型缓冲层88和p+型集电极层89。结果,就不可能得到希望的器件特性。又。这使器件在浓度分布上相互不同,导致器件特性的不均匀性。
无论如何,在这种常规的PT-IGBT中通过离子注入和激光老炼形成n+型缓冲层和p+型集电极层,结果使饱和电压VCE(饱和)增加和在n+型缓冲层中杂质浓度分布的可控性降低。
发明内容
根据本发明的第1方面,我们提供一种半导体器件,它包含具有第1导电型的第1基极层,具有第1和第2表面并进一步具有高电阻的基极层,具有第2导电型的在第1表面中的第2基极层,具有第1导电型的在第2基极层中的发射极层,通过位于发射极层和第1基极层之间的第2基极层上面的栅极绝缘膜的栅极电极;具有第1导电型并进一步具有高杂质浓度的在第2表面中形成的缓冲层;由在缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm-2]/在缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm-2]定义的第1激活率为25%或更大;具有第2导电型的在缓冲层中的集电极层;和由在集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm-2]/在集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm-2]定义的第2激活率为大于0%和等于或小于10%。
根据本发明的第2方面,我们提供一种制造半导体器件的方法,它包含制备具有第1导电型的第1基极层并具有每个都具有高电阻的第1和第2表面的第1基极层;以所述顺序在第1基极层的第1表面上连续地形成提供栅极绝缘膜的绝缘膜和提供栅极电极的导电膜;连续地使导电膜和绝缘膜形成图案以便部分地露出第1表面;用自对准在露出的第1表面上形成具有第2导电型的第2基极层;在第2基极层中选择地形成具有第1导电型的发射极层;在发射极层上形成发射极电极;将具有第1导电型的第1杂质离子注入第1基极层的第2表面;用第1老炼处理激活第1杂质离子以便在第2表面上形成具有高杂质浓度并具有第1导电型的缓冲层;将具有第2导电型的第2杂质离子注入缓冲层的表面区域;和用第2老炼处理激活第2杂质离子以便在缓冲层中形成具有第2导电型的集电极层。
附图说明
图1A到1F是表示根据本发明的一个实施例制造PT-IGBT的方法的截面图。
图2是用于解释SR分析的图。
图3是表示对于比较情形的PT-IGBT和本发明的PT-IGBT在每个n+型缓冲层和p+型集电极层中杂质浓度的SIMS分析结果的图。
图4是表示n+型缓冲层的激活率“a”和VCE(饱和)之间关系的图。
图5是表示常规的PT-IGBT的结构的截面图。
图6是用于解释在常规的PT-IGBT中漏电流发生机理的图。
图7是表示用离子注入引入的第1导电型杂质的加速能量与激活率的依赖关系的图。
具体实施方式
现在我们参照附图描述本发明的一个实施例。
图1A到1F是表示根据本发明的一个实施例制造PT-IGBT的方法的截面图。
在第1步骤中,以所述顺序将提供栅极绝缘膜2的绝缘膜和提供栅极电极3的导电膜连续地沉积在n-型基极层1的表面上,如图1A所示。栅极绝缘膜2例如由二氧化硅膜形成,栅极电极3例如由多晶硅形成。
然后,通过自对准在n-型基极层1中形成p型基极层4,接着在p型基极层4中形成由n型发射层5,如图1B所示。
在下一步骤中,将层间绝缘膜6沉积在整个表面上,接着在层间绝缘膜6中形成接触孔,其次形成连接p型基极层4和n型发射层5的发射极电极7,如图1C所示。发射极电极7例如由Al制成。偶尔,我们希望通过***发射极电极7和包含p型基极层4和n型发射层5的半导体层之间的势垒金属层形成发射极电极7,代替形成与p型基极层4和n型发射极层5直接接触的发射极电极7。
进一步,用钝化膜(图中未画出),例如聚酰亚胺膜,覆盖包括栅极电极3和发射极电极7的n-型基极层1的表面,并根据规定的击穿电压减小n-型基极层1的厚度。通过抛光n-型基极层1的背面减小n-型基极层1的厚度。例如用CMP(化学机械抛光)进行抛光。也可以用采用机械抛光和湿刻蚀两者的方法减小n-型基极层1的厚度。在这种情形中,首先进行机械抛光。
在下一步骤中,用离子注入法例如在160KeV的加速能量下以1×1015cm-2的掺杂量在n-型基极层1的背面中引入n型杂质如磷,接着用准分子激光器在例如2.5J/cm2的能量密度下照射n-型基极层1的背面。然后,加上激光老炼(第1老炼)以便熔化从n-型基极层1的背面不深于2μm的区域,从而在n-型基极层1的背面上形成n+型缓冲层8,如图1D所示。激光老炼的温度不低于硅的化温度,例如不低于1,300℃。
这样形成的n+型缓冲层8具有25%或更大的激活率“a”(第1激活率),并具有从n-型基极层1的背面小于2μm的厚度。在如图1F所示的处理中n-型基极层1的背面提供p+型集电极层9的前面。
上述激活率“a”由P/Q定义,其中P代表由SR分析得到的在n+型激活缓冲层中的n型杂质的浓度[cm-2],Q代表由SIMS分析得到的在n+型激活缓冲层中的n型杂质的浓度[cm-2]。
简而言之,技术上已知的SR分析如下所示。具体地说,如果使2个探针之间的距离减小到足够小(数十到数百μm),给定与样品接触的每个探针的半径为“a”,扩展电阻Rs和电阻率ρ之间的关系给定为:Rs=ρ/2a。
图2表示在由杂质扩散形成pn结被倾斜地抛光后进行的SR分析,用2个探针之间的距离为20μm的仪器进行SR分析。图2所示的DOPING TYPE II(掺杂类型II)对应于n+型缓冲层8,DOPINGTYPE I(掺杂类型I)对应于在下一步骤中形成的p+型集电极层9。
考虑如上所述地形成的n+型缓冲层8,由SR分析得到的激活的n型杂质的浓度[cm-2]为2.7×1014cm-2,由SIMS分析得到的n型杂质的浓度[cm-2]为1×1015cm-2。从而得到上述激活率“a”为25%或更高,即a≥25%。
如图4所示,将激活率“a”设为“25%”或更高的理由是当它超过25%时VCE(sat)被充分地减小。还已经发现在大于或等于25%的区域漏电流充分地减小。
在下一步骤中,在50KeV的加速能量下以1×1015cm-2的掺杂量在n+型缓冲层8的表面中注入硼离子(B+),以便在n+型缓冲层8中提供p+型集电极层9,如图1E所示。
我们希望,硼的注入量为使p+型集电极层9的一部分由于硼的离子注入而非晶形的值。这就是为什么注入硼离子的激活率在连续无序的非晶形状态中比在老炼温度相同时包含部分无序的层中高的原因。
更具体地说,当从p+型集电极层9的表面2μm内的区域中p型杂质的掺杂量[cm-2]为1×1015cm-2时,在450℃老炼处理后的激活率“b”(第2激活率)约为3%,当上述掺杂量[cm-2]为1×1014cm-2,低于上述值时,激活率“b”小于1%。
对于p+型集电极层9,其中p型杂质的掺杂量[cm-2]为1×1015cm-2,由SR分析得到的激活的p型杂质的浓度3×1013cm-2,由SIMS分析得到的p型杂质的浓度1×1015cm-2。它们的比,即,激活率“b”约为3%。
又,当p型杂质的掺杂量[cm-2]为1×1014cm-2时,由SR分析得到的激活的p型杂质的浓度6×1011cm-2,由SIMS分析得到的p型杂质的浓度1×1014cm-2。从而得到激活率“b”小于1%。
进一步,能够成为非晶形的硼的掺杂量约为1015cm-2或更大。
在下一步骤中,通过溅射由在Al基体中加入Si制备的Al-Si靶将由Al-Si材料构成的集电极电极10沉积在p+型集电极层9上,接着在450℃烧结集电极电极10(第2老炼),如图1F所示。在本情形中将烧结温度设定在450℃。然而,烧结温度不限于450℃。换句话说,烧结温度的上限由发射极电极7的材料和饨化膜的材料决定。
即,必须使烧结温度的上限不高于发射极电极7的材料的熔化温度,和不高于能够保持饨化膜质量的温度。例如,当用聚酰亚胺形成饨化膜时,上述烧结温度的上限为560℃。
烧结处理也用作老炼,以便激活注入n+型缓冲层8的表面中的硼离子。从而可以在n+型缓冲层8上形成p+型集电极层9而没有增加处理步骤的数目。上述的烧结处理代表用电炉进行的热处理(电炉老炼)。
由在450℃进行的烧结处理达到的硼离子的激活率小于1%。在这种情形中,如果如图1E所示在注入硼离子的步骤中使p+型集电极层9的一部分非晶形,则可以期待达到较高的激活率。
提供p+型集电极层9,使得激活率“b”(第2激活率)大于0%小于10%。激活率“b”的定义与上面给出的激活率“a”的定义相同。更具体地说,激活率“b”由X/Y定义,其中X代表由SR分析得到的激活的p+型集电极层9中的p型杂质的浓度[cm-2],Y代表由SIMS分析得到的在p+型集电极层9中的p型杂质的浓度[cm-2]。为什么激活率“b”落在上述范围内,即0(%)<“b”≤10(%)的原因是硼离子被烧结处理激活。
进一步,用已知的方法形成V/Ni/Au电极(图中未画出),接着将它切成小方块。
图3画出杂质浓度分布,该分布表示在分别由激光老炼和烧结激活磷离子和硼离子的情形(本发明)中和分别由激光老炼激活磷离子和硼离子的情形(比较情形)中每个n+型缓冲层和p+型集电极层中杂质浓度的SIMS分析结果。
图3表示在比较情形中,硼离子扩散进入从p+型集电极层的表面0.1μm内的区域。然而在本发明情形中,硼离子扩散很少发生在从p+型集电极层的表面0.1μm内的区域中。换句话说,本发明的方法使杂质浓度分布达到高斯分布成为可能,而在比较情形中这是不能够达到的。
因此,如上所述,如果由激光老炼进行磷离子的激活以便提供相对浅薄的n+型缓冲层,则因为硼离子是被烧结激活的,所以能够充分防止包含在p+型集电极层中的硼扩散进入n+型缓冲层。所以,能够防止在n+型缓冲层中磷浓度分布的可控性降低。
更具体地说,分别地进行为了激活注入第1导电型的基极层的第1导电型杂质离子的老炼和为了激活注入第1导电型的缓冲层的第2导电型杂质离子的老炼。即,因为在使得第2导电型杂质很少扩散进入第1导电型基极层,从而不会导致器件性能下降和浓度分布的可控性降低的条件下进行第2老炼,所以能够制造包括高击穿电压半导体器件如PT-IGBT在内的半导体器件,这些半导体器件能够抑制器件性能下降和杂质浓度分布的可控性降低。上述的条件例如是第2老炼温度低于第1老炼温度。
进一步,通过抑制浓度分布的可控性降低,能够解除如由可控性降低导致不能得到希望的器件特性和器件特性随器件的不同而不同这样一些常规的问题。
因为提供的n+型缓冲层和p+型集电极层每个都具有希望的杂质浓度分布,所以能够得到希望的器件特性。
在上述实施例中,使第2老炼温度低于第1老炼温度,以便防止包含在p+型集电极层中的p型杂质扩散进入n+型缓冲层。换句话说,也能够通过控制老炼时间或通过控制老炼温度和老炼时间两者防止上述的杂质扩散。
本发明不限于上述实施例。例如在上述实施例中,第1导电型是n型,第2导电型是p型。然而,也可以用p型作为第1导电型,用n型作为第2导电型。
进一步,在上述实施例中,集电极电极10的烧结处理用作在p+型集电极层9中硼离子的激活处理。然而,可以用不同的热处理分别进行集电极电极10的烧结处理和硼离子的激活处理。在这种情形中,可以容易地使每个热处理的条件最佳化。
更进一步,在上述实施例中,我们已经说明了PT-IGBT的分立器件。然而,也可以使控制电路和保护电路处于同一块芯片中那样地形成PT-IGBT和其它电路。
进一步,在上述实施例中,可以将本发明应用于其它的高击穿电压半导体器件如IEGT(注入增强型栅晶体管)。换句话说,可以将本发明应用于具有这样一种结构半导体器件,该结构包括第1导电型的高电阻基极层/具有高杂质浓度的第1导电型的缓冲层/第2导电型的集电极层。
根据本发明的实施例,PT-IGBT没有如在n+型缓冲层中VCE(饱和))上升,漏电流增加,杂质浓度分布的可控性降低这样的问题。
我们也应该注意到本发明可以提供能够抑制器件特性的恶化和杂质浓度分布的可控性恶化的具有高击穿电压的半导体器件,和制造该器件的方法。
对于那些熟练的技术人员来说很容易了解附加的优点和修改。所以,本发明在它的更广阔的方面不限于这里指出和描述的具体细节和代表性的实施例。因此,可以作出各种不同的修改而没有偏离由所附权利要求书和它们的等效物定义的普遍的创造性概念的精神或范围。
Claims (10)
1.一种半导体器件,它包含
具有第1导电型的第1基极层,所述第1基极层具有第1和第2表面并进一步具有高电阻;
具有第2导电型的在所述第1表面上的第2基极层;
具有所述第1导电型的在所述第2基极层中的发射极层;
通过在位于所述发射极层和所述第1基极层之间的所述第2基极层上面的栅极绝缘膜的栅极电极;
具有所述第1导电型并进一步具有高杂质浓度的在所述第2表面中形成的缓冲层;
由在所述缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm-2]/在所述缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm-2]定义的第1激活率,该第1激活率为25%或更大;
具有所述第2导电型的在所述缓冲层中的集电极层;和
由在所述集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm-2]/在所述集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm-2]定义的第2激活率,该第2激活率大于0%,等于或小于10%。
2.根据权利要求1的半导体器件,其中在位于从所述集电极层的表面2μm内的所述缓冲层中的第2导电型杂质的掺杂量为1×1015cm-2或更大。
3.根据权利要求1的半导体器件,其中在从所述集电极层的表面2μm内形成的所述基极层中具有所述缓冲层。
4.根据权利要求3的半导体器件,其中在位于从所述集电极层的表面2μm内的所述缓冲层中的第2导电型杂质的掺杂量为1×1015cm-2或更大。
5.一种制造半导体器件的方法,它包含:
制备具有第1导电型并具有第1和第2表面的第1基极层,所述第1基极层具有高电阻;
在第1基极层的所述第1表面上连续地沉积提供栅极绝缘膜的绝缘膜和提供栅极电极的导电膜;
连续地使所述导电膜和所述绝缘膜形成图案,以便部分地露出所述第1表面;
用自对准在露出的第1表面中形成具有第2导电型的第2基极层;
在所述第2基极层中选择地形成具有所述第1导电型的发射极层;
在所述发射极层上形成发射极电极;
将具有所述第1导电型的第1杂质离子注入所述第2表面;
用第1老炼激活所述第1杂质离子,以便在所述第2表面上形成具有高杂质浓度并具有所述第1导电型的缓冲层;将具有所述第2导电型的第2杂质离子注入所述缓冲层;和
用第2老炼激活所述第2杂质离子,以便在所述缓冲层中形成具有上述导电类型的集电极。
6.权利要求5的方法,其中:
由在所述缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm-2]/在所述缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm-2]定义的第1激活率,该第1激活率为25%或更大;
由在所述集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm-2]/在所述集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm-2]定义的第2激活率,该第2激活率大于0%,等于或小于10%。
7.权利要求5的方法,其中用于进行第2老炼的温度低于进行第1老炼的温度。
8.权利要求5的方法,其中进行第2老炼的温度低于用于保持钝化的质量的温度。
9.权利要求5的方法,其中所述1是激光老炼,所述2是电炉老炼。
10.权利要求5的方法,其中以使所述的集电极为非晶的剂量将所述2杂质离子注入所述缓冲层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP095969/2001 | 2001-03-29 | ||
JP2001095969 | 2001-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1379480A true CN1379480A (zh) | 2002-11-13 |
CN1178301C CN1178301C (zh) | 2004-12-01 |
Family
ID=18949955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021087261A Expired - Fee Related CN1178301C (zh) | 2001-03-29 | 2002-03-29 | 半导体器件及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6649981B2 (zh) |
EP (1) | EP1246255B1 (zh) |
KR (1) | KR100503905B1 (zh) |
CN (1) | CN1178301C (zh) |
TW (1) | TWI305927B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299989A (zh) * | 2013-07-19 | 2015-01-21 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管及其制造方法 |
CN104992969A (zh) * | 2015-07-14 | 2015-10-21 | 株洲南车时代电气股份有限公司 | 具有缓冲层的半导体器件及其制作方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7897452B2 (en) * | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
US20070033165A1 (en) * | 2005-08-02 | 2007-02-08 | International Business Machines Corporation | Efficient evaluation of complex search queries |
JP5150953B2 (ja) | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
WO2009094575A2 (en) * | 2008-01-24 | 2009-07-30 | Applied Materials, Inc. | Buried insulator isolation for solar cell contacts |
DE112008004278B3 (de) | 2008-03-31 | 2021-08-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
US8367924B2 (en) * | 2009-01-27 | 2013-02-05 | Applied Materials, Inc. | Buried insulator isolation for solar cell contacts |
JP2011222660A (ja) * | 2010-04-07 | 2011-11-04 | Toshiba Corp | 半導体装置の製造方法 |
CN101976683B (zh) * | 2010-09-25 | 2011-12-21 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
JP6320799B2 (ja) * | 2014-03-07 | 2018-05-09 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
US10438947B2 (en) | 2015-01-13 | 2019-10-08 | Mitsubishi Electric Corporation | Semiconductor device, manufacturing method therefor and semiconductor module |
JP2017055046A (ja) * | 2015-09-11 | 2017-03-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2657129B2 (ja) * | 1991-06-25 | 1997-09-24 | 三洋電機株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
JP2911694B2 (ja) * | 1992-10-29 | 1999-06-23 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
KR100483579B1 (ko) * | 1997-05-30 | 2005-08-29 | 페어차일드코리아반도체 주식회사 | 실리콘기판디렉트본딩을이용한절연게이트바이폴라트랜지스터용반도체장치의제조방법 |
DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
JP3929557B2 (ja) * | 1997-07-30 | 2007-06-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5912497A (en) * | 1997-08-06 | 1999-06-15 | North Carolina State University | Semiconductor switching devices having buried gate electrodes and methods of forming same |
KR100299912B1 (ko) * | 1998-02-03 | 2001-12-17 | 김덕중 | 절연 게이트 바이폴라 트랜지스터의 제조 방법 |
JP5025071B2 (ja) * | 2001-02-01 | 2012-09-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE10205323B4 (de) * | 2001-02-09 | 2011-03-24 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
-
2002
- 2002-03-27 TW TW091106043A patent/TWI305927B/zh not_active IP Right Cessation
- 2002-03-28 EP EP02252289A patent/EP1246255B1/en not_active Expired - Lifetime
- 2002-03-28 KR KR10-2002-0017069A patent/KR100503905B1/ko active IP Right Grant
- 2002-03-28 US US10/107,405 patent/US6649981B2/en not_active Expired - Lifetime
- 2002-03-29 CN CNB021087261A patent/CN1178301C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299989A (zh) * | 2013-07-19 | 2015-01-21 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管及其制造方法 |
CN104992969A (zh) * | 2015-07-14 | 2015-10-21 | 株洲南车时代电气股份有限公司 | 具有缓冲层的半导体器件及其制作方法 |
CN104992969B (zh) * | 2015-07-14 | 2018-05-01 | 株洲南车时代电气股份有限公司 | 具有缓冲层的半导体器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI305927B (en) | 2009-02-01 |
EP1246255A2 (en) | 2002-10-02 |
US6649981B2 (en) | 2003-11-18 |
EP1246255A3 (en) | 2004-09-22 |
US20020140035A1 (en) | 2002-10-03 |
KR100503905B1 (ko) | 2005-07-26 |
KR20020077197A (ko) | 2002-10-11 |
EP1246255B1 (en) | 2012-07-11 |
CN1178301C (zh) | 2004-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1104043C (zh) | 带有自对准单元的mos栅极器件及其制造方法 | |
CN1178301C (zh) | 半导体器件及其制造方法 | |
CN1228857C (zh) | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 | |
CN1182566C (zh) | 形成在半导体衬底上的精密高频电容器 | |
CN109417093B (zh) | 半导体装置 | |
US8435863B2 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
JP2002305304A (ja) | 電力用半導体装置 | |
EP0971418A2 (en) | Semiconductor device having reduced effective substrate resistivity and associated methods | |
JP2007103770A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
CN1885507A (zh) | 生产半导体器件的方法 | |
US20020127783A1 (en) | Method for manufacturing a semiconductor device | |
US11355595B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN1263156C (zh) | 绝缘栅型双极晶体管 | |
US8384123B2 (en) | Semiconductor device and method for manufacturing same | |
CN111863606B (zh) | 一种抗辐射功率晶体管及其制备方法 | |
US8415239B2 (en) | Method for manufacturing a power semiconductor device | |
EP0913859A1 (en) | Semiconductor device and method for manufacturing the same | |
US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
CN1362744A (zh) | 半导体器件 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
CN100345307C (zh) | 半导体装置 | |
CN115458604B (zh) | Mosfet器件及其制造方法 | |
CN1574389A (zh) | 半导体器件及其制造方法 | |
JP2000260778A (ja) | 半導体装置およびその製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041201 |