CN1379445A - 缩小接触窗开口尺寸的微影工艺 - Google Patents
缩小接触窗开口尺寸的微影工艺 Download PDFInfo
- Publication number
- CN1379445A CN1379445A CN 01110318 CN01110318A CN1379445A CN 1379445 A CN1379445 A CN 1379445A CN 01110318 CN01110318 CN 01110318 CN 01110318 A CN01110318 A CN 01110318A CN 1379445 A CN1379445 A CN 1379445A
- Authority
- CN
- China
- Prior art keywords
- pattern
- contact window
- light shield
- line
- lithography process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种缩小接触窗开口尺寸的微影工艺。是利用两个不同线/间距光罩的线形图案,在重复曝光后相互交错垂直,获得相互组合而成为接触窗开口图案,而得以在负光阻层上形成所需的接触窗开口图形。由于本方法可精确地控制线/间距光罩的线距宽,因而可以降低接触窗开口的关键尺寸。所以,本发明的缩小接触窗开口尺寸的微影工艺可以避免组件集成度增加,在工艺上所造成的困难度与限制。
Description
本发明涉及一种半导体微影工艺,特别是一种缩小接触窗开口尺寸的微影工艺。
半导体的工艺一般区分为四个模块(module),包括扩散(diffusion)、蚀刻(etching)、薄膜(thin film)与黄光(photo),其中的黄光就是负责微影工艺,主要的工作就是将光罩(mask)上的图案转移到芯片上,以为蚀刻工艺提供良好的蚀刻图案,或是为薄膜工艺提供良好的掺杂(implant)图案,因此,微影工艺质量的好与坏,直接控制着半导体工艺的优与劣。
在微影工艺中,曝光机所提供的分辨率与光源波长λ之间的关系可以用下列关系式表示:
R=K1λ/NA
其中,K1是与光阻材料及工艺条件相关的一个常数,而NA则是曝光机镜片***的数值孔隙(numerical aperture,NA)的数值。由上述关系式可以得知,当曝光机所使用的光源波长λ越短时,整个曝光机所提供的最低解析能力就越小。而当曝光机镜片***的NA值越大时,同样的整个曝光机所提供的最低解析能力就越小。为使光罩上的图案可以完全且精确的转移到光阻层上,因此曝光机投射到光阻层上的图案,必须具备一定的聚焦深度(depth of focus,DOF),使整个光阻层,不论是在接近光阻层的表面端或是接近芯片端,都能有相同的聚焦效果。一般而言,以DOF来表示曝光机所提供的聚焦深度,可以量化为以下关系式:
DOF=K2λ/(NA)2
然而,为了使曝光机的聚焦深度增加,光源的波长应该是越长越好,曝光机镜片***的NA值也是越小越好,但此结果与分辨率的要求相抵触。
随着集成电路的集成度越来越高,光罩图案的密度越来越高,位线、字符线甚至掺杂区以及电容器的线距宽(pitch)也越来越小。因此必须提高曝光机的分辨率来转移较精细的图案,然而,提高曝光机的分辨率,就会损失聚焦深度。反之,为得到良好的图案转移效果,提高聚焦深度,则会使分辨率降低。
因此,当半导体进入深次微米(deep sub-micron)尺寸工艺时,为兼顾聚焦深度与分辨率,就提高了微影工艺的困难程度,且降低了微影工艺设备的使用寿命。另外还有,公知技术为解决上述的困难,额外增加许多微影工序以及平坦化处理,而产生制造成本提高的问题。
对于现在日新月异的半导体技术而言,提高集成度一直是众人追求的目标,所以如何开发线宽更低的工艺技术,已是诸多尖端技术人员目前努力的课题。在开发关键尺寸(critical dimension,CD)更小、集成度(integration)更高的工艺技术中,微影工艺(photolithography)是重要的关键步骤之一。由于曝光光源的选择及聚焦深度的限制,使微影的分辨率(resolution)受到局限。
然而,在微影工艺中,曝光的分辨率(resolution)及聚焦深度(depth offocus,DOF)是微影品质的重要指针。由于半导体集成度的增加需要更高的分辨率,解决的方法之一就是使用波长较短的光源。比如使用由KrF激光所发出的波长为2480的深紫外线作为曝光光源。以KrF激光所发出的波长为2480的深紫外光为光源来说,虽然波长越短其分辨率会越好,但聚焦深度会相对的变差,且工艺裕度(process window)亦较窄。因此,近年来常利用相移式光罩(phase shifting mask;PSM)的微影技术来获得较好的分辨率。
相移式光罩(PSM)的基本原理是:利用在传统的光罩上,增加一些相移层(shifter layer),借着相移层在曝光时所产生的正反相干涉,使曝光机投射在芯片上的影像图案有较好的分辨率,其优点在于不需要使用新的光源,只要对光罩进行修改就可以提升曝光的解析能力。因此,为了改善传统光罩的绕射现象,目前在晶圆的微影工艺上,常利用相移式光罩(PSM)提高微影工艺中图案转移的分辨率。而一般常用的相移式光罩可分为两种,分别为强相移式光罩(strong PSM)与弱相移式光罩(weak PSM)。
其中,在强相移式光罩的制作中,为了避免蚀刻所产生的粒子掉落在开口暴露出的石英板上,使得暴露出的石英板表面严重地凸出,而在光透过开口暴露出的石英板时引起相缺陷(phase defect)的问题,在蚀刻石英板时需经过多次的蚀刻步骤。因此,每次的蚀刻工序都会使存在于开口上的粒子逐渐变小,所以相缺陷可由此而获得改进。然而,在制作石英板的开口中却增加了微影、曝光、显影以及蚀刻工序的次数,不仅增加了制造成本,同时亦耗费了大量的制作时间(cycletime),极不符合经济效益。
再者,开口在经过蚀刻后,石英板暴露出的表面较不平整,使光在透过时,也会造成散射(scatter)的现象,导致光在透过开口后的强度(intensity)不均。而当使用此强相移式光罩在进行微影工艺时,光罩透光强度的不均匀性将使光阻的形状不对称,进而造成半导体组件尺寸上的误差。除此之外,使用强相移式光罩也存在光罩在设计、制作与修补上较为困难等问题。
另外,使用弱相移式光罩所产生的问题在于当光罩转移到与光阻的开口图案十分靠近时,便经常会发生边叶效应(sidelobes effect)。
边叶效应主要是由于光绕射的缘故,致使在开口边缘相对应的光阻上所受的光强度相对较大,所以在开口周围会有一圈光阻也受到曝光,这就是边叶效应。而边叶效应将致使相对应的光阻部分溶解,导致光阻厚度减少,造成抵抗蚀刻的能力降低,进而致使后续工序会因此而发生过度蚀刻、连线导通不好等问题。
此时若为了减轻边叶效应而减少曝光量,则可能会有曝光不足的情况发生。故若要顾及曝光量,开口周围又会发生边叶效应,造成工艺上一个两难的局面。
有鉴于此,本发明提出一种缩小接触窗开口尺寸的微影工艺,其利用两个不同的线/间距光罩(line/space mask),将长度与宽度彼此不同的线形图样影像相互交错垂直所形成的接触窗开口图案,经由曝光而移转到一基材上。而在不需使用复杂的光罩与特殊的曝光技术的情形下,可以达到减小接触窗开口的关键尺寸的目的。
由于在相同的K1值下,即相同的分辨率下,利用公知的单一光罩制作接触窗开口图案的困难程度远远高于线/间距光罩。所以本发明提出一种接触窗开口的微影工艺,包括下列步骤:提供一涂布有负光阻的芯片;经曝光后,将第一线/间距光罩的第一图案影像投影于负光阻上;之后,再重复曝光,将第二线/间距光罩之第二图案影像投影于负光阻上,其中第一图案影像与第二图案影像相互交错垂直,以在负光阻上形成一接触窗开口图案;接着,芯片经显影后,在负光阻上形成接触窗开口图形。
本发明提出一种缩小接触窗开口尺寸的微影工艺,就是将长度与宽度彼此不同的线形图样影像相互交错垂直所形成的接触窗开口图案在使用一预定曝光源或一预定电价粒子束移转到一预定基材上。此方法包括下列步骤:利用一第一光罩产生一第一图案,其中第一图案为彼此平行的线形构形,及利用一第二光罩产生一第二图案,其中第二图案为彼此平行的线形构形;将第一图案及第二图案相互交错垂直的一影像重复曝光投影在一基材上以转印此影像至其上,其中基材被一负光敏性材料涂覆;显影基材,以在负光敏性材料上形成所需的接触窗开口图形。
本发明是为一种提供涂布有负光阻的芯片,利用两个不同线/间距光罩的线形图案相互交错垂直形成一接触窗开口图案以制作接触窗开口的微影工艺。可取代公知技术芯片上涂布正光阻,利用单一光罩制作接触窗开口图案的困难的微影工艺,而得以增加工艺裕度及缩小接触窗开口尺寸。
本发明是利用两个不同线/间距光罩的线形图案在重复曝光后相互交错垂直,获得相互组合而成的接触窗开口图案,而得以在负光阻层上形成所需的接触窗开口图形。由于本方法可精确地控制线/间距光罩的线距宽,因而可降低接触窗开口的关键尺寸。所以,本发明的缩小接触窗开口尺寸的微影工艺可以避免因组件集成度的增加,在工艺上所造成的困难与限制。
为让本发明的上述目的、特征和优点能更明显易懂,特举一较佳实施例,并配合附图,作详细说明如下:
图1是接触窗开口图案;
图2A和图2B分别是形成图1所示的接触窗开口图案的第一线/间距光罩与第二线/间距光罩的示意图;
图3是依照本发明一较佳实施例,一种缩小接触窗开口尺寸的微影工艺的流程图;
图4A至图4D是依照本发明一较佳实施例,一种缩小接触窗开口尺寸的微影工艺的制造流程剖面示意图。
其中,部件和附图标记伐分别为:
100、400:芯片
102:接触窗开口图案
200:透明底材
202、204:遮蔽层
203:第一线/间距光罩
205:第二线/间距光罩
402:纵向曝光区域
404:纵向光阻区域
406:横向曝光区域
408:横向光阻区域
410:裸露区
412:格状光阻图案
414:接触窗开口区域
实施例
本发明适用于对负光阻(negative resist)进行曝光所用的光罩,所以负光阻在显影的后,所留下的部分是对应到光罩上的透明区域。
图1为接触窗开口图案,图2A和图2B分别是形成图1所示的接触窗开口图案的第一线/间距光罩与第二线/间距光罩示意图。
光罩是微影工艺中用来提供线路图案转移的主要工具,故而其在集成电路的工艺中扮演着极为重要的角色。光罩的主体是由平坦的透明底材所构成,而半导体组件各层的图案,则是在透明底材的表面上覆盖一层遮蔽层来形成。
请同时参照图1、图2A与图2B,典型的光罩是以玻璃或石英作为透明底材200,而在底材200上形成一层用来形成图案的遮蔽层202。其中,遮蔽层202的材质包括铬,厚度约为数百埃()左右,且石英板200上具有铬膜202覆盖的部份是光不能透过的部分。遮蔽层202(不透光区)的形成方法系在透明底材200上覆盖一层金属层,然后,再通过图案定义,用裸露出部份的透明底材200(透光区),形成如图2A所示的第一线/间距光罩203。其中,第一线/间距光罩的遮蔽层202(不透光区)与裸露出部份的透明底材200(透光区)为彼此平行的线形构形。
接着,再在另一用玻璃或石英为材质的透明底材200上形成一层用以形成图案的遮蔽层204。其中,遮蔽层204的材质包括铬,厚度约为数百埃()左右,且石英板200上具有铬膜204覆盖的部份是光不能透过的部分。遮蔽层204(不透光区)的形成方法是在透明底材200上覆盖一层金属层。然后,再通过图案定义,用裸露出部份的透明底材200(透光区),形成如图2B所示的第二线/间距光罩205。其中,第二线/间距光罩的遮蔽层204(不透光区)与裸露出部份的透明底材200(透光区)为彼此平行的线形构形。
之后,曝光第一线/间距光罩,将第一线/间距光罩的第一图案影像投影于芯片100的负光阻上。接着,再重复曝光第二线/间距光罩,将第二线/间距光罩的第二图案影像投影于芯片100的负光阻上。其中,第一图案影像与第二图案影像相互交错垂直,以在芯片100的负光阻上形成一所需的接触窗开口图案102,如图1所示。
图3所表示的是依照本发明一较佳实施例,一种缩小接触窗开口尺寸的微影工艺的流程图。图4A至图4D所表示的是依照本发明一较佳实施例,一种缩小接触窗开口尺寸的微影工艺的制造流程剖面示意图。
请同时参照图3与图4A至图4D,首先提供一涂布有负光阻的芯片400(步骤300)。接着,利用如图2A所示的第一线/间距光罩将第一影像(image)曝光投影于涂布有负光阻的芯片400上,以产生如图4B所示的由纵向曝光区域402与光阻区域404相互交错排列且相互平行所形成的第一图案(步骤302)。其中,曝光区域402相对应于图2A所示的第一线/间距光罩的裸露出部份的透明底材200(透光区),而光阻区域404相对应于图2A所示的第一线/间距光罩的遮蔽层202(不透光区)。
之后,再利用如图2B所示的第二线/间距光罩将第二影像重复曝光于先前已经形成有第一图案的芯片400的负光阻上(如图4B),以产生如图4C所示的由横向曝光区域406与光阻区域408相互交错排列且相互平行所形成的第二图案(步骤304)。其中,曝光区域406相对应于图2B所示的第一线/间距光罩的裸露出部份的透明底材200(透光区),而光阻区域408相对应于图2B所示的第一线/间距光罩的遮蔽层204(不透光区)。
而且,由于经重复曝光后的第一图案与第二图案相互交错垂直,使得第一图案与第二图案相互组合而成的接触窗开口图案得以在负光阻上形成所需的接触窗开口图形。换句话说,纵向光阻区域404与横向光阻区域408交错重叠的部分即为后续步骤所欲形成接触窗开口的裸露区410。其中,第一线/间距光罩与第二线/间距光罩的线距宽(pitch)与尺寸取决于所欲形成的接触窗开口的长度(length)及宽度(width)。
最后,将上述转印有接触窗开口图案的负光阻经显影之后,就形成如图4D所示的具有接触窗开口图形的格状光阻图案412(步骤306)。而图4C所示的裸露区410的负光阻将被去除,形成一接触窗开口区域414。
本发明利用两个不同线/间距光罩的线形图案在重复曝光后相互交错垂直,获得相互组合而成的接触窗开口图案,而在负光阻层上形成所需的接触窗开口图形。且由于第一线/间距光罩与第二线/间距光罩的线距宽与尺寸取决于所欲形成的接触窗开口的长度及宽度,并可任意的调整,所以本方法不但可增加工艺裕度,且可利用精确地控制线/间距光罩的线距宽,进而降低接触窗开口的关键尺寸。
此外,随着整个半导体工业的组件集成度增加,是否能继续往0.15μm以下更小的线宽推进,也决定于微影工艺技术的发展。为了适应这一需求,一些提高光罩分辨率的方法被不断地提出来,例如光学邻近校正法(optical proximity correction,OPC)、相移式光罩(PSM)、偏轴式照明(Off-Axis Illumination,OAI)等。
因此,本发明的线/间距光罩除了可采用公知技术的方法形成外,亦可运用强相移式光罩或弱相移式光罩制成,以进一步提高曝光机的分辨率,而降低接触窗开口的关键尺寸。
另外,由于图案转移时所造成的误差不容忽视,例如在曝光后的后续工序会因为图案转移所产生的误差而造成过度蚀刻、连线的导通不佳等结果。故一般在作邻近式的图案转移时,通常会先将原始图案通过光学邻近校正之后,再将这一通过校正后的图案作为光罩图案。
其中OPC的目的是用来消除因邻近效应所造成的关键尺寸(criticaldimension;CD)偏差现象。邻近效应(proximity effect)是在做光罩图案的转移时,影响其在芯片表面上投影关键尺寸准确度最大的因素。此种效应如下所述,当光束透过光罩上的图案投影在芯片上时,一方面由于光束会产生绕射与散射现象而使得光束产生扭曲(opticaldistortion)。另一方面,光束会透过芯片表面的光阻层(photoresist)经由芯片的基底再反射回来,产生干涉的现象,因此会重复曝光,而改变在光阻层上实际的曝光量。此种现象当工艺的关键尺寸越小时越明显,尤其当其关键尺寸接近于光源的波长时。
由于投射光所产生的绕射与散射现象,使得光阻角落处皆被圆弧化了,而且尺寸也被缩小了。另外还有其它在此未被示出的可能的图形扭曲,例如当图案的密度很大时,图案会融合在一起,或者是图案的位置可能会因此偏离应有的位置。于是一般的补偿作法,即在光罩的遮蔽区的角落或边缘之处增加其遮蔽面积以校正图案扭曲,以获得近似预想的图案。
因此,本发明可利用光学邻近校正法校正两线/间距光罩图案,以获得更大的工艺裕度及更精确的图案。
再者,本发明可以利用传统式的照光方式曝光两线/间距光罩,亦可以利用偏轴式照明(Off-Axis Illumination,OAI)的新微影技术曝光两线/间距光罩。其中,偏轴式照明系借着对照射光源入射角度的改进,利用一较适当的偏斜角度曝光两线/间距光罩,就可以不需使用新的光源,即可改善聚焦,进而提高曝光机的分辨率,以获得更精确的图案。
综上所述,本发明的特征在于利用两个不同线/间距光罩的线形图案于重复曝光后相互交错垂直,获得相互组合而成的接触窗开口图案,而得以较简便的方法在负光阻上形成所需的接触窗开口图形,以及达到缩小接触窗开口尺寸的目的。
虽然本发明已以一较佳实施例说明如上,但其并非用以限定本发明,任何熟习此技术的人员,在不脱离本发明的精神和范围内,当可作各种的更新和变换,因此本发明的保护范围当以权利要求书限定的保护范围为准。
Claims (11)
1.一种缩小接触窗开口尺寸的微影工艺,包括涂布光阻于芯片上、曝光形成接触窗开口图案、显影接触窗图案的光阻,其特征在于:
该涂布光阻是负光阻;
曝光包括以下过程:
①曝光一第一线/间距光罩,以将该第一线/间距光罩的一第一图案投影在该负光阻上;
②曝光一第二线/间距光罩,以将该第二线/间距光罩的一第二图案投影在形成有该第一图案的该负光阻上,其中该第一图案与该第二图案于该负光阻上共同组成一接触窗开口图案。
2.根据权利要求1所述的缩小接触窗开口尺寸的微影工艺,其特征在于:该第一图案为相互交错排列且相互平行的线形构形。
3.根据权利要求1所述的缩小接触窗开口尺寸的微影工艺,其特征在于:该第二图案为相互交错排列且相互平行的线形构形。
4.根据权利要求1所述的缩小接触窗开口尺寸的微影工艺,其特征在于:该第一图案与该第二图案相互交错垂直,以形成该接触窗开口图案。
5.根据权利要求1所述的缩小接触窗开口尺寸的微影工艺,其特征在于:该第一光罩与该第二光罩的线距宽与尺寸取决于所欲形成的接触窗开口的长度及宽度。
6.一种微影工艺,用以定义一接触窗开口的图案,其适用于一涂布有一负光阻的芯片,包括曝光形成接触窗开口图案、显影该具有接触窗开口图案的负光阻,其特征在于:曝光包括以下过程
①将一第一光罩的一第一图案曝光投影于该负光阻上;
②将一第二光罩的一第二图案曝光投影于该负光阻上,其中该第一图案与该第二图案于该负光阻上共同组成一接触窗开口图案。
7.根据权利要求6所述的微影工艺,其特征在于:该第一光罩与该第二光罩包括线/间距光罩。
8.根据权利要求6所述的微影工艺,其特征在于:该第一图案为相互交错排列且相互平行的线形构形。
9.根据权利要求6所述的微影工艺,其特征在于:该第二图案为相互交错排列且相互平行的线形构形。
10.根据权利要求6所述的微影工艺,其特征在于:该第一图案与该第二图案相互交错垂直,以形成该接触窗开口图案。
11.根据权利要求6所述的微影工艺,其特征在于:该第一光罩与该第二光罩的线距宽与尺寸取决于所欲形成的一接触窗开口的长度及宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01110318 CN1379445A (zh) | 2001-04-03 | 2001-04-03 | 缩小接触窗开口尺寸的微影工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01110318 CN1379445A (zh) | 2001-04-03 | 2001-04-03 | 缩小接触窗开口尺寸的微影工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1379445A true CN1379445A (zh) | 2002-11-13 |
Family
ID=4658503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01110318 Pending CN1379445A (zh) | 2001-04-03 | 2001-04-03 | 缩小接触窗开口尺寸的微影工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1379445A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102136447A (zh) * | 2009-12-01 | 2011-07-27 | 瑞萨电子株式会社 | 半导体集成电路器件制造方法 |
CN102148200A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN105988311A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种对准图形及其制作方法 |
CN107731664A (zh) * | 2017-10-20 | 2018-02-23 | 上海华力微电子有限公司 | 一种通过双重图形技术增加高深宽比光刻工艺窗口的方法 |
CN111199875A (zh) * | 2018-11-16 | 2020-05-26 | 长鑫存储技术有限公司 | 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法 |
-
2001
- 2001-04-03 CN CN 01110318 patent/CN1379445A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102136447A (zh) * | 2009-12-01 | 2011-07-27 | 瑞萨电子株式会社 | 半导体集成电路器件制造方法 |
CN102136447B (zh) * | 2009-12-01 | 2015-03-25 | 瑞萨电子株式会社 | 半导体集成电路器件制造方法 |
CN102148200A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN102148200B (zh) * | 2010-02-09 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN105988311A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种对准图形及其制作方法 |
CN105988311B (zh) * | 2015-03-03 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 一种对准图形及其制作方法 |
CN107731664A (zh) * | 2017-10-20 | 2018-02-23 | 上海华力微电子有限公司 | 一种通过双重图形技术增加高深宽比光刻工艺窗口的方法 |
CN111199875A (zh) * | 2018-11-16 | 2020-05-26 | 长鑫存储技术有限公司 | 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法 |
CN111199875B (zh) * | 2018-11-16 | 2022-03-15 | 长鑫存储技术有限公司 | 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1294623C (zh) | 使用光束成型获取椭圆及圆化形状之方法 | |
US6686108B2 (en) | Fabrication method of semiconductor integrated circuit device | |
US6646722B2 (en) | Multiple image reticle for forming layers | |
CN1089370A (zh) | 形成图形的方法 | |
US6881524B2 (en) | Photolithography method including a double exposure/double bake | |
CN1894633A (zh) | 带有沟槽的复合印刷 | |
CN1132224C (zh) | 光掩模和制备电子元件的方法 | |
US6558853B1 (en) | Method for manufacturing exposure mask, exposure apparatus and semiconductor device | |
CN1293426C (zh) | 利用二倍空间频率技术定义掩膜图案的方法及其装置 | |
US7955761B2 (en) | Exposure mask, pattern formation method, and exposure mask fabrication method | |
CN1303475C (zh) | 具有照度偏光控制的光罩 | |
CN1503055A (zh) | 原版、曝光监测方法、曝光方法和半导体器件的制造方法 | |
CN1379445A (zh) | 缩小接触窗开口尺寸的微影工艺 | |
US20070009816A1 (en) | Method and system for photolithography | |
US20070070318A1 (en) | Lithographic process | |
US20040197676A1 (en) | Method for forming an opening in a light-absorbing layer on a mask | |
KR20050022273A (ko) | 반도체장치의 제조 방법 | |
CN1193127A (zh) | 包括有可变透光率的遮光层的掩模 | |
CN1782868A (zh) | 光掩模及用此制造图案的方法 | |
CN1174468C (zh) | 可降低邻近效应的光刻制作方法 | |
CN1208691C (zh) | 转移图形的方法 | |
CN1797190A (zh) | 多透射相位掩模及其制造方法 | |
CN1400630A (zh) | 无铬相移掩膜及使用该掩膜的设备 | |
CN1673867A (zh) | 提高曝光直线的标准影像对数斜率的方法 | |
JP3727900B2 (ja) | 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |