CN1293426C - 利用二倍空间频率技术定义掩膜图案的方法及其装置 - Google Patents

Abstract

一种生成在一衬底上刻印目标图案时使用的掩膜的方法。该方法包括以下步骤：(a)确定将要刻印在一衬底上表示一电路设计的一目标图案；(b)所述目标图案按照系数为0.5缩小，以生成第一图案；以及(c)执行布尔操作，结合目标图案与所述第一图案，生成第二图案。第二图案作为目标图案被刻印于衬底上。

Description

利用二倍空间频率技术定义 掩膜图案的方法及其装置

技术领域

本发明涉及利用无铬光刻技术生成掩膜图案，更具体的说，涉及利用二倍空间频率技术，基于一目标图案，以生成掩膜图案。另外，本发明还涉及使用光刻设备的器件制造方法，该设备包括：一提供投影射束的辐射***，；一放置所述掩膜的掩膜台，用以对投影射束进行构图；一放置所述衬底的衬底台；以及一投影***，用以将所述构图的投影射束投影至所述衬底的目标区域内。

背景技术

光刻的投影设备(工具)的应用，例如，在集成电路(IC)的生产方面。在这种情况下，掩膜包含相当于单层集成电路的电路图案，该图案可被映象在一目标区域上(例如：包括一个或多个电路片)在一已镀有一层辐射敏感材料(抗蚀剂)的衬底(硅片)上。通常，单个晶圆将容纳一目标区域相邻的整个网状结构，并通过投影***对其进行逐一连续辐射。光刻投影装置的一种类型中，每一目标区域均通过裸露在该目标区域上的整个掩膜图案进行辐射。如上装置通常被称为晶圆分档器。在一替代装置，通常被称为步进扫描装置，通过投影光束在一给定方向(扫描方向)渐进扫描掩膜图案，以辐射每一目标区域，同步扫描与该方向平行和不平行的衬底台；因而，通常，投影***具有一放大系数M(通常＜1)，衬底台的扫描速度v将成为掩膜台扫描速度的M倍。这里还提到的更多的关于光刻设备的信息，例如，US6046792通过引用结合在此。

在使用平版投影设备的制造过程中，掩膜图案被映象于衬底上，且至少被一层辐射敏感材料(抗蚀剂)所覆盖。在映象步骤之前，衬底将经过多重处理，如涂底漆，镀膜和软烘干。曝光后，衬底还要经过其他一些工序，如曝光后烘干(PEB)，显影，硬烘干以及对所映象特征的测量/检验。这批程序作为在一器件，例如，一集成电路，的单独一层上印膜的基础。经过印膜的层还要经过以下工序，如蚀刻，离子注入(掺杂)，喷镀金属，氧化，化学-机械抛光等等，上述所有工序后，才能形成单独的一层。如果需要若干层，则整个过程，或其相应的变化，都将在新的层上重复进行。最终，才能在衬底(晶圆)上形成一批上述器件。所述器件通过切割或锯割技术，彼此相互独立。据此，独立的器件可被嵌于载体，连接至插脚等等。还可获得关于上述过程的更多的信息，例如，从“Microchip Fabrication：A Practical Guide to Semiconductor Processing”一书中，第三版，Peter van Zant著，McGraw Hill出版公司，1997年，ISBN 0-07-067250-4，通过引用结合在此。

光刻工具也可能是具有两个和多个衬底台(和/或两个或多个掩膜台)。在诸如多级设备中的附加台可能被并联，或当一个或多个其他台在进行曝光时，在一个或多个台上进行准备步骤。二级光刻工具例如已经在US5969441和WO98/40791中被说明，通过引用结合在此。

前面所提到的照相光刻术包括对应于将被集成与一硅片上的电路元件的几何图案。该图案用于产生根据CAD(计算机辅助设计)产生的掩膜，该过程常被称为EDA(自动电子设计)。许多CAD程序遵循一组预定的设计规则以设计功能化的掩膜。这些规则设置处理和设计的限度。例如，设计规则定义间隔容限在电路设备(诸如门电路，电容器等等)或互连线之间，以确保该电路装置或连线相互间不受影响。

当然，在晶圆上(通过掩膜)准确的复制源电路设计也是集成电路制造的目的之一。尽可能应用大量半导体片作为其固定基础也是其目的。随着集成电路尺寸的缩小和密度的增加，然而，它所对应的掩膜图案的CD(临界尺寸)，接近该光学曝光工具的分辨率极限。根据在晶圆上重复曝光的曝光工具的最小特征定义曝光工具的分辨率。当前曝光设备的分辨率值约束许多IC电路设计的CD。

此外，在电子器件的处理器的速度、存储器的存储密度和低电耗方面的持续改善，且与光刻技术在多层半导体器件上传输和产生图案的能力直接相关。该技术的当前水平要求临界尺寸低于自然光线的波长的图案形成。例如，当前产品的波长为248nm，正在朝小于100nm的图案临界尺寸推进。正如半导体国际技术标准(ITRS 2000)所描述的，在以后的5-10年内，该工业趋势将继续延续和推进。

当前从光刻技术领域所接受的更多关注的一项技术被称为无铬相位光刻技术“CPL”，用于进一步提高光刻设备的分辨率/印制能力。CPL同其他当前相位移掩膜PSM相比，是一种重新解释如何在光刻掩遮膜上定义图象的新兴技术。CPL是一种根据实际的三元图中三种可能情况，即0(无光透射过光刻掩遮膜)，+1(100％透射，无相位移)和-1(100％透射，180度相位移)，在定义光刻掩遮膜的图案时，允许更高的自由度。随着自由度的增加，产生了这样的挑战，即怎样将由给定设计定义的一个二元目标设计转换为一适当掩膜图案。的确，对掩膜设计者来说，以可接受的方式，利用多种技术验证掩膜结构，以印制所需图案于芯片上，是必需的。然而，由于现在掩膜的复杂性，这将是一漫长的，沉闷且复杂的过程。

此外，现有的掩膜设计过程，实质上是一个人工的过程，基于反复试验的基础，大幅限制了掩膜设计者的知识和经验。因此，设计一合适的掩膜所需的时间，也就是形成最终掩膜的时间，将主要依靠掩膜设计者的经验。

因此，存在提供一自动设计一掩膜的方法的需要，以提供给掩膜设计者能够在衬底上进行印制目标图案的掩膜设计。

发明内容

为满足上述需要，本发明目的之一，即提供了一种基于提供用于复制目标图案的掩膜设计的所需目标图案来生成一掩膜图案的实质上的自动方法。

更具体的说，在一具体实施例中，本发明涉及生成一在衬底上印制目标图案用的掩膜的方法。该方法包括以下步骤：(a)确定表示要制在衬底上印制的电路设计的一目标图案；(b)按照系数为0.5缩小目标图案来生成一第一图案；以及(c)执行结合目标图案与所述第一图案的布尔操作，生成第二图案。第二图案被用于在衬底上印制目标图案。

虽然本文中仅基于IC的制造对本发明的发明进行了描述，但可清楚地理解为本发明还可应用于许多其他方面。例如，还可应用于集成光学***，用于磁铸存储器的引导和检测图案，液晶显示嵌板，薄膜磁头，等等。本领域普通技术人员将会体会到文中的可替换的应用的优点，文中应用的术语“光刻掩遮膜(reticle)”，“晶圆”或“芯片”，也可被更通用的术语“掩膜”，“衬底”和“目标区域”来替换。

当前文本中，术语“辐射”和“光束”被用于各类电磁辐射中，包括紫外线辐射(例如，波长为365，248，193，157或126nm)以及EUV(极紫外线辐射，例如，波长范围在5-20nm)。

本文中所用的术语掩膜可被广义地解释为，指可用于相应于安在衬底的目标部分上生成一图案使一入射辐射光束穿越图案的横截面的一般图案形成装置；术语“光阀”也可被用于文中。除典型掩膜(透射或反射的；二元的，相移的，混合的，等等)外，还包括以下图案装置的实例：

a)一可编程镜像阵列。这类设备的一个实例是一具有一粘弹性控制层以及一反射面的可寻址矩阵表面。该设备的基本原理是在所述反射面的寻址区域反射作为衍射光的入射光，在非寻址区域反射作为非衍射光的入射光。利用适当的滤波器，所述非衍射光可被滤出反射光束，仅留下衍射光；同样，该光束根据可寻址矩阵表面的寻址图案形成图案。所需寻址矩阵可利用适当的电子装置形成。更多的关于镜像阵列的信息，例如，可以从美国专利US5296891和US5523193获得，通过引用将上述美国专利结合在此。

b)一可编程LCD阵列。这种结构的示例在美国专利US5229872中给出了说明，通过引用将该美国专利结合在此。

本发明的方法对现有技术提出了重要的改进。例如，前述方法提供一自动产生用于复制目标图案的掩膜图案的方法。要指出的是，如果需要，该掩膜图案可由掩膜设计者进行后续修改，以使所述目标图案的掩膜性能最佳化。然而，重要的是，提供一适用于复制目标图案的自动形成初始图案的方法，以往，掩膜设计的实质部分是通过掩膜设计者的反复试验来进行，而现在则已不需要。因此，与掩膜设计相关的时间和精力也有效减少。而且，不再需要技术娴熟的掩膜设计者来制造一高质量的掩膜，使通过本发明的方法生产的原始掩膜所需的技术水平低于设计一完整掩膜所需的技术水平。

本发明的另一优点在于：由于该过程去掉了许多反复试验的步骤，即利用现有技术生成掩膜设计，使生成一掩膜设计的总体时间显著减少。

本发明的其他优点将在本发明以下所描述的具体实施例中得到体现。

本发明自身及其目的和优点，将通过以下的详细说明和附图来进行更好的说明。

附图说明

附图1描述了一利用具有等行间隔图案的掩膜光刻掩遮膜而产生的典型衍射图样。

附图2描述了一具有等线间隔比的典型目标行距图案。

附图3描述了一按照本发明以及根据映象所述掩膜而得到的典型掩膜。

附图4描述了其他按照本发明以及根据映象所述掩膜而得到的典型掩膜。

附图5描述了修改后的附图3中示例性的掩膜，用于包括铬的使用以及由使掩膜成像获得的结果。

附图6描述了修改后的附图4中示例性的掩膜，用于包括铬的使用以及由使掩膜成像获得的结果。

附图7a和7b描述了一合成接触孔图案，以及根据映象所述直接按照合成接触孔图案而形成的掩膜光刻掩遮膜所得到的结果。

附图8描述了按照本发明，将附图7a中目标接触孔图案叠加在所述目标接触孔上而产生的二倍空间频率图案。

附图9a和9b描述了按照本发明，根据附图8中二倍空间频率图案以及对该合并图案的成像而获得的结果产生的合并图案。

附图10描述了附图9a中掩膜设计的曝光剂量范围。

附图11a和11b描述了按照本发明附图7a中应用铬的接触孔图案而产生的合并掩膜，以及根据映象附图11a中掩膜所得到的虚像(aerial image)。

附图12描述了附图11a中掩膜设计的相应曝光剂量范围。

附图13a和13b描述了当被用来形成附图9a所示掩膜的二倍空间频率图案，在X轴方向平移水平间距的1/4所得到的掩膜图案，以及根据映象附图13a中掩膜所得到的虚像。

附图14描述了根据一由附图7a的二倍和四倍的接触孔图案元件设计的CPL掩膜图案。

附图15为一借助于本发明进行掩膜设计的光刻投影设备的示意图。

具体实施方式

本发明的优选实施例涉及一个用于自动生成一重现一目标图案的一掩膜图案的处理。正如以下所描述的，本发明的方法特别适用于成像周期性密集图案时(如，动态存储器的设计)。此外，还应指出的是，本发明的方法可被应用于标准CAD***(如前所述)，以对其按照以下描述来编程进行操作。

在讨论按照本发明形成一掩膜的方法的细节之前，先来讨论本发明所基于的理论基础。在光学光刻技术中，周期性图案已被应用于在利用相干光束曝光时产生一给定衍射图样。所述衍射图样，是所述周期性图案的空间频率的直接结果，一复杂图案的许多空间频率分量以与那些频率直接相关的角度衍射光线。例如，最简单的周期性结构可能是一线间隔图案。该图案仅包括一空间频率分量，该空间频率分量可通过线间隔的图案的方向进行定义(即，垂直方向，水平方向，水平方向的+X度，垂直方向的-Y度，等等)，间距，作业周期(即，线对与间隔尺寸的比率)。

根据这个线间隔图案生成的衍射图样将沿单一方向，垂直于线间隔图案的方向，其角度如下：

                    θ＝sin^-1{(n*λ)/P_X}

其中，θ是衍射光线的角度，n是衍射级，λ是光的波长，P是线间隔图案的间距，如附图1所示。参照附图1，一聚光透镜11聚焦一光源于光刻掩遮膜12。在给出的实例中，光刻掩遮膜12展现了相等的线间隔比图案，生成大批光的衍射级(m)，其中一部分由投影透镜13捕获并在衬底14上成像。

周期性线间隔图的第三分量是工作周期。当空间频率分量的工作周期改变时，光的衍射级的密度以及分布也随之改变。由于其允许通过调整图案尺寸(即，改变工作周期)来控制二倍空间频率图案衍射级的密集度，因而变得极其重要。因此，通过控制图案的工作周期，在CPL图案的周期性结构方面存在另一自由度。

应用以上的空间频率概念，由具有间距P₁的图案得到的+2衍射级的角度将完全与由具有间距P₁/2的图案得到的一个+1衍射级的角度完全相等。作为将对一图案空间频率的加倍(将间距除2)的结果的重叠衍射级的概念，是通过本发明方法开发的，用于例如使用CPL技术定义一掩膜光刻掩遮膜图案，这将提高源周期图案的分辨率。

如上所述，无铬相位光刻技术形成一基于0(透射0％)，+1(透射100％且相移为0)，以及-1(透射100％且相移为180度)的通过光刻掩遮膜的光的图象。因此，当应用CPL技术以获取所需图象时，指定图案(或设计)必须被分解成这些分量的三重图案，其与源图案基本没有类似点。本发明提出一种包括周期性密集图案的多种图案的方法以达到上述目的。

附图2描述了一具有等线间隔比的典型线间隔图案。该典型图案将被用于描述本发明方法如何利用前述二倍空间频率概念产生一将源目标图案映象至衬底的掩膜光刻掩遮膜。参照附图2，目标图案包括线23和间隔21，二者宽度相等(即，相等的线宽与间隔比)。然而，若掩膜为映象该图案而生成，且该掩膜仅包括+1区域(相对应于线)和-1区域(相对应于间隔)，且线与间隔比相等，则在晶圆上无图象形成。附图2中还示出，其中附图标记25表示由映象前述掩膜而生成的虚像。此外，若该掩膜被修正，使得+1区域和0区域分别用于线和间隔特征，则其结果将为一普通的二元图，且分辨率也并未提高。进而，将+1区域改变为-1区域并保持0区域不变是完全没有作用的，其仍将是一二元图。这个例子表明了关于掩膜设计中的困难，简单地基于所需目标图案产生掩膜，无法得到一个能够在晶圆上制造/映象目标图案的掩膜。

还要指出的是，为了印刷附图2中示出的线间隔图案，可以定义线为0区域，然后每隔一个间隔交替+1区域与-1区域，这组成一交替的PSM。然而，这就要求掩膜设计者在设计过程的开始，就根据目标图案改变掩膜设计。如上所述，在这样一个设计过程中，随着将要印制的图案变得更加复杂，掩膜设计者的知识和能力成为设计过程中一个越来越重要的因素。

相反，本发明的方法允许生成适用于通过***处理目标图案来印制所需目标图案的掩膜。该过程的第一步必须加倍该目标图案的空间频率，以生成一第二图案。这具通过把目标图案调整为其原始大小的1/2来完成的。例如，若目标图案展现200nm的间距(即，各线和间隔具有的宽度100nm)，目标图案与第二图案之间的唯一区别在于第二图案展现了100nm的间距(即，各线和间隔具有50nm的宽度)。

第一步用于使该目标图案中任何周期性结构的所有空间频率分量加倍，而与其目标图案的复杂性无关。在前面利用相等线与间隔的例子中，仅改变其间距为原有的一半以调整该图案为原来的50％，但是对其工作周期或其线间隔图案的方向，没有任何影响。因而，该缩小图案的第一衍射级覆盖了目标图案的第二衍射级，缩小图案的第二衍射级将覆盖目标图案的第四衍射级，缩小图的第三衍射级将覆盖目标图案的第六衍射级，依此类推。如下所述，过程的第二步，缩小图案与目标图案合并，以定义一在衬底上映象目标图案的掩膜图案(例如，一个+1和-1CPL图案(无铬)或一个0，+1与-1CPL图案(三重))。

如述，过程的第二步，缩小图案(即，二倍空间频率图案)与源图案合并，生成将用于在衬底上映象目标图案的第三图案。正如以下所述，合并图案的方法是基于不同系数，比如，是否使用了亮区或暗区的目标图案。然而，主要目的仍是将目标图案与缩小图案按照这样一种方式合并，以至于使二倍空间频率图案显示(或修改)而成为目标图案的暗区。就关于触点的实例来说，其背景(而不是接触孔自身)将随合并改变，因为它将成为图案的暗区。对于线间隔实例，线将成为具有二倍空间频率分量的暗区。这对无铬设计和三元设计来说对都成立。

还应指出的是，将二倍空间频率图案合并到原始图案，将导致更高频率级被引入源图案，并且增强包含在目标图案之内的原始空间频率，因为这些空间频率也存在于二倍空间频率图案中。上述目标图案的源空间频率的提高，使目标图案的映象性能也得到提高。实际上，如下面所要描述的，起初无法被成像在一衬底上的目标图案可以在经受上述处理后被成像。

前述处理由附图2和附图3中的例子进行描述。在这个例子中，如附图2所示，将要印制的目标图案是一CPL图案，其包括作为将被印制的图案的+1区域23(100％透射且相位移为0)，以及作为暗区的-1区域21(100％透射且相位移为180度)。然而，如上所述，直接由该目标图案形成一掩膜光刻掩遮膜，并不能使目标图案映象在晶圆上。附图标记25描述了当利用相应于附图2中的目标图案的掩膜光刻掩遮膜在衬底上进行映象时所获得的虚像。如图，所得到的虚像仅仅是背景光，未经调制也并未被成像。对该图案并未进行映象是因为该图案使0级中的能量趋近于0。为映象该图案，0级和+1级或-1级均是必不可少的。

附图3描述了根据本发明所形成的掩膜，以及在衬底上映象所述掩膜所得到的结果。更具本地按照规定，继续附图2的示例目标图案作为一CPL图案，包括作为将被印制的图案的+1区域23，以及作为暗区-1区域21。第一步中，目标图案按照系数0.5进行缩小，以形成同样相等的线宽与间隔配置为1的图案，然而间距被按照系数为0.5缩小(例如，所有100nm的线在缩小图中均为50nm)。缩小图与源目标图案进行合并。在当前实例中，目标图案与缩小图根据逻辑“或”的布尔函数进行合并。运行布尔或函数要求在目标图上覆盖缩小的图案，然后，由于+1区限制要印制的目标图案的亮区，因而在-1区上呈现+1区的任何地方，经过合并的掩膜图案将包括+1区。参照附图3所描述的经合并的掩膜图案，在结果得到的掩膜图案中，存在+1区域23，其宽度为位于每一个1区域21的目标图案中源线宽的1/2。需要进一步说明的是，最好是在图案合并之前，相应于目标图案放置缩小图，以致宽度减少的+1区域23位于-1区域21的中间。附图3中还示出通过对已合并的掩膜图案成像所得到的映象结果。如图，通过使用附图3中合并的掩膜所得到的虚像，允许目标图案中包含保护映象特征27。

附图4描述了获得与由附图3中的掩膜相同结果的掩膜。可以通过从附图2中的例子中的目标图案除去缩小图，得到附图4中的掩膜。更具体来讲，从目标图案中减去缩小图案时，结果将是+1区23小于-1区21，以使图象反转(+1区成为暗区，-1区成为亮区)。实际执行的操作是，再一次使目标图案和缩小图案相互覆盖，然后在-1区上提供+1区的任何地方，减法处理在这些区域中形成了-1区。附图4描述了二者相互消除图案后的结果，以及在衬底上映象具有附图4所示图案的掩膜所得到的虚像。如图，附图4的掩膜是由附图3所得到。在这些实例中，图象由无图象转换为所需的线间隔图案。

本发明的方法，也可以被用来进行三元CPL光刻掩遮膜的设计，也就是前述包括三种区域的掩膜，即，+1区，-1区和0区(无透射)。除铬区53将在缩小图案中取代+1区或-1区外，操作产生所述三元CPL掩膜的处理与附图3和附图4所示的产生掩膜的操作相同。

更具体的说，如附图2所示实例，目标图案是一具有将被印制的+1区59，以及作为暗区的-1区57。第一步中，目标图案按照系数为0.5进行缩小，以形成具有同一相等线与间隔配置的图案，然而间距被按照系数为0.5缩小(例如，所有100nm的线在缩小图中均为50nm)。然后，缩小图中+1区被铬区53所取代。然后，缩小图案与源目标图案进行合并。在当前实例中，目标图案与缩小图根据逻辑“异或”的布尔函数进行合并。运行布尔“异或”函数必须要在目标图上覆盖缩小图，在-1区55呈现为铬区53的任何地方，铬区57仍存在于最终掩膜图案上。然而，在铬区53覆盖了+1区51的任何地方，铬区53被消除。“异或”函数的结果在附图5中示出。如图，合并后的掩膜图案包括铬区53，所述铬区53的宽度为位于-1区55的目标图案中源线宽的1/2。要再一次指出的是，在图案合并之前，相应于目标图案而定位缩小图案，以使位于-1区55中的铬区53的宽度缩小。如附图5中示出，使用附图5中的合并掩膜所得到的虚像，允许对目标图案中获得的映象特征59成像。

附图6描述了通过在缩小图案之间执行布尔“与”函数可以得到与附图5中获得的相同的结果，其中结合了以上述结合附图5描述的方式对铬特征53的使用。更准确的说，当执行“与”函数时，经过合并得到的掩膜图案包含铬区域53，该铬区域53的宽度是在每一+1区51中的目标图案中的一源线宽的1/2，它们彼此间通过-1区55相隔离。如附图5中所述的例子，最好是在图案合并之前，相应于目标图案放置缩小图案，以致具有减少宽度的铬区域53位于+1区域51中间。如图6所示，利用图6中的合并掩膜获得的结果虚像，还允许对包含在目标图案中的特征59成像。

前面所提到的例子中，描述了如何根据目标图案进行实质自动处理，产生一个用于重现目标图案掩膜设计(即，合并后的掩膜)。但本发明并不仅限于如图所示的相等线与间隔比例，实际上可以结合复杂图案设计来使用本发明。

作为另一实施例，附图7a描述了一示例性目标图案，包括一含有将被印制的接触孔71以及暗区72的接触孔阵列。附图7b描述了使用一掩膜在衬底上映象的结果，所述掩膜体现了所设计的目标图案，所述目标图案例如是使用+1区域表示接触孔71，同时使用-1区表示暗区72。如图所示，在附图7b中，最终的图象与所需目标图案并无类似之处。

然而，通过利用本发明的方法，可以生成能够映象附图7a中目标图案的掩膜图案。如上所述，该过程的第一步是将目标图案按照系数为0.5进行缩小，以生成目二倍空间频率的目标图案。附图8所示缩小图案覆盖了源图案。参照附图8，元件71和72取代了源图案，元件75表示了二倍空间频率图案。下一步主要是缩小图与源图案的合并。同样通过结合附图3所述的方式完成。特别的是，缩小图与目标图案之间进行“或”操作。因此，在附图7a中所示源接触孔71和附图8中所示接触孔75存在的任何地方，均在合并后的掩膜中形成+1区。附图9a中示出了作为其结果的合并后的掩膜。在附图9b中示出了根据合并后掩膜对晶圆进行映象而形成的结果。如附图9b中的虚像所示，合并后的掩膜具有所映象的目标图案。附图10示出了根据附图9b的制作模型而获得的处理过程图。

前述实例中还应注意的是，用于合并缩小图与目标图案的布尔函数是一“或”函数，这是由于缩小图属于一暗区掩膜，且其目的是为得到一无铬掩膜设计。作为替换，如果应用一亮区，且其目的仍是获得一无铬掩膜设计，则将通过从源目标图案中减去缩小图来得到所合并的掩膜。

当处理复杂图案时，同样可以结合附图5和附图6中实例说明的方式，添加铬至合并后的掩膜图案中。通常，使用暗区掩膜时，较希望添加铬成分至背景中，若使用亮区，铬将被添加至将要印制的成分中。附图11a描述了应用于附图7a中对接触孔形成图案的合并的掩膜，其中利用了铬(即，三元掩膜设计)。如图所示，该掩膜包括+1区111，铬区112和-1区113。附图11b描述了映象附图11a中掩膜所得到的虚像。如图所示，该掩膜精确重现了目标图案。附图12示出了根据附图11b的制作模型而获得的处理过程图。

可以由设计者来控制的另一自由度是将相对于源图案的二倍空间频率设置在何处。这对于生成更易制造的图案是非常有用的。与附图9a相比，附图13示出了当二倍空间频率图案(用以生成附图9a中所示掩膜)在X轴向平移水平间距的1/4时所得到的掩膜图案。这种条件的平移产生了更有助于制造基于某种限制条件的光刻掩遮膜的图案，由于所得到的表面形状(即，图案)可能比较大，因而要减少小特征的数量。附图13b描述了映象附图13a中掩膜所得到的虚像。

当然，形成一掩膜图案的前述方法的变更方式均是可行的。例如，当生成一缩小图时，就有可能改变源目标的相等的线间隔比，以使缩小图的线略大于间隔，反之亦然。这样的缩小图案的“尺寸”将会为衍射级提供一最佳平衡点(也就是说，可能会增减零处的能量以提高图象质量)。

本发明的掩膜产生处理的另一个变化是，将目标图案中的元件频率加倍两次，以在合并缩小图和目标图案之前形成缩小图。附图14包括一源自二倍和四倍附图7a的接触孔图案的元件的CPL设计的图象，其中具有+1区141和-1区142。然而，当应用一具有这样的高空间频率的图案时，将得到一更复杂的图案，也更不易根据当前光刻掩遮膜的生产技术来进行生产。但是理论上，图案可以通过每次对空间频率成分加倍时按50％的比例重复进行缩小、并以产生一印制源所需周期图案的CPL设计的方式重新构造。

附图15为示意性的示出了一适用于使用借助于本发明进设计的掩膜的光刻投影设备。该设备包括：

-一辐射***EX，IL，用于提供投影射束PB。在该具体实例中，辐射***也包括辐射源LA；

-一第一对象台(掩膜台)MT，具有一掩膜固定架，用于放置掩膜MA(例如，一光刻掩遮膜)，并与第一定位装置相连，以相应于PL的位置准确放置掩膜；

-一第二对象台(衬底台)WT，具有一衬底固定架，用于放置衬底W(例如，镀膜硅片)，与第二定位装置相连，以相应于PL的位置准确放置掩膜；

-一投影***(透镜)PL(例如，折射，反射或反折射光学***)，用于映象掩膜MA的辐射区域至衬底W的目标区域C(例如，包括一个或多个芯片)。

如上所述，该设备属于透射类型(即，有一透射掩膜)。然而，通常，它也可以是反射类型，例如(具有一反射掩膜)。换句话说，该设备可使用另一类图案形成工具，来替代掩膜；例如可包括一可编程反射阵列和光耦合器件矩阵。

光源LA(例如，汞灯，准分子激光器或等离子区放电源)产生一辐射束。该射束，直接或经调整装置反转后，被注入一照明***(发光装置)IL，例如一射束扩展器。发光装置IL可包括调整装置AM，以设置光束强度分布的外部和/或内部辐射程度，(通常被分别认为是外部σ和内部σ)。另外，它通常还包括许多其他元件，比如积分器IN和聚光器CO。这样，碰撞在掩膜MA上的时束PB，将在其横截面上产生所期望的均匀性和密度分布。

附图15中还指出，光源LA位于光刻投影设备的壳体内部(例如，通常当光源LA是汞灯时)，但是，也有可能位于光刻投影设备以外，射束将被导入该设备(例如，借助于适当的镜子的引导)；后者的方案通常用于光源LA为准分子激光器时(例如，基于KrF，ArF或F₂激光)。本发明包括了上述这些方案。

随后置于掩膜台MT上的掩膜MA阻隔了光束PB。穿过掩膜MA后，光束PB通过透镜PL，所述透镜PL将光束PB聚焦在衬底W的目标区域C上。借助于第二定位装置(以及干涉测量装置IF)，衬底台WT被准确移动，例如，以在射束PB路径上定位不同的目标区域C。同样，第一定位装置被用于相应于射束PB准确定位掩膜MA，例如，从掩膜库中机械检索所述掩膜MA后，或在扫描期间。通常，对象台MT的移动，WT将借助于长行程模块(粗略定位)以及短行程模块(精细定位)，在附图15中并未示出。然而，对于一晶片分挡器(与步进扫描工具相反)，掩膜台MT可仅连接短冲程调节器，或者被固定。

所述工具可通过以下两种模式来应用：

-在步进模式中，掩膜台MT实质上是固定的，整个掩膜图象被一次投射在目标区域C上(即，一次烧制)。衬底台WT可在X方向或Y方向平移，以通过射束PB辐射不同的目标区域C；

-在扫描模式，实质上提供同样的方案，只是给定的目标区域C不是在一次烧制中曝光。相应的，掩膜台MT可在一给定方向(也称为“扫描方向”，例如，Y方向)以速度v移动，以使投影射束PB扫描掩膜图象；同时，衬底台WT以速度V＝Mv沿相同或相反方向同时移动，其中，M是透镜PL的放大系数(一般，M＝1/4或1/5)。这样，一相对较大的目标区域C将被曝光，而并未损失分辨率。

如上所述，本发明与现有技术相比，具有许多优点。具体的说，通过提供自动形成原始掩膜设计的方法，使现在的掩膜设计者不用通过反复试验来进行掩膜设计。因而，可有效减少与掩膜设计相关的时间和花费的精力。并且，已不需要技术娴熟的掩膜设计者来制造一高质量的掩膜，将本发明的方法生产的原始掩膜优化所需的技术水平低于设计一完整掩膜所需要的技术水平。

虽然本发明中公开了一些具体的实例，但本发明仍可能应用在其他涵盖了本发明的精髓和实质特征的实例中。当前实施例从任何一点来看，均仅具有说明性，而不具有限制性，本发明的范围通过从属权利要求予以表明，在与权利要求书相等的范围内的所有变化均在其范围之内。

Claims (12)

1、一种用于生成用于成像***的一掩膜的方法，所述方法包括以下步骤：

(a)确定将要印制在一衬底上表示一电路设计的一目标图案；

(b)通过使用小于1的系数缩小所述目标图案来生成一第一图案；以及

(c)通过执行结合所述目标图案与所述第一图案的布尔操作来生成第二图案；

其中上述第一图案与上述用于产生所述第一图案的目标图案中相同的部分结合。

2、如权利要求1所述方法，其特征在于所述目标图案按照系数为0.5进行缩小，以生成所述第一图案。

3、如权利要求2所述方法，其特征在于所述目标图案具有空间频率成分，且所述第一图案具有为所述目标图案的空间频率成分二倍的空间频率成分。

4、如权利要求1所述方法，其特征在于所述目标图案为一具有若干线和间隔的线间隔图案，每个所述线与所述间隔宽度相等。

5、如权利要求1所述方法，其特征在于所述第二图案表示用于印制所述目标图案的掩膜图案。

6、一种生成一用于在一衬底上印制一目标图案的掩膜的设备，所述设备包括一个计算机辅助设计***，所述计算机辅助设计***：

用于确定表示要在衬底上印制的电路设计的目标图案的；

用于根据小于1的系数缩小所述目标图案来生成第一图案；以及

用于通过执行合并所述目标图案与第一图案的布尔操作来生成第二图案；

其中上述第一图案与上述用于产生所述第一图案的目标图案中相同的部分结合。

7、如权利要求6所述的设备，其特征在于所述目标图案按照系数为0.5进行缩小，以生成所述第一图案。

8、如权利要求7所述的设备，其特征在于所述目标图案具有空间频率成分，且所述第一图案具有为所述目标图案的空间频率成分二倍的空间频率成分。

9、如权利要求6所述的设备，其特征在于所述目标图案为一具有若干线和间隔的线间隔图案，每个所述线与所述间隔宽度相等。

10、如权利要求6所述的设备，其特征在于所述第二图案表示用于印制所述目标图案的掩膜图案。

11.根据权利要求3的方法，其特征在于所述第二图案具有比所述目标图案的空间频率成分高的的空间频率成分。

12.根据权利要求8的设备，其特征在于所述第二图案具有比所述目标图案的空间频率成分高的的空间频率成分。

Images