CN1366313A - 层叠阻抗器件 - Google Patents

层叠阻抗器件 Download PDF

Info

Publication number
CN1366313A
CN1366313A CN02104707A CN02104707A CN1366313A CN 1366313 A CN1366313 A CN 1366313A CN 02104707 A CN02104707 A CN 02104707A CN 02104707 A CN02104707 A CN 02104707A CN 1366313 A CN1366313 A CN 1366313A
Authority
CN
China
Prior art keywords
coil unit
coil
coiler part
magnetic flux
impedance device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02104707A
Other languages
English (en)
Other versions
CN1198293C (zh
Inventor
高嶋浩一
德田博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1366313A publication Critical patent/CN1366313A/zh
Application granted granted Critical
Publication of CN1198293C publication Critical patent/CN1198293C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/245Magnetic cores made from sheets, e.g. grain-oriented
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

在层叠阻抗器件中,线圈导体图形通过通孔电气串联而形成U形螺旋线圈。第一组线圈导体图形形成高导磁率线圈单元的第一线圈部分。第二组线圈导体图形形成低导磁率线圈单元的第二线圈部分,第三组线圈导体图形形成低导磁率线圈单元的第三线圈部分,第四组线圈导体图形形成高导磁率线圈单元的第四线圈部分。当从层叠阻抗器件的顶部看时,第一、第二和第三线圈部分顺时针绕制,而第四线圈部分反时针绕制。因此,层叠阻抗器件在低导磁率线圈单元中产生高电感,并且在其安装时没有方向性。

Description

层叠阻抗器件
发明背景
1.发明领域
本发明一般涉及层叠阻抗器件,尤其涉及被包括在各种作为噪声滤波器等的电子电路中的层叠阻抗器件。
2.现有技术
这种层叠阻抗器件在现有技术中是公知的,例如在日本待审专利申请公开9-7835或日本实用新型公开6-82822中公开的层叠阻抗器件。这种层叠阻抗器件包括通过层叠多个具有不同导磁率的线圈单元而形成的层叠体。所述线圈单元和互相电气串联而形成一个螺旋线圈的线圈导电图形相连。所述层叠阻抗器件确保在从低频到高频的宽的频率范围内具有高阻抗,从而展宽无噪声频带。
在现有技术的层叠阻抗器件中,一个外部电极和高导磁率线圈单元中的线圈导电图形相连,同时另一个外部电极和低导磁率线圈单元中的线圈导电图形相连。因而,存在的一个问题是,所述阻抗器件的电性能限据在印刷电路板上安装时使用高导磁率线圈单元或使用低导磁率线圈单元作为安装表面而不同。
发明概述
因而,本发明的目的在于提供一种在安装时没有方向性的层叠阻抗器件。
为实现上述目的,提供一种层叠阻抗器件,所述器件包括:借助于层叠多个由相对高的导磁率的材料制成的磁层和多个线圈图形而形成的高导磁率线圈单元,所述高导磁率线圈单元包括至少第一和第四线圈部分;以及借助于层叠多个由相对低的导磁率的材料制成的磁层和多个线圈图形而形成的低导磁率线圈单元,所述低导磁率线圈单元包括至少第二和第三线圈部分。所述高导磁率线圈单元和所述低导磁率线圈单元被叠置,使得第一线圈部分,第二线圈部分,第三线圈部分和第四线圈部分以有序的方式电气串联而形成一个螺旋线圈。所述层叠阻抗器件可以是层叠电感器。
高导磁率线圈单元的第一和第四线圈部分可以和输入与输出外部电极相连,借以使得电性能没有相对于安装方向的方向性。
低导磁率线圈单元的第二和第三线圈部分可以这样绕制,使得由第二线圈部分产生的磁通和由第三线圈部分产生的磁通指向不同的方向。这提供了由第二线圈部分产生的磁通和由第三线圈部分产生的磁通的电磁耦合,借以在低导磁率线圈单元中产生高电感。
高导磁率线圈单元的第一和第四线圈部分被这样绕制,使得由第一线圈部分产生的磁通和由第四线圈部分产生的磁通指向相同的方向。因此,由第一线圈部分产生的磁通和由第四线圈部分产生的磁通的电磁耦合不太可能发生。这防止被输入到层叠阻抗器件的高频分量由于高导磁率线圈单元的第一和第四线圈部分的电磁耦合而流到输出侧,借以避免高频分量不通过低导磁率线圈单元的第二和第三线圈部分的现象。
所述第一、第二、第三和第四线圈部分被这样绕制,使得由高导磁率线圈单元的第一线圈部分产生的磁通和由低导磁率线圈单元的第二线圈部分产生的磁通指向不同的方向,并且由高导磁率线圈单元的第四线圈部分产生的磁通和低导磁率线圈单元的第三线圈部分产生的磁通指向不同的方向。因此,由高导磁率线圈单元产生的磁通和由低导磁率线圈单元产生的磁通的电磁耦合不太可能发生。这使得高导磁率线圈单元的阻抗特性能够和低导磁率线圈单元的阻抗特性无关地工作。结果,高导磁率线圈单元可以充分地除去低频噪声,同时低导磁率线圈单元可以充分地除去高频噪声。
附图说明
图1是按照本发明第一实施例的层叠阻抗器件的拆开的透视图;
图2是图1所示的层叠阻抗器件的外观透视图;
图3是图2所示的层叠阻抗器件的示意的截面图;
图4是按照本发明的第一实施例的层叠阻抗器件的一种改型的示意的截面图;
图5是按照本发明的第二实施例的层叠阻抗器件的一种改型的示意的截面图;
图6是图5所示的层叠阻抗器件的阻抗特性曲线;
图7是按照本发明的第二实施例的层叠阻抗器件的一种改型的示意的截面图;
图8是按照本发明的第一实施例的层叠阻抗器件的另一种改型的示意的截面图;以及
图9是按照本发明的第一实施例的层叠阻抗器件的另一种改型的示意的截面图。
优选实施例的说明
下面参照附图结合下面优选实施例的说明详细说明按照本发明的层叠阻抗器件。
第一实施例
如图1所示,层叠阻抗器件1包括高导磁率磁板3到6,在其上形成有线圈导体图形12-15和24-27,以及低导磁率磁板8到11,在其上形成有线圈导体图形16-23。磁板2-6借助于形成含有高导磁率的铁氧体粉末的绝缘膏被制成板而成。磁板7-11借助于形成含有低导磁率的铁氧体粉末的绝缘膏被制成板而成。在第一实施例中,例如,高导磁率的磁板2-6的相对导磁率μ被设置为300或更高,低导磁率的磁板7-11的相对导磁率μ被设置为100或更低。
线圈导体图形12-27由Cu,Au,Ag,Ag-Pd,Ni或其类似物制成,并通过分别形成在磁板3-10中的通孔30a-30h电气串联,从而形成阻抗器件1内的U形螺旋线圈L。更具体地说,线圈导体图形12-15通过通孔30a-30c串联,从而形成高导磁率线圈单元35的第一线圈部分L1。线圈导体图形16-19通过通孔30f-30h串联,从而形成低导磁率线圈单元36的第二线圈部分L2。线圈导体图形20-23通过通孔31f-31h串联,从而形成低导磁率线圈单元36的第三线圈部分L3。线圈导体图形24-27通过通孔31a-31c串联,从而形成高导磁率线圈单元35的第四线圈部分L4。
从阻抗器件1的顶上看,第一、第二和第三线圈部分L1,L2,L3顺时针绕制,而第四线圈部分L4反时针绕制。第一和第二线圈部分L1,L2通过通孔30d和30e电气串联。第二和第三线圈部分L2,L3通过连接在磁板11上形成的线圈导体图形19和20电气串联。第三和第四线圈部分L3,L4通过通孔31d和31e电气串联。线圈导体图形12的延伸端12a暴露在磁板3的左侧上。线圈导体图形27的延伸端27a暴露在磁板3的右侧上。线圈导体图形12-27例如利用印刷技术被形成在磁板3-6和8-11的顶部。
磁板2-11按图1所示的顺序叠置,并施加压力,从而实现接触,然后,整体地烧结而形成图2所示的层叠体40。输入外电极41和输出外电极42分别被形成在层叠体40的左右端面。线圈导体图形12的延伸端12a和输入外部电极41相连,而线圈导体图形27的延伸端27a和输入外部电极42相连。
层叠阻抗器件1是一种高导磁率线圈单元35和低导磁率线圈单元36的层叠体,前者通过层叠相对高的导磁率磁反2-6构成,后者通过层叠相对低的导磁率磁板7-11构成。
高导磁率线圈单元35的第一和第四线圈部分L1,L4主要用于除去低频噪声,低导磁率线圈单元36的第二和第三线圈部分L2,L3的主要作用是用于除去高频噪声。因为低导磁率线圈单元36的第二线圈L2和第三线圈部分L3以相同的方向绕制,所以由第二线圈部分L2产生的磁通H2和由第三线圈部分L3产生的磁通H3相互电磁耦合而形成耦合磁通。这在低导磁率线圈单元36中产生大的电感。
当第二线圈部分L2和第三线圈部分L3以相同的方向绕制时的电感和当它们以相反的方向绕制时的电感如表1所示。线圈部分L2和L3的试样号1到4的线圈直径或它们之间的距离G2是不同的。
表1
(单位nH)
    试样号   在方向相同时的电感   在方向相反时的电感
    1     20.2     17.7
    2     19.8     18.0
    3     30.3     26.4
    4     29.4     26.6
从表1可以看出,当第二线圈部分L2和第三线圈部分L3以相同方向绕制时电感较高。
螺旋线圈L的两端从在高导磁率线圈单元35上形成的线圈导体图形12和27被分别引向输入外部电极41和输出外部电极42,并且在等效电路中是对称的,借以使电性能相对于层叠阻抗器件1的安装方向(正面或反面)没有方向性。因为高导磁率线圈单元35的第一和第四线圈部分L1,L4以相反方向绕制,由第一线圈部分L1产生的磁通H1和由第四线圈部分L4产生的磁通H4相互之间不发生电磁耦合。因而,从输入外部电极41输入的信号按顺序通过第一、第二、第三和第四线圈部分L1-L4,然后从输出外部电极42输出。不必担心由于第一和第四线圈部分L1,L4的电磁耦合使得从输入外部电极41输入的高频分量从外部输出电极42被直接输出。
在第一实施例中,在第一线圈部分L1和第四线圈部分L4之间的距离G1被设置大于在第二线圈部分L2和第三线圈部分L3之间的距离G2。这阻止第一线圈部分L1和第四线圈部分L4发生电磁耦合,从而使得第二线圈部分L2和第三线圈部分L3的电磁耦合可以较强。
此外,在第一实施例中,输入外部电极41和高导磁率线圈单元35的线圈导体图形电气相连,以便改善信号波形质量。高导磁率线圈单元35的相对导磁率μ被设置为300或更高,借以提供阻尼,以便减小在信号波形中的脉动现象。因此,可以进一步改善信号波形质量。因为其相对导磁率μ被设置为100或较低的低导磁率线圈单元36确保在高频范围内(100MHz或更高)的高阻抗,借以提供阻尼。因此,即使在高频带也能实现高阻抗特性。
最好是,高导磁率线圈单元35的第一和第四线圈部分L1,L4的阻抗被控制为总共220欧姆或更低(100MHz),并且低导磁率线圈单元36的第二和第三线圈部分L2,L3的阻抗被控制为总共220欧姆或更低(100MHz)。这是因为阻抗太高的高导磁率线圈单元35可能引起信号电平的减少或波形圆滑。在另一方面,阻抗太高的低导磁率线圈单元36可能产生高的Q因数,具有梯度陡的阻抗曲线,在这种情况下,阻尼能力不起作用,因而担心波形畸变不能被抑制。
如果由高导磁率线圈单元35产生的磁通H1,H4和由低导磁率线圈单元36产生的磁通H2,H3发生电磁耦合,则噪声去除能力不能充分发挥。为了阻止在磁通H1,H4以及磁通H2,H3之间的电磁耦合,在第一实施例中,被设置在高导磁率线圈单元35中的第一和第四线圈部分L1,L4以及在低导磁率线圈单元36中的第二和第三线圈部分L2,L3之间的距离D较大。
在图4所示的层叠阻抗器件1a中,可以在高导磁率线圈单元35和低导磁率线圈单元36之间***由非磁材料制成的中间层37,以便更可靠地阻止磁通H1,H4以及H2,H3之间的电磁耦合。虽然图中没有具体地示出,可以在高导磁率线圈单元35和低导磁率线圈单元36之间形成一个孔。中间层37和所述孔帮助阻止高导磁率线圈单元35和低导磁率线圈单元36的材料相互扩散,或者用于阻止由于不同的收缩率而引起弯曲或破裂。
层叠阻抗器件1a包括在磁板3-6上的在每个线圈导体图形12-15和每个线圈导体图形27-24之间的细长的通孔。所述磁板3-6被层叠从而连接所述细长的通孔而形成圆柱屏蔽38。圆柱屏蔽38可以更可靠地阻止在第一线圈部分L1和第四线圈部分L4之间的电磁耦合。
第二实施例
下面参照图5-9说明按照本发明的第二实施例的层叠阻抗器件51。在层叠阻抗器件51中,由相邻的线圈单元沿层叠阻抗器件51的层叠方向产生的磁通指向不同的(相反)的方向。其中和图1所示的第一实施例中的相同的标号表示相同的元件,因而省略其详细说明。
如图5所示,线圈导体图形52-67通过在磁板中形成的通孔电气串联,从而形成在层叠阻抗器件51内的U形螺旋线圈L。线圈导体图形52-55形成高导磁率线圈单元35的第一线圈部分L11,线圈导体图形56-59形成低导磁率线圈单元36的第二线圈部分L12。线圈导体图形60-63形成低导磁率线圈单元36的第三线圈部分L13,线圈导体图形64-67形成高导磁率线圈单元35的第四线圈部分L14。
从层叠阻抗器件51的顶部看来,第二和第四线圈部分L12,L14顺时针绕制,而第一和第三线圈部分L11,L13反时针绕制。第一和第二线圈部分L11,L12通过通孔电气串联。第二和第三线圈部分L12,L13通过连接在同一磁板上形成的线圈导体图形59,60串联连接。第三和第四线圈部分L13,L14通过通孔电气串联。第一和第二线圈部分L11,L12沿磁板的层叠方向沿轴向对准,第三和第四线圈部分L13,L14沿磁板的层叠方向沿轴向对准。
层叠阻抗器件51在低导磁率线圈单元36中产生高电感,因为低导磁率线圈单元36包括第二和第三线圈部分L12,L13。
高导磁率线圈单元35的第一和第四线圈部分L11,L14的主要功能是除去低频噪声,低导磁率线圈单元36的第二和第三线圈部分L12,L13的主要功能是除去高频噪声。由高导磁率线圈单元35的第一线圈部分L11产生的磁通H11的方向(图中向上)和由低导磁率线圈单元36的第二线圈部分L12产生的磁通H12的方向(图中向下)相反。由高导磁率线圈单元35的第四线圈部分L14产生的磁通H14的方向(图中向上)和低导磁率线圈单元36的第三线圈部分L13产生的磁通H13的方向(图中向下)相反。此时,由高导磁率线圈单元35产生的磁通H11不会和由低导磁率线圈单元36产生的磁通H12发生电磁耦合。由高导磁率线圈单元35产生的磁通H14不会和由低导磁率线圈单元36产生的磁通H13发生电磁耦合。因此,高导磁率线圈单元35的阻抗特性和低导磁率线圈单元36的阻抗特性独立地工作。结果,高导磁率线圈单元35能够成功地除去低频噪声,低导磁率线圈单元36能够成功地除去高频噪声。
在层叠阻抗器件51的外部电极41和42之间的阻抗特性如图6的实线87所示。在图6中,虚线85表示高导磁率线圈单元35的阻抗特性,虚线86表示低导磁率线圈单元36的阻抗特性。如实线87所示,显然,即使在图4中用圆圈A包围的中频带,阻抗也没有显著地增加。这是因为,在高导磁率线圈单元35和低导磁率线圈单元36的界面附近,在高导磁率线圈单元35中产生的磁通H11,H14排斥在低导磁率线圈单元36中产生的磁通H12,H13,借以阻止磁通H11,H14泄漏到低导磁率线圈单元36,或者阻止磁通H12,H13泄漏到高导磁率线圈单元35。
螺旋线圈L的两端被引向高导磁率线圈单元35中的输入外部电极41和输出外部电极42,并在等效电路中是对称的,借以使层叠阻抗器件51的电性能和和其安装方向(正反面)无关。因为高导磁率线圈单元35的第一和第四线圈部分L11,L14的绕制相反,第一线圈部分L11产生的磁通H11和由第四线圈部分L14产生的磁通H14不会相互电磁耦合。因而,从输入外部电极41输入的高频分量按顺序通过第一、第二、第三和第四线圈部分L11-L14,然后从输出外部电极42输出。不用担心从输入外部电极41输入的高频分量由于第一和第四线圈部分L11,L14的电磁耦合直接从输出外部电极42输出。
图7-图9表示图5所示的层叠阻抗器件51的其它形式,其中由相邻线圈部分沿层叠阻抗器件的层叠方向产生的磁通指向不同的(相反的)方向。和层叠阻抗器件51中相同的标号表示相同的部分,并且省略其详细说明。
在图7所示的层叠阻抗器件51a中,磁通H11的方向(图中向下)和磁通H12的方向(图中向上)相反。磁通H14的方向(图中向下)和磁通H13的方向(图中向上)相反。
在图8所示的层叠阻抗器件51b中,磁通H11的方向(图中向下)和磁通H12的方向(图中向上)相反。磁通H14的方向(图中向上)和磁通H13的方向(图中向下)相反。
在图9所示的层叠阻抗器件51c中,磁通H11的方向(图中向上)和磁通H12的方向(图中向下)相反。磁通H14的方向(图中向下)和磁通H13的方向(图中向上)相反。
层叠阻抗器件51a,51b,51c可以具有和层叠阻抗器件51相同的优点。
其它实施例
按照本发明的层叠阻抗器件不限于所述实施例,不脱离本发明的范围和构思可以作出各种改变和改型。例如,按照本说明,层叠阻抗器件可以具有不同匝数的螺旋线圈,不同形状的线圈导体图形等。
在所述的实施例中高导磁率线圈单元的相对导磁率被设置为300或更高,但是这个值不是一个限制性的例子。高导磁率线圈单元的相对导磁率可以设置为从100到300范围内的值。在这种情况下,除去螺旋线圈L的阻抗的峰值之外,在较低的频率范围内,通过使高导磁率线圈单元的电感和被产生用于使和所述电感进行并联耦合的杂散电容谐振可以产生阻抗峰值。
在所示的实施例中,在其上形成有线圈导体图形的每个磁板被叠置,并且然后被整体地烧结。但是所述结构不限于此,可以使用预先烧结的磁板。可以利用以下步骤制造导体:利用例如印刷技术形成由磁膏材料制成的磁层,在所述磁层的表面上涂敷导电膏材料从而形成线圈导体图形;以及在线圈导体图形上涂敷磁膏材料从而制成含有线圈导体图形的磁层。虽然线圈导体图形相互电气连接,它们以相同方式被逐个地涂敷,借以形成具有层叠结构的电感器。

Claims (5)

1.一种层叠阻抗器件,所述器件包括:
借助于层叠多个由相对高的导磁率材料制成的磁层和多个线圈图形而形成的高导磁率线圈单元,所述高导磁率线圈单元包括至少第一和第四线圈部分;以及
借助于层叠多个由相对低的导磁率的材料制成的磁层和多个线圈图形而形成的低导磁率线圈单元,所述低导磁率线圈单元包括至少第二和第三线圈部分,
其中所述高导磁率线圈单元和所述低导磁率线圈单元被叠置,使得第一线圈部分,第二线圈部分,第三线圈部分和第四线圈部分以有序的方式电气串联而形成一个螺旋线圈,所述高导磁率线圈单元的第一线圈部分和第四线圈部分与输入和输出外部电极相连。
2.如权利要求1所述的层叠阻抗器件,其中绕制所述低导磁率线圈单元的第二和第三线圈部分,使得由第二线圈部分产生的磁通和由第三线圈部分产生的磁通指向不同的方向。
3.如权利要求1所述的层叠阻抗器件,其中绕制所述高导磁率线圈单元的第一和第四线圈部分,使得由第一线圈部分产生的磁通和由第四线圈部分产生的磁通指向相同的方向。
4.如权利要求1所述的层叠阻抗器件,其中绕制所述第一、第二、第三和第四线圈部分,使得由所述高导磁率线圈单元的第一和第四线圈部分产生的磁通指向相同的方向,并且使得由所述低导磁率线圈单元的第二和第三线圈部分产生的磁通指向不同的方向。
5.如权利要求1所述的层叠阻抗器件,其中绕制所述第一、第二、第三和第四线圈部分,使得由所述高导磁率线圈单元的第一线圈部分产生的磁通和由所述低导磁率线圈单元的第二线圈部分产生的磁通指向不同的方向,并且由所述高导磁率线圈单元的第四线圈部分产生的磁通和所述低导磁率线圈单元的第三线圈部分产生的磁通指向不同的方向。
CNB021047073A 2001-01-19 2002-01-18 层叠阻抗器件 Expired - Lifetime CN1198293C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP012281/2001 2001-01-19
JP012281/01 2001-01-19
JP2001012281 2001-01-19
JP2001379067A JP3791406B2 (ja) 2001-01-19 2001-12-12 積層型インピーダンス素子
JP379067/2001 2001-12-12
JP379067/01 2001-12-12

Publications (2)

Publication Number Publication Date
CN1366313A true CN1366313A (zh) 2002-08-28
CN1198293C CN1198293C (zh) 2005-04-20

Family

ID=26608012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021047073A Expired - Lifetime CN1198293C (zh) 2001-01-19 2002-01-18 层叠阻抗器件

Country Status (5)

Country Link
US (1) US6683523B2 (zh)
JP (1) JP3791406B2 (zh)
KR (1) KR100428900B1 (zh)
CN (1) CN1198293C (zh)
TW (1) TW541548B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061556B (zh) * 2004-11-25 2012-05-09 株式会社村田制作所 线圈部件
CN102447154A (zh) * 2010-09-30 2012-05-09 株式会社村田制作所 分波装置
CN101763934B (zh) * 2010-01-20 2012-08-22 深圳顺络电子股份有限公司 一种无极性叠层片式电感器
CN102771199A (zh) * 2010-07-16 2012-11-07 株式会社村田制作所 线圈内置基板
CN103929142A (zh) * 2014-04-03 2014-07-16 深圳顺络电子股份有限公司 用于catv的叠层片式低通滤波器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
EP1708209A4 (en) * 2004-01-23 2014-11-12 Murata Manufacturing Co PASTILLE INDUCTANCE AND PROCESS FOR PRODUCING SAID INDUCTANCE
JP2005217268A (ja) * 2004-01-30 2005-08-11 Tdk Corp 電子部品
JP4479353B2 (ja) * 2004-05-28 2010-06-09 株式会社村田製作所 積層型電子部品
EP1739695B1 (en) * 2004-06-07 2008-05-21 Murata Manufacturing Co., Ltd. Multilayer coil
US20060143384A1 (en) * 2004-12-27 2006-06-29 Hughes Christopher J System and method for non-uniform cache in a multi-core processor
US7788240B2 (en) * 2004-12-29 2010-08-31 Sap Ag Hash mapping with secondary table having linear probing
WO2007072612A1 (ja) * 2005-12-23 2007-06-28 Murata Manufacturing Co., Ltd. 積層コイル部品及びその製造方法
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
KR101372963B1 (ko) 2006-01-31 2014-03-11 히타치 긴조쿠 가부시키가이샤 적층 부품 및 이것을 사용한 모듈
JP5796699B2 (ja) * 2010-11-12 2015-10-21 戸田工業株式会社 折返しダイポールアンテナ、該折返しダイポールアンテナを用いたrfタグ
DE102012003364A1 (de) * 2012-02-22 2013-08-22 Phoenix Contact Gmbh & Co. Kg Planarer Übertrager
CN102592817A (zh) * 2012-03-14 2012-07-18 深圳顺络电子股份有限公司 一种叠层线圈类器件的制造方法
KR101872529B1 (ko) * 2012-06-14 2018-08-02 삼성전기주식회사 적층 칩 전자부품
KR101771740B1 (ko) 2012-11-13 2017-08-25 삼성전기주식회사 박막형 칩 소자 및 그 제조 방법
US10312007B2 (en) * 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
KR20160102657A (ko) * 2015-02-23 2016-08-31 삼성전기주식회사 칩 전자부품 및 그 제조방법
JP7288288B2 (ja) * 2017-05-02 2023-06-07 太陽誘電株式会社 磁気結合型コイル部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682822A (ja) 1992-09-01 1994-03-25 Sharp Corp 液晶表示素子およびその製造方法
JPH0722243A (ja) * 1993-07-02 1995-01-24 Murata Mfg Co Ltd インダクタアレイ
JP3549286B2 (ja) 1995-06-15 2004-08-04 Tdk株式会社 積層ノイズ対策部品
JPH09275013A (ja) * 1996-04-04 1997-10-21 Taiyo Yuden Co Ltd 積層型電子部品
JP3650949B2 (ja) * 1997-07-04 2005-05-25 株式会社村田製作所 複合電子部品
JPH11224817A (ja) * 1998-02-06 1999-08-17 Murata Mfg Co Ltd 積層型インダクタアレイ
JP2000049015A (ja) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd インダクタアレイ
JP3259717B2 (ja) * 1999-08-20 2002-02-25 株式会社村田製作所 積層型インダクタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061556B (zh) * 2004-11-25 2012-05-09 株式会社村田制作所 线圈部件
CN101763934B (zh) * 2010-01-20 2012-08-22 深圳顺络电子股份有限公司 一种无极性叠层片式电感器
CN102771199A (zh) * 2010-07-16 2012-11-07 株式会社村田制作所 线圈内置基板
CN102771199B (zh) * 2010-07-16 2015-02-04 株式会社村田制作所 线圈内置基板
CN102447154A (zh) * 2010-09-30 2012-05-09 株式会社村田制作所 分波装置
CN102447154B (zh) * 2010-09-30 2015-02-04 株式会社村田制作所 分波装置
CN103929142A (zh) * 2014-04-03 2014-07-16 深圳顺络电子股份有限公司 用于catv的叠层片式低通滤波器
CN103929142B (zh) * 2014-04-03 2016-08-24 深圳顺络电子股份有限公司 用于catv的叠层片式低通滤波器

Also Published As

Publication number Publication date
US6683523B2 (en) 2004-01-27
JP2002289432A (ja) 2002-10-04
US20020140539A1 (en) 2002-10-03
TW541548B (en) 2003-07-11
CN1198293C (zh) 2005-04-20
JP3791406B2 (ja) 2006-06-28
KR100428900B1 (ko) 2004-04-29
KR20020077794A (ko) 2002-10-14

Similar Documents

Publication Publication Date Title
CN1198293C (zh) 层叠阻抗器件
CN1188873C (zh) 多层阻抗元件
JP4925185B2 (ja) ノイズフィルタアレイ
CN1284267C (zh) 平衡-不平衡转换电路与层状平衡-不平衡转换器
US7091816B1 (en) Common-mode choke coil
CN1402274A (zh) 多层陶瓷电子器件
CN1691220A (zh) 线圈部件
CN1217355C (zh) 集成在微电子电路内的线圈和线圈***及微电子电路
CN1252746C (zh) 层叠电子元件及制造方法
JP2007214448A (ja) コモンモードチョークコイル
CN1483209A (zh) 扼流线圈
CN101038814A (zh) 片式低温共烧陶瓷式共模滤波器
CN1138341C (zh) 杂波抑制装置
CN1681053A (zh) 高电流馈通装置
CN1627456A (zh) 叠层型陶瓷电子元件
CN1725694A (zh) 具有滤波装置的网口
CN200979830Y (zh) 片式低温共烧陶瓷式共模滤波器
CN110676029B (zh) 电感器
CN100592457C (zh) 一种磁控管的扼流线圈
CN2588615Y (zh) 多层片式陶瓷滤波连接器
JPH04246807A (ja) 積層型インダクタ
JP2002208515A (ja) 積層型インダクタ
KR20000040048A (ko) 적층형 칩 인덕터
CN101211689B (zh) 内藏电感组件及其制造方法
JP4290776B2 (ja) 積層フィルタ

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050420