CN1361868A - 电路基板导通检查装置、导通检查方法、导通检查用夹具及记录媒体 - Google Patents

电路基板导通检查装置、导通检查方法、导通检查用夹具及记录媒体 Download PDF

Info

Publication number
CN1361868A
CN1361868A CN00810491A CN00810491A CN1361868A CN 1361868 A CN1361868 A CN 1361868A CN 00810491 A CN00810491 A CN 00810491A CN 00810491 A CN00810491 A CN 00810491A CN 1361868 A CN1361868 A CN 1361868A
Authority
CN
China
Prior art keywords
aforementioned
terminal
lead
substrate
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00810491A
Other languages
English (en)
Other versions
CN1235056C (zh
Inventor
山冈秀嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority claimed from PCT/JP2000/003204 external-priority patent/WO2001088556A1/ja
Publication of CN1361868A publication Critical patent/CN1361868A/zh
Application granted granted Critical
Publication of CN1235056C publication Critical patent/CN1235056C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

借助降低检查对象的电路阻抗而提高SN比的电路基板导通检查装置及方法。在检查对象的基板状图形线两端子的一方,以非接触方式形成耦合电容,在该电容接续上接续电感(450)与导线。在另一方的端子,借助导线而以接触方式外加交流检查信号。如此形成电容、电感,图形线的共振电路,在阻抗下降的状态,检出输出入信号。

Description

电路基板导通检查装置、导通检查方法、导通检查用夹具及记录媒体
技术领域
本发明是，例如，要检查具有微细的配线图形时，所用电路基板的导通检查装置、检查方法及检查时所使用的夹具。
背景技术
在检查电路基板的方式中，有插销接触与非接触方式，为一般所知。
插销接触方式是，如图1所示，在检查对象的导体图形的两端，将插销探针，各自使其直接接触，在一方的插销探针放出电流，而在另一方的插销探针依检出的电压值，求出该导体图形的电阻值，而实行两端间的导通检查。
此插销接触的方式，因使插销探针直接的接触，而具有高SN比的优点。
可是，反过来说，要检查精细间距的基板时，插销本身要直立很困难，又，因为要对目的图形使插销接触的决定位置也有困难。又，因为要接触，而插销探针本身也难以保持初期的精确度，而也具有会发生因交换探针的运转费用的缺点。
一方面，非接触一接触并用方式是，如图2所示，使检查对象的导体图形的一端直接接触插销探针(或非接触通过电容耦合)，而外加包含交流成分的检查信号，在另一端，通过电容耦合而检出前述的检查信号。
此非接触一接触的并用方式是，在图形线至少一方的端部，因不必要接触插销探针，所以可以将决定位置的精确度***，可以将插销探针对多数图形线共同化，可以削减插销探针的数量，又不必担心摩耗，因而可有效使用于图形间微细的基板。
但是，非接触一接触的并用方式因为耦合电容的值太小，阻抗太高，(从数MΩ到数GΩ)，因此，具有不能检出10Ω-100Ω程度的不良地方的缺点。
因而，以往非接触一接触的方式，虽然有许多优点，但因为有阻抗太高的特性，实际上，插锁探针再怎样也不能直立，而只能实施于非常狭隘的基板的情形，因此，插销探针与其夹具必须要具有高精确度之点，而成为非接触一接触并用方式的成本降低的阻碍。
发明内容
本发明的目的是，在依非接触方式所形成的电容在基板上形成电路的振动使其共振，借以降低该电路的阻抗，不仅在高电阻的状态下，在低电阻的导通状态也可检查的导通检查装置，作此种提案。
本发明是，在检查对象的图形的一方的端部，使电极接近，在此端部与电极间形成电容C，又，将此电容C接续电感性组件L。在上述图形线的另一方的端部，借由插销探针，而外加包含交流成分的检查信号(频率f)。
适当的调整L，降低共振电路的阻抗时，例如，下述(1)式成立时，而调整L时是，
2f.L＝(1/2)f.C.......(1)
而成立，所以变成
L＝(1/42)×f2×C.....(2)
换言之，当设定(2)式的L，电路的阻抗会变成零，输出电压V显示此时的最大值。使用作为基准的电路基板，(先确认没有断线的电路基板)而外加共振频率f时的输出电压V，使其为VR时，使用实际检查对象的电路基板时的输出电压VX，预想电路会临近共振状态，因此可预料会显示极大的值。
可以共振的使用频率fR与电感组件L的关系是，举例言之，当电容耦合C的值是10fF的状况时，
如果fR＝10MHz则L＝25.3kH，或是
如果fR＝10MHz则L＝25mH，或是
如果fR＝50MHz则L＝1mH，或是
如果fR＝100MHz则L＝250nH。
控制共振的因素有：输入的检查信号的频率f，耦合电容C，电感组件的电感L，例如，固定电极的大小，在测定时使接近距离呈一定的状况下，电容C，例如，可预想会变成大约15fH。此时，电感组件的值将为，
250μH～1mH程度
而准备50MHz-100MHz程度的交流信号源，则实质上可以将阻抗成为零。
关于权利要求1为，在具有第1与第2端子的基板上，设置图形线的基板，检查前述第1与第2端子之间导通的导通检查装置中，其特征在于，其具备有：
与前述的第1端子，以非接触方式具有耦合电容予以电容耦合的电容耦合手段；及
与此电容耦合手段的电容形成共振电路，并接续在前述电容耦合手段的电感性组件；及
与此电感性组件接续的第1导线；及
在第2导线接续的前述第2端子接触的探针手段；及
对前述第1导线与第2导线的任一方，输入含有交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号输出的信号检出手段，如此所述。
电感性组件的安装位置可以有多种的变更。而关于权利要求2为具有第1与第2端子基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查装置中，其特征在于，其具备有：
直接接触前述第1端子的探针手段；及
被此探针手段接续的电感性组件；及
被接续在此电感性组件的第1导线；及
被第2导线接触，与前述第2端子以非接触的方式以具有耦合电容作电容耦合的电容耦合手段；及
在前述第1导线与第2导线的任一方，输入包含交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号的输出的信号检出手段，如此所成。
在第1端子与第2端子的双方，也可以形成耦合电容。因此，关于权利要求3为，具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查装置中，其特征在于，其具备有：
前述第1端子以非接触的方式以具有耦合电容作电容耦合的第1电容耦合手段；及
对此第1电容耦合手段的电容形成共振电路，并被接续在前述第1电容耦合手段的电感性组件；及
被接续在此电感性组件的第1导线；及
对第2导线接续，对前述第2端子以非接触方式以具有耦合电容作电容耦合的第2电容耦合手段；及
在前述第1导线与第2导线的任一方，输入包含交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号的输出的信号检出手段，如此所成。
本发明的目的是，如权利要求4所示，可由在所定距离被离开的第1端子群与第2端子群所设置的导通检查用夹具而达成。此导通检查用夹具，其特征在于：
在前述第1端子群的各个或一部的第1端部上，可以外加导通检查用的检查信号，而接续着导线，
在前述第1端子群的各个或是一部的第2端部上，为了接触检查对象的基板，而各自设置接触部，
在前述第2端子群的各个或是一部上，接续1个或是多个电感性组件，
在前述第2端子群的各个或是一部的第2端部上，为了与前述检查对象的基板的配线图形以非接触方式形成耦合电容，而各自设置电极，如此所成。
上述的课题可由权利要求18的导通检查方法而达成。该方法是，
具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查方法，其特征在于，其具备有：
在前述第1端子上，使所定的电极接近而形成耦合电容，在前述电极上接续所定的电感性组件，此电感性组件上连接第1导线，前述第2端子上接续第2导线，而形成前述第1导线、电感性组件、电极、耦合电容、第1端子、图形线、第2端子、第2导线的共振电路的工程；及
在前述第1导线与第1导线的任一方，外加包含交流成分的检查信号的外加工程；及
在前述第1导线与第2导线的任一另一方，检出前述检查信号的输出的检出工程，如此所成。
又，为了达成此目的，权利要求19为，在具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查方法，其特征在于，其具备有：
在前述第1端子上，由电感性组件而直接接触第1导线，将第2导线与前述第2端子以非接触方式，以具有耦合电容作电容耦合而形成前述第1导线、电感性组件、第1端子、图形线、第2端子、电极、耦合电容、第2导线的共振电路的工程；及
在前述第1导线与第2导线的任一方，外加包含交流成分的检查信号的外加工程；及
在前述第1导线与第2导线的任一另一方，检出前述检查信号的输出的检出工程，如此所成。
又，为了达成此目的，权利要求20为，在具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第1端子之间导通的导通检查方法，其特征在于，其具备有：
在第1导线上接续的电感性组件，借由第1电极与第1端予以非接触方式而作电容耦合，借由第2电极将第2导线与前述第2端子以非接触方式作电容耦合，而形成前述的第1导线、电感性组件。第1电极、耦合电容、第1端子、图形线、第2端子、第2电极、第2导线的共振电路的工程；及
在前述第1导线与第2导线的任一方，外加包含交流成分的检查信号的外加工程；及
在前述第1导线与第2导线的任一另一方，检出前述检查信号的输出工程；
如此所成。
如比较仅具有耦合电容的习知例与上述的构成时，没有设置电感L的情形，例如，耦合电容C为10fF，使用的频率为10KHz时，电路的输出阻抗是，
1/(2fc)＝1/(2×3.14×103×10-15)
       ＝1.6GΩ几乎不可能测定其图形的电阻值。频率f为100MHz时，阻抗是
1/(2×3.14×106×10-15)
       ＝15.9KΩ虽可以下降，但将频率上升为如此高的频率，以成本来看是不实际的。亦即，重要的是选择最适合的频率。
在此，特别是根据权利要求24的导通检查的方法是：
还具有基准频率的决定工程，此基准频率的决定工程是，在前述外加工程之前，其特征在于：
对于所定的基准基板一方面变更前述检查信号的频率而一方面外加，以此决定前述基准基板的第1端子与第2端子的图形线之间的共振频率的决定工程；
前述的外加工程是：
将此共振频率作为检查信号的频率，而在第1导线与第2导线的任一方外加。
上述频率的变更范围必须要事先决定。特别是，根据权利要求25为，在前述决定工程中，事先根据前述电感性组件的常数决定的标准频率作为中心在所定范围内而变动基准基板用的检查信号的频率，如此为特征。
基准的基板与实在检查对象的基板会有差异，此差异可能会使检出信号产生外观不同的状况。为了补偿此误差，在权利要求26有关的方法是，
在前述外加工程中，在前述决定工程所决定的频率作为中心的所定范围内，变动检查对象基板用的检查信号的频率。
附图简单说明
图1是以往例的接触式检查装置原理的构成图；
图2是以往例的非接触式的检查装置的原理构成图；
图3是本发明的实施方式的检查装置的原理构成图；
图4是本发明的其它实施方式的检查装置的原理构成图；
图5是本发明的再其它实施方式的检查装置的原理构成图；
图6是在实施例装置所使用的一例的检查对象基板的外观俯视图；
图7是在实施例装置所使用夹具的外观图，包含侧视图与俯视图；
图8是实施例装置的***构成图；
图9是实施例装置的全体的控制顺序说明的流程图；
图10是实施例装置的全体的控制顺序说明的流程图；
图11是实施例装置中探索峰值动作说明图；
图12是变形例的检查装置一部构成的方块图；
图13是其它实施方式的电感组件L与耦合容C的接续关系图；
图14是检查对象的基板的具体例图；
图15是为检查图14的基板的传感器电极板的构成图，包含正面图及侧剖面图。
具体实施方式
图3为显示本发明较佳的实施形态的动作原理的说明图。
100是检查对象的电路基板，在其表面有图形线101的布线。
图形线101具有二个端部102、106，原理上，端部102、106的长度与齿距均不拘。在图形101的端部102，接触着插销探针103，(原理上，探针103在端部102，以非接触作电容耦合也可以)而包含交流成分的检查信号被外加在此探针103。
在图形线101端部106的旁边，配置着电极107在电极107与端部106之间，形成空间105，而该空间形成电容C。电极107连续地接续至电感L，而监视此电感L的输出电压V。
以检查对象的基板，将输入检查信号的频率f，选择分布常数电路不成立的值f0的情形时，降低电路阻抗的条件是，与(2)式一样
L＝(1/42)×fo 2×C.....(3)
而选择电感L。
如图3所示，将电感L，是设置在电极107侧，或是设置在插销探针103侧，并不重要。因而，在图3中，将电感L设置在插销探针103与交流电源104之间也可以。又，在图3中，将电极107移动到交流电源侧也可以。此样变形的实施例如图4所示，电极107被移动到交流电源侧。图4的例子也电容C与电感L，因排成一排，因此(2)式或是(3)式成为降低阻抗的条件。
另外变形的实施例如图5一样，在图3的实施例的插销探针侧，更加设置电极108(耦合电容C1)。将电极107的耦合电容作C2时，考虑到耦合电容，将电感L从
L＝(1/42)×fo2×[(C1C2)/(C1+C2).....(4)中选择。因为耦合电容(C1C2)/(C1+C2)比各个电容(C1C2)减少，所以图5的实施例与图3的实施例比较起来，只要使用同一电感L时，虽然使用频率f必须提高，但电极108侧也可以得到不须要高精确度位置决定的效果。
又，图4的实施例与图5的实施例中，将检查信号的输入侧与输出信号的监视侧，设在那一边均可随意。
[实施例]
以下对上述实施例更进一步具体化的实施例的详细说明。
此实施例是，用来检查被布线有多个微细间距图形线的电路基板的检查装置。
图6是，显示检查对象的电路基板200的一例。即是，此电路基板200被布线有多个图形线，要检查各个图形线的导通状态是实施例检查装置的目的。在图面上，基板200从左侧到右侧布线有图形线，基板的左侧相邻图形线间的间距被作成可使插销探针可以直立的程度。又，基板200右侧相邻图形线的间距被作成使相邻图形线的二个电极呈互相不接触程度的间隔。
图7是专门用于图6的电路基板200所作成的夹具300之例。
使用专用的夹具是因为检查对象的基板有千差万别。即是，每个基板图形线的形状与间距的间隔都不同，因此，将插销探针或电极对于各个图形线，判断其是否可以设置，对于每个基板都不同。检查信号的输入侧，如果不能设置插销探针时，则不得不使用图5的方式，如果对各个图形线不能设置电极时，则对多个图形线，则不得不探用设置共通电极的方式。因而，插销探针的数量或配置的位置，还有，电极的数量或配置的位置也变成千差万别，因而，从操作的效率化观点而言，则使用基板的专用夹具。
参照图7，夹具300是，例如，以丙烯板等构成本体，并配合检查对象基板200的形状而制成。在图6例子的基板200专用夹具300的本体上，设置着以弹簧附势而有多个插销探针310(失端呈不会伤害到基板程度的尖锐化)设在夹具300的左侧，在右侧则是各个圆形线所设的电极350，在其所定位置上被设置。各个插销探针310或电极350与导线相接续。
图8是显示检查***400的构成方块图。
此检查***400是使用前述夹具300之例。控制器410是依照本***全体的次序与控制程序来控制。即，控制器410是控制包含产生检查信号的电路430，一对N多任务器、M对1多任务器、电感450与电阻460与A/0变换器470、配接器480。
图8显示的***是，因为以图6的电路基板作为对象，多任务器420输入检查信号，而分配给N个模拟开关。N个模拟开关只须要基板200的插销探针的数量。多任务器440是选择M个(输出插销的数量相同，一般是M＝N)模拟开关输出的任一个，输出到配接器480。
配接器480具有，对每个检查对象的基板具有固有的电感450与电阻460，因而成为可拆卸的配接器。
其次参考图9、图10来说明本检查***的控制顺序。
此控制顺序是从测定基准工件(确认没有断线等的不良工件)开始，测定基准工件的各个图形线的阻抗等(图9的控制顺序)，计测检查对象的工件的阻抗，依被检查工件的阻抗与基准工件阻抗的比较，而实行检出(根据检出将不良基板除外)不良的地方(断线及短小等)。
在图9的步骤S2中，设定基准工件。在步骤S4，对此基准工件设定夹具300。依此设定，在夹具设置的多个电极会对检查对象图形线的端部作非接触接近。在步骤S6，将计算器N与计算器M初期化为1。
步骤S8是设定成从受信器430来的检查信号频率以基准频率f0的-10％，即是，
(1-1/10).f0＝(9/10).f0。步骤S10是，设定多任务器420与430，依计算器N，M选择的图形线外加频率f0的检查信号。此时，只有计算器N所指定的模拟开关会开着(ON)，其它开关在接地侧被分路。又，在多任务器440，只有计算器M所指定的模拟开关会开着(ON)，其它开关在接地侧被分路。因此，第N个模拟开关会开着(ON)，检查信号在值N、M所指定的图形线被外加，该线的输出信号，借由多任务器440的第M个模拟开关而输入配接器480。
从配接器480所检出的圆形线NM的输出信号VNM，被步骤S12所测定，而在控制器410所定的内存存储。
步骤S14只对检查信号的频率Δf增加。依此增加的频率的检查信号，在步骤S12，计测输出的电压。依此操作在步骤S16中，反复使频率f超过11/10.f0为止。借助重复步骤S12到步骤S16而得到多个测定值VNM，如图11所示，料想有峰值的显示。在此时，将输出信号值作为VRNM(添加字R是表示基准)，频率作为fRNM，而存储在内存。在步骤S22中，从基准力信号值VRNM探求该电流经路NM的阻抗ZRNM。
依从这些步骤S8到步骤S24的反复操作，对于任意图形线NM，可以得到，提供基准力信号值VRNM的基准频率fRNM与该电流经路NM的阻抗ZRNM的组合。这些资料作成1组，而被存储在内存，而由因子NM可以从内存取出。
从第1控制顺序实施对检查对象的工件的测定。即，在步骤S30设定检查对象工件。步骤S32是将夹具设定在该工件。步骤S34是将计算器N、M初期化。步骤S36是从前述的内存读出基准频率fRNM1与基准阻抗ZRNM的组合。步骤S38是对于对象基板的NM图形线外加，该基准频率fRNM的检查信号。步骤S49由计测从该图形线的输出信号VNM，而计算出电流经路NM的ZXNM。步骤S42是将该工件的阻抗ZNM根据
ZNM＝|ZXNM ZRNM|而计算。步骤S44是判断，在步骤S42计算出的阻抗ZNM是否有超过所定的阈值THNM。阻抗太大超过阈值时，判定该电流NM是不良品(步骤S46)没有超过时，则判定是正常。
从步骤S36到步骤S52是实施对于全电流的经路作上述的判定。基板的正常/不良的判定是，只要其中有一个不良的电流经路存在时(也不限于此)，则判定该基板是不良品。
(其它的实施方式)
上述的实施例，如图3等所示，作为电感组件的线圈(1)是，虽对着电极与电路基板之间所形成的耦合电容(C)而串联连接，但如图13一样，对着C并联连接1，而测定与C的接地间的电压也可以。依该接续方法，可以提高共振强度，以图8的***构成，实质上也可以完全一样的采用。图9、图10的控制顺序。
又此时因为要提高共振强度，而要除去电流检出电阻。又，与上述的实施方式一样，使用基准基板，对于各种的经路，事先要取得相关的输出电压与电阻值。(传感器的具体例)
在图5，图6所示的传感器(sensor)的形状是概念化的，通常，较佳者是，传感器电极的形状可配合对象经路的形状。在图14中显示检查对象的电路基板500的一例。
在图14中，以虚线表示的501，是在将来的检查对象的基板中，应该实装的电子装置(LSI等)。在该基板500上面，电子装置501的输出入插销(未图标)，设置着将来应该被接续的经路图形500a、500b、500d、500e。
在图15中，表示为了实施检查上述经路图形500a....等传感器装置600。即，在图15中，传感器电极板本身的一部是呈切欠部的＝形的导电板620。导电板620是被接地电极板600所围住。又，＝形形状的传感器电极板620的内部呈切欠部，在该切欠部的内部，同样形成接地电极板630。＝形形状的传感器电极板620的一部呈切欠部在640，而具有C字状的形状。切欠部640与接地电极板601、630相同，因为要保持接地电位，而形成电极板610、630的接续线路。因此，传感器电极板620，被作为屏蔽(shield)的机能，而被接地电极板610与630夹在里面。
线圈1如图15所示，被设定在传感器620与输出端子线650之间。
上述的传感器组件(sensor assembly)600是，接近设在上述检查对象电路基板500的图形经路500a.......的面侧。图15的例子是，因为图形经路500a.....设置在基板500的下面，所以传感器组件600接近图15的下面。图15中，700是传感器组件600的基板，设置有传感器电极的相对侧(图15的例子是下侧)所设置的屏蔽板。该屏蔽板700具有与传感器的接地电极板610实质相同的大小，如图所示，在其一部设置有切欠部730。该切欠部730实质上与传感器620的图形一致。即，关于传感器电极板620是与传感器在同一面，而通过接地电极板夹住才发挥屏蔽的效果，在相对侧为了对应上述接地电极板610、630，而设置屏蔽板710，720，对应传感器电极板620，未设置有屏蔽板，而提高S/N比。
又，将传感器620略呈为＝形(或者是C字形形状)是因为，如图14所示在检查对象基板上，经路图形500a....的多个端部形成有＝形的边而排在一起。因而，检查对象的经路图形端部的分布，当任意挑选形状时，则制成可配合分布形状的传感器电极板形状。例如，多个经路图形500a....的端部，全体，例如沿着三角形各边分布的状况下，则将传感器电极板的形状制成具有可确保耦合电容C程度的幅度，而具有沿着上述三角形各边的带形状即可。
从上述实施方式的说明可明白，本检查***的重点是，使其发生共振状态，而降下电路全体的阻抗，以此提高输出电压的水准。为了产生共振状态，必须要满足所定的条件，对其条件的影响因素为，
●耦合电容C(即，经路图形的线幅，传感器电极板的面积.幅度，图形电极之间距离)
●电感常数L
●外加频率等。显然，因为频率f可电气电子容易变更，如在上述实施方式所采用，要探求其共振点是较佳的。但是，因为耦合电容C的值一般较小，在共振状态虽可得高频率，但对于高共振点会使检查***全体的动作不安定与漏信号，所以使用过度的高频率f是较不佳的。
又，会给予耦合电容C影响的检查对象基板的经路图形的线幅与长度，一般不允许作变更。因此，应被建议的***的设计方法是，
I：首先，检查对象基板的经路图形的线幅与长度，还有考虑到传感器电极的大小.面积，使其可以收容50fF～1pF程度的耦合电量C，而设计传感器电极。
II：其次，共振频率，即，为要可收纳发信器的基本频率在5MHz～10MHz的范围内，而决定电感组件的值。根据实验，较佳的电感组件是20mH到25μH的范围。
依以上的设计方法而设计的检查***是，***全体的高周波都很安定，又可以很容易的找到最佳的共振点。
(变形例)
M-1：对于上述的实施方式的检查***，从第1实施方式到第3实施方式的任一个检查原理，均可适用。
M-2：在上述的实施例，依基准工件而探求基准频率时，以标准频率f0的±10％(作为±δf)的范围而变动，检出峰值后，并不限于该变动范围δf。
例如，连续测定对象的检查基板如涉及多个时，而基准频率的变动幅度太大时，为了探求峰值的变动幅度±δf必须要变大。因而，要连续的测定多个基板，或是一个基板的多个图形线而预定基准频率会有很大的不同时，必须要事先取得很大的变动幅度±δf。但是，要取得很大的变动幅±δf，检查时间必须要增加，而须要考虑此点才作决定。
M-3：在上述的实施方式中，对多个电流经路(图形线)虽可各自设置电极，但本发明并不限定于此。特别是，输出侧的图形的线间的间距狭小时，对着多个图形线，则必须要设置共通的电极。如此，则可减少电极的数量，而减少夹具以高精确度的决定位置的必要性。
图12是显示一个检查基板的全部图形线以二个电极107a，107b作检查状况的构成。对着各个电极须要一个模拟开闭。
图12的例子是，因为电极107a涵盖的图形线的基准频率与电极107b涵盖的图形线的基准频率不相同，所以各自设置电感450a、450b。当预想基准频率不会有太大的不同时，则可以减少到只有一个电感，在一个的状况下，与前述实施例同样，可以将该电感与图12不同而移动到配接器。
M-4：电感L的个数是依使用频率f而定。频率f太高时，电感的设置位置较佳者是充分接近检查对象的基板。因而，在该情形下将同值的多个电感必须放在多任务器440中，在模拟开关的全段的各个位置。
M-5：上述的实施方式与实施例中，虽为了使共振状态出现，而变化频率f，但是本发明并不限于此，例如，变更耦合电容C或电感L亦可。
例如，要变更电感的状况时，将多个分接的电感芯片，直接安装在配接器480内，或是多任务器330内，或是电极近旁。
耦合电容C变更的必要性是，例如，电极的大小，在分散的状况时，对于多个图形线(多个电流经路)，可以使共振的频率成为一致。
M-6：电感L的值应该按照使用的发信器频率而决定。在本发明中重要的是，在共振状态中测定阻抗，只要可以得到共振状态的限度内，即使变更频率f，或变更耦合电容C，或变更电感L，均可达成。但是，上升频率对全部的电路基板会增加漏出电流，而发生测定精确度下降的问题。因此，为了不上升共振频率而得到共振状态，应该将电感L的值放大。在上述的实施例中，是将共振频率设定约5MHz。
又，因为要变更共振状态，也可以变更耦合电容。在此状况，因变动电极的大小而变更耦合电容C并不适当，所以，例如除了电极很大而由于电极的耦合电容也很大，而成为共振过大的情形以外，为了避免共振振幅而必须用衰减用的电容器Cx串联设在Co上。
M-7：在上述实施例中，是将频率依步骤S12到步骤S16，在±10％的范围内变更之间，而可以发现峰值为前题。实际上，也有未能发现峰值的状况，因此，以图9的流程图建议如次的变形。
即，1个变形例是，不是检出峰值，而赋与±10％的区间内最大值的频率视为共振点，以该频率为基准频率。
第2变形例是，峰值，即，未能发现极大值的状况时，一直到发现极大值为止，如扩大变动范围一样而变更步骤S16。
M-8：在上述实施例检查对象，工件的检查顺序(图10)中，使用基准工件，而得到基准频率fRNM。这是因为，基准工件与实际的检查工件在装置各自的夹具时，未发生位置偏差而作为前提。但是，实际上要作到完全没有位置偏差是会有困难的情形。陷入此状况时如不考虑补正位置的偏差，由于位置的偏差而增加阻抗(表面上的增加)会有因图形线的不良而增加阻抗的错误判断的可能性。因此，建议如次变形的控制顺序。
即，对于基准工件可适用的检出峰值的顺序，对于实际工件的检查也予以适用。具体是，从步骤S12到步骤S16，类似的步骤以步骤S38(图10)调换。此时，将步骤S16的f0，与在步骤S36读出的fRNM调换。换言之，以fRNM作为中心，在±10％(不限定±10％的值)的范围内变动，而探索使共振状态发生的峰值频率。这样的变更可对位置的偏差作可以有效应付。
M-9：在本发明中，电感性组件，即，电感L，实际上可以使用各种形状。但是，使用频率在比较高的状况时，要注意电感L的安装。
M-10：在本发明中，电感性组件，即，电感L，实际上可以用各种形状。但是，使用频率在比较高的状况时，要注意电感L的安装。图13是电感为线圈的状况时，该线圈的安装状态的说明。
M-11：检查信号如具有交流成分，则不限于正弦波，例如，脉冲列，又，单发脉冲也可以。
如上所说明，根据本发明的电路基板的导通检查装置与方法，以低的频率而出现共振状态，可以降低电路的阻抗，结果，可以提高输出信号的SN比，而实行高精确度的导通检查。
特别是，在维持接触方式的使用下，也同时可以采用非触方式，因而可以减少探针的数量，有助于降低成本。
又，也可以测定例如10～100Ω程度的低电阻值的导通状态。

Claims (29)

1.一种电路基板的导通装置，其具备有：
在具有第1与第2端子的基板上，设置图形线的基板，检查前述第1与第2端子之间导通的导通检查装置中，其特征在于：
与前述的第1端子，以非接触的方式具有耦合电容予以电容耦合的电容耦合手段；及
与此电容耦合手段的电容形成共振电路，并接续在前述电容耦合手段的电感性组件；及
与此电感性组件接续的第1导线；及
与在第2导线接续的前述第2端子接触的探针手段；及
对前述第1导线与第2导线的任一方，输入含有交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号输出的信号检出手段，如此所成者。
2.一种电路基板的导通装置，其具备有：
具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查装置中，其特征在于：
直接接触前述第1端子的探针手段；及
被此探针手段接续的电感性组件；及
被接续在此电感性组件的第1导线；及
被第2导线接触，与前述第2端子以非接触的方式以具有耦合电容作电容耦合的电容耦合手段；及
在前述第1导线与第2导线的任一方，输入包含交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号的输出的信号检出手段，如此所成者。
3.一种电路基板的导通装置，其具备有：具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查装置中，其特征在于：
前述第1端子以非接触方式以具有耦合电容，作电容耦合的第1电容耦合手段；及
对此第1电容耦合手段的电容形成共振电路，并被接续在前述第1电容耦合手段的电感性组件；及
被接续在此电感性组件的第1导线；及
对第2导线接续，对前述第2端子以非接触方式以具有耦合电容作电容耦合的第2电容耦合手段；及
在前述第1导线与第2导线的任一方，包含输入交流成分的检查信号的信号输入手段；及
在前述第1导线与第2导线的任一另一方，具有检出前述检查信号的输出的信号检出手段，如此所成者。
4.一种导通检查用夹具，其在所定距离被离开的第1端子群与第2端子群所设置的导通检查用夹具中，其特征在于：
在前述第1端子群的各个或是一部的第1端部上，可以外加导通检查用的检查信号，而接续着导线；
在前述第1端子群的各个或是一部的第2端部上，为了接触检查对象的基板，而各自设置接触部；
在前述第2端子群的各个或是一部上，接续1个或是多个电感性组件；及
在前述第2端子群的各个或是一部的第2端部上，为了与前述的检查对象的基板的配线图形以非接触方式而形成耦合电容，而各自设置电极；如此所成者。
5.根据权利要求1或2所述的电路基板的导通检查装置，其特征在于，上述耦合电容是，
被前述电感性组件接续的平板电极，与前述第1端子之间形成电容，主面具有向着前述第1端子设置的第1平板电极。
6.根据权利要求3所述的电路基板的导通检查装置，其特征在于，前述第1耦合电容手段是：
被前述电感性组件接续的平板电极，与前述第1端子之间形成电容，主面具有向着前述第1端子而设置的第1平板电极。
7.根据权利要求3所述的电路基板的导通检查装置，其特征在于，
前述第2耦合电容手段是：与前述第2端子之间形成电容，主面具有向着前述第2端子而设置的第2平板电极。
8.根据权利要求1所述的电路基板的导通检查装置，其特征在于，前述探测手段是：
被前述第2导线接续，而在前述第2端子直接抵抗接续，并具有可取开自如的探针。
9.根据权利要求2所述的电路基板的导通检查装置，其特征在于，前述探测手段是：
被前述第1导线接续，而在前述第2端子直接抵抗接续，并具有可取开自如的探针。
10.根据权利要求1至8项任一项的电路基板的导通检查装置，其特征在于：前述检查信号是交流信号。
11.根据权利要求1至8项任一项的电路基板的导通检查装置，其特征在于：前述检查信号是脉冲信号。
12.根据权利要求1至3项任一项的电路基板的导通检查装置，其特征在于：在前述的基板铺设有多个图形线，各个图形线具有第1端子群与第2端子群，从前述第1端子群中选择目的的前述第1端子，为了将被选择的前述第1端子，接续至前述的电感性组件，还具备有选择手段。
13.根据权利要求12所述的电路基板的导通检查装置，其特征在于：前述的选择手段是具有多个模拟开关的多任务器电路。
14.根据权利要求13所述的电路基板的导通检查装置，其特征在于：前述的多任务器还具有，对没有被选择的端子的输出予以接地的开关。
15.根据权利要求1至3项任一项的电路基板的导通检查装置，其特征在于：在前述基板上铺设有多个的图形线，各个图形线具有第1端子群与第2端子群，从前述第2端子群中选择目的的前述第2端子，为了将被选择的前述第2端子接续至前述的第2导线，还具备有选择手段。
16.根据权利要求15所述的电路基板的导通检查装置，其特征在于：前述的选择手段具有多个模拟开关的多任务器的电路。
17.根据权利要求16所述的电路基板的导通检查装置，其特征在于：前述的多任务器还具有，对没有被选择的端子的输出作接地开关。
18.一种电路基板的导通检查方法，其为：
具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间导通的导通检查方法中，其特征在于，其具备有：
在前述第1端子上，使所定的电极接近而形成耦合电容，在前述电极上接续所定的电感性组件，此电感性组件上连接第1导线，前述第2端子上接续第2导线，而形成前述第1导线、电感性组件、电极，耦合电容、第1端子、图形线，第2端子、第2导线的共振电路的工程；及
在前述第1导线与第2导线的任一方，外加包含交流成分的检查信号的外加工程；及
在前述第1导线与第2导线的任一另一方，检出前述检查信号的输出的检出工程；
如此所成者。
19.一种电路基板的导通检查方法，其为：
在具有第1与第2端子的基板上，设置图形线的基板，而检查前述第1与第2端子之间的电路基板的导通检查方法中，其特征在于，其具备有：
在前述第1端子上借由电感性组件，而直接接触第1导线，将第2导线与前述第2端子以非接触方式，以具有耦合电容作电容耦合而形成前述第1导线、电感性组件、第1端子、圆形线、第2端子、电极、耦合电容、第2导线的共振电路的工程；
在前述第1导线与第2导线的任一方，外加包含交流成分的检查信号的外加工程；及在前述第1导线与第2导线的任一另一方，检出前述检查信号的输出工程；
如此所成者。
20.一种电路基板的导通检查方法，其为：在具有第1与第2端子的基板上，设置图形线的基板，而检出前述第1与第2端子之间的电路基板的导通检查方法中，其特征在于，其具备有：
在第1导线上接续的电感性组件，借由第1电极与第1端子以非接触方式而作电容耦合，借由第2电极将第2导线与前述第2端子以非接触方式作电容耦合，而形成前述的第1导线、电感性组件、第1电极、耦合电容、第1端子、图形线、第2端子、第2电极、第2导线的共振电路的工程；及
在前述第1导线与第2导线的任一方，外加包含交流成分的检查信号的外加工程；及
在前述第1导线与第2导线主任一方，检出前述检查信号的输出检查；
如此所成者。
21.根据权利要求18至20项中任一项所述的电路基板的导通检查方法，其特征在于：前述的检查信号是交流信号。
22.根据权利要求18至21项中任一项所述的电路基板的导通检查方法，其特征在于：前述的检查信号是脉冲信号。
23.根据权利要求18至20项中任一项所述的电路基板的导通检查方法，其特征在于：在前述的基板，铺设有多个图形线，各个图形线具有第1端子群与第2端子群，从前述第1端子群中选择目的的前述第1端子，将被选择的前述第1端子接续至前述电感性组件。
24.根据权利要求18至23项中任一项所述的电路基板的导通检查方法，其特征在于：进一步具有基准频率决定工程，此基准频率工程，是在前述外加工程之前，对于所定的基准基板，一方面变更前述检查信号的频率，而一方面外加，以此并具有对前述基准基板的第1端子与第2端子间的图形线的共振频率予以决定的决定工程；
前述外加工程，
将此共振频率作为检查信号的频率，而在第1导线与第2导线的任一方外加者。
25.根据权利要求18至24项中任一项所述的电路基板的导通检查方法，其特征在于：在前述决定工程中，事先基于前述电感性组件的常数决定的标准频率为中心在所定范围内，变动基准基板用的检查信号的频率。
26.根据权利要求25项中所述的电路基板的导通检查方法，其特征在于：
在前述外加工程中，在前述决定工程所决定的频率为中心的所定范围内变动检查对象的基板用的检查信号的频率。
27.根据权利要求1至17项中任一项所述的电路基板的导通检查方法，其特征在于：还具备有检查信号的频率的变更手段。
28.根据权利要求18至26项中任一项所述的电路基板的导通检查方法，其特征在于：其为实现该导通检查方法的存储有计算机程序的可读式记录媒体。
29.一种导通检查装置，其为，在具有第1与第2端子的基板上，绵密设置图形线的基板，检查前述第1与第2端子间导通的导通检查装置中，其具有：
具有与前述图形线之间的耦合电容，可以纳入从50fF到1pF的范围内的传感器电极；及
与前述传感器电极并联或串联接续，且具有从20mH到25μH范围内任一常数的电感组件；及
可以纳入5MHz～10MHz范围内的基准频率而发振，并从该基准频率所定的范围内可变更的振动器。
CNB008104913A 2000-05-19 2000-05-19 电路基板导通检查装置、导通检查方法及导通检查用夹具 Expired - Fee Related CN1235056C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/003204 WO2001088556A1 (fr) 1998-11-19 2000-05-19 Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement

Publications (2)

Publication Number Publication Date
CN1361868A true CN1361868A (zh) 2002-07-31
CN1235056C CN1235056C (zh) 2006-01-04

Family

ID=33463109

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008104913A Expired - Fee Related CN1235056C (zh) 2000-05-19 2000-05-19 电路基板导通检查装置、导通检查方法及导通检查用夹具

Country Status (3)

Country Link
US (1) US6825673B1 (zh)
KR (1) KR20020019951A (zh)
CN (1) CN1235056C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100360944C (zh) * 2006-03-01 2008-01-09 友达光电股份有限公司 电压检测电路以及电压检测***
CN100462732C (zh) * 2005-04-13 2009-02-18 株式会社电装 电路检查方法
CN1924599B (zh) * 2005-09-01 2010-09-08 日本梅克特隆株式会社 印刷基板的导通检查装置和导通检查方法
CN107219449A (zh) * 2016-03-22 2017-09-29 雅马哈精密科技株式会社 检查夹具、检查装置及检查方法
CN110161350A (zh) * 2018-02-15 2019-08-23 日立金属株式会社 多芯电缆检查装置及其方法、以及多芯电缆组件制造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043153A1 (en) * 2002-11-30 2006-03-02 Shuji Yamaoka Circuit pattern inspection device and circuit pattern inspection method
US7019538B2 (en) * 2003-01-28 2006-03-28 Canon Kabushiki Kaisha Electrostatic capacitance sensor type measurement apparatus
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
US7368919B2 (en) * 2004-09-02 2008-05-06 Ziota Technology Inc. Wireless portable automated harness scanner system and method therefor
US7504833B1 (en) * 2005-04-01 2009-03-17 Cypress Semiconductor Corporation Automatically balanced sensing device and method for multiple capacitive sensors
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US8004497B2 (en) * 2006-05-18 2011-08-23 Cypress Semiconductor Corporation Two-pin buttons
KR100796171B1 (ko) * 2006-07-20 2008-01-21 마이크로 인스펙션 주식회사 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법
WO2008038546A1 (fr) * 2006-09-26 2008-04-03 Panasonic Corporation Appareil d'inspection de semi-conducteurs et circuit intégré semi-conducteur
US8902173B2 (en) * 2006-09-29 2014-12-02 Cypress Semiconductor Corporation Pointing device using capacitance sensor
KR101269660B1 (ko) * 2006-10-09 2013-05-30 삼성디스플레이 주식회사 패널 검사 장치 및 이를 이용한 패널 검사 방법
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8058937B2 (en) 2007-01-30 2011-11-15 Cypress Semiconductor Corporation Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US20080246491A1 (en) * 2007-04-06 2008-10-09 Texas Instruments Incorporated Scalable method for identifying cracks and fractures under wired or ball bonded bond pads
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8169238B1 (en) 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8228068B2 (en) * 2008-05-02 2012-07-24 Siemens Aktiengesellschaft Systems and methods for detecting wire breaks
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
KR101647302B1 (ko) * 2009-11-26 2016-08-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
US10088501B2 (en) 2010-11-24 2018-10-02 Ziota Technology Inc. Universal mate-in cable interface system
US8547108B2 (en) 2010-11-24 2013-10-01 Ziota Technology Inc. Universal mate-in cable interface system
US9810732B2 (en) 2010-11-24 2017-11-07 Ziota Technology Inc. Universal mate-in cable interface system
JP5675461B2 (ja) * 2011-03-30 2015-02-25 古河電気工業株式会社 プローブ、測定装置、および、回路基板
US8933722B2 (en) * 2011-08-31 2015-01-13 Infineon Technologies Ag Measuring device and a method for measuring a chip-to-chip-carrier connection
US8896320B2 (en) 2011-08-31 2014-11-25 Infineon Technologies Ag Measuring device and a method for measuring a chip-to-chip-carrier connection
CN103723673B (zh) * 2013-12-30 2015-12-16 杭州士兰微电子股份有限公司 微机电***及检测电路
US10444862B2 (en) 2014-08-22 2019-10-15 Synaptics Incorporated Low-profile capacitive pointing stick
EP3312624A1 (de) * 2016-10-18 2018-04-25 Dyconex AG Anordnung und verfahren zur vibrationsprüfung von leiterplatten
WO2018112267A1 (en) 2016-12-16 2018-06-21 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture
KR20190112294A (ko) 2017-01-23 2019-10-04 테소로 사이언티픽, 인코포레이티드 발광 다이오드 테스트 장치 및 제조 방법
CN110945637B (zh) 2017-06-20 2024-05-17 苹果公司 发光二极管(led)测试设备和制造方法
US11137417B2 (en) * 2019-04-30 2021-10-05 Keysight Technologies, Inc. Contactless testing of electronic circuits
AT524105A1 (de) * 2020-08-13 2022-02-15 Khu Peter Durchgangsprüfung eines Kabels

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117744A (ja) 1983-11-30 1985-06-25 Seitetsu Kagaku Co Ltd 半導体特性測定装置
JPH0636007B2 (ja) 1986-04-30 1994-05-11 富士通株式会社 プリント基板の布線検査機
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
JPH04244976A (ja) 1991-01-31 1992-09-01 Sony Chem Corp コネクタの導通検査方法
US5402072A (en) * 1992-02-28 1995-03-28 International Business Machines Corporation System and method for testing and fault isolation of high density passive boards and substrates
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
JPH07146323A (ja) 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JP2994259B2 (ja) * 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP3285499B2 (ja) 1996-10-15 2002-05-27 オー・エイチ・ティー株式会社 導通検査装置及びその検査方法及びその検査プローブ
US6111414A (en) * 1997-07-31 2000-08-29 Georgia Tech Research Corporation System, circuit, and method for testing an interconnect in a multi-chip substrate
US6027500A (en) * 1998-05-05 2000-02-22 Buckles; David S. Cardiac ablation system
JP3311698B2 (ja) 1998-11-19 2002-08-05 オー・エイチ・ティー株式会社 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体
JP3296308B2 (ja) 1998-12-07 2002-06-24 松下電器産業株式会社 プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法
AU766527B2 (en) * 1999-07-13 2003-10-16 Maximilian Indihar Electrical sensor for measuring capacitance change and conversion into a voltage signal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100462732C (zh) * 2005-04-13 2009-02-18 株式会社电装 电路检查方法
CN1924599B (zh) * 2005-09-01 2010-09-08 日本梅克特隆株式会社 印刷基板的导通检查装置和导通检查方法
CN100360944C (zh) * 2006-03-01 2008-01-09 友达光电股份有限公司 电压检测电路以及电压检测***
CN107219449A (zh) * 2016-03-22 2017-09-29 雅马哈精密科技株式会社 检查夹具、检查装置及检查方法
CN107219449B (zh) * 2016-03-22 2020-06-16 雅马哈精密科技株式会社 检查夹具、检查装置及检查方法
CN110161350A (zh) * 2018-02-15 2019-08-23 日立金属株式会社 多芯电缆检查装置及其方法、以及多芯电缆组件制造方法
CN110161350B (zh) * 2018-02-15 2023-01-10 日立金属株式会社 多芯电缆检查装置及其方法、以及多芯电缆组件制造方法

Also Published As

Publication number Publication date
CN1235056C (zh) 2006-01-04
KR20020019951A (ko) 2002-03-13
US6825673B1 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
CN1235056C (zh) 电路基板导通检查装置、导通检查方法及导通检查用夹具
CN1021136C (zh) 充气绝缘电气装置内的故障探测法和探测仪
US6373258B2 (en) Non-contact board inspection probe
CN1072362C (zh) 具有已改善故障检测覆盖率的制作缺陷分析仪
CN1774718A (zh) 元件布局检查***和印刷布线板设计***
KR100599499B1 (ko) 기판검사 장치 및 기판검사 방법
CN1364235A (zh) 阻抗检测电路、阻抗检测装置以及阻抗检测方法
CN1673937A (zh) 接近位置输入装置
CN1771500A (zh) 印刷布线板、程序、记录介质、印刷布线板设计设备及cad***
TWI237122B (en) Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
CN1667426A (zh) 印刷电路板的电气检测方法及设备，及计算机可读媒体
CN1312911A (zh) 非接触测试方法和装置
CN101053516A (zh) 电场控制装置以及检测装置
CN1292260C (zh) 检查装置及检查方法
CN1525189A (zh) 电磁波测量装置及其测量方法
CN1798978A (zh) 线束检查器以及线束检查方法
JPH08233894A (ja) 実装部品の極性判別方法
CN1087850C (zh) 无绳数字变换器
CN1175275C (zh) 检查装置及检查方法
CN1720457A (zh) 电路图案检查装置及电路图案检查方法
JP2003084029A (ja) 逆回復時間特性測定装置
CN102005400B (zh) 失效检测方法以及失效检测装置
CN1260574C (zh) 带电电位的评价方法及评价装置
CN110335560A (zh) 阵列基板、显示面板以及阵列基板的电性测试方法
CN1650185A (zh) 线圈退化诊断方法和线圈退化诊断装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20140519