CN1330121C - 使数据同步的方法 - Google Patents

使数据同步的方法 Download PDF

Info

Publication number
CN1330121C
CN1330121C CNB018184499A CN01818449A CN1330121C CN 1330121 C CN1330121 C CN 1330121C CN B018184499 A CNB018184499 A CN B018184499A CN 01818449 A CN01818449 A CN 01818449A CN 1330121 C CN1330121 C CN 1330121C
Authority
CN
China
Prior art keywords
signal
clock
data
phase
composite signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018184499A
Other languages
English (en)
Other versions
CN1473411A (zh
Inventor
K·普林罗斯
C·胡德森
A·帕金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M (DGP1) Ltd
Ericsson AB
Original Assignee
Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson AB filed Critical Ericsson AB
Publication of CN1473411A publication Critical patent/CN1473411A/zh
Application granted granted Critical
Publication of CN1330121C publication Critical patent/CN1330121C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一种在通信***(10)中使数据同步的方法包括以下步骤：(a)在发射装置(20)中生成合成信号，合成信号包括分成一或多帧的串行数据流；(b)通过通信装置(50)将合成信号发送到接收装置(30)；(c)生成多相时钟信号；(d)将在接收装置接收的合成信号与每个多相时钟信号进行比较，直至它们之间达到持续一致或持续不一致，从而使接收装置与合成信号中的比特边界以及一个或多个时钟相位信号同步；(e)将接收装置中的一个或多个比特模板与接收装置接收的合成信号中一个或多个对应的比特模板相关以确定合成信号中的帧开始处，从而使接收装置与合成信号中的一或多帧同步。

Description

使数据同步的方法
本发明涉及到一种使数据同步的方法；具体但并不完全地说，本发明涉及到一种使通信***中接收的串行数据同步的方法。此外，本发明也涉及到可根据本方法使数据同步的***。
使串行数据同步的方法已为人熟知。这些方法一般涉及以下步骤：
(i)接收串行数据流；
(ii)识别数据流中的一个或多个时间区分特征；
(iii)将该一个或多个时间特征的定时与参考时钟定时特征进行比较；以及
(iv)随后对该串行数据流和参考时钟中至少一个进行频移和相移，使得流时间区分特征和时钟定时特征处于相互恒定的相位关系。
在采用时分复用(TDM)技术、以单个合成信号传输几个输入信号的通信***中，数据同步特别重要；在TDM中，合成信号包括重复帧，每帧分割成连续的时隙。每个输入信号由此与传输信号的帧中一个相应的时隙相关联。
在一般常规TDM通信***中，将串行数据信号从一件***设备同步传送到另一件设备经常要求在***内提供共用数据时钟信号。数据时钟信号需要具有时间区分特征以提供同步参考；例如，数据时钟信号可包括重复帧同步脉冲及规则的时钟信号。要使此类***正常运行，***内的总串行数据信号传播延迟必须大大低于串行数据信号中数据的数据位周期，否则无法识别串行数据信号内的帧开始。因此，在具有给定***同步体系结构的一般常规***中，串行数据速率的增大将要求相应地增大体系结构中的数据时钟频率。此类数据时钟频率的增大在同步体系结构已经建立的常规通信***中往往无法实现。总串行数据传播延迟和***内时钟数据的对应传播延迟是控制***内数据发射机和数据接收机的物理分离的限制因素；本发明人已意识到此限定因素是一个问题。
本发明提供了一种使数据同步的方法，该方法至少在某种程度上更能容许串行数据传播延迟。
根据本发明的第一个方面，提供了一种在通信***中使数据同步的方法，它包括以下步骤：
(a)在发射装置中生成合成信号，该信号包括分成一或多帧的串行数据流；
(b)通过通信装置将该合成信号发送到接收装置；
(c)生成多相时钟信号；
(d)将接收装置收到的合成信号与多相时钟信号中每一个进行比较，直至它们之间达到持续一致或持续不一致，从而使接收装置与合成信号中的比特边界以及一个或多个时钟相位信号同步；以及
(e)将接收装置中的一个或多个比特模板与接收装置收到的合成信号中的一个或多个对应比特模板相关，以便确定合成信号中各帧的开始处，从而使接收装置与合成信号中的一个或多个帧同步。
该方法可提供以下优点：
增加***内数据发射机与对应的数据接收机之间的间隔距离；
增加同步体系结构固定的***中串行数据传输速率；以及
降低了对于给定串行数据速率的数据时钟频率；时钟频率的这种降低有利于减少由***各处传播的数据时钟信号引起的***内电磁辐射。
此外，本发明提供了以下优点：即使合成信号在通过通信装置传播时受到比特滑动，接收装置也能够使其自身与合成信号同步。
常规的先有技术通信***一般包括生成主***时钟信号以便使***不同部分一起同步的主***时钟。尽管主时钟信号对于以类似于主信号时钟频率的比特率进行数据交换是足够快的，但是在以快于时钟频率的速率在***各部分中本地进行数据交换时，问题便会出现。本发明人已意识到，在这种情况下，接收装置从提供给接收装置的主***时钟信号生成多相时钟信号是有利的，主时钟信号由本发明的***提供给发射装置和接收装置。
在本发明的***内以快于主时钟频率的比特率进行数据交换时，多相时钟信号具有不大于主时钟的数据周期的一半的脉冲持续时间是有利的。对于从发射装置到接收装置的数据交换的某些特定速率，最好是至少生成三个时钟相位信号。
时钟相位信号一般由通信***内的逻辑电路生成。由于在此类逻辑电路中二进制计数器相对易于实现，因此具有2n个时钟相位是有利的，n是等于或大于1的整数。
本发明人已意识到，与合成信号中的比特边界同步最好是使用接收装置中的逻辑电路来实现，该逻辑电路可用于将合成信号与合成信号的延迟形式进行“异-或”运算，从而生成相应的保护信号，然后以循环方式将保护信号与每个时钟相位信号进行比较，直至实现一个或多个时钟相位信号与保护信号的持续一致或持续不一致，此类持续一致或不一致表明上述步骤(d)中比特边界与一个或多个时钟相位信号同步提供了持续一致或持续不一致。
有利的是，发射装置可在合成信号中包括与合成信号内帧的出现对应的一个或多个帧字，并且接收装置中使用的比特模板被安排为能够与帧字相关。此类相关有利地用于实现帧同步。帧字最好包括两个或两个以上比特。更具体地说，帧字最好包括八比特。当使用八比特时，在帧字具有二进制值00111100时，最佳地避免了模糊。
在数据流包括时分复用(TDM)数字数据时，本发明的方法特别有用。此类数据经常在多信道通信***中生成。
根据本发明的第二个方面，提供了一种用于传输数据的***，可用于根据本发明的第一个方面与数据同步。
下面参照附图，仅以示例方式描述本发明的实施例，其中：
图1是先有技术中已知的通信***的图示，该***包括数据发射机、数据接收机和数据时钟源；
图2、图3和图4是说明时钟数据信号、合成数据信号和从时钟信号与合成信号得到的数据信号的时序图；
图5是根据本发明包括在图1所示先有技术通信***的数据接收机中、用以实现分数比特延迟同步的时钟选择逻辑单元的图示；
图6是在根据本发明修改的图1***中接收的合成数据信号内出现的整数和分数比特延迟的图示；
图7是在数据接收机接收的合成数据信号与用于确定数据接收机中整数比特滑动的帧字之间的相关性的图示；
图8是说明发射和接收的合成数据信号以及帧同步信号和对齐数据的时序图；以及
图9是根据本发明的结合到图1所示***的数据接收机中以实现帧同步的硬件逻辑的图示。
参照图1，其中表示了先有技术的通信***10。例如，***10可以是光通信***，其中包括通过光波导互连的多个***节点，以便在节点之间传输数据承载光辐射。或者，***10可以是电通信***，其中包括通过电线互连的多个节点以便在节点之间传输电承载信号，电线可以是例如双绞线或同轴电缆之中的一种或多种。
***10包括数据发射机20、数据接收机30和数据时钟源40。发射机20通过数据链路50耦合到接收机30。另外，源40的时钟输出T和相关帧同步输出被连接到发射机20和接收机30两者。数据输入设备60a、60b、60c均连接到发射机20的数据输入端。
操作时，源40在其输出端T输出数据时钟信号和帧同步信号，这些信号传播到发射机20和接收机30。数据设备60a、60b、60c将数据提供给发射机20的数据输入端。发射机20将其输入端接收的数据组合成包括数据帧的时分复用(TDM)合成数据信号，每个设备与传输其数据的帧中一个相应时隙相关联。接着，发射机20通过数据链路50将合成数据信号输出到接收它的接收机30。接收机30先使用时钟信号与合成数据信号中的比特边界同步，然后找出合成信号中表示每帧开始的特征，从而使接收机30与帧和同步信号同步。接收机30随后继续抽取帧的时隙中包括的数据以便从接收机30输出到其它单元(未示出)。
由于信号传播延迟，在从帧中抽取数据时，尝试以快于数据时钟信号速率在合成数据信号中传送数据会导致接收机30中发生错误。最坏的情况是，在这种情况下，接收机30与合成数据信号中各帧的同步会丢失。
本发明人建议的同步方法应用到先有技术***10时，数据可在合成数据信号中传输而无需改变***10中采用的时钟体系结构；然而，将本方法应用到***10要求其硬件作一些改变。本发明可避免改变时钟体系结构的需要，因此特别适用于要升级以便在更高数据传送速率下工作的现有通信***。建议的同步方法涉及两个阶段：
第一阶段：涉及到与合成数据信号内的比特边界同步；以及
第二阶段：涉及到在根据数据时钟信号与接收机30中的帧对齐时，确保不会发生比特滑动。
下面参照图2、图3和图4描述本方法。
图2、图3和图4包括接收数据时钟信号、三相时钟信号、在接收机30接收的合成数据信号、保护信号和选定时钟信号的图示。接收时钟信号表示为“RX时钟”，对应于接收机30上从时钟源40接收的数据时钟信号。同样，三相时钟信号表示为“相位A”、“相位B”和“相位C”。此外，合成数据信号表示为“RX数据”。另外，保护信号表示为“保护”。此外，选定时钟信号在图2中表示为“选定时钟(B)”，在图3中表示为“选定时钟(C)”，在图4中表示为“选定时钟(A)”。图2、图3和图4涉及合成数据信号与三相时钟信号和接收时钟信号之间相互不同的相位关系。
在图2、图3和图4中，三相时钟信号的上升沿是有效沿。三相时钟信号的相位锁定到数据时钟信号。它们最好是在接收机30本机生成并具有如图所示的相互恒定的相位关系。或者，在保持其相对相位关系时，三相时钟信号可以在时钟源40生成并传输到接收机30。另外，虽然表示了三个时钟相位，但如果***10中需要，可以使用两个或更多相位。此外，如果在接收机30采用2n个相位，则这2n个相位可相当轻松地从更高阶的***时钟获得，数据时钟信号和2n个相位均通过例如使用逻辑计数器从***时钟中生成。在下面说明中，三相时钟信号将假定为如图所示。
通过将接收机30接收的合成数据信号与其延迟形式进行“异-或”运算，生成保护信号“保护”。延迟形式所延迟的时段最好是不超过各个称为相位A、相位B、相位C的时钟相位的逻辑1脉冲的脉冲持续时间。
在操作中，接收机30从时钟源40接收数据时钟信号。由于接收机30与发射机20在空间上相互分开，因此发射机20上接收的数据时钟信号相对于接收机30上接收的数据时钟信号已经过移相。即使发射机20能够输出与发射机20接收的数据时钟信号对齐的合成数据信号相位，该合成信号在接收机30上接收时，相对于接收机30接收的数据时钟信号也不一定相位对齐。另外，如果链路50对于沿其传播的信号表现出时变路径长度，例如，对***10间或进行了不同的改变和升级，或其温度变化，则相位对齐将受时间变化的影响。本发明提出了相位对齐的这种不足。
在上述第一阶段的第一操作模式中，接收机30在接收机30接收的合成数据信号中搜索适当的同步点。为了确定此类适当点，如图4所示，接收机30开始时选择了三个时钟相位信号中的一个信号、例如“相位A”作为当前时钟信号，然后对保护信号“保护”和当前时钟信号一起进行“与”运算，以便比较保护信号“保护”和当前时钟信号的有效前沿；如果在当前时钟信号在其有效前沿从逻辑0切换到逻辑1时保护信号同时是逻辑1，则认为发生了同步。随后接收机30检查在测试时段里这种一致性在不同周期是否得到可靠的维持。如果一致性持续的时长未超过该时段，或者未识别出一致性，则接收机30切换到使用另一时钟相位信号、例如“相位B”作为当前时钟信号。随后接收机30使用时钟相位“相位B”确定是否存在持续的一致性。如果对于相位B也未识别出一致性，则接收机30接着将切换到使用时钟相位信号中的另一个、例如“相位C”，然后监视并识别“相位C”与保护信号之间是否发生持续的一致性。
在上述第一阶段中的替代第二操作模式中，接收机30在接收机30接收的合成数据信号中搜索适当的同步点。要确定这种适当点，如图4所示，接收机30开始时选择三个时钟相位信号之一、例如“相位A”作为当前时钟信号，然后将保护信号“保护”和当前时钟信号进行“与”运算，从而比较保护信号“保护”和当前时钟信号的有效前沿；如果当前时钟在其有效前沿从逻辑0切换到逻辑1时保护信号未同时是逻辑1，则认为发生了同步。接收机30随后继续检查在测试时段里这种不一致性在不同周期是否得到可靠维持。如果不一致持续的时间未超过该时段，或者识别了一致性，则接收机30切换到使用另一时钟相位信号、例如“相位B”作为当前时钟信号。接收机30随后继续使用时钟相位“相位B”确定是否存在持续的不一致性。如果对于“相位B”也识别出一致性，则接收机30接着将切换到使用另一时钟相位信号、例如“相位C”，然后监视以识别“相位C”与保护信号之间是否发生持续的不一致。
接收机30可通过时钟相位信号反复循环，直至在测试时段上达到随选定的当前时钟相位信号相对于保护信号的操作模式而定的持续一致或持续不一致。当达到持续一致或不一致时，选定的当前时钟相位成为接收机30使用的“安全时钟”。如果识别出安全时钟，则认为发生了与比特边界的同步。
通过将如图5所示硬件结合到***10中，可实现用于确定“安全时钟”的时钟相位信号的选择。图5是通常用100表示的时钟选择逻辑单元的图示。单元100包括延迟装置110、“异-或”门120、“与”门130、模3计数器140以及时钟选择器单元150。输入“Rx数据”连接到延迟装置110的逻辑输入I1，也连接到“异-或”门120的第一逻辑输入J1。延迟装置110的逻辑输出O1连接到“异-或”门120的第二逻辑输入J2。“异-或”门120的逻辑输出O2连接到“与”门130的第一逻辑输入K1。“与”门130的第二逻辑输入K2连接到时钟选择器150的逻辑输出O5。“与”门130的输出O3连到计数器140的逻辑输入L1。包括数据线D0和D1的计数器输出O4连到选择器150的计数器逻辑输入。最后，三个时钟相位信号“相位A”、“相位B”、“相位C”分别连接到时钟选择器150对应的逻辑时钟输入T1、T2、T3。
在操作中，时钟选择单元100接收如接收机30所接收的合成数据信号“Rx数据”，并依次对提供到时钟选择器150的时钟相位信号进行测试，直至达到保护信号相对于当前选定时钟相位信号的持续一致性；计数器140负责使选择器150循环对时钟相位信号进行测试，直至达到取决于操作模式的持续一致或不一致。图5中的保护信号对应于“异-或”门120的输出O2。此外，选择当前时钟相位信号发生在时钟选择器150内。计数器140可在时钟相位信号之中循环切换，直至达到同步，即直至识别出安全时钟。安全时钟最后在时钟选择器150的输出O5上输出。
图6是以发射机20接收的数据时钟信号“Tx时钟”速率的两倍发射的数据信号“Tx数据”的图示。其中也表示了发生在经修改以实现本发明的***10中的接收机30上接收的合成数据信号“Rx数据”中的分数比特延迟。同样，其中表示了发射机20上接收的帧同步信号“帧同步”，“帧同步”信号在发射机20中用于确定合成数据流中的帧开始。所示从发射机20输出的合成数据信号“Tx数据”暂时与“帧同步”信号以及“Tx时钟”信号的上升沿对齐，“Tx数据”在图6中以比特0到比特5表示，但“Tx数据”在整体上包括所示这6个初始比特之后的更多比特。
如前面所述，通过采用三个相位时钟信号，解决了第一阶段中的分数比特延迟问题。第一阶段可有效确保合成数据信号中的比特边界暂时与接收机30中的时钟相位信号之一对齐，即克服分数比特延迟。***10中会产生的另一问题是数据链路50导致从发射机20到接收机30的数据传播延迟，延迟超过1比特，例如，如图6所示的2.33比特的持续时间，在图6中，第一阶段解决了0.33比特的分数延迟，即比特部分“f”。第二阶段用于解决离散n比特延迟，并且必须确保实现帧同步；例如，图6中所示的2比特延迟。
“帧同步”信号在源40生成，并与数据时钟信号一起提供给发射机20和接收机30。“帧同步”信号一般在逻辑状态1，但在合成数据流中每帧开始处并非如此，这时，它具有与合成数据信号中比特帧的比特0对应的逻辑状态0的帧脉冲。虽然***10内的时滞会导致一些环境中的时间偏离，但比特0实质上是在发射机20上帧脉冲中心的时间发射的。
例如，通过在***10上的实验测量或者通过***10的计算机模拟，将事先知道***10的最小和最大数据传播延迟。然而，通过数据链路50的合成数据信号的传播延迟将在这些最小和最大延迟之内，但其确切值开始在实现第一阶段时是未知的。
因此，第二阶段涉及发射机20将帧字注入合成数据信号，具有开始数据比特的该字最好在发射机20中与发射机20从源40接收的帧同步脉冲的中心一致。帧字最好由发射机20注入，并且不早于从源40输出并且在数据接收机30接收的帧同步脉冲。
一旦在第一阶段实现了位同步，接收机30可将帧字模板与接收机30上接收的合成数据信号相关，并且在最小与最大限制之内，相对于接收的合成数据信号移动模板或反之亦然，以便得到相对于名义上与帧脉冲中心一致的有效时钟沿的预期延迟。实现相关时，相对于合成数据信号加至模板的比特滑动对应于由通过数据链路50传播合成数据信号引起的整数比特延迟的整数，而该数据链路受到时钟数据信号从源40传播到发射机20和接收机30引起的时滞影响。
图7表示了由Rx比特0到Rx比特15表示的接收的合成数据信号与由模板比特0到模板比特15表示的模板的相关。相对于第一阶段中识别的介于最小和最大预期传播延迟之间的安全时钟，传播延迟移位PD按整数步长改变；在实现相关时，接收机确定比特滑动的量。在图7中，比特滑动量到14比特实现相关，相关由公式1(Eq.1)定义，其中，最佳相关对应于PD变化时CF的最大值：
Figure C0181844900141
帧字可选择为包括两个或更多比特，例如8比特或者如图7所示的16比特。帧字包括8比特长的字节时，该字最好具有二进制值00111100；选择帧字的此值有助于避免与合成数据信号中帧字之后包括的净荷数据的混叠。
下面的对齐定时表1与图8结合，说明相对于接收机30上接收的合成数据信号，发射机20上输出的合成数据信号的相对定时的示例。如上所述，一旦通过例如测量或模拟知道***10内的最小和最大传播延迟，就可以保证在接收机30上的一个时间窗口，即图8中的“帧字有效窗口”，在窗口中，相对于接收机30上接收的帧同步脉冲，接收机30上接收的合成数据信号中的帧开始将会落后。图8中的“Rx数据1”说明接收机30将收到并正确识别的合成数据内的帧开始的最早时间点。同样地，“Rx数据4”说明接收机30接收并识别的帧开始的最迟时间点。此外，“Rx数据2”和“Rx数据3”表示两种可能的中间延迟，对于实现同步，接收机30能够调节这两种延迟。当合成数据信号包括多个并行数据流、例如数据流“Rx数据1”到“Rx数据4”的并行组合时，每个并行数据流需要在接收机30中提供的可根据本发明工作的对齐电路。
接收机30可加入附加硬件以实现如图9所示的第二阶段。硬件通用300表示，并包括检测启用逻辑单元310、帧字检测逻辑单元320、延迟控制逻辑单元330和可变延迟单元340。检测逻辑单元320包括：第一输入端U1，用于从发射机20接收合成数据信号；第二输入端U2，用于从检测启用逻辑单元310接收输出信号；连接到延迟控制单元330的输入端的第一输出端V1；以及连接到可变延迟单元340的第一输入端W1的第二输出端V2。检测启用单元310包括两个输入端，即用于从源40接收数据时钟信号的第一输入端和用于从源40接收帧同步信号的第二输入端。延迟控制单元330包括连接到可变延迟单元340的第二输入端W2的输出端。延迟控制单元330也包括用于接收帧同步信号的输入端W3。此外，可变延迟单元340包括输出端Z0，帧对齐合成数据信号从该输出端输出。
在操作中，检测启用单元接收数据时钟和帧同步数据，并生成如图8所示的“帧字有效窗口”。帧字检测单元320使用帧同步数据以及在各种相对移位状态中提供给它的帧字，用于与合成数据流相关；检测单元320由此确定接收机30中接收的合成流发生相关的时间。输出端V1将帧字检测单元320的输出信号传输到延迟控制单元330表明达到相关。延迟控制单元330确定比特滑动量，并因此确定要加入可变延迟单元340中的填充比特数。所需的填充比特数传递到可变延迟单元340，该单元将这些比特适当添加到合成数据流以便在输出端Z0提供帧对齐的合成数据信号。
本领域的技术人员应当理解，在不脱离本发明范围的情况下，可对用于实现本发明的***10进行修改。如上所述，本发明在具有已设立时钟定时体系的现有通信***中特别有用；本发明允许在***内实现比现有***时钟所确定速率更快的数据流速率，例如，在安装***升级件以改善诸如通信带宽之处。例如，在高速计算机网络中实现升级并涉及到添加能够在网络内支持超出现有时钟速率的数据传输速率的部件时，本发明适用于该高速计算机网络。此外，本发明也在计算机***内适用；例如，在需要高达每秒几千兆比特的串行数据流速率的PC内，而具有内部时钟的***目前设置在相对较低的时钟频率1GHz左右时，可以应用本发明。
表1
实际数据链路50延迟 可变延迟单元340添加的填充延迟 总延迟(在Z0输出端) 填充延迟应用到数据流：
0比特 7比特 7比特 Rx数据1
1比特 6比特 7比特 Rx数据2
2比特 5比特 7比特 Rx数据3
3比特 4比特 7比特
4比特 3比特 7比特
5比特 2比特 7比特
6比特 1比特 7比特
7比特 0比特 7比特 Rx数据4

Claims (9)

1.一种在通信***中使数据同步的方法，它包括以下步骤：
(a)在发射装置中生成合成信号，所述合成信号包括分成一或多帧的串行数据流；
(b)通过通信装置将所述合成信号发送到接收装置；
(c)生成多相时钟信号；
(d)将在所述接收装置接收的所述合成信号与所述多相时钟信号中的每一个进行比较，直至它们之间达到持续的一致或者达到持续的不一致，从而使所述接收装置与所述合成信号中的比特边界以及与所述多相时钟信号的时钟相位信号中一个或多个同步；
(e)将所述接收装置中的一个或多个比特模板与所述接收装置接收的所述合成信号中的一个或多个相应的比特模板相关，以便确定所述合成信号中的帧开始处，从而使所述接收装置与所述合成信号中的一或多帧同步；
(f)所述多相时钟信号是在所述接收装置中根据所述***提供给所述发射装置和所述接收装置两者的主***时钟数据信号生成的；以及
(g)所述合成信号与其自身的延迟形式进行“异-或”运算而生成相应的保护信号，将所述保护信号以循环方式与所述多相时钟信号的时钟相位信号中每个进行比较，直至达到所述多相时钟信号的时钟相位信号中一个或多个与所述保护信号的持续一致或持续不一致，此类持续一致或不一致表明步骤(d)中的比特边界同步。
2.如权利要求1所述的方法，其特征在于，所述多相时钟信号具有的脉冲持续时间不大于所述主***时钟数据信号周期的一半。
3.如权利要求1或2所述的方法，其特征在于，在步骤(c)中产生了2n个时钟相位信号，n是大于或等于1的整数。
4.如权利要求1或2所述的方法，其特征在于，所述发射装置可在所述合成信号中包括与所述合成信号内帧的出现对应的一个或多个帧字，并且在所述接收装置中使用的所述一个或多个比特模板被设置成能够与所述一个或多个帧字相关。
5.如权利要求4所述的方法，其特征在于，所述一个或多个帧字均包括两个或两个以上比特。
6.如权利要求5所述的方法，其特征在于，所述一个或多个帧字包括八比特。
7.如权利要求6所述的方法，其特征在于，每个帧字具有二进制值00111100。
8.如权利要求1或2所述的方法，其特征在于，所述合成信号包括时分复用数字数据。
9.一种用于传输数据的通信***，可根据以上任一权利要求所述的方法与所述数据同步，所述通信***包括：
(a)发射装置，用于生成合成信号，所述合成信号包括分成一或多帧的串行数据流；
(b)通信装置，用于经其传送所述合成信号，和接收装置，用于接收所述合成信号；
(c)多相时钟信号生成器，用于生成多相时钟信号；
(d)比较装置，用于将在所述接收装置接收的所述合成信号与所述多相时钟信号中的每一个进行比较，直至它们之间达到持续的一致或者达到持续的不一致，从而使所述接收装置与所述合成信号中的比特边界以及与所述多相时钟信号的时钟相位信号中的一个或多个同步；
(e)相关装置，用于将所述接收装置中的一个或多个比特模板与所述接收装置接收的所述合成信号中的一个或多个相应的比特模板相关，以便确定所述合成信号中的帧开始处，从而使所述接收装置与所述合成信号中的一或多帧同步；
(f)所述多相时钟信号是在所述接收装置中根据所述***提供给所述发射装置和所述接收装置两者的主***时钟数据信号生成的；其中所述合成信号与其自身的延迟形式进行“异-或”运算而生成相应的保护信号，将所述保护信号以循环方式与所述多相时钟信号的时钟相位信号中每个进行比较，直至达到所述多相时钟信号的时钟相位信号中一个或多个与所述保护信号的持续一致或持续不一致，此类持续一致或不一致表明(d)部分中的比特边界同步。
CNB018184499A 2000-09-13 2001-09-12 使数据同步的方法 Expired - Fee Related CN1330121C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0022608.4 2000-09-13
GB0022608A GB2366971A (en) 2000-09-13 2000-09-13 Bit and frame synchronisation
EP0022608.4 2000-09-13

Publications (2)

Publication Number Publication Date
CN1473411A CN1473411A (zh) 2004-02-04
CN1330121C true CN1330121C (zh) 2007-08-01

Family

ID=9899483

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018184499A Expired - Fee Related CN1330121C (zh) 2000-09-13 2001-09-12 使数据同步的方法

Country Status (10)

Country Link
US (1) US7397875B2 (zh)
EP (1) EP2140589B1 (zh)
JP (1) JP2004509510A (zh)
CN (1) CN1330121C (zh)
AT (1) ATE464709T1 (zh)
AU (1) AU2001286076A1 (zh)
CA (1) CA2421649A1 (zh)
DE (1) DE60141867D1 (zh)
GB (1) GB2366971A (zh)
WO (1) WO2002023775A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660332B2 (en) * 2002-02-05 2010-02-09 Symmetricom, Inc. Supporting synchronization status messages on building integrated timing supply synchronization supply unit remote shelves
FR2846496B1 (fr) * 2002-10-25 2004-12-24 France Telecom Procede de synchronisation de donnees en sortie d'un egaliseur
DE502005009756D1 (de) * 2005-04-29 2010-07-29 Tektronix Int Sales Gmbh Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung
US20070058766A1 (en) * 2005-09-14 2007-03-15 Tellabs Operations, Inc. Methods and apparatus for recovering serial data
US7653092B2 (en) * 2005-09-28 2010-01-26 Electronics And Telecommunications Research Institute Time-division multiplexing/demultiplexing system and method
JP2007158558A (ja) * 2005-12-02 2007-06-21 Yokogawa Electric Corp 受信装置
US7602224B2 (en) * 2007-05-16 2009-10-13 Hynix Semiconductor, Inc. Semiconductor device having delay locked loop and method for driving the same
US9590411B2 (en) 2011-12-15 2017-03-07 Schweitzer Engineering Laboratories, Inc. Systems and methods for time synchronization of IEDs via radio link
US9709680B2 (en) 2012-09-08 2017-07-18 Schweitzer Engineering Laboratories, Inc. Quality of precision time sources
US9400330B2 (en) 2012-10-19 2016-07-26 Schweitzer Engineering Laboratories, Inc. Manipulation resilient time distribution network
AU2013331191A1 (en) 2012-10-19 2015-04-09 Schweitzer Engineering Laboratories, Inc. Time distribution device with multi-band antenna
US9599719B2 (en) 2012-10-19 2017-03-21 Schweitzer Engineering Laboratories, Inc. Detection of manipulated satellite time signals
MX2015004131A (es) 2012-10-19 2015-07-06 Schweitzer Engineering Lab Inc Conmutador de distribucion de tiempo.
US9759816B2 (en) 2013-01-11 2017-09-12 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
US9709682B2 (en) 2013-05-06 2017-07-18 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
US9319100B2 (en) 2013-08-12 2016-04-19 Schweitzer Engineering Laboratories, Inc. Delay compensation for variable cable length
US9270442B2 (en) * 2014-04-29 2016-02-23 Schweitzer Engineering Laboratories, Inc. Time signal propagation delay correction
US9425652B2 (en) 2014-06-16 2016-08-23 Schweitzer Engineering Laboratories, Inc. Adaptive holdover timing error estimation and correction
US9813173B2 (en) 2014-10-06 2017-11-07 Schweitzer Engineering Laboratories, Inc. Time signal verification and distribution
US10375108B2 (en) 2015-12-30 2019-08-06 Schweitzer Engineering Laboratories, Inc. Time signal manipulation and spoofing detection based on a latency of a communication system
CN106527113A (zh) * 2016-10-31 2017-03-22 国网福建省电力有限公司 一种基于gps的高精度时钟在线校频与授时的方法
US10527732B2 (en) 2017-02-09 2020-01-07 Schweitzer Engineering Laboratories, Inc. Verification of time sources
CN108650047B (zh) * 2017-12-29 2020-02-21 北京时代民芯科技有限公司 一种串行数据接收实时同步监测电路及监测方法
US11630424B2 (en) 2018-07-13 2023-04-18 Schweitzer Engineering Laboratories, Inc. Time signal manipulation detection using remotely managed time
US10819727B2 (en) 2018-10-15 2020-10-27 Schweitzer Engineering Laboratories, Inc. Detecting and deterring network attacks
US10912104B2 (en) 2019-02-01 2021-02-02 Schweitzer Engineering Laboratories, Inc. Interleaved, static time division multiple access (TDMA) for minimizing power usage in delay-sensitive applications
US11146360B2 (en) * 2019-07-17 2021-10-12 Microsoft Technology Licensing, Llc Data transmission using puncturing and code sequences

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120990A (en) * 1990-06-29 1992-06-09 Analog Devices, Inc. Apparatus for generating multiple phase clock signals and phase detector therefor
US5347548A (en) * 1992-06-19 1994-09-13 Motorola Inc. Circuit for simultaneous recovery of bit clock and frame synchronization
US5699389A (en) * 1995-09-28 1997-12-16 Motorola, Inc. Oversampling correlator with virtual clock phase for a telecommunications device
CN1199967A (zh) * 1997-05-08 1998-11-25 日本电气株式会社 用于控制异步电路间数据传输的同步电路控制器
CN1220533A (zh) * 1997-12-15 1999-06-23 三菱电机株式会社 时钟延迟电路和使用其的振荡电路、相位同步电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2462825A1 (fr) * 1979-07-27 1981-02-13 Thomson Csf Procede et dispositif pour la mise en phase d'une horloge locale
US4390986A (en) * 1980-04-21 1983-06-28 Seismograph Service Corporation Digital subscriber communication system
US4397020A (en) * 1980-09-11 1983-08-02 Bell Telephone Laboratories, Incorporated Error monitoring in digital transmission systems
US4518961A (en) * 1980-10-01 1985-05-21 Motorola, Inc. Universal paging device with power conservation
JPS59221047A (ja) * 1983-05-30 1984-12-12 Victor Co Of Japan Ltd デイジタル信号伝送における同期信号検出回路
DE3333714A1 (de) * 1983-09-17 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes
US4672639A (en) * 1984-05-24 1987-06-09 Kabushiki Kaisha Toshiba Sampling clock pulse generator
JPS61127243A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd ビツト位相同期回路
US5923653A (en) * 1995-04-21 1999-07-13 Tektronix, Inc. SONET/SDH receiver processor
US6010972A (en) * 1996-04-15 2000-01-04 Kimberly-Clark Worldwide, Inc. Oil-resistant disposable absorbent product
US5732113A (en) * 1996-06-20 1998-03-24 Stanford University Timing and frequency synchronization of OFDM signals
KR19980072719A (ko) * 1997-03-07 1998-11-05 박홍기 스티렌 중합용 탄소 및/또는 규소 다리화 두금속 메탈로센 촉매, 및 이를 이용한 스티렌 중합방법
US6359983B1 (en) * 1997-04-22 2002-03-19 Silicon Laboratories, Inc. Digital isolation system with data scrambling
US6307891B1 (en) * 1997-04-22 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for freezing a communication link during a disruptive event
US6235917B1 (en) * 1998-08-28 2001-05-22 The Dow Chemical Company Dinuclear complexes and polymerization catalysts therefrom
US6331976B1 (en) * 1997-12-10 2001-12-18 Texas Instruments Incorporated Circuits system and methods for synchronization word detection in bitstream communications apparatus
GB2358332B (en) * 2000-01-14 2002-05-29 Marconi Comm Ltd Method of communicating data in a communication system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120990A (en) * 1990-06-29 1992-06-09 Analog Devices, Inc. Apparatus for generating multiple phase clock signals and phase detector therefor
US5347548A (en) * 1992-06-19 1994-09-13 Motorola Inc. Circuit for simultaneous recovery of bit clock and frame synchronization
US5699389A (en) * 1995-09-28 1997-12-16 Motorola, Inc. Oversampling correlator with virtual clock phase for a telecommunications device
CN1199967A (zh) * 1997-05-08 1998-11-25 日本电气株式会社 用于控制异步电路间数据传输的同步电路控制器
CN1220533A (zh) * 1997-12-15 1999-06-23 三菱电机株式会社 时钟延迟电路和使用其的振荡电路、相位同步电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Demonstration of optically interconnected asynchronoustransfer mode switching fabric NISHIKIDO J ET AL,GLOBAL TELECOMMUNICATIONS CONFERENCE,1993,INCLOOING A COMMUNICATIONS THEORY MINL.CONFERNCE TECHNICAL 1993 *

Also Published As

Publication number Publication date
DE60141867D1 (de) 2010-05-27
EP2140589B1 (en) 2010-04-14
US7397875B2 (en) 2008-07-08
WO2002023775A3 (en) 2003-04-17
GB2366971A (en) 2002-03-20
ATE464709T1 (de) 2010-04-15
GB0022608D0 (en) 2000-11-01
US20040062279A1 (en) 2004-04-01
WO2002023775A2 (en) 2002-03-21
AU2001286076A1 (en) 2002-03-26
CA2421649A1 (en) 2002-03-21
CN1473411A (zh) 2004-02-04
JP2004509510A (ja) 2004-03-25
EP2140589A2 (en) 2010-01-06

Similar Documents

Publication Publication Date Title
CN1330121C (zh) 使数据同步的方法
US7184920B2 (en) Delay measurement system
US4596025A (en) Timing synchronization circuit
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
CN1826742B (zh) 同步电路、同步***和用于使电路同步的方法
JPH0648870B2 (ja) 光通信網および光通信網の同期方法
JPH07105766B2 (ja) 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法
HUT58172A (en) Synchronizing process for wireless systems
US5272694A (en) Synchronization of terminal stations in a multirate half-duplex tree-structured network
US8718213B2 (en) Clock synchronization method, apparatus, and system
JP2004193817A (ja) スキュー調整方式
MXPA97006243A (en) System and method for access to a distribution of time dinam
KR860001259B1 (ko) 단일 모선에서의 전송정보의 동기화장치
KR20010052330A (ko) 통신 네트워크에서 동기화를 제공하기 위한 방법 및 장치
US4885740A (en) Digital signal switch
CA1270575A (en) I/o handler
JP2011045076A (ja) ネットワークにおいて複数のタイミングマスターを検出するためのシステム及び方法
JPH0215141B2 (zh)
JP2001358736A (ja) リング型ネットワークシステム
KR940006744B1 (ko) 전전자 교환기의 동기 클럭 분배 장치
JP2655460B2 (ja) クロック切り替え方式
JP2842760B2 (ja) Ｄｐｌｌ回路
EP1573574B1 (en) Synchronisation of semi-synchronous processing elements
US7173914B2 (en) Communication node receipt of node-output information from processorless central equipment
JP3773219B2 (ja) デジタル同期網における時刻同期方法およびシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: M(DGP1) CO., LTD.

Free format text: FORMER OWNER: MARCONI UK INTELLECTUAL PROP

Effective date: 20070216

Owner name: L.M. ERICSSON CO., LTD.

Free format text: FORMER OWNER: M(DGP1) CO., LTD.

Effective date: 20070216

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070216

Address after: Stockholm Switzerland

Applicant after: ERICSSON AB

Address before: Coventry, United Kingdom

Applicant before: M (DGP1) Ltd.

Effective date of registration: 20070216

Address after: Coventry, United Kingdom

Applicant after: M (DGP1) Ltd.

Address before: Coventry, United Kingdom

Applicant before: MARCONI UK INTELLECTUAL PROPERTY Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20160912