CN1326214C - 基于半导体材料的纳米线制作方法 - Google Patents
基于半导体材料的纳米线制作方法 Download PDFInfo
- Publication number
- CN1326214C CN1326214C CNB2004100164629A CN200410016462A CN1326214C CN 1326214 C CN1326214 C CN 1326214C CN B2004100164629 A CNB2004100164629 A CN B2004100164629A CN 200410016462 A CN200410016462 A CN 200410016462A CN 1326214 C CN1326214 C CN 1326214C
- Authority
- CN
- China
- Prior art keywords
- silicon
- top layer
- diaphragm
- silica
- layer medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Weting (AREA)
Abstract
本发明涉及一种基于半导体材料纳米线的制作方法。其特征在于利用半导体工艺中“鸟嘴”效应和半导体材料的湿法腐蚀或干法刻蚀技术在介质层上的半导体材料上加工制备出纳米尺度的线条,近似矩形或梯形截面,且可在顶层介质的表面形成保护膜之前,进行硼、磷等掺杂。方法包括(1)利用(100)或(110)晶面顶层硅的SOI硅片;(2)利用SOI硅片和硅的各向同性或干法刻蚀腐蚀技术;(3)先用硅的干法刻蚀技术再用硅的各向异性或各向同性腐蚀制作;(4)先用硅的各向同性腐蚀技术,再用硅的干法刻蚀技术制作等。具有工艺简单、加工成本低、适用于批量生产特点,制成的纳米线可做成传感器件、电子器件以及光波导器件,发光器件,有广泛的应用前景。
Description
技术领域
本发明涉及一种纳米尺度的单晶硅线的制作方法,具体地说,是一种利用半导体工艺中的“鸟嘴”效应和半导体材料的湿法腐蚀或干法刻蚀技术在介质层上的半导体材料上加工纳米线的方法。属于微米纳米技术领域。
背景技术
在高度集成化浪潮的推动下,现代技术对纳米尺度功能器件的需求将越来越迫切。纳米线、纳米管等一维材料作为纳米器件中必不可少的功能组件,在纳米研究领域中的地位显得越发重要。
此外,近十几年来,凝聚态物理领域中,人们对低维,小尺度材料的研究表现出浓厚的兴趣。纳米结构是当今科学技术发展前沿中,极具挑战性的研究领域。尤其是近年来,纳米尺度的半导体材料线越来越受到人们的重视。一方面,因为它潜在的应用前景,比如:半导体器件小型化,提高集成度,以及用于制作一些特殊器件等;另一方面,由于半导体材料在微小尺度下表现出来的特殊的物理性质比如表面效应,力学效应,发光特性以及量子尺度效应等,越来越受到科学界的重视。
因此,制造出尺度可控,并且规范统一的半导体材料纳米线,成为人们努力追求的目标。由于要利用它制作纳米电子器件,所以它的纯度,以及可操作性也成为衡量纳米线质量的关键因素。
以半导体材料中最常用的硅材料为例,目前制作硅纳米线的方法主要有三类:第一类是化学气相淀积、物理气相淀积,激光烧蚀法以及固液固方法等生长的方法,在催化剂的辅助下,在大面积的衬底上随机地生长纳米线[(1)M.K.Sunkara,S.Sharma,R.Miranda,G.Lian and E.C.Dickey,Bulksynthesis of silicon nanowires using a low temperature vapor liquid solidmethod,Applied Physics letters,Vol.79,Num 10,3 September 2001;(2)冯孙齐,俞大鹏,张洪洲,白志刚,丁彧,杭青岭,邹英华,王晶晶,一维硅纳米线的生长机制及其量子限制效应的研究,中国科学A辑,第29卷,第10期,1999.10]。这样做出来的纳米线再利用各种方法将其搭在电极上,制作各种纳米器件。其缺点是难于操作和定位,给大规模集成带来困难,此外纯度以及尺度的均匀性都无法得到很好的保证。第二类是使用电子束或者聚焦离子束直写[[3]Toshiyuki Toriyama,Daisuke Funai and SusumuSugiyama,Piezoresistance measurement on single crystal siliconnanowires,Journal of Applied Physics Vol.93,Num 11 January 2003]。这类方法的缺点是制作成本昂贵,也不利于批量生产。第三类是利用硅材料本身特性或特殊的硅材料(例如绝缘体上的硅(SOI)),采取巧妙的结构设计和工艺控制,避免高精度光刻工艺的高成本,制作出符合要求的纳米线[[4]H.Namatsu,M.Nagase,K.Kurihara,K.lwadate and K.Murase,10-nmSilicon Lines Fabricated in(110)Silicon,Microelectronic Engineering vol.27,71-74,1995;[5]Gen Hashiguchi and Hidenori Mimura,Fabrication ofSilicon Quantum Wires Using Separation by Implanted Oxygen Wafer,Jpn.J.Appl.Phys,Vol.33,L1649-L1650,1994]。这类方法利用了平面工艺的批量制作的优势,可以同成熟的半导体工艺相兼容,所制成的硅纳米线尺度可控,规格统一,易于实现阵列化。
发明内容
本发明的目的在于提供一种基于半导体材料纳米线的制作方法。它主要利用半导体工艺中的“鸟嘴”效应(Bird’s Break)和半导体材料的湿法腐蚀或干法刻蚀技术在介质层上的半导体材料上加工制备纳米尺度的线条,定位精确,工艺简单,便于集成。
本发明的目的是通过以下方法达到的:
(1)选择介质层上的半导体材料,如SOI硅片,蓝宝石上的硅(SOS)等,上面有顶层介质1,中间介质2和衬底3。
(2)选择性地在顶层介质1的表面形成保护膜4,如图1(a)所示。
(3)去掉未被保护的顶层介质1,暴露出未被去掉的顶层介质1的前侧壁5,如图1(b)所示。
(4)形成另一层保护膜6,将前侧壁5保护起来,由于保护膜4和顶层介质1的结合不是十分紧密,其界面存在应力,所以在形成保护膜6的过程中,保护膜6会挤进保护膜4和被保护的顶层介质1之间,形成类似于鸟嘴形状的结构,即产生所谓“鸟嘴效应”,这个结构在本发明中被标号为鸟嘴7,其成分与保护膜6相同,如图1(c)所示。
(5)去掉残留的保护膜4,同时保留保护膜6和鸟嘴7,如图1(d)所示。
(6)去掉不在保护膜6和鸟嘴7下方的顶层介质1,同时保护膜6和鸟嘴7下方的顶层介质1会被部分保留下来,其边缘部分形成后侧壁8,后侧壁8和前侧壁5之间即形成中间介质层2上的纳米线9,其成分与顶层介质1相同,如图1(e)所示。
在此基础上,对纳米线进行工艺减细(例如氧化等),得到更细的纳米线。
根据需要,可以去掉纳米线9下方的中间介质层2,形成悬空的纳米线9(如图1(f)所示),或者在上述步骤(2)之前,选择性地对顶层介质1材料进行掺杂,可以制作不同导电类型的纳米线9。掺杂的方式包括扩散和离子注入等,掺杂的类型包括硼、磷或其它掺杂材料等。
本发明提供的制作方法可用于(100)、(110)晶向的SOI硅片和硅的各向异性腐蚀技术制作近似矩形或梯形截面纳米硅线或利用任意晶向SOI硅片和硅的各向同性腐蚀、刻蚀技术制作近似矩形截面的纳米硅线。
与现有的方法比较,此方法具有以下特点:
(1)利用半导体工艺中的固有效应(鸟嘴效应)形成掩模,有自对准效果,可靠性好,大大降低了光刻工艺的难度。
(2)应用半导体材料广泛,通过不同的腐蚀技术(湿法各向异性性腐蚀、湿法各向同性腐蚀、干法刻蚀等),可以分别在(100)面、(110)面或任意晶面的单晶硅表面制作不同截面形状或不同走向的硅纳米线。
(3)工艺简单,加工成本低,可批量生产。
使用本发明提供的方法制作的纳米硅线,可以用于研究低维半导体性质,还可以做成传感器件、电子器件、光波导器件、发光器件等,并且可以批量生产,有着广泛的应用前景。
附图说明
图1:本发明中纳米线的制作方法示意图;
图2:利用(100)晶面顶层硅的SOI硅片制作等腰梯形截面的硅纳米线工艺步骤;
图3:利用(100)晶面顶层硅的SOI硅片制作矩形截面的硅纳米线工艺步骤;
图4:利用(110)晶面顶层硅的SOI硅片制作矩形截面的硅纳米线工艺步骤;
图5:利用SOI硅片和硅的各向同性腐蚀技术制作纳米硅梁工艺步骤;
图6:利用SOI硅片和硅的干法刻蚀技术制作纳米硅梁工艺步骤;
图7:先用硅的各向异性腐蚀,再用各向同性腐蚀技术制作纳米硅梁工艺步骤;
图8:先用硅的各向同性腐蚀,再用各向异性腐蚀技术制作纳米硅梁工艺步骤;
图9:先用硅的各向异性腐蚀,再用硅的干法刻蚀技术制作纳米硅梁工艺步骤;
图10:先用硅的干法刻蚀技术,再用硅的各向异性腐蚀制作纳米硅梁工艺步骤;
图11:先用硅的干法刻蚀技术,再用硅的各向同性腐蚀技术制作纳米硅梁工艺步骤;
图12:先用硅的各向同性腐蚀技术,再用硅的干法刻蚀技术制作纳米硅梁工艺步骤;
图13:制作成的纳米线PN结示意图。
图1和图2中(a)→(f)为制备工艺过程的具体流程,
图3-13为工艺步骤更改后的工艺示意图(详见相应实施例说明)
图2、3、4、5、7、8、9、10中所示的座标轴表示工艺步骤中相应的SOI材料取向。
图中:1:顶层介质2:中间介质3:衬底4:保护膜5:前侧壁
6:保护膜7:鸟嘴8:后侧壁9:纳米线10:掺杂的顶层介质
具体实施方式
下面通过实施例来说明本发明的具体应用,半导体介质材料选用SOI硅片,但是本发明的应用不仅局限于SOI材料,也不仅局限于实施例。
实施例1:利用(100)的顶层硅的SOI硅片制作等腰梯形截面纳米硅梁(图2)
选择SOI硅片,顶层介质1为<100>晶向的单晶硅面,中间介质2的成分为氧化硅,衬底3的成分为硅,保护膜4的成分为氮化硅,保护膜6的成分为氧化硅,制作中间介质2上的硅纳米线9。然后利用稀释的氢氟酸掏空顶层介质1上面下面的中间介质2,就成为空气中的纳米硅梁。该器件的具体制作工艺如下:
(1)(100)晶向的SOI材料,单晶硅顶层介质1的厚度为小于300nm,清洗后淀积氮化硅形成保护膜4。
(2)光刻氮化硅保护膜4,边界线条沿<110>方向,如图2(a)所示。
(3)利用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀硅顶层介质1至氧化硅中间介质层2,硅顶层介质1的(111)面由于腐蚀速率极低而出现自停止,形成前侧壁5,前侧壁5与底面夹角为54.7°,前侧壁5的高度为硅顶层介质1的厚度。如图2(b)所示。
(4)清洗后生长一层氧化硅,形成保护膜6和鸟嘴7,如图2(c)所示。
(5)去除氮化硅保护膜4,露出下面的硅顶层介质1和氧化硅鸟嘴7,如图2(d)所示。
(6)使用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,在硅顶层介质1的(111)面出现自停止,在另一方向形成后侧壁8,后侧壁8与底面夹角也为54.7°。两侧壁所夹的区域(横截面为近似等腰梯形的棱柱)即为单晶硅纳米线9,如图2(e)所示。
(7)清洗后利用稀释氢氟酸等溶液去除氧化硅保护膜6和硅纳米线9下方的氧化硅中间介质层2,即形成悬空的硅纳米线9,如图2(f)所示。
实施例2:利用(100)的顶层硅的SOI硅片制作近似矩形截面纳米硅梁实施例1中的制作工艺步骤做如下更改(步骤编号同实施例1,实施例1中步骤(2)(3)(6)依次作如下改动,其余与实施例1相同):
(2)光刻氮化硅保护膜4,边界线条沿<100>方向,如图3(a)所示。
(3)利用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀硅顶层介质1至氧化硅中间介质2,由于腐蚀液向下和侧向的腐蚀速率相同(其腐蚀面均为(100)面),所以形成近似垂直的前侧壁5,前侧壁5的高度为硅顶层介质1的厚度,如图3(b)所示。
(6)使用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成垂直后侧壁8。硅后侧壁8与硅前侧壁5所夹区域(横截面为近似矩形的棱柱)即为单晶硅纳米线9,如图3(c)所示。
实施例3:利用(110)的顶层硅的SOI硅片制作近似矩形截面纳米硅梁实施例1中的半导体材料换为硅顶层介质为<110>晶向的SOI硅片,制作工艺步骤依次做如下更改,其余与实施例1相同:
(2)光刻氮化硅保护膜4,边界线条沿<112>晶向,如图4(a)所示。
(3)利用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀硅顶层介质1至氧化硅中间介质2,出现垂直于底面的(111)慢腐蚀面,形成垂直的前侧壁5,如图4(b)所示。
(6)使用硅的各向异性腐蚀液(如氢氧化钾或四甲基氢氧化铵溶液等)腐蚀没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成垂直后侧壁8。硅后侧壁8与硅前侧壁5所夹区域(横截面为近似矩形的棱柱)即为单晶硅纳米线9,如图4(c)所示。
实施例4:利用SOI硅片和硅的各向同性腐蚀技术制作纳米硅梁实施例1中的半导体材料中硅顶层介质可为任意晶向的SOI硅片,制作工艺步骤依次做如下更改,其余与实施例1相同:
(2)光刻氮化硅保护膜4,边界线条可为任意方向,如图5(a)所示。
(3)利用硅的各向同性腐蚀液(如氢氟酸、硝酸、醋酸的混合液等),控制搅拌程度和腐蚀时间,腐蚀硅顶层介质1至氧化硅中间介质2时停止腐蚀,形成近似圆弧的前侧壁5,如图5(b)所示。
(6)使用硅的各向同性腐蚀液(如氢氟酸、硝酸、醋酸的混合液等)腐蚀没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成圆弧后侧壁8。硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9,如图5(c)所示。
实施例5:利用SOI硅片和硅的干法刻蚀技术制作纳米硅梁实施例4制作工艺步骤做如下更改(步骤编号同实施例1):
(3)利用硅的干法刻蚀技术,刻蚀硅顶层介质1至氧化硅中间介质2时停止刻蚀,形成近似垂直的前侧壁5,如图6(a)和(b)所示。
(6)使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成圆弧后侧壁8。硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9,如图6(c)所示。
其余同实施例4。
实施例6:利用硅的各向异性腐蚀与各向同性腐蚀技术相结合制作纳米硅梁实施例1、2、3的制作工艺步骤可分别做如下更改(步骤编号同实施例1):
(6)使用硅的各向同性腐蚀液(如氢氟酸、硝酸、醋酸的混合液等)腐蚀没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成圆弧后侧壁8。硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9。
实施例1、2、做上述更改后该工艺步骤示意图分别如图7(a)、(b)、(c)所示。其余分别同实施例1、2、3。
实施例7:利用硅的各向异性腐蚀与各向同性腐蚀技术相结合制作纳米硅梁实施例1、2、3的制作工艺步骤可分别做如下更改(步骤编号同实施例1):
(3)利用硅的各向同性腐蚀液(如氢氟酸、硝酸、醋酸的混合液等),控制搅拌程度和腐蚀时间,腐蚀硅顶层介质1至氧化硅中间介质2时停止腐蚀,形成近似圆弧的前侧壁5。
实施例1、2、3做上述更改后该工艺步骤示意图分别如图8(a)、(b)、(c)所示。
实施例1、2、3中步骤(6)的括号中关于硅纳米线9横截面的说明部分删除,其余分别同实施例1、2、3。
实施例8:利用硅的各向异性腐蚀与干法刻蚀技术相结合制作纳米硅梁实施例6的制作工艺步骤做如下更改(步骤编号同实施例1):
(6)使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成近似垂直后侧壁8。硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9。
做上述更改后实施例6的示意图图7(a)、(b)、(c)相应改为图9(a)、(b)、(c)。其余分别同实施例6。
实施例9:利用硅的各向异性腐蚀与干法刻蚀技术相结合制作纳米硅梁实施例7的制作工艺步骤做如下更改(步骤编号同实施例1):
(3)利用硅的干法刻蚀技术,刻蚀硅顶层介质1至氧化硅中间介质2时停止刻蚀,形成近似垂直的前侧壁5。
做上述更改后实施例7的示意图图8(a)、(b)、(c)相应改为图10(a)、(b)、(c)。其余分别同实施例7。
实施例10:利用硅的各向同性腐蚀与干法刻蚀技术相结合制作纳米硅梁实施例4的制作工艺步骤做如下更改(步骤编号同实施例1):
(3)利用硅的干法刻蚀技术,刻蚀硅顶层介质1至氧化硅中间介质2时停止刻蚀,形成近似垂直的前侧壁5。
实施例4做上述更改后该步骤示意图如图11所示。其余分别同实施例4。
实施例11:利用硅的各向同性腐蚀与干法刻蚀技术相结合制作纳米硅梁实施例4的制作工艺步骤做如下更改(步骤编号同实施例1):
(6)利用使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成圆弧后侧壁8。硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9。
实施例4做上述更改后该步骤示意图如图12所示。其余分别同实施例4。
实施例12:制作纳米硅线上的PN结
选择N型衬底,在制作纳米线之前预先对特定的区域进行硼扩散,这一区域的硅顶层介质编号为掺杂区顶层介质10。使将来要制作的纳米线,纵向有一半成为P型。然后再按照前面实施例1至12所述的工艺过程制作纳米硅线。制作成的纳米硅线上的PN结如图13所示。
Claims (10)
1.一种基于半导体材料的纳米线制作方法,其特征在于其制作工艺为:
(a)选择SOI硅片或蓝宝石上的硅为介质层上的半导体材料,所述的材料自上至下依次为顶层介质(1),中间介质(2)和衬底(3);
(b)在顶层介质(1)的表面形成保护膜(4);
(c)去掉未被保护的顶层介质(1),暴露出未被去掉的顶层介质(1)的前侧壁(5);
(d)形成另一层保护膜(6),将前侧壁(5)保护起来,在形成保护膜(6)的过程中,保护膜(6)挤进保护膜(4)和被保护的顶层介质(1)之间,形成类似于鸟嘴形状的结构,即产生所谓“鸟嘴效应”;
(e)去掉残留的保护膜(4),同时保留保护膜(6)和鸟嘴(7);
(f)去掉不在保护膜(6)和鸟嘴(7)下方的顶层介质(1),同时保护膜(6)和鸟嘴(7)下方的顶层介质(1)被部分保留下来,其边缘部分形成后侧壁(8),后侧壁(8)和前侧壁(5)之间即形成中间介质层(2)上的纳米线(9),其成分与顶层介质(1)相同。
2.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于所述的纳米线为近似矩形或梯形截面。
3.按权利要求1或2所述一种基于半导体材料的纳米线制作方法,其特征在于去掉所述的纳米线(9)下方的中间介质层(2)形成悬空的纳米线。
4.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于在顶层介质(1)的表面形成保护膜(4)之前,选择性地对顶层介质(1)材料进行掺杂,从而制作出不同导电类型的纳米线(9);所述的掺杂类型为硼或磷或其他掺杂;掺杂的方式为扩散或离子注入。
5.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于:(A)利用(100)顶层硅的SOI制作等腰梯形纳米硅梁,其制作工艺为:
(a)取<110>晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条沿<110>方向;
(c)以氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质层(2),硅顶层介质(1)的(111)面出现自停止,形成前侧壁(5),前侧壁(5)与底面夹角为54.7°,前侧壁(5)的高度为硅顶层介质(1)的厚度;
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)再使用氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),在硅顶层介质(1)的(111)面出现自停止,在另一方向形成后侧壁(8),后侧壁(8)与底面夹角也为54.7°;两侧壁所夹的区域为单晶硅纳米线(9);其横截面为近似等腰梯形的棱柱;
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9);(B)利用(110)的顶层硅的SOI制作近似矩形截面的制作工艺为:
(a)取(100)晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜4,边界线条沿<112>晶向;
(c)以氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质(2),出现垂直于底面的(111)慢腐蚀面,形成垂直的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液腐蚀没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成垂直后侧壁(8);硅后侧壁(8)与硅前侧壁(5)所夹区域即为单晶硅纳米线(9),横截面为近似矩形的棱柱;
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9)。
6.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于利用SOI硅片和硅的各向同性腐蚀技术制作纳米硅梁,其制作工艺为:
(a)取任间晶向的SOI材料,单晶硅顶层介质(1)的厚度小于300nm,清洗后沉积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条可为任意方向;
(c)利用氢氟酸、硝酸、醋酸的混合液为硅的各向同性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质(2)时停止腐蚀,形成近似圆弧的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用上述硅的各向同性腐蚀液腐蚀没有氧化硅的前侧壁5和鸟嘴7遮挡的硅顶层介质1,形成圆弧后侧壁8,硅后侧壁8与硅前侧壁5所夹的区域即为单晶硅纳米线9;
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9);
7.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于利用SOI硅片和硅的干法刻蚀技术制作纳米硅梁,其制作工艺为:
(a)取(100)晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条沿<110>方向;
(c)利用硅的干法刻蚀技术,刻蚀硅顶层介质(1)至氧化硅中间介质(2)时停止刻蚀,形成近似垂直的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成圆弧后侧壁(8)。硅后侧壁(8),与硅前侧壁(5)所夹的区域即为单晶硅纳米线(9);
8.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于利用硅的各向异性腐蚀与各向同性腐蚀相结合制作纳米硅梁,其制作工艺可选择下述两种中的任意一种:
A.(a)取(100)晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条沿<110>方向;
(c)以氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质层(2),硅顶层介质(1)的(111)面出现自停止,形成前侧壁(5),前侧壁(5)与底面夹角为54.7°,前侧壁(5)的高度为硅顶层介质(1)的厚度;
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用氢氟酸、硝酸、醋酸的混合液为硅的各向同性腐蚀液腐蚀没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成圆弧形或近圆弧形的后侧壁(8),硅后侧壁(8)与硅前侧壁(5)所夹的区域即为单晶硅纳米线(9);
B.(a)取(100)晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条沿<110>方向;
(c)利用氢氟酸、硝酸、醋酸的混合液为硅的各向同性腐蚀液控制搅拌程度和腐蚀时间,腐蚀硅顶层介质(1)至氧化硅中间介质(2)时停止腐蚀,形成近似圆弧的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)再使用氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),在硅顶层介质(1)的(111)面出现自停止,在另一方向形成后侧壁(8),后侧壁(8)与底面夹角也为54.7°,两侧壁所夹的区域为单晶硅纳米线(9);其横截面为近似等腰梯形的棱柱。
9.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于所述的利用硅的各向异性腐蚀与干法刻蚀技术相结合制作矸纳米硅梁,其制作工艺为:
(a)取(100)晶向的SOI材料,单晶硅顶层介质(1)的厚度为小于300nm,清洗后淀积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条沿<110>方向;
(c)以氢氧化钾或四甲基氢氧化铵溶液为硅的各向异性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质层(2),硅顶层介质(1)的(111)面出现自停止,形成前侧壁(5),前侧壁(5)与底面夹角为54.7°,前侧壁(5)的高度为硅顶层介质(1)的厚度;
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成近似垂直后侧壁(8),硅后侧壁(8)与硅前侧壁(5)所夹的区域即为单晶硅纳米线(9);
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9)。
10.按权利要求1所述一种基于半导体材料的纳米线制作方法,其特征在于所述的利用硅的各向同性腐蚀与干法刻蚀相结合制作纳米硅梁,其制作工艺可选用下述两种工艺中的任意一种:
(A)(a)取任间晶向的SOI材料,单晶硅顶层介质(1)的厚度小于300nm,清洗后沉积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条可为任意方向;
(c)利用硅的干法刻蚀技术,刻蚀硅顶层介质(1)至氧化硅中间介质(2)时停止刻蚀,形成近似垂直的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)使用氢氟酸、硝酸、醋酸的混合液为硅的各向同性腐蚀液,腐蚀没有氧化硅的前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成圆弧后侧壁(8),硅后侧壁(8)与硅前侧壁(5)所夹的区域即为单晶硅纳米线(9);
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9);(B)(a)取任间晶向的SOI材料,单晶硅顶层介质(1)的厚度小于300nm,清洗后沉积氮化硅形成保护膜(4);
(b)光刻氮化硅保护膜(4),边界线条可为任意方向;
(c)利用氢氟酸、硝酸、醋酸的混合液为硅的各向同性腐蚀液,腐蚀硅顶层介质(1)至氧化硅中间介质(2)时停止腐蚀,形成近似圆弧的前侧壁(5);
(d)清洗后生长一层氧化硅,形成保护膜(6)和鸟嘴(7);
(e)去除氮化硅保护膜(4),露出下面的硅顶层介质(1)和氧化硅鸟嘴(7);
(f)利用使用硅的干法刻蚀技术刻蚀掉没有氧化硅前侧壁(5)和鸟嘴(7)遮挡的硅顶层介质(1),形成圆弧后侧壁(8),硅后侧壁(8)与硅前侧壁(5)所夹的区域即为单晶硅纳米线(9);
(g)清洗后利用稀释氢氟酸溶液去除氧化硅保护膜(6)和硅纳米线(9)下方的氧化硅中间介质层(2),即形成悬空的硅纳米线(9)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100164629A CN1326214C (zh) | 2004-02-20 | 2004-02-20 | 基于半导体材料的纳米线制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100164629A CN1326214C (zh) | 2004-02-20 | 2004-02-20 | 基于半导体材料的纳米线制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1560906A CN1560906A (zh) | 2005-01-05 |
CN1326214C true CN1326214C (zh) | 2007-07-11 |
Family
ID=34440490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100164629A Expired - Fee Related CN1326214C (zh) | 2004-02-20 | 2004-02-20 | 基于半导体材料的纳米线制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1326214C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100446194C (zh) * | 2005-11-30 | 2008-12-24 | 中国科学院半导体研究所 | 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法 |
CN102079503B (zh) * | 2009-11-26 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 构成mems器件的硅衬底的刻蚀方法 |
CN102955200A (zh) * | 2011-08-30 | 2013-03-06 | 上海华虹Nec电子有限公司 | 光分路器单晶硅回刻的干法刻蚀方法 |
CN102359837B (zh) * | 2011-08-31 | 2013-10-23 | 江苏奥力威传感高科股份有限公司 | 梁膜结合传感器结构 |
US9590038B1 (en) * | 2015-10-23 | 2017-03-07 | Samsung Electronics Co., Ltd. | Semiconductor device having nanowire channel |
KR101765412B1 (ko) * | 2016-02-23 | 2017-08-04 | 연세대학교 산학협력단 | 수소 센서 및 이의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627511B1 (en) * | 1995-07-28 | 2003-09-30 | Motorola, Inc. | Reduced stress isolation for SOI devices and a method for fabricating |
CN1474434A (zh) * | 2003-07-25 | 2004-02-11 | 中国科学院上海微***与信息技术研究 | 一种硅纳米线的制作方法 |
-
2004
- 2004-02-20 CN CNB2004100164629A patent/CN1326214C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627511B1 (en) * | 1995-07-28 | 2003-09-30 | Motorola, Inc. | Reduced stress isolation for SOI devices and a method for fabricating |
CN1474434A (zh) * | 2003-07-25 | 2004-02-11 | 中国科学院上海微***与信息技术研究 | 一种硅纳米线的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1560906A (zh) | 2005-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI472477B (zh) | 矽奈米結構與其製造方法及應用 | |
US8683611B2 (en) | High resolution AFM tips containing an aluminum-doped semiconductor nanowire | |
JP5044825B2 (ja) | ナノワイヤ成長により形成されるモノリシック高アスペクト比のナノサイズ走査プローブ顕微鏡(spm)ティップ | |
US7692179B2 (en) | Nanowire device with (111) vertical sidewalls and method of fabrication | |
CN1215530C (zh) | 一种硅纳米线的制作方法 | |
Chien et al. | Silicon nanostructures fabricated by scanning probe oxidation and tetra-methyl ammonium hydroxide etching | |
CN102084467A (zh) | 制作纳米线阵列的方法 | |
CN100587854C (zh) | 一种硅探针的制作方法 | |
US7053403B1 (en) | Iridium oxide nanostructure | |
CN103199004A (zh) | 一种iii族氮化物纳米结构的制作方法 | |
CN1326214C (zh) | 基于半导体材料的纳米线制作方法 | |
CN101876725A (zh) | 形成一具有周期结构的基板的方法 | |
KR100766407B1 (ko) | 주사 탐침 현미경에 사용되는 탐침 팁 및 탐침의 제조 방법 | |
CN104555902B (zh) | 自支撑介质薄膜及其制备方法 | |
US7514282B2 (en) | Patterned silicon submicron tubes | |
CN102157371B (zh) | 一种制作单晶硅纳米结构的方法 | |
CN108117041A (zh) | 基于浓硼掺杂硅的可动微纳结构的制备方法 | |
CN110203879B (zh) | 一种硅纳米线的制备方法 | |
US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
JP2005528626A (ja) | 原子間力顕微鏡先端を形成する方法 | |
JP2006173576A (ja) | 酸化イリジウムのナノ構造パターニング | |
Shing et al. | Growth and patterning of ZnO nanowires on silicon and LiNbO3 substrates | |
JP2001264230A (ja) | 原子間力顕微鏡、トンネル顕微鏡に用いる探針 | |
CN117543339A (zh) | 一种靶眼腔In(Ga)As量子点单光子源及其制备方法 | |
CN113562688A (zh) | 微机电***传感器芯片制备方法及其制备的传感器芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070711 Termination date: 20110220 |