CN1298055C - 组合静态随机存取存储器和掩模只读存储器存储单元 - Google Patents

Abstract

本发明是有关于一种新的存储单元组合，包括有一静态随机存取单元以及一掩模只读存储单元，该只读存储单元是位于该随机存取单元的形成第五晶体管与第六晶体管的多晶硅区与一源极接触点所在的主动区延伸部所交错的十字区中，使得只读存储单元与静态随机存取单元布局在同一区域中。这种布局使静态随机存取单元与掩模只读存储单元的字线(WORD LINE)和Vss接触点可以共享，并且在X-decoder线路也可以共享，可以不用在两个区域分别对两个单元的电路作布局，借以节省管芯的面积大约百分的二十左右。

Description

组合静态随机存取存储器和掩模只读存储器存储单元

技术领域

本发明是关于一种非易失性静态随机存取存储器存储单元，特别是一种结合掩模只读存储器(mask ROM)的非易失性静态随机存取存储器存储单元。

背景技术

存储器可以区分为两大类：易失性存储器(Volatile Memory)与非易失性(Non volatile Memory)存储器。在非易失性存储器的发展史上，最先被提出的掩模只读存储器(MROM，Mask ROM：Mask Read OnlyMemory)，在制造过程中，事先将程序或数据存入于制造过程所使用的掩模(Photo Mask)中，可永久储存数据的存储装置。其存储单元的构造不需特殊的制造过程，所以十分经济。更由于不需写入动作，所以整体电路的构成较为单纯。

但仍有其以下的问题亟待克服，例如晶片制造厂从制造到交货所耗费的时间较其它ROM(例如EPROM或EEPROM)长，主要是因为Mask ROM为一种客户订制品，制造厂接到客户送来的记忆码之后才能着手进行生产有关的准备工作。

另外，必须应不同客户提出的不同的只读存储器而分别制作掩模，经过某一芯片制造工程后才算完成，所以在少量生产上成本偏高。一旦制作完成之后，就无法变更内部存储数据，所以对客户与制造厂而言均有相当程度的风险。

虽然具有上述的问题，但仍不减损掩模只读存储器的应用价值。然而在消费性电子产品需求的驱动下，各种规格与形态的存储器山头林立，呈现百家争鸣的局面。其中的一种即是非易失性的静态随机存取存储器，这种技术的提出是由于静态随机存取存储器为易失性存储器，因其在电源消失后，其所储存的数据也随之消失，并不具有存储的能力。因此，为了弥补静态随机存取存储器无法永久保存数据的特性，具有存储特性的非易失静态随机存取存储器渐渐成为设计趋势。

然而，短小轻薄的产品趋势下，例如个人数字助理、游戏机等，其芯片面积对于产品的大小占有重要的决定因素，然而现有技术提出包括有静态随机存取存储器存储单元与掩模只读存储器存储单元，是将其布局在芯片上的不同区域，在芯片面积的利用上，却是相当的没有效率。随着短小轻薄的产品趋势，遂提出一种单位面积较小的非易失性静态随机存取存储器存储单元。

发明内容

综上所述，本发明的主要目的在于提供一种新式的存储器单元组合，包括有一静态随机存取单元以及一掩模只读存储单元，可以选择性的当成静态随机存取存储器使用，同时也具有只读存储器的特性。

本发明的另一目的在提供一种面积较小的静态随机存取存储器存储单元，源极(Vss)接触点(Contact)所在的主动区(Active Area)延伸与形成存储区晶体管的多晶硅区相交成一十字交错区，以形成一掩模只读存储单元。

本发明提供一种组合静态随机存取存储器和掩模只读存储器存储单元，其包括有一静态随机存取单元以及一只读存储单元，其中该静态随机存取单元用以作为随机存取的存储单元，包括有第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管，该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管形成一正反器，该第一晶体管与该第三晶体管互补，该第二晶体管与该第四晶体管互补，该只读存储单元用以永久保存数据，包括有一第七晶体管，其中，该只读存储单元是位于一形成该第五晶体管与该第六晶体管的多晶硅区与一源极接触点所在的主动区延伸部所交错的十字区中，使得该只读存储单元位于该静态随机存取存储单元中。

本发明提供一种组合静态随机存取存储和掩模只读存储器存储器单元，其包括有：

一静态随机存取单元，至少包含一第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五电晶体、第六晶体管，其中该第一晶体管、该第二电晶体、该第三晶体管以及该第四晶体管形成一正反器，该第一晶体管与该第三晶体管互补，该第二晶体管与该第四晶体管互补；

一只读存储器单元，至少包含一第七晶体管；

一第一位线，是与该第五晶体管的源极/漏极相接；

一反第一位线，是与该第六晶体管的源极/漏极相接；

一第三位线，是与该第七晶体管的漏极/漏极相接；以及

一字线，是与该第五晶体管、该第六晶体管与该第七晶体管的栅极相接，以控制该第五晶体管、该第六晶体管与该第七晶体管。

这种布局使静态随机存取单元与掩模只读存储单元的字线(WORDLINE)和Vss接触点可以共享，并且在X-decoder线路也可以共享，可以不用在两个区域分别对两个单元的电路作布局，借以节省管芯的面积大约百分的二十左右。

有关本发明的特征与实作，兹结合附图作最佳实施例详细说明如下：

附图说明

图1是为本发明的非易失性静态随机存取存储器存储单元的电路图；

图2是为传统静态随机存取存储器存储单元的电路布局示意图；以及

图3是为本发明的非易失性静态随机存取存储器存储单元的电路布局示意图。

具体实施方式

本发明所提供的存储单元如图1所示，包括有一静态随机存取单元10(为了便于讨论与阅读，以下称为SRAM cell)，以及一掩模只读存储单元20(为了便于讨论与阅读，以下称为ROM cell)。

SRAM cell 10，为一位数据的存储架构，可暂时保持该一位的数据，并在稍后的时间中，依据中央处理器所要求的执行指令，将数据传送到运算环境。

如图1所示，SRAM cell 10中包括有六个晶体管，分别为第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6，为一种六晶体管架构的一位存储单元，是将一对CMOS反向器(Inverter)连接成正反器(Flip Flop)，存储节点N1、N2分别连接一对存取晶体管Q5、Q6作为传输闸，第五晶体管Q5、第六晶体管Q6的栅极连接字线(Word Line)，经由第一晶体管Q1、第二晶体管Q2而和位线(BitLine)之间进行读写、写入数据的传送。其中第三晶体管Q3与第四晶体管Q4为P沟道金氧半晶体管(pMOS)，第一晶体管Q1与第二晶体管Q2为n沟道金氧半晶体管(nMOS)，第一晶体管Q1与第三晶体管Q3、第二晶体管Q2与第四晶体管Q4分别组成CMOS反向器。

第一晶体管Q1、第三晶体管Q3的栅极(Gate)与第二晶体管Q2、第五晶体管Q5的漏极(Drain)相接，第二晶体管Q2、第四晶体管Q4的的栅极与第一晶体管Q1、第三晶体管Q3的漏极相接，第三晶体管Q3、第四晶体管Q4的源极(Source)接到电源供应Vcc，第一晶体管Q1与第二晶体管Q2的源极则接地(Vss)。当数据1储存(latch)在SRAM cell 10中时，第二晶体管Q2为ON，第一晶体管Q1为OFF，存储节点N1电压为Vcc，存储节点N2电压为0。亦即，当第一晶体管Q1为OFF而第二晶体管Q2为ON时，则相对应代表数据1储存在SRAM cell 10中。

传输闸第五晶体管Q5及第六晶体管Q6的栅极连接到字线，漏极则分别连接到存储节点N1与存储节点N2，源极分别连接到第一位线BLQ5与反第一位线BLQ6，第五晶体管Q5与第六晶体管Q6的作用如同开关，当其状态为ON的时候，数据可以借由第一位线BLQ5与反第一位线BLQ6传送出去，其ON与OFF的状态是由字线WL上的电压讯号所决定。当字线WL的电压被拉高时，第五晶体管Q5、第六晶体管Q6就被打开。借由第一位线BLQ5与反第一位线BLQ6将一位的数据储存起来，并借由第一位线BLQ5、与反第一位线BLQ6将数据传递出去。

ROM cell 20中包括有一第七晶体管Q7，为一n沟道金氧半场效晶体管(nMOS)，其栅极是接到字线WL。漏极连接至一第三位线BLROM。字线WL是第五晶体管Q5、第六晶体管Q6以及第七晶体管Q7共享，当字线WL电压被拉高时，SRAM cell 10与ROM cell 20即被选取，借着位线可以选择性的成为SRAM cell或是ROM cell，以供辅助中央处理器的运算。

本发明的主要目的在不增加存储单元面积的情况下，将SRAM cell 10与ROM cell 20整合成一单一存储单元，借以节省存储器芯片的面积。如上所述，SRAM cell 10与ROM cell 20的字线WL共享，因此可以节省第七晶体管Q7的布局空间。而如何在不增加面积将ROM cell 20与SRAM cell 10整合在一起，叙述如下。

图2为传统静态随机存取存储器存储单元的电路布局图，图中所示有第一主动区A1，为一倒T形状；第二主动区A2，为两个E字形状区域相对组合而成的区域；第三主动区A3，为一倒T形状；另外有第一多晶硅区P1、第二多晶硅区P2、第三多晶硅区P3，其中，第一多晶硅区P1、第二多晶硅区P2、第一主动区A1、第二主动区A2是互相组成有四个十字的交错区，以形成四个晶体管，为图1中的第一晶体管Q1、第二晶体管Q2、第三晶体管Q3以及第四晶体管Q4。其中第一晶体管Q1及第二晶体管Q2为nMOS，第三晶体管Q3及第四晶体管Q4为pMOS。

第一主动区A1中T字凸出部有第一接触点(Vcc Contact)CVcc，第二主动区A2的E字凸出部有一第二接触点(Vss)CVss，第三接触点CPH1、第四接触点CPH2为上拉接触点，是位于T字的两侧；第五接触点CPD1、第六接触点CPD2为下拉接触点，是位于E字的两侧。

第二主动区A2与第三多晶硅区P3是交错形成的有两个十字交错区，为图1中的第五晶体管Q5与第六晶体管Q6。

图2中下半部有第四多晶硅区P4、第五多晶硅区P5、以及第六多晶硅区P6，分别与第二主动区A2与第三主动区A3形成有六个十字交错区，为六个晶体管，形成另一静态随机存取存储器存储单元。第三多晶硅区P3与第六多晶硅区P6是横跨第二主动区A2，第三多晶硅区P3与第六多晶硅区P6并未互相接触而留有一断空白处，布局有第一位线接触点CBL1与第二位线接触点CBL2。如此构成两个基本的静态随机存取存储单元配置。

仔细观察图2中可以发现，第三多晶硅区P3与第六多晶硅区P6靠近第二接触点CVss处的没有并未相接，而留有一空白区A4，本发明即利用这个空白区，布局另一只读存储单元。

本发明是将第二接触点CVss处的主动区延伸至第三多晶硅区P3与第六多晶硅区P6，并与之交错以形成两个晶体管，如图3所示。第三多晶硅区P3与第二主动区A2中第二接触点CVss的延伸部即形成一个只读存储单元，第六多晶硅区P6与第二主动区A2亦然形成另一个只读存储单元。而只读存储单元的位线接触点是位于第二接触点CVss主动区延伸部的交会处，如图3中的只读存储单元的位线接触点CBLR。

如上所述，如此的布局即形成可将只读存储单元的电路布局在静态随机存取存储单元中，有效利用静态随机存取存储单元电路布局中尚未被有效利用的区域，且其字线可以共享，面积与现有技术相较可减少至少百分之二十的攻坚，达到有效利用布局空间、缩小面积的目的。

Claims (7)

1.一种组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，包括有：

一静态随机存取单元，包含一第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，其中该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管形成一正反器，该第一晶体管与该第三晶体管互补，该第二晶体管与该第四晶体管互补；

一只读存储单元，包含一第七晶体管；

一第一位线，与该第五晶体管的源极相接；

一反第一位线，与该第六晶体管的源极相接；

一第三位线，与该第七晶体管的漏极相接；以及

一字线，分别与该第五晶体管、该第六晶体管和该第七晶体管的栅极相接，用以控制该第五晶体管、该第六晶体管与该第七晶体管。

2.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该只读存储单元是位于一形成该第五晶体管与该第六晶体管的多晶硅区与一源极接触点所在的主动区延伸部所交错的十字区中，使得该只读存储单元布局于该静态随机存取单元中。

3.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该只读存储单元为一掩模只读存储器。

4.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为金氧半场效晶体管。

5.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该只读存储单元的位线接触点紧邻于该只读存储单元。

6.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该静态随机存取单元与该只读存储单元的源极接触点共享。

7.如权利要求1所述的组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，该静态随机存取单元与该只读存储单元的列译码器线路共享。