CN1290073C - 半导体显示装置和半导体显示装置的驱动方法 - Google Patents

半导体显示装置和半导体显示装置的驱动方法 Download PDF

Info

Publication number
CN1290073C
CN1290073C CNB01125999XA CN01125999A CN1290073C CN 1290073 C CN1290073 C CN 1290073C CN B01125999X A CNB01125999X A CN B01125999XA CN 01125999 A CN01125999 A CN 01125999A CN 1290073 C CN1290073 C CN 1290073C
Authority
CN
China
Prior art keywords
mentioned
signal
pixel
display device
picture signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01125999XA
Other languages
English (en)
Other versions
CN1334551A (zh
Inventor
广木正明
佐藤英司
小野谷茂
井上升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1334551A publication Critical patent/CN1334551A/zh
Application granted granted Critical
Publication of CN1290073C publication Critical patent/CN1290073C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

提供观察者难于看到闪烁或纵纹、横纹和斜纹的可以进行鲜明而高精细的图像显示的半导体显示装置。将从外部输入的图像信号写入半导体显示装置的帧变换部具有的RAM，将写入的图像信号顺序读出2次。1次读出写入RAM的图像信号的期间比图像信号写入RAM的期间短。并且，在连续的2个帧期间输入各像素的显示信号的电位以对向电极的电位(对向电位)为基准发生反相，在连续的2个帧期间，在像素部显示相同的图像。

Description

半导体显示装置和半导体显示装置的驱动方法
技术领域
本发明涉及极适合于使用液晶、EL(场致发光元件)等显示媒体的半导体器件和半导体器件的驱动方法和使用上述驱动方法进行显示的半导体显示装置。另外，还涉及使用上述半导体显示装置的电子仪器。
背景技术
近年来，制造使用半导体薄膜在绝缘性基板上形成的元件例如薄膜晶体管(TFT)的技术有了飞速的发展。其理由在于，半导体显示装置(代表性的有有源矩阵型液晶显示装置)的需要在不断提高。
有源矩阵型液晶显示装置是利用由晶体管构成的像素的开关元件(像素晶体管)控制配置为矩阵状的数十～数百万个像素的电荷来显示图像的装置。
本说明书中的像素，主要由开关元件、与上述开关元件连接的像素电极、对向电极和设置在上述像素电极与对向电极之间的无源元件(液晶、场致发光元件)构成。
下面，使用图26简单地说明有源矩阵型液晶显示装置具有的液晶板的显示动作的代表例。图26(A)是液晶板的上面图，图26(B)是表示像素的配置的图。
源极信号线驱动电路701与源极信号线S1～S6连接。另外，栅极信号线驱动电路702与栅极信号线G1～G4连接。并且，在由源极信号线S1～S6和栅极信号线G1～G4包围的部分设置多个像素703。在像素703上设置像素TFT704和像素电极705。源极和栅极信号线的数量不限定该值。
图像信号从设置在液晶板的外部的IC(图中未示出)输入源极信号线驱动电路701。
输入源极信号线驱动电路701的图像信号被采样，并作为显示信号输入源极信号线S1。另外，根据从栅极信号线驱动电路702输入栅极信号线G1的选择信号选择栅极信号线G1，栅极与栅极信号线G1连接的所有的像素TFT704成为导通状态。并且，输入源极信号线S1的显示信号通过像素TFT704输入像素(1、1)的像素电极705。利用该输入的显示信号的电位驱动液晶，控制透过光量，在像素(1、1)上显示与图像的一部分(与像素(1、1)相当的图像)。
其次，由保持电容(图中未示出)等保持在像素(1、1)上显示图像的状态，将在下一瞬间输入源极信号线驱动电路701的图像信号采样，并作为显示信号输入源极信号线S2。所谓保持电容，就是在一定期间保持输入到像素TFT704的栅极上的显示信号的电位的电容。
选择了栅极信号线G1时，栅极信号线G1与源极信号线S2交叉的部分的像素(1、2)的像素TFT704是导通状态。并且，输入源极信号线S2的显示信号的像素TFT704输入像素(1、2)的像素电极705。利用该输入的显示信号的电位驱动液晶，控制透过光量，和像素(1、1)一样，在像素(1、2)上显示图像的一部分(与像素(1、2)相当的图像)。
顺序进行这样的显示动作，在与栅极信号线G1连接的所有的像素(1、1)、(1、2)、(1、3)、(1、4)、(1、5)、(1、6)上便逐一显示图像的一部分。在此期间，根据输入栅极信号线G1的选择信号继续选择栅极信号线G1。
在显示信号输入与栅极信号线G1连接的所有像素时，就不再选择栅极信号线G1。接着，便根据输入栅极信号线G2的选择信号选择栅极信号线G2。并且，在与栅极信号线G2连接的所有的像素(2、1)、(2、2)、(2、3)、(2、4)、(2、5)、(2、6)上逐一显示图像的一部分。在此期间，继续选择栅极信号线G2。
通过在所有的栅极信号线中顺序反复进行上述动作，在像素部706上显示1个图像。将显示该1个图像的期间称为1帧期间。也可以将像素部706显示1个图像的期间和垂直回描期间合在一起称为1帧期间。并且，所有的像素由保持电容(图中未示出)等保持显示图像的状态，直至各像素TFT再次成为导通状态。
发明内容
在通常作为开关元件使用TFT等的液晶板中，为了防止液晶的劣化，于对向电极的电位(对向电位)为基准使向各像素输入的信号的电位的极性反相(交流驱动)。作为交流驱动的方法，有帧反相驱动、源极线反相驱动、栅极线反相驱动和点反相驱动。下面，说明各驱动方法。
图27(A)表示在帧反相驱动中输入各像素的显示信号的极性的图形(以下，简单地称为极性图形)。在表示本说明书中的极性图形的图(图27、图6、图7、图8、图9)中，以对向电位为基准，输入像素的显示信号的电位为正时，用「+」表示，为负时用「-」表示。另外，图27所示的极性图形与图26(B)所示的像素的配置对应。
在本说明书中，具有正的极性的显示信号表示具有比对向电位高的电位的显示信号。另外，具有负的极性的显示信号表示具有比对向电位低的电位的显示信号。
此外，扫描方式有在1画面(1帧)中用奇数号的栅极信号和偶数号的栅极信号线分为2次(2场)进行扫描的隔行扫描和不分奇数号和偶数号的栅极信号线顺序扫描的逐行扫描，但是，这里主要以使用逐行扫描的例子进行说明。
帧反相驱动的特征在于，在任意的1帧期间内，向所有的像素输入同一极性的显示信号(极性图形①)并且使在其后的1帧期间中向所有的像素输入的显示信号的极性反相而进行显示(极性图形②)。即，仅着眼于极性图形时，是2种极性图形(极性图形①和极性图形②)每隔1帧期间反复显示的驱动方法。在本说明书中，所谓显示信号输入像素，就是意味着显示信号通过像素TFT输入像素电极。
下面，说明源极线反相驱动。图27(B)表示源极线反相驱动的像素的极性图形。
如图27(B)所示，源极线反相驱动的特征在于，在任意的1帧期间相同极性的显示信号输入与相同源极信号线连接的所有的像素而在与相邻的源极信号线连接的像素之间输入极性相反的显示信号。在本说明书中，所谓与源极信号线连接的像素，就是表示具有其源极区域或漏极区域与源极信号线连接的像素TFT的像素。
并且，在其后的1帧期间中，向各源极信号线输入具有与在此前的1帧期间输入的显示信号相反极性的显示信号。因此，设在任意的1帧期间的极性图形为极性图形③时，则在其后的1帧期间的极性图形就成为极性图形④。
下面，说明栅极线反相驱动。栅极线反相驱动的极性图形示于图27(C)。
如图27(C)所示，栅极线反相驱动的特征在于：在任意的1帧期间相同极性的显示信号输入与相同栅极信号线连接的所有的像素而在与相邻的栅极信号线连接的像素之间输入极性相反的显示信号。在本说明书中，所谓与栅极信号线连接的像素，就是表示具有其栅极与栅极信号线连接的像素TFT的像素。
并且，在其后的1帧期间向与各栅极信号线连接的像素输入具有与在此前的1帧期间输入的显示信号相反极性的显示信号。因此，设任意的1帧期间的极性图形为极性图形⑤时，则其后的1帧期间的极性图形就是极性图形⑥。
即，和上述源极线反相驱动一样，是2种极性图形(极性图形⑤和极性图形⑥)每隔1帧期间反复进行显示的驱动方法。
下面，说明点反相驱动。点反相驱动的极性图形示于图27(D)。
如图27(D)所示，所谓点反相驱动，就是使输入像素的显示信号的极性在相邻的所有的像素之间反相的方法。并且，在任意的1帧期间向各像素输入具有与在此前的1帧期间输入的显示信号相反极性的显示信号。因此，设任意的1帧期间的极性图形为极性图形⑦时，则其后的1帧期间的极性图形就是极性图形⑧。即，是2种极性图形每隔1帧期间反复进行显示的驱动方法。
上述交流驱动，对于防止液晶的劣化是有用的方法。但是，使用使交流驱动时，有时画面将发生闪烁，出现纵纹、横纹或斜纹。
可以认为，这是由于即使在各像素中进行相同调显示，在输入的显示信号的极性为正时的显示和为负时的显示中，画面的亮度有微妙的不同的缘故。对于这一现象，下面以帧反相驱动为例详细说明。
将图26所示的有源矩阵型液晶显示装置进行帧反相驱动时的时间图示于图28。图28是如果有源矩阵型液晶显示装置为正常的黑时就进行白显示、如果是正常的白时就进行黑显示时的时间图。设选择信号输入1个涉及信号线的期间为1行期间，选择信号输入所有的栅极信号线直至显示1个图像的期间为1帧期间。
显示信号和选择信号分别输入源极信号线S1和栅极信号线G1时，正极性的显示信号就输入设置在源极信号线S1与栅极信号线G1交叉的部分的像素(1、1)。并且，在像素(1、1)中，根据输入的显示信号而供给像素电极的电位，理想的情况是由保持电容等在1帧期间中继续保持。
但是，实际上在1行期间结束时，栅极信号线G1的电位移位到使像素TFT截止的电位时，有时像素电极的电位也会在栅极信号线G1的电位移位的方向发生ΔV的移位。这一现象称为场导通，另外，ΔV称为导通电压。
导通电压ΔV由下式给出：
【式1】
ΔV＝V×Cgd/(Cgd+Clc+Cs)
V是栅极电位的振幅、Cgd是像素TFT的栅极与漏极区域间的电容、Clc是像素电极与对向电极间的液晶的电容、Cs是保持电容。
在图28所示的时间图中，用实线表示像素(1、1)的实际的像素电极的电位，用虚线表示不考虑场导通的理想的像素电极的电位。在第1帧期间，正极性的显示信号输入像素(1、1)。图28所示的第1帧期间的情况，在第1行期间结束的同时，栅极信号线的电位向负方向变化，并且，像素(1、1)的像素电极的电位实际上也向负方向变化导通电压的量。在图28中，将第1帧期间的导通电压表示为ΔV1。
其次，在第2帧期间的第1行期间，与第1帧期间的第1行期间相反极性的负极性的显示信号输入像素(1、1)。并且，在第2帧期间的第1行期间结束时，栅极信号线G1的电位向负方向变化。并且，像素(1、1)的像素电极的电位实际上同时也向负方向变化导通电压的量。在图28中，将第2帧期间的导通电压表示为ΔV2。
在图28中，将第1帧期间的第1行期间结束后的驱动电压表示为V1、将第2帧期间的第1行期间结束后的驱动电压表示为V2。在本说明书中，所谓驱动电压，就是指像素电极的电位与对向电位的电位差。
驱动电压V1和驱动电压V2具有ΔV1+ΔV2的电压差。因此，在第1帧期间和第2帧期间，像素(1、1)的画面的亮度不同。
因此，要使驱动电压V1和驱动电压V2的值相同，也可以考虑降低对向电位的值的方法。
但是，像素TFT的栅极与漏极区域间的电容Cgd在将具有正的极性的显示信号输入像素时和将具有负的极性的显示信号输入像素时其值不同。此外，像素电极与对向电极间的液晶电容Clc也随输入像素的显示信号的电位而变化。因此，由于Cgd和Clc的值随各帧期间而不同，所以，导通电压ΔV的值也随各帧期间而不同。于是，即使改变对向电位的值，像素(1、1)的驱动电压也随帧期间而不同，结果，画面的亮度就不同。
并且，这一现象不限于像素(1、1)，在所有的像素发生的现象中，像素的亮度都随输入像素的显示信号的极性而不同。
因此，在帧反相驱动中，在第1帧期间显示的图像与在第2帧期间显示的图像的亮度不同，观察者将观察到闪烁。特别是在中间调显示中，闪烁显著。
源极线反相驱动、栅极线反相驱动和点反相驱动时也一样，在输入正极性的显示信号的像素和输入负极性的显示信号的像素中，显示的亮度不同。
因此，在源极线反相驱动中，有纵纹显示在画面上，在栅极线反相驱动中，有横纹显示在画面上。另外，在点反相驱动中，随画面上显示的图像而异，有时出现纵纹、横纹或斜纹。
为了防止由于交流驱动而画面发生闪烁或出现纵纹、横纹或斜纹，提高帧频率是有效的。
但是，为了提高帧频率，必须提高输入IC的图像信号的频率。而提高图像信号的频率时，就必须提高生成图像信号的电子仪器的技术条件，从而将提高成本。另外，生成图像信号的电子仪器的驱动频率与图像信号的频率不对应时，将加重生成图像信号的电子仪器的负担，从而有可能不能工作或可靠性降低。
因此，本发明就是鉴于上述问题而提出的，目的在于提供观察者看不到闪烁或纵纹、横纹和斜纹的可以进行鲜明而高精细的图像显示的半导体显示装置的驱动方法和使用该驱动方法的半导体显示装置。
本发明提供一种半导体器件，包括：
多个像素，该多个像素包括多个开关元件和多个像素电极；
对向电极；和
包括数据格式化部的帧速率变换部，其特征在于：
通过多个开关元件将显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性；
上述帧速率变换部与上述显示信号同步地动作；
以上述对向电极的电位为基准，在相邻的任意2个帧期间中，在后帧期间中输入到上述多个像素的显示信号与在先帧期间中输入到上述多个像素的显示信号的电位反相；
本发明还提供一种驱动半导体器件的方法，包括：
多个开关元件；
多个像素电极；
对向电极；和
帧速率变换部，其特征在于：
通过多个开关元件将显示信号输入到上述多个像素电极；
上述帧速率变换部与上述显示信号同步地动作；
以上述对向电极的电位为基准，在相邻的任意2个帧期间中，在后帧期间中输入到上述多个像素的显示信号与在先帧期间中输入到上述多个像素的显示信号的电位反相。
本发明还提供一种驱动半导体器件的方法，包括：
多个开关元件；
多个像素电极；
对向电极；和
帧速率变换部，其特征在于：
通过多个开关元件将显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性；
上述帧速率变换部与上述显示信号同步地动作；和
以上述对向电极的电位为基准，在相邻的任意2个帧期间中，在后帧期间中输入到上述多个像素的显示信号与在先帧期间中输入到上述多个像素的显示信号的电位反相。
在本发明中，在该半导体显示装置具有的帧速率变换部中将从外部输入半导体显示装置的图像信号的规定的帧频率提高。在本说明书中，所谓帧速率变换部，就是将输入的信号的频率改变后而输出的电路。并且，在连续的2个帧期间，以对向电极的电位(对向电位)为基准使输入各像素的显示信号的电位反相，在连续的2个帧期间，在像素部显示相同的图像。
利用上述结构，可以进行观察者看不到闪烁、或纵纹、横纹和斜纹的鲜明而高精细的图像显示。
另外，在本发明中，特别是通过使用帧反相可以抑制在相邻像素间发生称为离散的现象，从而可以防止显示画面全体的亮度降低。所谓离散，就是在输入正的显示信号的像素电极与输入负的显示信号的像素电极之间发生电场从而液晶分子的取向发生紊乱的现象。使像素高精细化时，相邻像素具有的像素电极之间的距离变短，所以，像素电极间的电场增大时，离散引起的表观上的开口率将显著降低。因此，在本发明中，特别是使用帧反相对不降低显示画面全体的亮度是有效的。
本发明的半导体显示装置的帧变换部具有1个或多个RAM。并且，将从外部输入的图像信号写入该1个或多个RAM中的某一个，并将写入的图像信号顺序各读出2次。利用上述结构，可以同时将图像信号向RAM的写入和从RAM的读出。
另外，在本发明中，重要的是将写入RAM的图像信号读出1次的期间比将图像信号写入RAM的期间短。利用上述结构，可以使从RAM读出后的图像信号的频率比写入RAM前的图像信号的频率高。
并且，在本发明中，重要的是以对向电极的电位(对向电位)为基准使在使用从RAM中2次读出的图像信号生成的2个显示信号中的某一方的显示信号的电位反相，生成极性相反的2个显示信号。因此，在连续的2个帧期间，输入各像素的显示信号的电位以对向电极的电位(对向电位)为基准发生反相，所以，在连续的2个帧期间，在像素部显示相同的图像。
因此，不提高输入IC的图像信号的频率就可以提高帧频率，所以，不会给生成图像信号的电子仪器增加负担，从而可以进行观察者看不到闪烁或纵纹、横纹和斜纹的鲜明而高精细的图像显示。
另外，在本发明中，特别是通过使用帧反相可以抑制在相邻像素间发生称为离散的现象，从而可以防止细节画面全体的亮度降低。
并且，输入各像素的显示信号的电位的时间平均值由于对向电位的接近，与在各帧期间将不同的显示信号输入各像素的情况相比，对于防止液晶的劣化是有效的。
本发明可以应用于帧反相驱动、源极线反相驱动、栅极线反相驱动和点反相驱动等所有的交流驱动。
在本发明中，多个RAM和源极信号线驱动电路可以设置在IC基板上，也可以设置在设置了像素部的有源矩阵基板上。另外，也可以将源极信号线驱动电路的一部分设置在有源矩阵基板上而将其余的部分设置在IC基板上，利用FPC等进行连接。
在本发明的半导体装置中，像素使用的晶体管可以是使用单晶硅形成的晶体管，也可以是使用多晶硅或非晶型硅的晶体管。另外，也可以是使用有机半导体的晶体管。
下面，说明本发明的结构。
本发明的半导体显示装置是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置，其特征在于：通过上述多个像素TFT将显示信号输入上述多个像素电极，输入上述多个像素电极的所有的显示信号在各帧期间中以上述对向电极的电位为基准具有相同的极性，上述帧速率变换部与上述显示信号同步地动作，在相邻的任意2个帧期间中后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置是具有多个像素TFT、多个像素电极、对向电极、多个源极信号线和帧速率变换部的半导体显示装置，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，并且输入上述多个源极信号线的各显示信号以上述对向电极的电位为基准总是具有相同的极性，上述帧速率变换部与上述显示信号同步地动作，相邻的任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置是具有多个像素TFT、多个像素电极、对向电极、多个源极信号线和帧速率变换部的半导体显示装置，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各行期间中，输入上述多个源极信号线所有的显示信号以上述对向电极的电位为基准总是具有相同的极性，在相邻的行期间，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，上述帧速率变换部与上述显示信号同步地动作，相邻任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置是具有多个像素TFT、多个像素电极、对向电极、多个源极信号线和帧速率变换部的半导体显示装置，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，在相邻的行期间中，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，上述帧速率变换部与上述显示信号同步地动作，相邻任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，向上述1个RAM或上述多个RAM中的某一个写入1个图像信号，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号的极性相互反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，将图像信号向上述1个RAM或上述多个RAM中的某一个的写入的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都在D/A变换电路中变换为模拟信号后输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，输入上述像素电极的所有的显示信号在各帧期间中以上述对向电极的电位为基准具有相同的极性，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都在D/A变换电路中变换为模拟信号后输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，输入上述像素电极的所有的显示信号在各帧期间中以上述对向电极的电位为基准具有相同的极性，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述多个源极信号线和上述像素TFT输入上述像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，并且输入上述多个源极信号线的各显示信号以上述对向电极的电位为基准总是具有相同的极性，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都在D/A变换电路中变换为模拟信号后输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述多个源极信号线和上述像素TFT输入上述像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，并且输入上述多个源极信号线的各显示信号以上述对向电极的电位为基准总是具有相同的极性，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，在各行期间中，输入上述多个源极信号线的所有的显示信号以上述对向电极的电位为基准总是具有相同的极性，在相邻的行期间中，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都在D/A变换电路中变换为模拟信号后输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，在各行期间中，输入上述多个源极信号线的所有的显示信号以上述对向电极的电位为基准总是具有相同的极性，在相邻的行期间中，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，在相邻的行期间中，输入上述多个源极信号线的显示信号以上述对向电极的电位为基准相互反相，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置是包括具有多个像素的像素部、源极信号线驱动电路和帧速率变换部的半导体显示装置，其特征在于：上述多个像素分别具有像素TFT、像素电极和对向电极，上述帧速率变换部具有1个或多个RAM，图像信号写入上述1个RAM或上述多个RAM中的某一个，写入上述1个RAM或上述多个RAM中的某一个的图像信号各读出2次，从上述1个RAM或上述多个RAM中的某一个各2次读出的图像信号都在D/A变换电路中变换为模拟信号后输入源极信号线驱动电路，由上述源极信号线驱动电路生成2个显示信号，上述2个显示信号相互极性反相，上述生成的2个显示信号通过上述像素TFT输入上述像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，在相邻的行期间中，输入上述多个源极信号线的显示信号以上述对向电极的电位为基准相互反相，将图像信号写入上述1个RAM或上述多个RAM中的某一个的期间比上述写入的图像信号第1次读出的期间和第2次读出的期间长。
本发明的半导体显示装置的驱动方法是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置的驱动方法，其特征在于：通过上述多个像素TFT将显示信号输入上述多个像素电极，上述帧速率变换部与上述显示信号同步地动作，在相邻的任意2个帧期间中后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置的驱动方法是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置的驱动方法，其特征在于：通过上述多个像素TFT将显示信号输入上述多个像素电极，输入上述多个像素电极的所有的显示信号在各帧期间中以上述对向电极的电位为基准具有相同的极性，上述帧速率变换部与上述显示信号同步地动作，在相邻的任意2个帧期间中后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置的驱动方法是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置的驱动方法，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，并且输入上述多个源极信号线的各显示信号以上述对向电极的电位为基准总是具有相同的极性，上述帧速率变换部与上述显示信号同步地动作，相邻的任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置的驱动方法是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置的驱动方法，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各行期间中，输入上述多个源极信号线所有的显示信号以上述对向电极的电位为基准总是具有相同的极性，在相邻的行期间，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，上述帧速率变换部与上述显示信号同步地动作，相邻任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的半导体显示装置的驱动方法是具有多个像素TFT、多个像素电极、对向电极和帧速率变换部的半导体显示装置的驱动方法，其特征在于：输入上述多个源极信号线的显示信号通过上述多个像素TFT输入上述多个像素电极，在各帧期间中，以上述对向电极的电位为基准具有极性相互相反的显示信号输入上述多个源极信号线的相邻的源极信号线，在相邻的行期间中，输入上述多个源极信号线的显示信号的极性以上述对向电极的电位为基准相互反相，上述帧速率变换部与上述显示信号同步地动作，相邻任意2个帧期间中在后出现的帧期间输入上述多个像素电极的显示信号是以上述对向电极的电位为基准使在先出现的帧期间输入上述多个像素电极的显示信号的电位反相的信号。
本发明的上述RAM也可以是SDRAM。
本发明包括使用上述半导体显示装置的电脑、摄像机和DVD播放机。
本发明还包括：
一种半导体显示装置，其特征在于，
包括：
多个像素，该多个像素包括多个开关元件和多个像素电极；对向电极；和帧速率变换部，其包括数据格式化部和RAM；
其中输入RAM的图像信号被读出两次，并且被输入上述数据格式化部；
在上述数据格式化部中，作为基准用对向电极的电位颠倒在两次读出的图像信号中的一个图像信号的极性；
在显示同样图像的两个任意相邻帧期间之中，在先帧期间和后帧期间作为显示信号，两次读出的图像信号分别被输入到的多个像素电极；
通过上述多个开关元件将上述显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性。
一种半导体显示装置的驱动方法，
上述半导体显示装置包括：
多个像素，上述多个像素包括多个开关元件和多个像素电极；
对向电极；和帧速率变换部，其包括数据格化式部和RAM；
上述半导体显示装置的驱动方法包括以下步骤：
两次读出被输入到RAM的图像信号，并且把两次读出的上述图像信号输入上述数据格式部；
在上述数据格式部中作为基准用对向电极的电位颠倒在两次读出的图像信号之中的一个图像信号的极性；
在显示同样图像的两个任意相邻帧期间之中，在先帧期间和后帧期间作为显示信号，两次读出的图像信号分别被输入到的多个像素电极；
通过上述多个开关元件将上述显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性。
附图说明
图1是本发明的半导体显示装置具有的帧速率变换部的框图。
图2是帧频率变换部的框图。
图3是表示SDRAM的图像信号的写入和读出的时刻的图。
图4是本发明的半导体显示装置的像素部和驱动电路的图和像素的图形图。
图5是像素部的选择信号和显示信号的时间图。
图6是表示帧反相驱动时输入像素部的显示信号的极性的图形图。
图7是表示源极线反相驱动时输入像素部的显示信号的极性的图形图。
图8是表示栅极线反相驱动时输入像素部的显示信号的极性的图形图。
图9是表示点反相驱动时输入像素部的显示信号的极性的图形图。
图10是表示SDRAM的图像信号的写入和读出的时刻的图。
图11是表示SDRAM的图像信号的写入和读出的时刻的图。
图12是本发明的半导体显示装置具有的帧速率变换部的框图。
图13是表示SDRAM的图像信号的写入和读出的时刻的图。
图14是本发明的模拟驱动的半导体显示装置的像素部和驱动电路的图。
图15是源极信号线驱动电路的电路图。
图16是模拟开关和电平移位的电路图。
图17是本发明的半导体显示装置具有的帧速率变换部的框图。
图18是本发明的数字驱动的半导体显示装置的像素部和驱动电路的图。
图19是表示半导体显示装置的制作步骤的图。
图20是表示半导体显示装置的制作步骤的图。
图21是表示半导体显示装置的制作步骤的图。
图22是表示半导体显示装置的制作步骤的图。
图23是应用本发明的电子仪器的图。
图24是应用本发明的投影仪的图。
图25是应用本发明的投影仪的图。
图26是表示永远矩阵型液晶显示装置的上面图和像素的配置的图。
图27是表示交流驱动的极性图形的图。
图28是已有技术的帧反相驱动的时间图。
具体实施方式
下面，使用图1说明本发明的半导体显示装置具有的帧速率变换部。在本实施例中，作为RAM，使用SDRAM((同步动态随机存取存储器)Synchronous Dynamic Random Access Memory)。但是，本发明不限定RAM，只要是可以进行高速的数据写入和读出就可以，也可以使用其他的DRAM((动态随机存取存储器)DynamicRandom Access Memory)或SRAM((静态随机存取存储器)StaticRandom Access Memory)。
帧速率变换部100具有控制部101、帧频率变换部102和地址发生部106。另外，帧频率变换部102具有第1SDRAM(SDRAM1)103、第2SDRAM(SDRAM2)104和数据格式化部105。另外，107是D/A变换电路，将从帧速率变换部100输出的图像信号从数字信号变换为模拟信号。
在本实施例中，帧频率变换部102具有2个SDRAM(第1SDRAM103和第2SDRAM104)，但是，SDRAM的数不限定2个，几个都可以。在本实施例中，为了便于说明，说明SDRAM的数为2个的情况。
Hsync信号、Vsync信号和CLK信号输入控制部101。根据Hsync信号、Vsync信号和CLK信号，从控制部101输出控制地址发生部的驱动的地址发生器控制信号和控制第1SDRAM103和第2SDRAM104的驱动的SDRAM控制信号。
地址发生部106由从控制部101输入的地址发生控制信号驱动，决定指定第1SDRAM103和第2SDRAM104的存储地址的号码的计数值。例如，计数值为0时，就指定第1SDRAM103和第2SDRAM104的存储地址的0号地址，计数值为1时就指定1号地址，计数值为2时就指定2号地址，计数值为q时就指定q号地址。
计数值的信息作为第1计数信号和第2计数信号从地址发生部106分别输入第1SDRAM103和第2SDRAM104。第1计数信号具有的计数值称为第1计数值，第2计数信号具有的计数值称为第2计数值。
数字的图像信号从外部输入数据格式化部105。另外，数据格式化部105与交流电源连接。
输入数据格式化部105的数字的图像信号顺序写入由第1或第2SDRAM103、104的第1或第2计数信号指定的地址号。数字的图像信号不是同时写入多个SDRAM，而总是只写入1个SDRAM。
在数据格式化部105中，增加输入的数字的图像信号的位数后，可以写入第1SDRAM103或第2SDRAM104。
其次，写入的图像信号从由第1或第2SDRAM103、104的第1或第2计数信号指定的地址号顺序读出。数字的图像信号不是从多个SDRAM中同时读出，而总是仅从1个SDRAM中读出。
图像信号的读出进行2次。并且，图像信号向1个SDRAM的写入与从另一个SDRAM中图像信号的读出并行地进行。
下面，使用图2具体地说明图1中的帧频率变换部102的动作。在图2(A)中，图像信号写入第1SDRAM103，同时写入第2SDRAM104的图像信号读出2次。在图2(B)中，写入第1SDRAM103的图像信号读出2次，同时图像信号写入第2SDRAM104。
在本实施例中，表示的是使用只能写入与1个图像相当的图像信号的SDRAM的例子，但是，本发明不限定此种情况。也可以使用可以写入与1个图像以上相当的图像信号的RAM。如果使用可以写入与2个图像以上相当的图像信号的RAM，在本发明中使用的RAM可以是1个。相反，使用只能写入与1个图像以下相当的图像信号的RAM时，可以通过使用多个RAM来写入与1个图像相当的图像信号。
图3表示第1SDRAM103和第2SDRAM104的图像信号的写入和读出的时刻。在写入期间p中，图像信号写入第1SDRAM103。并且，在写入期间p中，写入第1SDRAM103的图像信号在此后出现的第1读出期间p和第2读出期间p中读出2次。
另外，在写入期间(p-1)中，图像信号写入第2SDRAM104。并且，在写入期间(p-1)中，写入第2SDRAM104的图像信号在此后出现的第1读出期间(p-1)和第2读出期间(p-1)中读出2次。
并且，写入期间p与第1和第2读出期间(p-1)同时出现。即，与图像信号写入第1SDRAM103并行地从第2SDRAM104中2次读出图像信号。
另外，写入期间(p+1)与第1和第2读出期间p同时出现。即，与图像信号写入第2SDRAM104并行地从第1SDRAM103中2次读出图像信号。
第1和第2读出期间p结束时，写入期间(p+2)出现，图像信号再次写入第1SDRAM103。与此并行地，第1和第2读出期间(p+1)出现，从第2SDRAM104中2次读出图像信号。
读出的图像信号输入数据格式化部105。并且，在数据格式化部105中，2次读出的图像信号中某一方的图像信号变换为模拟信号时，就以液晶的对向电极的电位为基准，极性发生反相，按此方式进行数据处理。并且，进行数据处理的图像信号与不进行数据处理的图像信号这样2个图像信号作为已处理的图像信号从数据格式化部105输出。
从数据格式化部105输出的2个图像信号输入D/A变换电路107，变换为模拟信号。高低2个电源电压恒定地供给D/A变换电路107，从D/A变换电路107输出以对向电极的电位为基准的极性反相的2个模拟的图像信号。变换为模拟信号的2个图像信号顺序输入源极信号线驱动电路。
在数据格式化部105中，也可以将图像信号进行串并变换，分割为分割驱动的分割数后，输入D/A变换电路107。
所谓分割驱动，就是不使图像显示速度减慢而抑制源极信号线驱动电路的驱动频率的驱动方法。具体而言，就是将源极信号线分割为m个组，在1行期间中，将显示信号同时输入m条源极信号线的驱动方法。
图4表示使用本发明的驱动方法的有源矩阵型液晶显示装置的像素部的结构。图4(A)是像素的电路图，图4(B)是表示像素的配置的图。
110表示像素部。与源极信号线驱动电路连接的源极信号线S1～Sx和与栅极信号线驱动电路连接的栅极信号线G1～Gy设置在像素部110中。并且，在像素部110中，在由源极信号线S1～Sx和栅极信号线G1～Gy包围的部分设置像素111。并且，在像素111上设置像素TFT112和像素电极113。
从栅极信号线驱动电路向栅极信号线G1～Gy输入选择信号，由上述选择信号控制上述像素TFT112的开关。在本说明书中，所谓控制TFT的开关，就是指选择使TFT成为导通状态或截止状态。
由从栅极信号线驱动电路输入栅极信号线G1的选择信号选择栅极信号线G1，使栅极信号线G1与源极信号线S1交叉的部分的像素(1、1)、(1、2)、…、(1、x)的像素TFT112成为导通状态。
输入源极信号线驱动电路的极性反相的2个模拟的图像信号按照源极信号线驱动电路的移位寄存器等的采样信号顺序进行采样，并分别作为显示信号而输入源极信号线S1～Sx。
并且，输入源极信号线S1～Sx的显示信号通过像素TFT112输入像素(1、1)、(1、2)、…、(1、x)的像素电极113。利用该输入的显示信号的电位驱动液晶，控制透过光量，在像素(1、1)、(1、2)、…、(1、x)上显示图像的一部分(与像素(1、1)、(1、2)、…、(1、x)相当的图像)。
显示信号输入与栅极信号线G1连接的所有的像素时，就不选择栅极信号线G1。然后，由保持电容(图中未示出)等保持着在像素(1、1)、(1、2)、…、(1、x)上显示图像的状态，由输入栅极信号线G2的选择信号选择栅极信号线G2。所谓保持电容，就是用于在一定的期间保持输入像素TFT112的栅极的显示信号的电位的电容。并且，在与栅极信号线G2连接的所有的像素(2、1)、(2、2)、…、(2、x)上同样一一显示图像的一部分。在此期间，继续选择栅极信号线G2。
通过在所有的栅极信号线中顺序反复进行上述动作，在像素部110上显示1个图像。将显示该1个图像的期间称为1帧期间。也可以将在像素部110上显示1个图像的期间与垂直回描期间合起来作为1帧期间。并且，所有的像素由保持电容(图中未示出)等保持显示图像的状态，直至各像素的像素TFT再次成为导通状态为止。
2个图像信号的极性反相，采样后输入各源极信号线的显示信号的极性也反相。在图4所示的有源矩阵型液晶显示装置中，输入栅极信号线和源极信号线的选择信号和显示信号的时间图示于图5。
行期间表示选择1个实际上信号线的期间，出现了所有的行期间(L1～Ly)的期间相当于1帧期间。或者，也可以将所有的行期间(L1～Ly)与垂直回扫期间合起来作为1帧期间。本发明的有源矩阵型液晶显示装置的情况，具有显示相同的图像的前半帧期间和后半帧期间。
前半帧期间根据在第1读出期间从SDRAM中读出的图像信号显示图像。并且，后半帧期间根据在第2读出期间从SDRAM中读出的图像信号显示图像。因此，在前半帧期间和后半帧期间中，显示的图像相同，但是，输入各源极信号线的显示信号的极性反相。
图6表示进行帧反相驱动时输入各像素的像素电极的显示信号的极性。在图6中，第1、第3、第5帧期间与前半帧期间相当，第2、第4帧期间与后半帧期间相当。
在所有的帧期间中，输入所有的像素的像素电极的显示信号的极性相同。并且，在前半帧期间和后半帧期间中，输入各像素的显示信号的极性反相。
在第1帧期间和第2帧期间中，显示的图像相同。另外，在第3帧期间和第4帧期间中，显示的图像相同。关于第6帧期间，图中未示出，但是，在第5帧期间和第6帧期间中，显示的图像相同。
其次，图7表示进行源极线反相驱动时输入各像素的像素电极的显示信号的极性。在图7中，第1、第3、第5帧期间与前半帧期间相当，第2、第4帧期间与后半帧期间相当。
在所有的帧期间中，输入与各源极信号线连接的像素的像素电极的显示信号的极性全部相同。另外，输入与相互相邻的源极信号线连接的像素的像素电极的显示信号的极性反相。并且，在前半帧期间和后半帧期间中，输入各像素的显示信号的极性反相。
在第1帧期间和第2帧期间中，显示的图像相同。另外，在第3帧期间和第4帧期间中，显示的图像相同。关于第6帧期间，图中未示出，但是，在第5帧期间和第6帧期间中，显示的图像相同。
其次，图8表示进行实际上线反相驱动时输入各像素的像素电极的显示信号的极性。在图8中，第1、第3、第5帧期间与前半帧期间相当，第2、第4帧期间与后半帧期间相当。
在所有的帧期间中，输入与各栅极信号线连接的像素的像素电极的显示信号的极性全部相同。另外，输入与相互相邻的栅极信号线连接的像素的像素电极的显示信号的极性反相。并且，在前半帧期间和后半帧期间中，输入各像素的显示信号的极性反相。
在第1帧期间和第2帧期间中，显示的图像相同。另外，在第3帧期间和第4帧期间中，显示的图像相同。关于第6帧期间，图中未示出，但是，在第5帧期间和第6帧期间中，显示的图像相同。
其次，图9表示进行点反相驱动时输入各像素的像素电极的显示信号的极性。在图9中，第1、第3、第5帧期间与前半帧期间相当，第2、第4帧期间与后半帧期间相当。
在所有的帧期间中，输入相互相邻的像素的像素电极的显示信号的极性全部反相。并且，在前半帧期间和后半帧期间中，输入各像素的显示信号的极性反相。
在第1帧期间和第2帧期间中，显示的图像相同。另外，在第3帧期间和第4帧期间中，显示的图像相同。关于第6帧期间，图中未示出，但是，在第5帧期间和第6帧期间中，显示的图像相同。
本发明利用上述结构可以使从SDRAM中读出后的图像信号的频率比写入SDRAM前的图像信号的频率高。因此，不提高从外部输入的图像信号的频率在有源矩阵型液晶显示装置的内部就可以提高帧频率，所以，不会给生成图像信号的电子仪器增加负担，可以进行观察者看不到闪烁或纵纹、横纹和斜纹的鲜明而高精细的图像显示。
并且，在本发明中，重要的是以对向电极的电位(对向电位)为基准使从SDRAM中2次读出的图像信号中的某一方的图像信号的电位反相而输入源极信号线驱动电路。因此，在连续的2个帧期间中，输入各像素的显示信号的电位以对向电极的电位(对向电位)为基准发生反相，在像素部上显示相同的图像。利用上述结构，输入各像素的显示信号的电位的时间平均值由于对向电位而接近，与在各帧期间向各像素输入不同的显示信号的情况相比，对于防止液晶的劣化是有效的，观察者不易看到闪烁或纵纹、横纹和斜纹。
另外，在本发明中，特别是通过使用帧反相可以抑制在相邻像素间发生称为离散的现象，从而可以防止所显示的画面全体的亮度降低。
上述驱动方法是按使用逐行扫描的例子说明的，但是，本发明的扫描方式不限定此种情况。扫描方式也可以是隔行扫描。
另外，在本实施例中，通过向D/A变换电路恒定地供给高低2个电源电压，从D/A变换电路输出极性反相的2个模拟的图像信号，利用模拟开关等选择其中的某一方。但是，使图像信号的极性反相的方法不限定此法，可以使用众所周知的方法。例如，可以在输入D/A变换电路之前将相互反相的极性作为信息包含在2个数字的图像信号中。另外，也可以通过控制供给D/A变换电路的电源电压的大小而使从D/A变换电路中连续输出的2个模拟的图像信号的极性相互反相。
(实施例)
下面，说明本发明的实施例。
实施例1.
在本实施例中，对于与图3不同的例子说明图1的第1SDRAM103和第2SDRAM104的图像信号的写入和读出时刻。
在本实施例中，第1和第2读出期间比写入期间短。并且，在第1和第2读出期间结束之后、下一写入期间开始之前设置不进行图像信号的写入和读出的空闲期间。
图10表示第1SDRAM103和第2SDRAM104的图像信号的写入和读出的时刻。在写入期间p中，图像信号写入第1SDRAM103。并且，在写入期间p写入第1SDRAM103的图像信号在第1读出期间p和第2读出期间p中2次读出。
另外，在写入期间(p-1)中，图像信号写入第2SDRAM104。并且，在写入期间(p-1)写入第2SDRAM104的图像信号在第1读出期间(p-1)和第2读出期间(p-1)中2次读出。
并且，写入期间p与第1和第2读出期间(p-1)同时出现。即，与图像信号写入第1SDRAM103并行地从第2SDRAM104中2次读出图像信号。
另外，写入期间(p+1)与第1和第2读出期间p同时出现。即与图像信号写入第2SDRAM104并行地从第1SDRAM103中2次读出图像信号。
并且，在第1和第2读出期间p结束时，出现空闲期间。空闲期间是不进行图像信号的写入和读出的期间。在空闲期间结束时，出现写入期间(p+2)，图像信号再次写入第1SDRAM103。与此并行地出现第1和第2读出期间(p+1)，从第2SDRAM104中2次读出图像信号。
空闲期间的长度必须比从写入期间中减去第1和第2期间后的长度长。只要空闲期间不会引起闪烁，设置几个都可以。通过设置空闲期间，图像信号不写入2个以上的SDRAM，另外，也不从2个以上的SDRAM中读出图像信号。
空闲期间可以设置在写入期间与第1读出期间之间，也可以设置在第2读出期间与写入期间之间。另外，也可以设置在第1读出期间与第2读出期间之间。
2次读出的图像信号输入数据格式化部105。
实施例2.
在本实施例中，对于与图3、图10不同的例子说明图1的第1SDRAM103和第2SDRAM104的图像信号的写入和读出时刻。
在本实施例中，第1和第2读出期间比写入期间长。并且，在写入期间结束后、下十个第1读出期间开始之前设置不进行图像信号的写入和读出的空闲期间。
图11表示第1SDRAM103和第2SDRAM104的图像信号的写入和读出的时刻。在写入期间p中，图像信号写入第1SDRAM103。在写入期间p结束时，出现空闲期间。空闲期间是不进行图像信号的写入和读出的期间。
在空闲期间结束之后，在写入期间p写入第1SDRAM103的图像信号在第1读出期间p和第2读出期间p中2次读出。
另外，在写入期间(p-1)中，图像信号写入第2SDRAM104。在写入期间(p-1)结束时，出现空闲期间。在空闲期间结束之后，在写入期间(p-1)写入第2SDRAM104的图像信号在第1读出期间(p-1)和第2读出期间(p-1)中2次读出。
并且，写入期间p与第1和第2读出期间(p-1)同时出现。即，与图像信号写入第1SDRAM103并行地从第2SDRAM104中2次读出图像信号。
另外，写入期间(p+1)与第1和第2读出期间p同时出现。即，与图像信号写入第2SDRAM104并行地从第1SDRAM103中2次读出图像信号。
并且，在第1和第2读出期间p结束时，写入期间(p+2)出现，图像信号再次写入第1SDRAM103。与此并行地出现第1和第2读出期间(p+1)，从第2SDRAM104中2次读出图像信号。
空闲期间的长度必须比从第1读出期间与第2读出期间相加的长度中减去写入期间后的长度长。空闲期间只要图像不闪烁就可以，设置几个都行。通过设置空闲期间，图像信号不写入2个以上的SDRAM，另外，也不从2个以上的SDRAM中读出图像信号。
空闲期间可以设置在写入期间与第1读出期间之间，也可以设置在第2读出期间与写入期间之间。另外，也可以设置在第1读出期间与第2读出期间之间。
2次读出的图像信号输入数据格式化部105。
本实施例可以与实施例1自由地组合。
实施例3.
在本实施例中，使用图12说明本发明的半导体显示装置具有的帧速率变换部的与图1不同的例子。
在本实施例中，帧速率变换部具有3个SDRAM。
帧速率变换部200具有控制部201、帧频率变换部202和地址发生部206。另外，帧频率变换部202具有第1SDRAM(SDRAM1)203、第2SDRAM(SDRAM2)204、第3SDRAM(SDRAM3)207和数据格式化部205。另外，208是D/A变换电路，将从帧速率变换部200输出的图像信号从数字信号变换为模拟信号。
在本实施例中，帧频率变换部202具有3个SDRAM(第1SDRAM203、第2SDRAM204、第3SDRAM207)，但是，SDRAM的数不限定为3个。
Hsync信号、Vsync信号、CLK信号输入控制部201。根据Hsync信号、Vsync信号、CLK信号，从控制部201输出控制地址发生部的驱动的地址发生控制信号和控制第1SDRAM203、第2SRAM204和第3SDRAM207的驱动的SDRAM控制信号。
地址发生部206由从控制部201输入的地址发生控制信号驱动，决定指定第1SDRAM203、第2SDRAM204和第3SDRAM207的存储地址的地址号的计数值。例如，计数值为0时，第1SDRAM203、第2SDRAM204和第3SDRAM207的存储地址指定为0号地址，计数值为1时就指定为1号地址，计数值为2时就指定为2号地址，计数值为q时就指定为q号地址。计数值的信息作为第1计数信号、第2计数信号和第1计数信号从地址发生部206分别输入第1SDRAM203、第2SDRAM204和第3SDRAM207。
将第1计数信号具有的计数值称为第1计数值、将第2计数信号具有的计数值称为第2计数值、将第3计数信号具有的计数值称为第3计数值。
数字的图像信号输入数据格式化部205。另外，数据格式化部205与交流电源连接。
输入数据格式化部205的数字的图像信号顺序写入第1SDRAM203、第2SDRAM204或第3SDRAM207的指定的地址号。数字的图像信号不是同时写入多个SDRAM，而总是只写入1个SDRAM。
另外，在数据格式化部205中，可以在增加输入的数字的图像信号的位数后写入第1SDRAM203、第2SDRAM204或第3SDRAM207。
其次，写入的图像信号顺序从第1SDRAM203、第2SDRAM204或第3SDRAM207的指定的地址号读出。数字的图像信号不是同时从多个SDRAM中读出，而总是只从1个SDRAM中读出。
图像信号的读出进行2次。并且，并行地进行图像信号向1个SDRAM的写入和图像信号从其他的1个SDRAM中读出。
图13表示第1SDRAM203、第2SDRAM204和第3SDRAM207的图像信号的写入和读出的时刻。
在写入期间p中图像信号写入第1SDRAM203。并且，在写入期间p中写入第1SDRAM203的图像信号在第1读出期间p和第2读出期间p中2次读出。
另外，在写入期间(p-1)中图像信号写入第2SDRAM204。并且，在写入期间(p-1)中写入第2SDRAM204的图像信号在第1读出期间(p-1)和第2读出期间(p-1)中2次读出。
另外，在写入期间(p+1)中图像信号写入第3SDRAM207。并且，在写入期间(p+1)中写入第3SDRAM207的图像信号在第1读出期间(p+1)和第2读出期间(p+1)中2次读出。
并且，写入期间p与第1和第2读出期间(p-1)同时出现。即，与图像信号写入第1SDRAM203并行地从第2SDRAM204中2次读出图像信号。
另外，写入期间(p+1)与第1和第2读出期间p同时出现。即，与图像信号写入第3SDRAM207并行地从第1SDRAM203中2次读出图像信号。
另外，写入期间(p+2)与第1和第2读出期间(p+1)同时出现。即，与图像信号写入第2SDRAM204并行地从第3SDRAM207中2次读出图像信号。
在第1和第2读出期间p结束时，出现空闲期间。在第1SDRAM203的空闲期间中，第2SDRAM204是写入期间(p+2)中，第3SDRAM207是第1和第2读出期间(p+1)中。
在第1和第2读出期间(p-1)结束时，出现空闲期间。在第2SDRAM204的空闲期间中，第3SDRAM207是写入期间(p+1)中，第1SDRAM203是第1和第2读出期间p中。
在第1和第2读出期间(p+1)结束时，出现空闲期间。在第3SDRAM207的空闲期间中，第1SDRAM203是写入期间(p+3)中，第2SDRAM204是第1和第2读出期间(p+2)中。
在第1SDRAM203、第2SDRAM204、第3SDRAM207中，空闲期间结束时，分别开始下一个写入期间。
2次读出的图像信号输入数据格式化部205。并且，在数据格式化部205中进行数据处理，以使2次读出的图像信号中某一方的图像信号变换为模拟信号时以液晶的对向电极的电位为基准极性发生反相。并且，进行了数据处理的图像信号和不进行数据处理的图像信号这2个图像信号从数据格式化部205输出。
从数据格式化部205输出的2个图像信号输入D/A变换电路208，变换为模拟信号。变换为模拟信号的2个图像信号以对向电极的电位为基准极性发生反相。变换为模拟信号的2个图像信号顺序输入源极信号线驱动电路。
在数据格式化部205中，可以将图像信号进行串并变换，分割为分割驱动的分割数后输入D/A变换电路208。
使用本发明的驱动方法的有源矩阵型液晶显示装置的结构和输入像素部的显示信号的极性与图4～图9所示的相同，所以，在本实施例中省略其说明。
在本实施例中，第1SDRAM203、第2SDRAM204和第3SDRAM207的图像信号的写入和读出不限于在图13所示的时刻进行。第1和第2读出期间可以比写入期间长，也可以比写入期间短。但是，重要的是调整空闲期间的长度，以使图像信号不写入2个以上的SDRAM，也不从2个以上的SDRAM中读出图像信号。
另外，空闲期间可以设置在写入期间与第1读出期间之间，也可以设置在第2读出期间与写入期间之间。另外，也可以设置在第2读出期间与第2读出期间之间。
2次读出的图像信号输入数据格式化部205。
实施例4.
在本实施例中，说明按模拟方式驱动的本发明的半导体显示装置的详细结构。图14表示按模拟方式驱动的本发明的半导体显示装置的一例的框图。
301是源极信号线驱动电路、302是栅极信号线驱动电路、303是像素部。在本实施例中，源极信号线驱动电路和栅极信号线驱动电路各设置了1个，但是，本发明不限定该结构。可以设置2个源极信号线驱动电路，也可以设置2个栅极信号线驱动电路。
源极信号线驱动电路301具有移位寄存器301_1、电平移位器301_2和采样电路301_3。电平移位器301_2根据需要可以使用也可以不一定使用。另外，在本实施例中，电平移位器301_2设置在移位寄存器301_1与采样电路301_3之间，但是，本发明不限定该结构。也可以将电平移位器301_2组装到移位寄存器301_1中。
在像素部303中，和源极信号线驱动电路301连接的源极信号线304与和栅极信号线驱动电路302连接的栅极信号线306交叉。在由该源极信号线304和栅极信号线306包围的区域中设置像素305的薄膜晶体管(像素TFT)307、将液晶夹在对向电极与像素电极之间的液晶单元308和保持电容309。在本实施例中，图示出了设置保持电容309的结构，但是，也不一定必须设置保持电容309。
另外，栅极信号线驱动电路302具有移位寄存器、缓冲器(图中都未示出)。另外，也可以具有电平移位器。
作为脉冲控制信号的源极用的时钟信号(S-CLK)、源极用的开始脉冲信号(S-SP)输入移位寄存器301_1。从移位寄存器301_1输出用于将显示信号采样的采样信号。输出的采样信号输入电平移位器301_2，其电位的振幅增大后输出。
从电平移位器301_2输出的采样信号输入采样电路301_3。并且，图像信号同时通过图像信号线(图中未示出)输入采样电路301_3。
在采样电路301_3中，输入的图像信号根据采样信号分别被采样，并作为显示信号输入源极信号线304。
像素TFT307根据通过栅极信号线306从栅极信号线驱动电路302输入的选择信号成为导通状态。采样后输入源极信号线304的显示信号通过导通状态的像素TFT307输入指定的像素305的像素电极。
利用该输入的显示信号的电位驱动液晶，控制透过光量，在像素305上显示图像的一部分(与各像素相当的图像)。
本实施例可以与实施例1～3自由地组合。
实施例5.
在本实施例中，说明在实施例4中所示的源极信号线驱动电路301的详细结构。在实施例4中所示的源极信号线驱动电路不限定在本实施例中所示的结构。
图15表示本实施例的源极信号线驱动电路的电路图。301_1是移位寄存器、301_2是电平移位器、301_3是采样电路。
源极用的时钟信号S-CLK、源极用的开始脉冲信号S-SP和驱动方向切换信号SL/R分别从图示的配线输入移位寄存器301_1。图像信号通过图像信号线310输入采样电路301_3。在本实施例中，表示按4等分进行分割驱动时的例子。因此，图像信号线310有4条。但是，本实施例不限定该结构，分割数可以任意决定。
输入图像信号线310的图像信号在采样电路301_3中根据从电平移位器301_2输入的采样信号进行采样。具体而言，图像信号由采样电路301_3具有的模拟开关311进行采样，并同时输入分别对应的源极信号线304_1～304_4。
通过反复进行上述动作，显示信号就输入所有的源极信号线。
图16(A)表示模拟开关311的等效电路图。模拟开关311具有n沟道型TFT和p沟道型TFT。图像信号从图中所示的配线作为Vin而输入。并且，从电平移位器301_2输出的采样信号和具有与该采样信号相反极性的信号分别从IN或INb输入。根据该采样信号将图像信号采样，并作为显示信号从Vout输出。
图16(B)表示电平移位器301_2的等效电路图。从移位寄存器301_1输出的采样信号和具有与该采样信号相反极性的信号分别从Vin或Vinb输入。另外，Vddh表示正的电压，Vss表示负的电压。电平移位器301_2设计为从Voutb输出使输入Vin的信号成为高电压并反相的信号。即，高电平输入Vin时，从Voutb输出与Vss相当的信号，输入低电平时，从Voutb输出与Vddh相当的信号。
本实施例可以与实施例1～4自由地组合。
实施例6.
下面，使用图17说明本发明的半导体显示装置具有的帧速率变换部。
图17所示的帧速率变换部100与图1所示的相同，所以，关于详细的动作和结构的说明参见前面的说明。但是，在本实施例中，从帧速率变换部100输出的图像信号不输入D/A变换电路，而仍然以数字的形式输入源极信号线驱动电路。
SDRAM的数不限定2个，只要是2个以上，几个都行。
下面，使用图18说明按在本实施例中使用的数字方式驱动的半导体显示装置。
图18表示按数字方式驱动的本发明的半导体显示装置的框图。这里，以4位的数字驱动方式的半导体显示装置为例。在本实施例中使用的数字驱动方式的半导体显示装置不限定图18所示的结构。只要可以使用数字的图像信号进行显示就可以，半导体显示装置具有什么样的结构都行。
如图18所示，数字驱动方式的半导体显示装置设置了源极信号线驱动电路412、实际上信号线驱动电路409和像素部413。
源极信号线驱动电路412设置了移位寄存器401、锁存器1(LAT1)403、锁存器2(LAT2)404和D/A变换电路406。并且，数字的图像信号从帧速率变换部100输入地址线402(a～d)。
地址线402(a～d)与锁存器1(LAT1)403连接。另外，锁存器脉冲线405与锁存器2(LAT2)404连接。调电压线407与D/A变换电路406连接。
在本实施例中，锁存器1(LAT1)403和锁存器2(LAT2)404分别简单地表示为4个锁存器。
并且，在像素部413上设置与源极信号线驱动电路412的D/A变换电路406连接的源极信号线408和与栅极信号线驱动电路409连接的栅极信号线410。
在像素部413中，在源极信号线408与栅极信号线410交叉的部分设置像素415，像素415具有像素TFT411和液晶单元414。
根据移位寄存器401的时刻信号供给地址线402(a～d)的数字的图像信号顺序写入所有的锁存器1(LAT1)403。在本说明书中，将所有的锁存器1(LAT1)403总称为LAT1群。
数字的图像信号向LAT1群的写入完成1行的期间称为1行期间。即，数字的图像信号向最左侧的LAT1的写入开始到数字的图像信号向最右侧的LAT1的写入结束的期间是1行期间。也可以将数字的图像信号向LAT1群的写入完成1行的期间与水平回扫期间合起来作为1个行期间。
数字的图像信号向LAT1群的写入结束之后，写入LAT1群的数字的图像信号由输入锁存器脉冲线405的锁存信号一起向所有的锁存器2(LAT2)404传送并写入。在本说明书中，将所有的LAT2总称为LAT2群。
将数字的图像信号向LAT2群传送后，第2个行期间开始。因此，根据移位寄存器401的时刻信号，供给地址线402(a～d)的数字的图像信号再次顺序写入LAT1群。
在该第2个行期间开始的同时，写入LAT2群的数字的图像信号一起输入D/A变换电路406。并且，输入的数字的图像信号在D/A变换电路406中变换为具有与该数字的图像信号所具有的图像信息相应的电压的模拟的显示信号，并输入源极信号线408。
根据从栅极信号线驱动电路409输出的选择信号进行对应的像素TFT411的通/断控制，由输入源极信号线408的模拟的显示信号驱动液晶分子。
在本实施例中，通过在各帧期间改变输入地址线402的图像信号的值，来改变从D/A变换电路406输出的模拟的显示信号的极性。
本实施例可以与实施例1～3自由地组合。
实施例7.
下面，使用图19～图22说明作为本发明的半导体显示装置之一的液晶显示装置的制造方法的一例。这里，按照工序详细说明同时制造像素部的像素TFT、保持电容、设置在像素部的周边的源极信号线驱动电路和栅极信号线驱动电路的TFT的方法。
在图19(A)中，基板501使用以コ一ニンゲ公司的#7059玻璃或#1737玻璃等为代表的钡硼硅酸玻璃或铝硼硅酸玻璃等玻璃基板或石英基板等。使用玻璃基板时，可以在比玻璃变形点低的10～20℃的温度下预先进行热处理。并且，为了防止基板501上的杂质扩散，在基板501形成TFT的表面形成由氧化硅膜、氮化硅膜或氧化氮化硅膜等绝缘膜构成的基底膜502。例如，利用等离子体CVD法形成10～200nm(最好是50～100nm)厚的由SiH4、NH3、N2O构成的氧化氮化硅膜502a，按同样的办法，集层形成50～200nm(最好是100～150nm)厚的由SiH4、N2O构成的氧化氮化硅膜502b。这里，表示的是2层结构的基底膜502，但是，可以形成上述绝缘膜的单层膜或集层形成2层以上的膜。
使用平行平板型的等离子体CVD法形成氧化氮化硅膜502a。氧化氮化硅膜502a是将10SCCM的SiH4、100SCCM的NH3、20SCCM的N2O导入反应室，在基板温度325℃、反应压力40Pa、放电功率密度0.41W/cm2、放电频率60MHz的条件下形成的。氧化氮化硅膜502b是将5SCCM的SiH4、120SCCM的N2O、125SCCM的H2导入反应室，在基板温度400℃、反应压力20Pa、放电功率密度0.41W/cm2、放电频率60MHz的条件下形成的。这些膜可以通过改变基板温度、仅切换反应气体而连续地形成。
这样制造的氧化氮化硅膜502a的密度为9.28×1022/cm3，是在含有7.13％的氢氟铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液(ステラケミフア公司制造，商品名LAL500)中、在20℃下的腐蚀速度很慢，约为63nm/min，是致密而硬的膜。使用这样的膜作基底膜时，对于防止玻璃基板的碱金属元素向在其上形成的半导体层扩散是有效的。
其次，使用等离子体CVD法或溅射法等方法形成厚度为25～80nm(最好是30～60nm)的具有非晶质结构的非晶质半导体层503a。具有非晶质结构的半导体膜有非晶质半导体层或微结晶半导体膜，可以应用具有非晶质硅锗膜等非晶质结构的化合物半导体膜。用等离子体CVD法，以非晶质半导体层503a形成非晶质硅膜时，基底膜502和非晶质半导体层503a两者可以连续地形成。例如，如前所述，在用等离子体CVD法连续地形成氧化氮化硅膜502a和氧化氮化硅膜502b之后，只要仅将反应气体从SiH4、N2O、H2切换为SiH4和H2或SiH4，就可以不在大气中暴露而连续地形成。结果，便可防止氧化氮化硅膜502b的表面污染，从而可以降低制造的TFT的特性弥散和阈值电压的变化。
并且，进行结晶化工序，从非晶质半导体层503a制造结晶质半导体层503b。作为其制造方法，可以应用激光退火法或热退火法(固相成长法)或者快速热退火法(RTA法)。使用上述玻璃基板或耐热性差的塑料基板时，最好应用激光退火法。在RTA法中，使用红外线灯、卤素灯、金属卤化物灯、氙灯等光源。或者，也可以按照特开平7-130652号公报公开的技术，利用使用催化元素的结晶化法形成结晶质半导体层503b。在结晶化的工序中，首先释放出非晶质半导体层含有的氢气，在400～500℃的温度下进行约1小时的热处理，使含有的氢气量减少到5原子％以下之后进行结晶化处理时，便可防止膜表面粗糙。
另外，在用等离子体CVD法的非晶质硅膜的形成工序中，反应气体使用SiH4和氩气(Ar)、成膜时的基板温度采用400～450℃来形成时，可以使非晶质硅膜的含有氢气浓度减少到5原子％以下。这时，就不需要用于释放氢气的热处理。
使用激光退火法进行结晶化处理时，采用脉冲振荡型或连续振荡型的受激准分子激光器或氩气激光器作为其光源。使用脉冲型的受激准分子激光器时，使激光发出线状进行激光退火。激光退火条件由实施者适当地选择，但是，可以采用例如激光脉冲振荡频率300Hz、激光能量密度100～500mJ/cm3(有代表性的是300～400mJ/cm2)的条件。并且，使线状激光束照射到基板整个面上，使这时的线状激光束的相互重合率(重叠率)为50～90％。这样，便可得到图19(B)所示的结晶质半导体层503b。
并且，在结晶质半导体层503b上，使用第1光掩膜(PM1)，应用光刻技术形成抗蚀图，通过干腐蚀将结晶质半导体层分割成岛状，如图19(C)所示的那样形成岛状半导体层504～508。对于结晶质硅膜的干腐蚀，使用CF4和O2的混合气体。
对于这样的岛状半导体层，为了控制TFT的阈值电压(Vth)，可以将赋予p型的杂质元素以约1×1016～5×1017原子/cm3的浓度添加到岛状半导体层中，对于半导体，赋予p型的杂质元素，阈值的有硼(B)、铝(Al)、镓(Ga)等元素周期表中第13族的元素。作为其方法，可以使用离子注入法或离子搀杂法(或离子簇射搀杂法)，但是，要处理大面积基板，就要应用离子搀杂法。在离子搀杂法中，将乙硼烷(B2H6)作为源气体使用，并添加硼(B)。这样的杂质元素的注入不一定是必须的，也可以省略，但是，特别是为了使n沟道型TFT的阈值电压限制在指定的范围内，这是最适合使用的方法。
栅极绝缘膜509是使用等离子体CVD法或溅射法，利用膜厚为40～150nm的包含硅的绝缘膜形成的。在本实施例中，利用厚度120nm的氧化氮化硅膜形成。另外，将O2添加到SiH4和N2O中而制造的氧化氮化硅膜降低了膜中的固定电荷密度，所以，成为该用途最理想的材料。另外，利用SiH4、N2O和后制造的氧化氮化硅膜可以降低栅极绝缘膜的界面缺陷密度，所以，是非常理想的。当然，栅极绝缘膜并不限定为这样的氧化氮化硅膜，也可以使用其他包含硅的绝缘膜形成单层或集层结构。例如，使用氧化硅膜时，在等离子体CVD法中，可以将TEOS(TetraethylOrthosilicate)与O2混合，在反应压力40Pa、基板温度300～400℃、高频(13.56MHz)功率密度0.5～0.8W/cm2的条件下进行放电而形成。这样制造的氧化硅膜，然后通过400～500℃的热退火处理，作为栅极绝缘膜，可以得到良好的特性(图19(C))。
并且，如图19(D)所示，在第1形状的栅极绝缘膜509上，形成厚度200～400n m(最好是250～350nm)的用于形成栅极的耐热性导电层511。耐热性导电层511可以形成单层结构，根据需要也可以采用由2层或3层这样的多个层构成的集层结构。耐热性导电层中，包含从Ta、Ti、W中选择的元素或以上述元素为成分的合金或将上述元素组合的合金膜。这些耐热性导电膜利用溅射法或CVD法形成，为了实现低电阻化，最好降低所含有的杂质浓度，特别是最好使氧浓度小于30ppm。在本实施例中，形成厚度300nm的W膜。可以将W作为靶，利用溅射法形成W膜，也可以使用氟化钨(WF6)，应用热CVD法形成。总之，为了作为栅极使用，必须实现低电阻化，W膜的电阻率最好小于20μΩcm。通过增大结晶粒，可以使W膜实现低电阻化，但是，在W中含有的氧等杂质元素多时，将影响结晶化，从而成为高电阻。因此，利用溅射法时，通过使用纯度99.9999％或99.99％的W靶并进而在成膜时充分考虑使没有气相的杂质混入而形成W膜，可以实现9～20μΩcm的电阻率。
另一方面，在耐热性导电层511使用Ta膜时，同样可以利用溅射法来形成。Ta膜使用Ar作为溅射气体。另外，在溅射时的气体中预先加入适量的Xe或Kr时，可以缓和形成的膜的内部应力，从而可以防止膜的剥离。α相的Ta膜的电阻率约为20μΩcm，可以作栅极使用，但是，β相的Ta膜的电阻率约为180μΩcm，不适合于作栅极使用。TaN膜具有与α相接近的结晶结构，所以，如果在Ta膜的基底上形成TaN膜，就容易得到α相的Ta膜。另外，图中虽然未示出，但是，在耐热性导电层511的下面，预先形成厚度约2～20nm的搀杂了磷(P)的硅膜是有效的。这样，便可提高在其上形成的导电膜的密合性和防止氧化，同时可以防止耐热性导电层511含有的微量的碱金属元素向第1形状的栅极绝缘膜509中扩散。总之，最好使耐热性导电层511的电阻率限制在10～50μΩcm的范围内。
其次，使用第2光掩膜(PM2)，利用光刻技术形成抗蚀的掩膜512～517。并且，进行第1腐蚀处理。在本实施例中，使用ICP腐蚀装置，腐蚀用气体使用Cl2和CF4，在1Pa的压力、3.2W/cm2的RF(13.56MHz)功率条件下形成等离子体。在基板侧(试料台)也投入224mW/cm2的RF(13.56MHz)功率，这样，实际上就加上了负的自偏置电压。在该条件下，W膜的腐蚀速度约为100nm/min。第1腐蚀处理根据该腐蚀速度推算恰好形成W膜的腐蚀时间，将比其增加20％腐蚀时间的时间作为腐蚀时间。
通过第1腐蚀处理，形成具有第1锥形形状的导电层518～523。导电层518～523的锥形部的角度为15～30°。为了不留残渣地进行腐蚀，进行按约10～20％的比例增加腐蚀时间的过腐蚀。对W膜的氧化氮化硅膜(第1形状的实际上绝缘膜509)的选择比是2～4(有代表性的是3)，所以，通过过腐蚀处理，露出氧化氮化硅膜的面就腐蚀了约20～50nm，从而在具有第1锥形形状的导电层518～523的端部附近形成呈锥形形状的第1形状的栅极绝缘膜580。
并且，进行第1搀杂处理，将一导电型的杂质元素搀杂到岛状半导体层中。这里，进行赋予n型的总元素的添加工序。仍然保留形成了第1形状的半导体层的掩模512～517，将具有第1锥形形状的导电层518～523作为掩模，利用离子搀杂法自整合地添加赋予n型的杂质元素。为了将赋予n型的杂质元素通过栅极的端部的锥形部和第2形状的栅极绝缘膜580添加到达到位于其下面的半导体层，取搀杂量为1×1013～5×1014原子/cm2，在加速电压80～160keV下进行。作为赋予n型的杂质元素，使用属于15族的元素，典型的有磷(P)或砷(As)，这里使用磷(P)。利用这样的离子搀杂法，以1×1020～1×1021原子/cm3的浓度范围内将赋予n型的杂质元素添加到第1杂质区域524～528内，在同一区域内不一定均匀，以1×1017～1×1020原子/cm3的浓度范围内将赋予n型的杂质元素添加到在锥形部的下方形成的第2杂质区域(A)529～533内(图20(A))。
在该工序中，在第2杂质区域(A)529～533中，至少包含在与第1形状的导电层518～523重叠的部分中赋予n型的杂质元素的浓度变化反映锥形部的膜厚变化。即，添加到第2杂质区域(A)529～533中的磷(P)的浓度，在与第1形状的导电层518～523重叠的区域中从该导电层的端部向内侧浓度逐渐地降低。这是由于锥形部的膜厚之差引起到达半导体层的磷(P)的浓度发生变化的缘故。
其次，如图20(B)所示，进行第2腐蚀处理。和第1腐蚀处理一样，利用ICP腐蚀装置进行，腐蚀气体使用CF4和Cl2的混合气体，在RF功率3.2W/cm2(13.56MHz)、偏置功率45mW/cm2(13.56MHz)、压力1.0Pa的条件下进行。形成具有在该条件下形成的第2形状的导电层540～545。在其端部形成锥形部，成为从该端部向内侧厚度逐渐地增加的锥形部。与第1腐蚀处理比较，降低加到基板侧的偏置功率的各向同性腐蚀的比例增多，锥形部的角度成为30～60°。掩模512～517被腐蚀后，削掉端部，成为掩模534～539。另外，第2形状的栅极绝缘膜580的表面腐蚀约40nm，形成新的第2形状的栅极绝缘膜570。
并且，比第1腐蚀处理降低搀杂量，在高加速电压的条件下搀杂赋予n形的杂质元素。例如，其中加速电压70～120keV，按1×1013/cm2的搀杂量进行，与具有第2形状的导电层540～545重叠的区域的杂质浓度成为1×1016～1×1018原子/cm3。这样，就形成了第2杂质区域(B)546～550。
并且，在形成p沟道型TFT的岛状半导体层504、506上，形成与一导电型相反的导电型的杂质区域556、557。这时，也将第2形状的导电层540、542作为掩模添加赋予p型的杂质元素，自整合地形成杂质区域。这时，形成n沟道型TFT的岛状半导体层505、507、508使用第3光掩模(PM3)形成抗腐蚀的掩模551～553，将整个面覆盖。这里形成的杂质区域556、557使用乙硼烷(B2H6)利用离子搀杂法形成。赋予杂质区域556、557的p型的杂质元素的浓度为2×1020～2×1021原子/cm3。
但是，可以看出该杂质区域556、557详细地分为含有赋予n型的杂质元素的3个区域。第3杂质区域556a、557a含有浓度1×1020～1×1021原子/cm3的赋予n型的杂质元素，第4杂质区域(A)556b、557b含有浓度1×1017～1×1020原子/cm3的赋予n型的杂质元素，第4杂质区域(B)556c、557c含有浓度1×1016～5×1018原子/cm3的赋予n型的杂质元素。但是，这些杂质区域556b、556c、557b、557c赋予p型的杂质区域的浓度都在1×1019原子/cm3以上，在第3杂质区域556a、557a中，通过使赋予p型的杂质元素的浓度从赋予n型的杂质元素的浓度的1.5成为3倍，在第3杂质区域中，起p沟道型TFT的源极区域和漏极区域的功能不会发生任何问题。另外，第4杂质区域(B)556c、557c的一部分与具有第2锥形形状的导电层540或542的一部分重叠。
然后，如图21(A)所示，在具有第2形状的导电层540～545和栅极绝缘膜570上形成第1层间绝缘膜558。第1层间绝缘膜558可以用氧化硅膜、氧化氮化硅膜、氮化硅膜或用将它们组合的集层膜形成。总之，第1层间绝缘膜558由无机绝缘材料形成。第1层间绝缘膜558的膜厚为100～200nm。作为第1层间绝缘膜558，使用氧化硅膜时，可以利用等离子体CVD法将TEOS与O2混合，在反应压力40Pa、基板温度300～400℃、高频(13.56MHz)功率密度0.5～0.8W/cm2的条件下通过放电而形成。另外，作为第1层间绝缘膜，使用氧化氮化硅膜时，可以利用等离子体CVD法，使用由SiH4、N2O、NH3制造的氧化氮化硅膜或从SiH4、N2O制造的氧化氮化硅膜形成。这时的制造条件为反应压力20～200Pa、基板温度300～400℃、高频(60MHz)功率密度0.1～1.0W/cm2。另外，作为第1层间绝缘膜558，也可以应用由SiH4、N2O、H2制造的氧化氮化硅膜。氮化硅膜也一样，可以利用等离子体CVD法用SiH4、NH3制造。
并且，进行使按各个浓度添加的赋予n型或p型的总元素活性化的工序。该工序通过使用电退火炉的热退火法进行。除此之外，还可以应用激光退火法或快速热退火法(RTA法)。在热退火法中，氧浓度为1ppm以下最好是0.1ppm以下的氮气氛围中、在400～700℃最好是500～600℃的范围内进行，在本实施例中，是在550℃下进行4小时的热处理。另外，在基板501使用耐热温度低的塑料基板时，最好应用激光退火法。
在活性化的工序之后，改变氛围气体，在包含3～100％的氢的氛围中，在300～450℃下进行1～12小时的热处理，从而进行对岛状半导体层进行氢化处理的工序。该工序是利用热激励的氢使处于岛状半导体层中的1016～1018/cm3的悬空键成为终端的工序。作为氢化处理的其他方法，也可以进行等离子体氢化处理(使用由等离子体激励的氢)。总之，希望使岛状半导体层504～508中的缺陷密度小于1016/cm3，因此，可以使氢约为0.01～0.1原子％。
并且，以1.0～2.0μm的平均膜厚形成由有机绝缘材料构成的第2层间绝缘膜559。作为有机树脂材料，可以使用聚酰亚铵、丙烯酰基、聚酰胺、聚丙烯酰胺、BCB(苯环丁烷)等。例如，使用在涂布到基板上后进行热聚合的聚酰亚铵时，在超净烘箱中以300℃烧结而形成。另外，使用丙烯酰基时，使用两液性的材料将主材与硬化剂混合后，使用旋转器涂布到整个基板面上后，使用加热板，可以在80℃下进行60秒的预热，进而在超净烘箱中以250℃烧结而形成。
这样，通过使用有机绝缘材料形成第2层间绝缘膜559，便可使表面实现良好的平坦化。另外，有机树脂材料的介电常数通常都比较小，所以，可以减小寄生电容。但是，有吸湿性，不适合作保护膜使用，所以，可以如本实施例那样，与作为第1层间绝缘膜558而形成的氧化硅膜、氧化氮化硅膜、氮化硅膜等使用。
然后，使用第4光掩模(PM4)形成指定的图形的抗蚀掩模，从而形成达到在各岛状半导体层上形成的作为源极区域或漏极区域的总区域的接触孔。使用干腐蚀法形成接触孔。这时，腐蚀气体使用CF4、O2、He的混合气体，氙腐蚀由有机树脂材料构成的第2层间绝缘膜559，然后，使用CF4、O2作为腐蚀气体，腐蚀第1层间绝缘膜558。此外，为了提高岛状半导体层的选择比，将腐蚀气体切换为CHF3，通过腐蚀第3形状的栅极绝缘膜570，便可形成接触孔。
并且，用溅射法或真空镀膜法形成导电性的金属膜，利用第5光掩模(PM5)形成抗蚀掩模图形，通过腐蚀形成源极线560～564和漏极线565～568。像素电极569与漏极线一起形成。像素电极571表示归属于相邻的像素的像素电极。图中虽然未示出，但是，在本实施例中，用50～150nm厚度的Ti膜形成该配线，并形成在其上形成岛状半导体层的源极或漏极区域的杂质区域和触点，用300～400nm厚度的铝(Al)在该Ti膜上重叠地形成，此外，再在其上形成厚度80～120nm的透明导电膜。对于透明导电膜，氧化铟氧化锌合金(In2O3-ZnO)、氧化锌(ZnO)是合适的材料，此外，为了提高可见光的透过率和电导率，可以应用添加了镓(Ga)的氧化锌(ZnO:Ga)等。
这样，利用5个光掩模，便可在同一个基板上完成具有驱动电路(源极信号线驱动电路和栅极信号线驱动电路)的TFT和像素部的像素TFT的基板。在驱动电路中，形成第1p沟道型TFT600、第1n沟道型TFT601、第2p沟道型TFT602、第2n沟道型TFT603，在像素部形成像素TFT604和电容605。在本说明书中，为了简便，将这样的基板称为有源矩阵基板。
在第1p沟道型TFT600中，具有第2锥形形状的导电层起栅极620的功能，在岛状半导体层504上，具有沟道形成区域606、起源极区域或漏极区域的功能的第3杂质区域607a、形成与栅极620不重叠的LDD区域的第4杂质区域(A)607b和形成一部分与栅极620重叠的LDD区域的第4杂质区域(B)607c。
在第1n沟道型TFT601中，具有第2锥形形状的导电层起栅极621的功能，在岛半导体层505上，具有沟道形成区域608、起源极区域或漏极区域的功能的第1杂质区域609a、形成与栅极621不重叠的LDD区域的第2杂质区域(A)609b和形成一部分与栅极621重叠的LDD区域的第2杂质区域(B)609c。对于沟道长度2～7μm，第2杂质区域(B)609c与栅极621重叠的部分的长度定为0.1～0.3μm。根据栅极621的厚度和锥形部的角度控制该Lov的长度。在n沟道型TFT中，通过形成这样的LDD区域，可以缓和在漏极区域附近发生的高电场，防止发生热载流子，从而可以防止TFT的劣化。
驱动电路的第2p沟道型TFT602同样其具有第2锥形形状的导电层前栅极622的功能，在岛状半导体层506上，具有沟道形成区域610、起源极区域或漏极区域的功能的第3杂质区域611a、形成与栅极622不重叠的LDD区域的第4杂质区域(A)611b和形成一部分与栅极622重叠的LDD区域的第4杂质区域(B)611c。
在驱动电路的第2n沟道型TFT603中，具有第2锥形形状的导电层起栅极623的功能，在岛状半导体层507上，具有沟道形成区域612、起源极区域或漏极区域的功能的第1杂质区域613a、形成与栅极623不重叠的LDD区域的第2杂质区域(A)613b和形成一部分与栅极623重叠的LDD区域的第2杂质区域(B)613c。和第2n沟道型TFT601一样，第2杂质区域(B)613与栅极623重叠的部分的长度定为0.1～0.3μm。
驱动电路具有移位寄存器、缓冲器等逻辑电路以及由模拟开关形成的采样电路等。在图21(B)中，表示的是将形成这些电路的TFT在一对源极一漏极间设置1个栅极的单栅极的结构，但是，也可以采用在一对源极一漏极间设置多个栅极的多栅极结构。
在像素TFT604中，具有第2锥形形状的导电层起栅极624的功能，在岛状半导体层508上，具有沟道形成区域614a及614b、起源极区域或漏极区域的功能的第1杂质区域615a、616及627a、形成与栅极624不重叠的LDD区域的第2杂质区域(A)615b和形成一部分与栅极624重叠的LDD区域的第2杂质区域(B)615c。第2杂质区域(B)613c与栅极624重叠的部分的长度定为0.1～0.3μm。另外，由从第1杂质区域617延伸的具有第2杂质区域(A)619b、第2杂质区域(B)619c和未添加决定导电型的杂质元素的区域618的半导体层、在与具有第3形状的栅极绝缘膜的同层形成的绝缘层和从具有第2锥形形状的导电层形成的电容配线625形成保持电容605。
像素TFT604的栅极624通过栅极绝缘膜570与其下面的岛状半导体层508交叉，进而跨越多个岛状半导体层延伸，兼作栅极信号线。保持电容605在从像素TFT604的漏极区域617a延伸的半导体层通过栅极绝缘膜570与电容配线625重叠的区域形成。在该结构中，以价电子控制为目的的杂质元素不添加到半导体层618中。
上述结构，可以根据像素TFT和驱动电路要求的规格使构成各电路的TFT的结构最优化，从而可以提高半导体显示装置的动作性能和可靠性。此外，通过用具有耐热性的导电性材料形成栅极，容易使LDD区域或源极区域和漏极区域实现活性化。在栅极上通过栅极绝缘膜形成重叠的LDD区域时，通过使以控制导电型为目的而添加的杂质元素具有浓度梯度而形成LDD区域，可以期望提高漏极区域附近的电场缓和效果。
在有源矩阵型的液晶显示装置的情况时，第1p沟道型TFT600和第1n沟道型TFT601用于形成重视高速动作的移位寄存器、缓冲器和电平移位器等。在图21(B)中，将这些电路作为逻辑电路部表示。第1n沟道型TFT601的第2杂质区域(B)609c为重视热载流子对策的结构。此外，为了提高耐压、使动作稳定，可以采用使逻辑电路部的TFT在一对源极一漏极间设置2个栅极的双栅极结构。双栅极结构的TFT，凸也可以使用本实施例的工序进行制造。
另外，在用模拟开关构成的采样电路中，可以应用和逻辑电路部同样结构的第2p沟道型TFT602和第2n沟道型TFT603。采样电路重视热载流子对策和低截止电流动作，所以，可以采用使采样电路部的第2p沟道型TFT602在一对源极区域一漏极区域间设置3个栅极的三栅极结构，这样的TFT，同样可以使用本实施例的工序进行制造。沟道长度采用3～7μm，设与栅极重叠的Lov，则该沟道长度方向的长度定为0.1～0.3μm。
这样，实施者便可根据电路的特性适当地选择将TFT的栅极结构采用单栅极结构或采用在一对源极一漏极间设置多个栅极的多栅极结构。
其次，如图22(A)所示，在图21(B)的状态的有源矩阵基板上形成由柱状衬垫构成的衬垫。衬垫可以采用散布数μm的粒子的方法形成，但是，这里采用在整个基板面上形成树脂膜后通过制作图形而形成的方法。不限定这样的衬垫的材料，例如，可以使用JSR公司制造的NN700，使用旋转器涂布之后，通过曝光和显影处理，形成指定的图形。此外，使用超净烘箱等，在150～200℃下加热使之硬化。这样制作的衬垫，可以根据曝光和显影处理的条件而形成不同的形状，但是，最好衬垫的形状为柱状，使其顶部成为平坦的形状时，与对向侧的基板合在一起时，可以确保作为液晶小时板的机械的强度。其形状没有特别的限定，可以是圆锥状、角锥状等，例如，采用圆锥状时，具体而言，就将高度定为1.2～5μm、将平均半径定为5～7μm、使平均半径与底部的半径之比为1∶1.5。这时，侧面的锥角小于±15°。
衬垫的配置可以任意决定，但是，最好如图22(A)所示的那样，在像素部与像素电极569的触点部631重叠地形成覆盖该部分的柱状衬垫656。触点部631的平坦性损坏后在该部分液晶的取向就差了，所以，通过这样在触点部631以填充衬垫用的树脂的形式形成柱状衬垫656，便可防止衬垫656附近的电场引起液晶分子的取向发生紊乱。另外，在驱动电路的TFT上也预先形成衬垫655a～655e。该衬垫可以在驱动电路部的整个面上形成，也可以如图22(A)所示的那样设置为覆盖源极线和漏极线。
然后，形成取向膜657。通常，液晶显示元件的取向膜使用聚酰亚铵。形成取向膜后，进行摩擦处理，以使液晶分子具有某一一定的预倾斜角的取向。从设置在像素部的柱状衬垫656的端部开始相对于摩擦方向未被摩擦的区域小于2m。另外，在摩擦处理中，常常要发生静电，但是，利用在驱动电路的TFT上形成的衬垫655a～655e可以获得保护TFT不受静电影响。另外，图中虽然未示出，但是，也可以采用先形成取向膜657后再形成衬垫656、655a～655e的结构。
在对向侧的对向基板上，形成遮光膜652、透明导电膜653和取向膜654。遮光膜652利用厚度为150～300nm的Ti膜、Cr膜、Al膜等形成。并且，用密封剂658将形成了像素部和驱动电路的有源矩阵基板与对向基板相互粘贴。将填充物(图中未示出)混入到密封剂658中，利用该填充物和衬垫656、655a～655e使2块基板保持均匀的间隔相互粘贴。然后，将液晶材料659注入到两个基板间。液晶材料可以使用众所周知的液晶材料。例如，除了TN液晶外，也可以使用对电场表现出透过率连续变化的电光应答性的无阈值抗铁电性的混合液晶。该无阈值抗强铁电性的混合液晶表现出V字型的电光响应特性。这样，就完成了图22(B)所示的有源矩阵型液晶显示装置。
使用本实施例中所述的制造方法形成的TFT提高了半导体层的结晶性，所以，应用于要求应答速度高的本发明的半导体显示装置是非常有效的。
本发明的半导体显示装置的制造方法不限定在本实施例中说明的制造方法。可以使用众所周知的方法制造本发明的半导体显示装置。
本实施例可以与实施例1～5自由地组合。
实施例8.
本发明可以应用于各种各样的液晶显示板。即，在所有的将这些液晶显示板(有源矩阵型液晶显示器)作为显示媒体组装到其中的半导体显示装置(电子仪器)都可以实施本发明。
作为这样的电子仪器，有摄像机、数码相机、投影仪(背面型或正面型)、仰视显示器(风镜型显示器)、游戏机、汽车驾驶导向***、电脑、便携式信息终端(移动式电脑、手机或电子书籍等)等。这些电子仪器的一例示于图23。
图23(A)是显示器，包括框体2001、支持台2002、和显示部2003等。本发明可以应用于显示部2003。
图23(B)是摄像机，由本体2101、显示部2102、声音输入部2103、操作开关2104、电池2105和摄像部2106构成。可以将本发明应用于显示部2102。
图23(C)是头部安装型的显示器的一部分(右片侧)，包括本体2201、信号电缆2202、头部固定带2203、屏幕部2204、光学部2205和显示部2206等。本发明可以应用于显示部2206。
图23(D)是具有记录媒体的图像播放装置(具体而言，就是DVD播放装置)，包括本体2301、记录媒体(DVD等)2302、操作开关2303、显示部(a)2304和显示部(B)2305等。显示部(a)2304主要显示图像信息，显示部(b)2305主要显示文字信息，本发明的半导体显示装置可以应用于这些显示部(a)2304和显示部(b)2305。在具有记录媒体的图像播放装置中，也可以包含家用游戏机等。
图23(E)是电脑，由本体2401、图像输入部2402、显示部2403和键盘2404构成。可以将本发明应用于图像输入部2402和显示部2403。
图23(F)是移动式显示器，由本体2501、显示部2502和支架部2503构成。本发明可以应用于显示部2502。如上所述，本发明的应用范围非常广，可以应用于所有领域的电子仪器。另外，本实施例的电子仪器也可以使用实施例1～7的某种组合的结构来实现。
实施例9.
本发明可以应用于投影仪(背面型或正面型)。它们的一例示于图24和图25。
图24(A)是正面型投影仪，由光源光学***和显示装置7601和屏幕7602构成。本发明可以应用于显示装置7601。
图24(B)是背面型投影仪，由本体7701、光源光学***和显示装置7702、反射镜7703、反射镜7704和屏幕7705构成。本发明可以应用于显示装置7702。
图24(C)是表示图24(A)和图24(B)中的光源光学***和显示装置7601、7702的结构的一例的图。光源光学***和显示装置7601、7702由光源光学***7801、反射镜7802及7804～7806、分色反射镜7803、光学***7807、显示装置7808、相位差板7809和投射光学***7810构成。投射光学***7810由具有投射透镜的多个光学透镜构成。该结构使用了3个显示装置7808，所以称为三板式。另外，在图24(C)中，用户可以在箭头所示的光路上设置具有偏振功能的滤光器、用于调节相位差的滤光器和IR滤光器等。
另外，图24(D)是表示图24(C)中的光源光学***7801的结构的一例的图。在本实施例中，光源光学***7801由反射器7811、光源7812、透镜阵列7813及7814、偏振变换元件7815和聚光透镜7816构成。图24(D)所示的光源光学***是一例，不限定该结构。例如，用户也可以在光源光学***中适当地设置光学透镜、具有偏振功能的滤光器、调节相位差的滤光器和IR滤光器等。
图24(C)表示三板式的例子，图25(A)是表示单板式的一例的图。图25(A)所示的光源光学***和显示装置由光源光学***7901、显示装置7902、投射光学***7903和相位差板7904构成。投射光学***7903由具有投射透镜的多个光学透镜构成。图25(A)所示的光源光学***和显示装置可以应用于图24(A)和图24(B)中的光源光学***和显示装置7601、7702。另外，光源光学***7901可以使用图24(D)所示的光源光学***。在显示装置7902中设置了彩色滤光器(图中未示出)，可以使显示图像彩色化。
另外，图25(B)所示的光源光学***和显示装置是图25(A)的应用例，使用RGB的旋转彩色滤光器圆板7905使显示图像彩色化，取代设置彩色滤光器。图25(B)所示的光源光学***和显示装置可以应用于图24(A)和图24(B)中的光源光学***和显示装置7601、7702。
另外，图25(C)所示的光源光学***和显示装置称为无彩色滤光器单板式。该方式在显示装置7916中设置微透镜阵列7915，使用分色反射镜(绿)7912、分色反射镜(红)7913、分色反射镜(蓝)7914使显示图像彩色化。投射光学***7917由具有投射透镜的多个光学透镜构成。图25(C)所示的光源光学***和显示装置可以应用于图24(A)和图24(B)中的光源光学***和显示装置7601、7702。另外，作为光源光学***7911，除了光源外，还可以使用包括耦合透镜和准直仪透镜的光学***。
如上所述，本发明的应用范围非常广，可以应用于所有领域的电子仪器。另外，本实施例的电子仪器可以也可以使用实施例1～7的某种组合的结构来实现。
本发明利用上述结构可以不提高输入IC的图像信号的频率而提高帧频率，所以，不会增加生成图像信号的电子仪器的负担，可以进行观察者难于看到闪烁或纵纹、横纹和斜纹的鲜明而高精细的图像显示。
另外，本发明通过使用帧反相，可以抑制在相邻像素间发生称为离散的现象，从而可以防止显示画面全体的亮度降低。
此外，在连续的2个帧期间，输入各像素的显示信号的电位以对向电极的电位(对向电位)为基准发生反相，所以，在像素部显示相同的图像。利用上述结构，输入各像素的显示信号的电位的时间平均值用于对向电位而接近，与在各帧期间将不同的显示信号输入各像素的情况相比，对于防止液晶的劣化是有效的。

Claims (10)

1.一种半导体显示装置，其特征在于，
包括：
多个像素，该多个像素包括多个开关元件和多个像素电极；对向电极；和帧速率变换部，其包括数据格式化部和RAM；
其中输入RAM的图像信号被读出两次，并且被输入上述数据格式化部；
在上述数据格式化部中，作为基准用对向电极的电位颠倒在两次读出的图像信号中的一个图像信号的极性；
在显示同样图像的两个任意相邻帧期间之中，在先帧期间和后帧期间作为显示信号，两次读出的图像信号分别被输入到的多个像素电极；
通过上述多个开关元件将上述显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性。
2.根据权利要求1所述的半导体显示装置，其特征是，上述多个开关元件的每个是由单晶硅、多晶硅或者非晶硅的其中之一构成的晶体管。
3.一种使用根据权利要求1的半导体显示装置的电脑。
4.一种使用根据权利要求1的半导体显示装置的摄像机。
5.一种使用根据权利要求1的半导体显示装置的DVD播放机。
6.一种半导体显示装置的驱动方法，
上述半导体显示装置包括：
多个像素，上述多个像素包括多个开关元件和多个像素电极；
对向电极；和帧速率变换部，其包括数据格化式部和RAM；
上述半导体显示装置的驱动方法包括以下步骤：
两次读出被输入到RAM的图像信号，并且把两次读出的上述图像信号输入上述数据格式部；
在上述数据格式部中作为基准用对向电极的电位颠倒在两次读出的图像信号之中的一个图像信号的极性；
在显示同样图像的两个任意相邻帧期间之中，在先帧期间和后帧期间作为显示信号，两次读出的图像信号分别被输入到的多个像素电极；
通过上述多个开关元件将上述显示信号输入到上述多个像素电极；
以上述对向电极的电位为基准，输入到上述多个像素电极的所有的显示信号在各帧期间中具有相同的极性。
7.根据权利要求6所述的方法，其特征是，上述多个开关元件的每个是由单晶硅、多晶硅或者非晶硅的其中之一构成的晶体管。
8.一种使用权利要求6所述方法的电脑。
9.一种使用权利要求6所述方法的摄像机。
10.一种使用权利要求6所述方法的DVD播放机。
CNB01125999XA 2000-07-14 2001-07-14 半导体显示装置和半导体显示装置的驱动方法 Expired - Fee Related CN1290073C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000214087 2000-07-14
JP214087/00 2000-07-14
JP214087/2000 2000-07-14

Publications (2)

Publication Number Publication Date
CN1334551A CN1334551A (zh) 2002-02-06
CN1290073C true CN1290073C (zh) 2006-12-13

Family

ID=18709731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01125999XA Expired - Fee Related CN1290073C (zh) 2000-07-14 2001-07-14 半导体显示装置和半导体显示装置的驱动方法

Country Status (4)

Country Link
US (2) US7142203B2 (zh)
KR (1) KR100800980B1 (zh)
CN (1) CN1290073C (zh)
TW (1) TW536827B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036264A (zh) * 2017-06-12 2018-12-18 株式会社日本有机雷特显示器 显示面板的控制装置、显示装置及显示面板的驱动方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774916B2 (en) * 2000-02-24 2004-08-10 Texas Instruments Incorporated Contour mitigation using parallel blue noise dithering system
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP3879484B2 (ja) * 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
JP4090799B2 (ja) * 2002-07-01 2008-05-28 奇美電子股▲ふん▼有限公司 画像表示素子及び画像表示装置
KR100932379B1 (ko) * 2002-12-30 2009-12-16 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TW583632B (en) * 2003-01-27 2004-04-11 Toppoly Optoelectronics Corp Driving method and circuit of liquid crystal display panel
TW591595B (en) * 2003-05-23 2004-06-11 Toppoly Optoelectronics Corp LCD driving circuit
CN1308757C (zh) * 2003-05-27 2007-04-04 统宝光电股份有限公司 液晶显示面板驱动方法与电路
JP4148876B2 (ja) * 2003-11-05 2008-09-10 シャープ株式会社 液晶表示装置ならびにその駆動回路および駆動方法
KR20050050885A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 신호 처리 장치 및 방법
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US20070001965A1 (en) * 2005-06-30 2007-01-04 Lg.Philips Lcd Co., Ltd. Driving integrated circuit of liquid crystal display device and driving method thereof
US7847793B2 (en) 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
KR101374507B1 (ko) * 2006-10-31 2014-03-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
KR101487738B1 (ko) * 2007-07-13 2015-01-29 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI377551B (en) * 2007-09-26 2012-11-21 Chunghwa Picture Tubes Ltd Flat panel display
EP2223294B1 (en) * 2007-11-20 2013-04-10 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal display device and image display method of the same
KR101552475B1 (ko) * 2007-11-22 2015-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 화상 처리 방법, 화상 표시 시스템, 및 컴퓨터 프로그램
WO2009069368A1 (ja) * 2007-11-29 2009-06-04 Sharp Kabushiki Kaisha 表示装置および表示装置の駆動方法
KR101289634B1 (ko) * 2007-12-29 2013-07-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101330459B1 (ko) * 2007-12-29 2013-11-15 엘지디스플레이 주식회사 액정표시장치
US8687918B2 (en) * 2008-03-05 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Image processing method, image processing system, and computer program
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI402819B (zh) * 2009-11-04 2013-07-21 Chunghwa Picture Tubes Ltd 具雙閘極驅動架構之液晶顯示裝置
US20110164068A1 (en) * 2010-01-06 2011-07-07 Qualcomm Mems Technologies, Inc. Reordering display line updates
KR101703875B1 (ko) * 2010-08-20 2017-02-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI440926B (zh) 2010-12-31 2014-06-11 Hongda Liu 液晶顯示裝置
US9396689B2 (en) * 2010-12-31 2016-07-19 Hung-Ta LIU Driving method for a pixel array of a display
KR101905779B1 (ko) * 2011-10-24 2018-10-10 삼성디스플레이 주식회사 표시 장치
JP6158588B2 (ja) 2012-05-31 2017-07-05 株式会社半導体エネルギー研究所 発光装置
TWI459342B (zh) * 2012-06-08 2014-11-01 Raydium Semiconductor Corp 驅動電路、驅動方法及儲存方法
CN104142978B (zh) * 2014-07-14 2018-04-27 重庆邮电大学 一种基于多特征和稀疏表示的图像检索***及方法
WO2016178117A1 (en) * 2015-05-06 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Secondary battery and electronic device
CN109272959A (zh) * 2018-11-12 2019-01-25 京东方科技集团股份有限公司 显示方法和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892160A (ja) * 1981-11-27 1983-06-01 Nec Corp サンプリング周波数変換装置
JPH084330B2 (ja) 1984-09-13 1996-01-17 ソニー株式会社 液晶ディスプレイ装置
JPH01188181A (ja) 1988-01-22 1989-07-27 Toshiba Corp 液晶表示装置
DE69027136T2 (de) * 1989-02-10 1996-10-24 Sharp Kk Flüssigkristallanzeigeeinheit und Steuerverfahren dafür
JP3202450B2 (ja) 1993-10-20 2001-08-27 日本電気株式会社 液晶表示装置
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JP3207693B2 (ja) 1994-12-13 2001-09-10 シャープ株式会社 画像表示装置
DE69532017T2 (de) * 1994-06-06 2004-08-05 Canon K.K. Gleichstromkompensation für Anzeige mit Zeilensprung
JP2743841B2 (ja) 1994-07-28 1998-04-22 日本電気株式会社 液晶表示装置
US6014126A (en) * 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
US5959599A (en) * 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
JPH09204159A (ja) 1996-01-29 1997-08-05 Canon Inc 表示装置の駆動回路と駆動方法
JP3417514B2 (ja) 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JPH10153986A (ja) 1996-09-25 1998-06-09 Toshiba Corp 表示装置
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3478717B2 (ja) * 1997-10-27 2003-12-15 キヤノン株式会社 液晶表示装置の調整方法
TWI257601B (en) * 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036264A (zh) * 2017-06-12 2018-12-18 株式会社日本有机雷特显示器 显示面板的控制装置、显示装置及显示面板的驱动方法
CN109036264B (zh) * 2017-06-12 2021-08-10 株式会社日本有机雷特显示器 显示面板的控制装置、显示装置及显示面板的驱动方法

Also Published As

Publication number Publication date
KR20020019874A (ko) 2002-03-13
CN1334551A (zh) 2002-02-06
US20020005846A1 (en) 2002-01-17
US7142203B2 (en) 2006-11-28
US20070040823A1 (en) 2007-02-22
US8009159B2 (en) 2011-08-30
TW536827B (en) 2003-06-11
KR100800980B1 (ko) 2008-02-05

Similar Documents

Publication Publication Date Title
CN1290073C (zh) 半导体显示装置和半导体显示装置的驱动方法
CN1304894C (zh) 液晶显示装置及其驱动方法
CN1288613C (zh) 发光器件和使用这种器件的电子设备
CN1198252C (zh) 显示装置及其驱动方法,信息终端装置
CN1218491C (zh) 数字模拟转换器及使用它的电子设备
CN1313996C (zh) 发光器件
CN1263153C (zh) 半导体器件及其制作方法
CN1149675C (zh) 半导体器件
CN1339773A (zh) 液晶显示器及它和包含它的便携式信息装置的驱动方法
CN1165806C (zh) 有源矩阵型显示器
CN1892775A (zh) 显示装置及其驱动方法
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1598914A (zh) 显示器件
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1319781A (zh) 半导体显示器件及其制作方法
CN1991545A (zh) 显示器件及其制造方法
CN1342964A (zh) 驱动场致发光显示装置的方法
CN1477492A (zh) 显示设备及使用该设备的显示***
CN1858837A (zh) 发光器件、以及电子器具
CN1595243A (zh) 显示装置
CN1196093C (zh) 显示器件及驱动该器件的方法
CN1221124A (zh) 半导体显示器件校正***和半导体显示器件的校正方法
CN1416110A (zh) 显示装置
CN1932940A (zh) 显示器件及显示器件的驱动方法
CN1405748A (zh) 显示设备及驱动其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20180714