JP6158588B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP6158588B2
JP6158588B2 JP2013106723A JP2013106723A JP6158588B2 JP 6158588 B2 JP6158588 B2 JP 6158588B2 JP 2013106723 A JP2013106723 A JP 2013106723A JP 2013106723 A JP2013106723 A JP 2013106723A JP 6158588 B2 JP6158588 B2 JP 6158588B2
Authority
JP
Japan
Prior art keywords
image signal
circuit
transistor
polarity
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013106723A
Other languages
English (en)
Other versions
JP2014006508A5 (ja
JP2014006508A (ja
Inventor
小山　潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013106723A priority Critical patent/JP6158588B2/ja
Publication of JP2014006508A publication Critical patent/JP2014006508A/ja
Publication of JP2014006508A5 publication Critical patent/JP2014006508A5/ja
Application granted granted Critical
Publication of JP6158588B2 publication Critical patent/JP6158588B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、発光素子が各画素に設けられた発光装置に関する。
液晶表示装置や発光装置などの半導体表示装置は、より高精細、高解像度の画像を表示するために画素数が増える傾向にあり、走査線駆動回路と信号線駆動回路には、高速での駆動が要求されている。特に信号線駆動回路は、走査線駆動回路により各ラインの画素が選択されている期間に、各ライン内の全ての画素に画像信号を入力する必要があるため、信号線駆動回路の駆動周波数は走査線駆動回路に比べて遙かに高い。
高い駆動周波数での駆動を実現するためには、単結晶シリコンなどの結晶性シリコンにチャネル形成領域を有する、移動度の高いトランジスタを、信号線駆動回路に用いることが有効である。現在実用化されている液晶表示装置では、単結晶のシリコンウェハなどを用いて作製された駆動回路が、ＩＣチップとして、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等を用い、画素部が形成された基板の周辺に実装されている。
下記の特許文献１には、シリコンのＩＣチップで作製された駆動回路をパネルに実装する技術が開示されている。また、特許文献２には、ガラス基板上に形成された駆動回路を短冊状に分割して、画素部が形成された基板上に実装する技術が開示されている。
特開２００７−２８６１１９号公報 特開平７−０１４８８０号公報
ところで、発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に視野角にも制限が無いため、液晶表示装置に替わる半導体表示装置として注目されている。発光装置は、実用化が進みつつあるが、市場における普及率は液晶表示装置に比べると圧倒的に低い。よって、駆動回路のＩＣチップについて比較すると、発光装置のＩＣチップは、液晶表示装置のＩＣチップよりも生産量が少なく、それ故に生産コストが高い。
そして、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子に印加する電圧の極性を所定のタイミングに従って反転させる駆動、所謂、交流駆動を採用することが多い。よって、液晶表示装置用の信号線駆動回路は、正の極性を有する画像信号と、負の極性を有する画像信号とを、両方出力するよう設計されている。一方、発光装置に用いられるＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの発光素子は、順方向に電流を供給することで発光する性質を有している。よって、発光装置用の信号線駆動回路は、正か負の、いずれか一方の極性を有する画像信号を出力するよう設計されている。
したがって、液晶表示装置用の信号線駆動回路を、発光装置の信号線駆動回路として用いる場合、信号線駆動回路から出力される、正の極性を有する画像信号と、負の極性を有する画像信号のうち、いずれか一方の画像信号は、発光装置における画像の表示に寄与しなくなる。そのため、画素部におけるフレーム周波数が同じであるならば、液晶表示装置用の信号線駆動回路を用いた時の方が、発光装置用の信号線駆動回路を用いた時よりも、信号線駆動回路に要求される駆動周波数は２倍程度高くなり、信号線駆動回路の負担が大きくなるというデメリットが生じる。
すなわち、液晶表示装置用の信号線駆動回路のＩＣチップは、生産コストが低いというメリットを有しているが、発光装置の信号線駆動回路としてそのまま転用すると、上記デメリットが伴うので好ましくない。
上述したような技術的背景のもと、本発明は、異なる極性を有する画像信号を用いて、画像の表示を行うことができる発光装置の提供を、課題の一つとする。
本発明の一態様では、信号線駆動回路から出力される、正の極性を有する画像信号と、負の極性を有する画像信号とをそれぞれ保持し、保持された二つの画像信号のいずれか一方において、その極性を反対の極性に変換することで、上記２つの画像信号を一の極性に揃える回路を、発光装置に設ける。
本発明の一態様では、２つの画像信号を一の極性に揃える上記回路により、信号線駆動回路から出力される、正の極性を有する画像信号と、負の極性を有する画像信号とを、共に、発光装置における画像の表示に寄与させることができる。また、本発明の一態様では、正の極性を有する画像信号と、負の極性を有する画像信号とをそれぞれ保持し、保持された二つの画像信号のいずれか一方において、その極性を反対の極性に変換することで、上記回路から出力される二つの画像信号の間に生じる遅延時間の差を、小さく抑えることができる。
具体的に、本発明の一態様に係る発光装置は、第１の極性を有する第１画像信号、及び、上記第１の極性とは異なる第２の極性を有する第２画像信号を、順に形成する駆動回路と、上記第１画像信号が保持される第１回路と、上記第２画像信号が保持され、なおかつ、保持された上記第２画像信号が有する上記第２の極性が、上記第１の極性に変換される第２回路と、上記第１回路に保持された上記第１画像信号と、上記第２回路において上記第１の極性に変換された上記第２画像信号とに従って、順に輝度が定められる発光素子と、を有する。
本発明の一態様では、異なる極性を有する画像信号を用いて、画像の表示を行うことができる発光装置を、提供することができる。
発光装置の構成を示す図。 選択回路の構成を示す図。 選択回路の動作を示す図。 選択回路の動作を示す図。 選択回路の構成を示す図。 タイミングチャート。 発光装置の構成を示す図。 画素の回路図。 画素部の構成を示す図。 発光装置の斜視図。 画素の断面図。 発光装置の上面図と断面図。 電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において発光装置とは、発光素子が各画素に形成されたパネルと、該パネルに信号線駆動回路を含むＩＣチップ等を実装した状態にあるモジュールとを、その範疇に含む。
（実施の形態１）
図１に、本発明の一態様に係る発光装置１００の構成例を示す。図１に示す発光装置１００は、正の極性を有する第１画像信号と、負の極性を有する第２画像信号とが形成される信号線駆動回路１０１と、正の極性を有する第１画像信号と、負の極性を有する第２画像信号とをそれぞれ保持し、保持された二つの上記画像信号のいずれか一方において、その極性を反対の極性に変換することで、上記２つの上記画像信号を一の極性に揃える選択回路１０２と、上記２つの上記画像信号に従って、順に輝度が定められる発光素子１０３とを有する。
具体的に、信号線駆動回路１０１は、入力されたシリアルの画像信号をパラレルの画像信号に変換して出力する機能を有している。なおかつ、信号線駆動回路１０１から出力される画像信号のうち、一の信号線に対応する第１画像信号及び第２画像信号は、いずれか一方が正の極性を有し、他方が負の極性を有する。
なお、発光素子が有するカソード及びアノードは、いずれか一方が、画像信号に従ってその電位が制御され、他方は接地電位などの基準となる電位（基準電位Ｖｃｏｍと呼ぶ）が与えられる。第１画像信号と第２画像信号とは、上記基準電位Ｖｃｏｍよりも高い電位を有する場合に正の極性を有するものとし、上記基準電位Ｖｃｏｍよりも低い電位を有する場合に負の極性を有するものとする。なお、画像情報によっては、第１画像信号または第２画像信号の有する電位が基準電位Ｖｃｏｍと同じ高さであり、極性を有さない場合もあり得る。
信号線駆動回路１０１には高速動作が要求される。そのため、信号線駆動回路１０１は、多結晶または単結晶の、結晶性を有するシリコンまたはゲルマニウムを用いた、ダイオードやトランジスタなどの半導体素子が設けられていることが望ましい。
また、選択回路１０２は、第１選択回路１０４及び第２選択回路１０５を有する。第１選択回路１０４は、第１画像信号と第２画像信号のうち、いずれか一方の画像信号を保持する機能を有する。また、第２選択回路１０５は、第１画像信号と第２画像信号のうち、いずれか他方の画像信号を保持する機能を有する。さらに、第２選択回路１０５は、第２選択回路１０５に保持された画像信号が有する極性を、第１選択回路１０４に保持された画像信号が有する極性と同じ極性に、変換する機能を有する。
具体的に、図１では、電位が＋Ｖ１である、正の極性を有する第１画像信号が、第１選択回路１０４に保持され、保持された＋Ｖ１の電位が信号線１０６に与えられる場合を例示している。また、図１では、電位が−Ｖ２である、負の極性を有する第２画像信号が、第２選択回路１０５に保持され、保持された−Ｖ２の電位が＋Ｖ２の電位に変換され、信号線１０６に与えられる場合を例示している。なお、Ｖｃｏｍ＜＋Ｖ１であり、−Ｖ２＜Ｖｃｏｍである。
選択回路１０２と信号線１０６とは、必ずしも直接接続されておらず、間に、画像信号が有する画像情報に変更を加えずに、画像信号の電位のレベルを変更する回路が、設けられている場合がある。この場合、選択回路１０２から出力される画像信号の電位と、信号線１０６に与えられる画像信号の電位とは、必ずしも一致しない。少なくとも、本発明の一態様では、選択回路１０２を用いることで、信号線１０６に順に与えられる第１画像信号の極性と第２画像信号の極性とを一つに揃えることができる。
本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
発光素子１０３は、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤなどを、発光素子１０３として用いることができる。ＯＬＥＤは、ＥＬ層と、アノードと、カソードとを少なくとも有している。ＥＬ層はアノードとカソードの間に設けられた単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層を少なくとも含んでいる。ＥＬ層は、カソードとアノード間の電位差が、発光素子１０３の閾値電圧Ｖｔｈｅ以上になったときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
なお、図１では、正の極性を有する第１画像信号及び第２画像信号に順に従って、発光素子１０３の輝度が定められる場合を例示している。しかし、発光素子１０３が有するアノード及びカソードのどちらに基準電位Ｖｃｏｍが与えられるのかによっては、負の極性を有する第１画像信号及び第２画像信号に順に従って、発光素子１０３の輝度が定められる場合もあり得る。
次いで、選択回路１０２が有する第１選択回路１０４及び第２選択回路１０５の、より詳しい構成例を図２に示す。
図２では、信号線駆動回路１０１と、選択回路１０２とを示す。図２に示す第１選択回路１０４は、スイッチＳＷ１と、スイッチＳＷ２と、容量素子１０７とを有する。また、図２に示す第２選択回路１０５は、スイッチＳＷ３と、スイッチＳＷ４と、スイッチＳＷ５と、スイッチＳＷ６と、容量素子１０８とを有する。
第１選択回路１０４において、スイッチＳＷ１は、信号線駆動回路１０１において生成された第１画像信号の、容量素子１０７が有する第１電極への入力を制御する機能を有する。すなわち、スイッチＳＷ１が導通状態にあるとき、第１画像信号の電位が容量素子１０７の第１電極に与えられ、スイッチＳＷ１が非導通状態にあるとき、第１画像信号の電位は容量素子１０７の第１電極に与えられない。また、スイッチＳＷ１が非導通状態にあるとき、信号線駆動回路１０１において生成された第２画像信号の電位も、容量素子１０７の第１電極に与えられない。
容量素子１０７は、第２電極に基準電位Ｖｃｏｍが供給されており、スイッチＳＷ１を介して第１電極に与えられた第１画像信号の電位を、保持する機能を有する。
また、第１選択回路１０４において、スイッチＳＷ２は、容量素子１０７に保持されている第１画像信号の電位の、選択回路１０２からの出力を制御する機能を有する。すなわち、スイッチＳＷ２が導通状態にあるとき、第１画像信号の電位が選択回路１０２から出力され、スイッチＳＷ２が非導通状態にあるとき、第１画像信号の電位は選択回路１０２から出力されない。選択回路１０２から出力された第１画像信号の電位は、信号線１０６に付加された容量素子１０９に与えられる。
第２選択回路１０５において、スイッチＳＷ３は、信号線駆動回路１０１において生成された第２画像信号の、容量素子１０８が有する第１電極への入力を制御する機能を有する。すなわち、スイッチＳＷ３が導通状態にあるとき、第２画像信号の電位が容量素子１０８の第１電極に与えられ、スイッチＳＷ３が非導通状態にあるとき、第２画像信号の電位は容量素子１０８の第１電極に与えられない。また、スイッチＳＷ３が非導通状態にあるとき、信号線駆動回路１０１において生成された第１画像信号の電位も、容量素子１０８の第１電極に与えられない。
また、第２選択回路１０５において、スイッチＳＷ４は、容量素子１０８が有する第１電極への、基準電位Ｖｃｏｍの供給を制御する機能を有する。すなわち、スイッチＳＷ４が導通状態にあるとき、容量素子１０８が有する第１電極に基準電位Ｖｃｏｍが供給され、スイッチＳＷ４が非導通状態にあるとき、容量素子１０８が有する第１電極に基準電位Ｖｃｏｍは供給されない。
容量素子１０８は、スイッチＳＷ３を介して第１電極に与えられた第２画像信号の電位を、保持する機能を有する。
また、第２選択回路１０５において、スイッチＳＷ５は、容量素子１０８が有する第２電極の電位の、選択回路１０２からの出力を制御する機能を有する。すなわち、スイッチＳＷ５が導通状態にあるとき、容量素子１０８が有する第２電極の電位が選択回路１０２から出力され、スイッチＳＷ５が非導通状態にあるとき、容量素子１０８が有する第２電極の電位は選択回路１０２から出力されない。選択回路１０２から出力された容量素子１０８が有する第２電極の電位は、信号線１０６に付加された容量素子１０９に与えられる。
また、第２選択回路１０５において、スイッチＳＷ６は、容量素子１０８が有する第２電極への、基準電位Ｖｃｏｍの供給を制御する機能を有する。すなわち、スイッチＳＷ６が導通状態にあるとき、容量素子１０８が有する第２電極に基準電位Ｖｃｏｍが供給され、スイッチＳＷ６が非導通状態にあるとき、容量素子１０８が有する第２電極に基準電位Ｖｃｏｍは供給されない。
次いで、図２に示した選択回路１０２の動作の一例について、説明する。図３及び図４に、選択回路１０２の動作例を模式的に示す。
まず、図３（Ａ）に示すように、電位＋Ｖ１を有する、正の極性の第１画像信号が、信号線駆動回路１０１から、端子１１０を介して選択回路１０２に入力される。図３（Ａ）では、第１選択回路１０４においてスイッチＳＷ１が導通状態、スイッチＳＷ２が非導通状態にあり、スイッチＳＷ１を介して電位＋Ｖ１が容量素子１０７の第１電極に与えられる。容量素子１０７の第２電極には基準電位Ｖｃｏｍが供給されている。
また、図３（Ａ）では、第２選択回路１０５においてスイッチＳＷ３が非導通状態にある。よって、正の極性の第１画像信号の電位＋Ｖ１は、容量素子１０８の第１電極に与えられない。また、図３（Ａ）では、第２選択回路１０５においてスイッチＳＷ４及びスイッチＳＷ６が導通状態にある。よって、容量素子１０８の第１電極及び第２電極には、スイッチＳＷ４及びスイッチＳＷ６を介して、基準電位Ｖｃｏｍがそれぞれ供給される。また、図３（Ａ）では、第２選択回路１０５においてスイッチＳＷ５が非導通状態にある。よって、容量素子１０８の第２電極の電位は、信号線１０６に与えられない。
次いで、図３（Ｂ）に示すように、電位−Ｖ２を有する負の極性の第２画像信号が、信号線駆動回路１０１から、端子１１０を介して選択回路１０２に入力される。図３（Ｂ）では、第１選択回路１０４においてスイッチＳＷ１が非導通状態にあるため、負の極性の第２画像信号の電位−Ｖ２は、容量素子１０７の第１電極に与えられない。また、図３（Ｂ）では、第１選択回路１０４においてスイッチＳＷ２が導通状態にあり、スイッチＳＷ２を介して電位＋Ｖ１が、信号線１０６に与えられる。容量素子１０７の第２電極には基準電位Ｖｃｏｍが供給されている。
また、図３（Ｂ）では、第２選択回路１０５において、スイッチＳＷ３が導通状態、スイッチＳＷ４が非導通状態にある。よって、負の極性の第２画像信号の電位−Ｖ２は、スイッチＳＷ３を介して容量素子１０８の第１電極に与えられる。また、図３（Ｂ）では、第２選択回路１０５において、スイッチＳＷ５が非導通状態、スイッチＳＷ６が導通状態にある。よって、容量素子１０８の第２電極には基準電位Ｖｃｏｍが供給され、容量素子１０８の第２電極の電位は、信号線１０６に与えられない。すなわち、図３（Ｂ）では、容量素子１０８の第１電極に電位−Ｖ２が与えられ、容量素子１０８の第２電極に基準電位Ｖｃｏｍが与えられた状態にある。
次いで、図４に示すように、電位＋Ｖ１を有する正の極性の第１画像信号が、信号線駆動回路１０１から、端子１１０を介して選択回路１０２に入力される。図４では、第１選択回路１０４においてスイッチＳＷ１が導通状態にあるため、正の極性の第１画像信号の電位＋Ｖ１は、スイッチＳＷ１を介して容量素子１０７の第１電極に与えられる。また、図４では、第１選択回路１０４においてスイッチＳＷ２が非導通状態にあるため、容量素子１０７の第１電極の電位は、信号線１０６に与えられない。容量素子１０７の第２電極には基準電位Ｖｃｏｍが供給されている。
また、図４では、第２選択回路１０５において、スイッチＳＷ３が非導通状態、スイッチＳＷ４が導通状態にある。そのため、容量素子１０８の第１電極は、電位−Ｖ２から基準電位Ｖｃｏｍに変化する。よって、電荷保存則に従って、容量素子１０８の第２電極は、基準電位Ｖｃｏｍから電位＋Ｖ２に変化する。また、図４では、第２選択回路１０５において、スイッチＳＷ５が導通状態、スイッチＳＷ６が非導通状態にある。よって、容量素子１０８の第２電極の電位＋Ｖ２は、信号線１０６に与えられる。すなわち、図４では、正の極性を有する第２画像信号の電位＋Ｖ２が、選択回路１０２から信号線１０６に与えられることとなる。
なお、信号線１０６には容量素子１０９が付加されているため、信号線１０６の電位は、信号線１０６に与えられた電位とは必ずしも一致しない。容量素子１０８の容量値が容量素子１０９の容量値に比べて十分大きい場合は、信号線１０６の電位を、信号線１０６に与えられた電位にほぼ等しくすることができる。しかし、容量素子１０８の容量値が容量素子１０９の容量値に比べて十分大きいとは言えない場合、信号線１０６の電位は、信号線１０６に与えられた電位から基準電位Ｖｃｏｍ側にシフトした高さに定まる。例えば、正の極性の第１画像信号の電位＋Ｖ１や、正の極性の第２画像信号の電位＋Ｖ２が信号線１０６に与えられると、信号線１０６は、第１画像信号の電位＋Ｖ１や第２画像信号の電位＋Ｖ２からマイナス側にシフトした高さの電位に定まる。上述した電位のシフトは、信号線１０６がより長くなることで信号線１０６に付加する寄生容量が大きくなり、容量素子１０８の容量値に比べて容量素子１０９の容量値が大きくなると、より顕著に生じる。
本発明の一態様では、選択回路１０２により、信号線１０６に入力される第１画像信号及び第２画像信号を一の極性に揃えることができる。よって、信号線駆動回路１０１から出力される第１画像信号の極性と、第２画像信号の極性とが互いに異なっていても、第１画像信号及び第２画像信号がそれぞれ有する画像情報に従って、発光素子１０３の輝度を定めることができる。よって、第１画像信号及び第２画像信号を、共に、発光装置１００における画像の表示に寄与させることができる。
また、本発明の一態様では、正の極性を有する第１画像信号を第１選択回路１０４の容量素子１０７において保持し、負の極性を有する第２画像信号を第２選択回路１０５の容量素子１０８において保持し、第２画像信号の極性を反対の極性に変換している。よって、容量素子１０７の容量値と容量素子１０８の容量値がより近いほど、第１選択回路１０４における第１画像信号の遅延時間と、第２選択回路１０５における第２画像信号の遅延時間とは、その差が小さくなる。本発明の一態様では上記構成により、正の極性を有する第１画像信号を第１選択回路１０４において保持せずに、そのまま選択回路１０２から出力させる場合よりも、選択回路１０２から出力される第１画像信号と第２画像信号の間に生じる遅延時間の差を、小さく抑えることができる。
次いで、図２に示した選択回路１０２において、スイッチとして、半導体素子に相当するトランジスタを用いた場合の、具体的な選択回路１０２の構成例について説明する。
図５に、スイッチとしてトランジスタを用いた場合の、選択回路１０２の構成例を示す。図５に示す選択回路１０２では、第１選択回路１０４が、スイッチＳＷ１として機能するトランジスタ１１１と、スイッチＳＷ２として機能するトランジスタ１１２と、容量素子１０７とを有する。また、図５に示す選択回路１０２では、第２選択回路１０５が、スイッチＳＷ３として機能するトランジスタ１１３と、スイッチＳＷ４として機能するトランジスタ１１４と、スイッチＳＷ５として機能するトランジスタ１１５と、スイッチＳＷ６として機能するトランジスタ１１６と、容量素子１０８とを有する。
具体的に、トランジスタ１１１のソース及びドレインは、一方が端子１１０に接続され、他方が容量素子１０７の第１電極に接続されている。また、トランジスタ１１１のゲートは、端子Ｔｘ１に接続されている。トランジスタ１１２のソース及びドレインは、一方が容量素子１０７の第１電極に接続され、他方が信号線１０６に接続されている。また、トランジスタ１１２のゲートは、端子Ｔｘ２に接続されている。トランジスタ１１３のソース及びドレインは、一方が端子１１０に接続され、他方が容量素子１０８の第１電極に接続されている。また、トランジスタ１１３のゲートは、端子Ｔｘ３に接続されている。トランジスタ１１４のソース及びドレインは、一方が容量素子１０８の第１電極に接続され、他方が基準電位Ｖｃｏｍの与えられているノードに接続されている。また、トランジスタ１１４のゲートは、端子Ｔｘ４に接続されている。トランジスタ１１５のソース及びドレインは、一方が信号線１０６に接続され、他方が容量素子１０８の第２電極に接続されている。また、トランジスタ１１５のゲートは、端子Ｔｘ５に接続されている。トランジスタ１１６のソース及びドレインは、一方が容量素子１０８の第２電極に接続され、他方が基準電位Ｖｃｏｍの与えられているノードに接続されている。また、トランジスタ１１６のゲートは、端子Ｔｘ６に接続されている。
なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
トランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
次いで、図５に示した選択回路１０２の動作の一例について、説明する。図６に、図５に示した選択回路１０２の、タイミングチャートの一例を示す。ただし、図６では、ｉ番目の信号線１０６−ｉに対応する、ｉ列目の選択回路１０２−ｉと、（ｉ＋１）番目の信号線１０６−（ｉ＋１）に対応する、（ｉ＋１）列目の選択回路１０２−（ｉ＋１）とについてのタイミングチャートを、一例として示す。また、図６では、トランジスタ１１１乃至トランジスタ１１６は全てｎチャネル型である場合のタイミングチャートを示す。
まず、第１のフレーム期間に相当する期間Ｔ１において、信号線駆動回路１０１から、端子１１０−ｉに、正の極性を有する第１画像信号の電位＋Ｖ１が供給され、端子１１０−（ｉ＋１）に、負の極性を有する第２画像信号の電位−Ｖ２が供給される。
そして、期間Ｔ１において、選択回路１０２−ｉでは、端子Ｔｘ１、端子Ｔｘ４、及び端子Ｔｘ５にハイレベルの電位ＶＤＤ、端子Ｔｘ２、端子Ｔｘ３、及び端子Ｔｘ６にローレベルの電位ＶＳＳが与えられる。よって、トランジスタ１１１、トランジスタ１１４、及びトランジスタ１１５は導通状態になり、トランジスタ１１２、トランジスタ１１３、及びトランジスタ１１６は非導通状態になる。よって、端子１１０−ｉに供給された、正の極性を有する第１画像信号の電位＋Ｖ１が、第１選択回路１０４が有する容量素子１０７の第１電極に与えられる。
また、期間Ｔ１において、選択回路１０２−（ｉ＋１）では、端子Ｔｘ２、端子Ｔｘ３、及び端子Ｔｘ６にハイレベルの電位ＶＤＤ、端子Ｔｘ１、端子Ｔｘ４、及び端子Ｔｘ５にローレベルの電位ＶＳＳが与えられる。よって、トランジスタ１１２、トランジスタ１１３、及びトランジスタ１１６は導通状態になり、トランジスタ１１１、トランジスタ１１４、及びトランジスタ１１５は非導通状態になる。よって、端子１１０−（ｉ＋１）に供給された、負の極性を有する第２画像信号の電位−Ｖ２が、第２選択回路１０５が有する容量素子１０８の第１電極に与えられる。
次いで、第２のフレーム期間に相当する期間Ｔ２において、選択回路１０２−ｉでは、端子Ｔｘ２、端子Ｔｘ３、及び端子Ｔｘ６にハイレベルの電位ＶＤＤ、端子Ｔｘ１、端子Ｔｘ４、及び端子Ｔｘ５にローレベルの電位ＶＳＳが与えられる。よって、トランジスタ１１２、トランジスタ１１３、及びトランジスタ１１６は導通状態になり、トランジスタ１１１、トランジスタ１１４、及びトランジスタ１１５は非導通状態になる。よって、期間Ｔ１において、容量素子１０７の第１電極に与えられた、正の極性を有する第１画像信号の電位＋Ｖ１は、第１選択回路１０４から信号線１０６−ｉに与えられる。
また、期間Ｔ２において、選択回路１０２−（ｉ＋１）では、端子Ｔｘ１、端子Ｔｘ４、及び端子Ｔｘ５にハイレベルの電位ＶＤＤ、端子Ｔｘ２、端子Ｔｘ３、及び端子Ｔｘ６にローレベルの電位ＶＳＳが与えられる。よって、トランジスタ１１１、トランジスタ１１４、及びトランジスタ１１５は導通状態になり、トランジスタ１１２、トランジスタ１１３、及びトランジスタ１１６は非導通状態になる。よって、期間Ｔ１において、容量素子１０８の第１電極に与えられた、負の極性を有する第２画像信号の電位−Ｖ２は、その極性が反転する。そして、正の極性を有する第２画像信号の電位＋Ｖ２が、第２選択回路１０５から信号線１０６−（ｉ＋１）に与えられる。
なお、図６では、信号線駆動回路１０１から出力される、一の信号線に対応する画像信号と、上記信号線に隣接する一の信号線に対応する画像信号とが、任意の一フレーム期間において逆の極性を有する場合の、選択回路１０２におけるタイミングチャートを示している。しかし、本発明の一態様に係る発光装置では、一のフレーム期間において信号線駆動回路１０１から出力される、全ての信号線に対応する画像信号の極性が同じであり、なおかつ、隣接するフレーム期間において、信号線駆動回路１０１から出力される画像信号が、互いに逆の極性を有していても良い。
（実施の形態２）
図７に、本発明の一態様に係る発光装置の構成の一例を、ブロック図で示す。図７に示す発光装置２００は、発光素子が各画素に設けられた画素部２０１と、画素部２０１の動作を制御する駆動回路とを有する。図７に示す発光装置２００では、駆動回路として、走査線駆動回路２０２、信号線駆動回路２０３、選択回路２０４を有する。
走査線駆動回路２０２は、画素部２０１が有する画素を選択する機能を有する。信号線駆動回路２０３は、走査線駆動回路２０２によって選択された画素に対応する、正の極性を有する画像信号、及び負の極性を有する画像信号を、出力する機能を有する。選択回路２０４は信号線駆動回路２０３から出力された正の極性を有する画像信号、及び負の極性を有する画像信号の、いずれか一方の極性を反転させる機能を有する。
そして、図７に示す信号線駆動回路２０３は、シフトレジスタ２０５、レベルシフタ２０６、サンプリング回路２０７、アナログ記憶回路２０８、アナログバッファ２０９を有している。なお、図７に示す信号線駆動回路２０３の構成は、本発明の一態様に係る発光装置が有する、信号線駆動回路の一例に相当する。本発明の一態様では、図７に示すような、アナログの画像信号を出力する信号線駆動回路を有していても良いし、デジタルの画像信号を出力する信号線駆動回路を有していても良い。
次いで、図７に示す発光装置２００の動作について説明する。信号線駆動回路２０３では、シフトレジスタ２０５に、クロック信号、スタートパルス信号が入力される。シフトレジスタ２０５は、これらクロック信号及びスタートパルス信号に従って、パルスが順次シフトするタイミング信号を生成し、出力する機能を有する。
レベルシフタ２０６は、シフトレジスタ２０５から出力されたタイミング信号が有する電圧の振幅を調整する機能を有する。振幅が調整されたタイミング信号は、サンプリング回路２０７に送られる。サンプリング回路２０７は、レベルシフタ２０６から送られてきたタイミング信号に従って、アナログの画像信号をサンプリングする機能を有する。具体的に、サンプリング回路２０７は、タイミング信号のパルスが出現している期間において、アナログの画像信号の電位を取得し、当該電位を保持する機能を有する。タイミング信号のパルスが出現している期間において、画像信号の電位が基準電位Ｖｃｏｍよりも高い場合は、正の極性を有する画像信号がサンプリングされることとなる。タイミング信号のパルスが出現している期間において、画像信号の電位が基準電位Ｖｃｏｍよりも低い場合は、負の極性を有する画像信号がサンプリングされることとなる。
そして、１ライン期間分の画像信号が全てサンプリングされると、サンプリングされた画像信号は、ラッチ信号に従って一斉にアナログ記憶回路２０８に送られ、アナログ記憶回路２０８において保持される。アナログ記憶回路２０８に保持される画像信号は、アナログバッファ２０９を介して選択回路２０４に送られる。
なお、画像信号のサンプリングは対応する信号線ごとに順に行っても良いし、１ライン内の画素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。
そして、アナログ記憶回路２０８から選択回路２０４に画像信号が送られるのと並行して、サンプリング回路２０７は次のライン期間に対応する画像信号を再びサンプリングすることができる。
選択回路２０４は、アナログ記憶回路２０８から送られてきた画像信号を保持し、保持された画像信号を、信号線を介して画素部２０１に送る。或いは、選択回路２０４は、アナログ記憶回路２０８から送られてきた画像信号を保持し、保持された画像信号の極性を反転させて、極性を反転させた画像信号を、信号線を介して画素部２０１に送る。
走査線駆動回路２０２では、画素部２０１が有する画素をラインごとに選択する。選択回路２０４から信号線を介して画素部２０１に送られた画像信号は、走査線駆動回路２０２において選択されたラインの画素に入力される。
なお、シフトレジスタ２０５の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
なお、図７に示す発光装置２００では、画素部２０１に入力される画像信号がアナログである場合を例示している。画素部２０１に入力される画像信号がアナログではなくデジタルである場合、画素部２０１における階調の表示は、例えば面積階調法または時間階調法を用いて行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を画像信号の各ビットに基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が明と暗を表示する期間の比率を制御することによって、階調表示を行う駆動法である。
また、信号線駆動回路２０３がＩＣチップに形成されている場合、信号線駆動回路２０３と選択回路２０４との接続方法として、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法やワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。或いは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方法、ＴＡＢテープに実装するＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法などを用いても良い。
図１０（Ａ）、図１０（Ｂ）に、信号線駆動回路の形成されたチップ状の基板が、選択回路及び画素部が形成された第２基板に実装された、発光装置の斜視図を示す。
図１０（Ａ）に示す発光装置は、基板６００１と基板６００６の間に、画素部６００２と、走査線駆動回路６００３と、選択回路６００７とが形成されている。そして、信号線駆動回路が形成されている基板６００４が、基板６００１に直接実装されている。なお、走査線駆動回路６００３と、選択回路６００７とは、必ずしも基板６００１と基板６００６の間に位置する必要はなく、基板６００１上において、基板６００６とは重ならない領域に、設けられていても良い。
具体的には、基板６００４に形成された信号線駆動回路が、基板６００１に貼り合わされ、選択回路６００７と電気的に接続されている。また、画素部６００２、走査線駆動回路６００３、選択回路６００７、基板６００４に形成された信号線駆動回路には、それぞれ電源電位、各種信号等が、ＦＰＣ６００５を介して供給される。
図１０（Ｂ）に示す発光装置は、基板６１０１と基板６１０６の間に、画素部６１０２と、走査線駆動回路６１０３と、選択回路６１０７とが形成されている。そして、信号線駆動回路が形成された基板６１０４が、基板６１０１に接続されたＦＰＣ６１０５に、更に実装されている。なお、走査線駆動回路６１０３と、選択回路６１０７とは、必ずしも基板６１０１と基板６１０６の間に位置する必要はなく、基板６１０１上において、基板６１０６とは重ならない領域に、設けられていても良い。
画素部６１０２、走査線駆動回路６１０３、選択回路６１０７、基板６１０４に形成された信号線駆動回路に、それぞれ電源電位、各種信号等が、ＦＰＣ６１０５を介して供給される。
信号線駆動回路の形成された基板の実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また信号線駆動回路の形成された基板を実装する位置は、電気的な接続が可能であるならば、図１０に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等をＩＣチップで形成し、選択回路及び画素部が形成された基板に実装するようにしても良い。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様に係る発光装置が有する、画素の具体的な構成の一例について説明する。なお、画素が有するトランジスタは、本発明の一態様において半導体素子に相当する。
図８（Ａ）に、画素３００の回路図の一例を示す。画素３００は、画素３００への画像信号の入力を制御するトランジスタ３０１と、発光素子３０２と、画像信号に従って発光素子３０２に供給する電流値を制御するトランジスタ３０３と、画像信号の電位を保持するための容量素子３０４と、を有する。
発光素子３０２のアノードとカソードのいずれか一方は、画素３００に入力される画像信号に従ってその電位が制御される。発光素子３０２のアノードとカソードのいずれか他方には、基準電位Ｖｃｏｍが与えられる。そして、発光素子３０２の輝度は、アノードとカソード間の電位差によって定まる。画素部が有する複数の画素３００のそれぞれにおいて、発光素子３０２の輝度が画像情報を有する画像信号に従って調整されることで、画素部に画像が表示される。
次いで、画素３００が有する、トランジスタ３０１、トランジスタ３０３、容量素子３０４、発光素子３０２の接続構成について説明する。
トランジスタ３０１は、ソースまたはドレインの一方が信号線３０５に接続され、ソースまたはドレインの他方がトランジスタ３０３のゲートに接続されている。トランジスタ３０１のゲートは、配線３０６に接続されている。トランジスタ３０３は、ソースまたはドレインの一方が配線３０７に接続され、ソースまたはドレインの他方が発光素子３０２に接続されている。具体的に、トランジスタ３０３のソースまたはドレインの他方は、発光素子３０２のアノードとカソードのいずれか一方に接続されている。発光素子３０２のアノードとカソードのいずれか他方は、基準電位Ｖｃｏｍが与えられた配線３０８に接続されている。
なお、図８（Ａ）では、画素３００が容量素子３０４を有する場合を例示しているが、例えばトランジスタ３０１のゲートと活性層の間に形成されるゲート容量や、ゲートの寄生容量が十分大きい場合など、他の容量により画像信号の電位を十分保持できる場合には、必ずしも容量素子３０４を画素３００に設ける必要はない。
図８（Ｂ）に、画素３００の別の一例について説明する。
図８（Ｂ）に、画素３００の回路図の一例を示す。画素３００は、トランジスタ３１１乃至トランジスタ３１５と、発光素子３１６と、容量素子３１７とを有する。
トランジスタ３１２は、信号線３１８と、容量素子３１７の一対の電極のうちの一方との接続を制御する機能を有する。容量素子３１７の一対の電極のうちの他方は、トランジスタ３１１のソース及びドレインの一方に接続される。トランジスタ３１３は、配線３１９と、トランジスタ３１１のゲートとの接続を制御する機能を有する。トランジスタ３１４は、容量素子３１７の一対の電極のうちの一方と、トランジスタ３１１のゲートとの接続を制御する機能を有する。トランジスタ３１５は、トランジスタ３１１のソース及びドレインの一方と、発光素子３１６のアノードとカソードのいずれか一方との接続を制御する機能を有する。
さらに、図８（Ｂ）では、トランジスタ３１１のソース及びドレインの他方は配線３２０に接続されている。
また、トランジスタ３１２における導通状態または非導通状態の選択は、トランジスタ３１２のゲートに接続された配線３２１の電位により定まる。トランジスタ３１３における導通状態または非導通状態の選択は、トランジスタ３１３のゲートに接続された配線３２１の電位により定まる。トランジスタ３１４における導通状態または非導通状態の選択は、トランジスタ３１４のゲートに接続された配線３２２の電位により定まる。トランジスタ３１５における導通状態または非導通状態の選択は、トランジスタ３１５のゲートに接続された配線３２３の電位により定まる。発光素子３１６のアノードとカソードのいずれか他方は、基準電位Ｖｃｏｍが与えられた配線３２４に接続されている。
なお、図８（Ａ）及び図８（Ｂ）において、画素３００は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図８（Ａ）及び図８（Ｂ）において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一対のゲートの一方をバックゲートとすると、バックゲートはフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、通常のゲート及びバックゲートに同じ高さの電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えられていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
また、図８（Ａ）及び図８（Ｂ）では、トランジスタが全てｎチャネル型である場合を例示している。画素３００内のトランジスタが全て同じ極性である場合、トランジスタの作製工程を簡略化することができる。
また、トランジスタ３０３を飽和領域で動作させる場合、チャネル長またはチャネル幅を、画素３００内のトランジスタ３０３以外のトランジスタよりも長くすることが望ましい。チャネル幅を長くすることにより、キンク効果が低減し、飽和領域において、ソースとドレイン間の電圧に対するドレイン電流の値をフラットにすることができる。或いは、チャネル幅を長くすることにより、トランジスタ３０３は、飽和領域においても、多くの電流を流すことができる。
また、図８（Ａ）及び図８（Ｂ）では、画素３００内のトランジスタが、単数のゲートを有することで、一の半導体膜に単数のチャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明はこの構成に限定されない。画素３００内のトランジスタのいずれかまたは全てが、電気的に接続された複数のゲートを有することで、一の半導体膜に複数のチャネル形成領域を有する、マルチゲート構造であっても良い。
次いで、図８（Ａ）に示した画素３００を例に挙げて、画素部３５０の構成の一例について説明する。図９に、画素部３５０の具体的な回路図の一例を示す。
図９に示すように、画素部３５０は、複数の信号線３０５、複数の配線３０６、複数の配線３０７、配線３０８を有している。複数の信号線３０５は、選択回路に接続されており、複数の配線３０６は、走査線駆動回路に接続されている。
そして、各画素３００は、複数の信号線３０５の１つと、複数の配線３０６の１つと、複数の配線３０７の１つとに、接続されている。全ての画素３００は、配線３０８に接続されている。
図９に示した画素部３５０では、画像信号の画素３００への入力を行う際、複数の配線３０６が順に選択される。選択された配線３０６に接続された画素３００では、配線３０６にゲートが接続されているトランジスタ３０１が導通状態になる。そして、複数の信号線３０５のそれぞれに入力された画像信号の電位が、トランジスタ３０１が導通状態になることで、トランジスタ３０３のゲートに与えられる。配線３０６の選択が終了すると、トランジスタ３０１が非導通状態になり、画像信号の電位はトランジスタ３０３のゲートにおいて保持される。
そして、画像信号の電位に従って、発光素子３０２の発光状態が定まる。具体的には、画像信号の電位に従ってトランジスタ３０３が導通状態になっている場合、発光素子３０２は電流が供給されて発光の状態となる。また、画像信号の電位に従って、トランジスタ３０３が非導通状態になっている場合、発光素子３０２への電流の供給は行われず、発光素子３０２は非発光の状態となる。
上記動作により、画素部３５０に画像を表示することができる。
なお、画素３００に用いられるトランジスタは、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体膜にチャネル形成領域を有するトランジスタが用いられていても良いし、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜にチャネル形成領域を有するトランジスタが用いられていても良い。シリコンとしては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さい。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
また、酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
本明細書において、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
図８（Ａ）に示した画素３００においてオフ電流の極めて小さいトランジスタ３０１を用いることで、また、図８（Ｂ）に示した画素３００においてオフ電流の極めて小さいトランジスタ３１２、トランジスタ３１３及びトランジスタ３１４を用いることで、トランジスタ３０３またはトランジスタ３１１のゲートの電位が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、高純度化された酸化物半導体を活性層に用いたトランジスタ３１２を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、図８（Ａ）では、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、トランジスタ３０３のゲートに容量素子３０４を接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子３０４を設けないことによって、或いは容量素子３０４のサイズを小さくすることによって、開口率を高めることができるため、発光装置の消費電力を低減させることができる。
（実施の形態４）
本実施の形態では、ボトムエミッション構造、トップエミッション構造、デュアルエミッション構造について説明する。デュアルエミッション構造とは、発光素子の光を、トランジスタが形成された基板側からと、上記基板とは反対の側からと、両方から取り出す構造を意味する。なお、本実施の形態では、発光素子が有する一対の電極は、それぞれアノードとカソードを意味するものとする。
図１１（Ａ）に、発光素子６０３３から発せられる光を電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開口部において電極６０３４が一部露出しており、該開口部において電極６０３４、ＥＬ層６０３５、電極６０３６が順に積層されている。
電極６０３４は、光を透過しやすい材料または膜厚で形成し、電極６０３６は、光を透過しにくい材料または膜厚で形成する。上記構成により、電極６０３４側から白抜きの矢印で示すように光を取り出す、ボトムエミッション構造を得ることができる。
図１１（Ｂ）に、発光素子６０４３から発せられる光を電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開口部において電極６０４４が一部露出しており、該開口部において電極６０４４、ＥＬ層６０４５、電極６０４６が順に積層されている。
電極６０４４は、光を透過しにくい材料または膜厚で形成し、電極６０４６は、光を透過しやすい材料または膜厚で形成する。上記構成により、電極６０４６側から白抜きの矢印で示すように光を取り出す、トップエミッション構造を得ることができる。
図１１（Ｃ）に、発光素子６０５３から発せられる光を電極６０５４側及び電極６０５６側から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において電極６０５４が一部露出しており、該開口部において電極６０５４、ＥＬ層６０５５、電極６０５６が順に積層されている。
電極６０５４及び電極６０５６は、光を透過しやすい材料または膜厚で形成する。上記構成により、電極６０５４及び電極６０５６側から白抜きの矢印で示すように光を取り出す、デュアルエミッション構造を得ることができる。
なお、アノードまたはカソードとなる電極には、金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表の第１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、マグネシウム（Ｍｇ）およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金、その他、グラフェン等を用いることができる。そして、上記材料を適宜選択し、その膜厚を最適な値に設定することで、トップエミッション構造、ボトムエミッション構造、またはデュアルエミッション構造を作り分けることが可能となる。
また、本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と呼ばれる。
塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり、高精細の画素部を実現することができる。
また、トップエミッション構造の場合、発光素子から発せられる光を、配線、トランジスタ、容量素子などの各種素子によって遮られることがないため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることができる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、高い輝度を得ることができるため、発光素子の長寿命化に有利である。
また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることができるので、画素部の輝度と色純度を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本発明の一態様に係る発光装置の外観について、図１２を用いて説明する。図１２（Ａ）は、基板４００１と基板４００６とを封止材４００５によって接着させた発光装置の上面図であり、図１２（Ｂ）は、図１２（Ａ）の破線Ａ−Ａ’における断面図に相当する。
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４と、選択回路４０２０とを囲むように、封止材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４、選択回路４０２０の上に基板４００６が設けられている。よって、画素部４００２と、走査線駆動回路４００４と、選択回路４０２０とは、基板４００１と封止材４００５と基板４００６とによって封止されている。
また、基板４００１上の封止材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１２（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示する。
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４、選択回路４０２０は、トランジスタを複数有している。図１２（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、選択回路４０２０に含まれるトランジスタ４０２２とを例示している。
発光素子４０１１は、トランジスタ４０１０に電気的に接続されている。
また、信号線駆動回路４００３、選択回路４０２０、走査線駆動回路４００４、画素部４００２に与えられる、画像信号を含む各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本発明の一態様に係る発光装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１３に示す。
図１３（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。表示部５００３または表示部５００４に、本発明の一態様に係る発光装置を用いることができる。なお、図１３（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１３（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有する。表示部５２０２に本発明の一態様に係る発光装置を用いることができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図１３（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に本発明の一態様に係る発光装置を用いることができる。
図１３（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能となっている。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された発光装置を用いるようにしても良い。なお、位置入力装置としての機能は、発光装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を発光装置の画素部に設けることでも、付加することができる。第１表示部５６０３または第２表示部５６０４に本発明の一態様に係る発光装置を用いることができる。
図１３（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って行う構成としても良い。表示部５８０３に本発明の一態様に係る発光装置を用いることできる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１００ 発光装置
１０１ 信号線駆動回路
１０２ 選択回路
１０２−（ｉ＋１） 選択回路
１０２−ｉ 選択回路
１０３ 発光素子
１０４ 第１選択回路
１０５ 第２選択回路
１０６ 信号線
１０６−（ｉ＋１） 信号線
１０６−ｉ 信号線
１０７ 容量素子
１０８ 容量素子
１０９ 容量素子
１１０ 端子
１１０−（ｉ＋１） 端子
１１０−ｉ 端子
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１１６ トランジスタ
２００ 発光装置
２０１ 画素部
２０２ 走査線駆動回路
２０３ 信号線駆動回路
２０４ 選択回路
２０５ シフトレジスタ
２０６ レベルシフタ
２０７ サンプリング回路
２０８ アナログ記憶回路
２０９ アナログバッファ
３００ 画素
３０１ トランジスタ
３０２ 発光素子
３０３ トランジスタ
３０４ 容量素子
３０５ 信号線
３０６ 配線
３０７ 配線
３０８ 配線
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ トランジスタ
３１５ トランジスタ
３１６ 発光素子
３１７ 容量素子
３１８ 信号線
３１９ 配線
３２０ 配線
３２１ 配線
３２２ 配線
３２３ 配線
３２４ 配線
３５０ 画素部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ 封止材
４００６ 基板
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 発光素子
４０１４ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 選択回路
４０２１ 基板
４０２２ トランジスタ
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
６００１ 基板
６００２ 画素部
６００３ 走査線駆動回路
６００４ 基板
６００５ ＦＰＣ
６００６ 基板
６００７ 選択回路
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 電極
６０３５ ＥＬ層
６０３６ 電極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 電極
６０４５ ＥＬ層
６０４６ 電極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ 電極
６０５５ ＥＬ層
６０５６ 電極
６０５７ 絶縁膜
６０５８ 隔壁
６１０１ 基板
６１０２ 画素部
６１０３ 走査線駆動回路
６１０４ 基板
６１０５ ＦＰＣ
６１０６ 基板
６１０７ 選択回路

Claims (6)

  1. 第１の回路と、第２の回路と、発光素子と、を有し、
    前記第１の回路は、第１の極性を有する第１の画像信号を保持する機能を有し、
    前記第２の回路は、第２の極性を有する第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の画像信号は、前記第２の回路に入力されず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有する発光装置。
  2. 第１の回路と、第２の回路と、発光素子と、駆動回路と、を有し、
    前記駆動回路は、第１の極性を有する第１の画像信号を生成する機能と、第２の極性を有する第２の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第１の画像信号を保持する機能を有し、
    前記第２の回路は、前記第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の画像信号は、前記第２の回路に入力されず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有する発光装置。
  3. 第１の回路と、第２の回路と、発光素子と、駆動回路と、を有し、
    前記駆動回路は、第１の極性を有する第１の画像信号を生成する機能と、第２の極性を有する第２の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第１の画像信号を保持する機能を有し、
    前記第２の回路は、前記第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の画像信号は、前記第２の回路に入力されず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有し、
    前記駆動回路が有するトランジスタは、結晶性を有するシリコンまたは結晶性を有するゲルマニウムが用いられており、
    前記第１の回路が有するトランジスタは、酸化物半導体が用いられており、
    前記第２の回路が有するトランジスタは、酸化物半導体が用いられている発光装置。
  4. 第１の回路と、第２の回路と、発光素子と、を有し、
    前記第１の回路は、第１の極性を有する第１の画像信号を保持する機能を有し、
    前記第２の回路は、第２の極性を有する第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換する機能を有さず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有する発光装置。
  5. 第１の回路と、第２の回路と、発光素子と、駆動回路と、を有し、
    前記駆動回路は、第１の極性を有する第１の画像信号を生成する機能と、第２の極性を有する第２の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第１の画像信号を保持する機能を有し、
    前記第２の回路は、前記第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換する機能を有さず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有する発光装置。
  6. 第１の回路と、第２の回路と、発光素子と、駆動回路と、を有し、
    前記駆動回路は、第１の極性を有する第１の画像信号を生成する機能と、第２の極性を有する第２の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第１の画像信号を保持する機能を有し、
    前記第２の回路は、前記第２の画像信号を保持する機能と、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換することで第３の画像信号を生成する機能と、を有し、
    前記第１の回路は、前記第２の画像信号が有する前記第２の極性を前記第１の極性に変換する機能を有さず、
    前記発光素子は、前記第１の画像信号に従って発光する機能と、前記第３の画像信号に従って発光する機能と、を有し、
    前記駆動回路が有するトランジスタは、結晶性を有するシリコンまたは結晶性を有するゲルマニウムが用いられており、
    前記第１の回路が有するトランジスタは、酸化物半導体が用いられており、
    前記第２の回路が有するトランジスタは、酸化物半導体が用いられている発光装置。
JP2013106723A 2012-05-31 2013-05-21 発光装置 Expired - Fee Related JP6158588B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013106723A JP6158588B2 (ja) 2012-05-31 2013-05-21 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012124026 2012-05-31
JP2012124026 2012-05-31
JP2013106723A JP6158588B2 (ja) 2012-05-31 2013-05-21 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017113066A Division JP6434569B2 (ja) 2012-05-31 2017-06-08 発光装置

Publications (3)

Publication Number Publication Date
JP2014006508A JP2014006508A (ja) 2014-01-16
JP2014006508A5 JP2014006508A5 (ja) 2016-06-23
JP6158588B2 true JP6158588B2 (ja) 2017-07-05

Family

ID=49669637

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013106723A Expired - Fee Related JP6158588B2 (ja) 2012-05-31 2013-05-21 発光装置
JP2017113066A Active JP6434569B2 (ja) 2012-05-31 2017-06-08 発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017113066A Active JP6434569B2 (ja) 2012-05-31 2017-06-08 発光装置

Country Status (2)

Country Link
US (1) US9184210B2 (ja)
JP (2) JP6158588B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9601517B2 (en) * 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
US10585506B2 (en) * 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
CN106782310B (zh) * 2017-03-01 2019-09-03 上海天马有机发光显示技术有限公司 一种像素电路、驱动方法、显示面板以及显示装置
JP7184491B2 (ja) * 2017-12-06 2022-12-06 株式会社半導体エネルギー研究所 表示装置および電子機器
CN111937065B (zh) 2018-03-30 2022-06-14 夏普株式会社 显示装置的驱动方法以及显示装置
CN113168804A (zh) 2018-12-19 2021-07-23 株式会社半导体能源研究所 显示装置及电子设备
US11373610B2 (en) * 2018-12-26 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Display apparatus including circuit and pixel
KR20210080869A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 드라이버 ic 및 이를 포함하는 표시장치

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642282A (en) * 1979-09-17 1981-04-20 Tokyo Shibaura Electric Co Liquid crystal drive circuit
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0714880Y2 (ja) 1988-12-06 1995-04-10 横河電機株式会社 電極の汚れ診断機能付き残留塩素計
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1173160A (ja) * 1997-06-24 1999-03-16 Tdk Corp 有機ｅｌディスプレイの駆動装置
JP3300638B2 (ja) * 1997-07-31 2002-07-08 株式会社東芝 液晶表示装置
TW559679B (en) 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP4160141B2 (ja) * 1998-01-08 2008-10-01 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW536827B (en) 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3912090B2 (ja) * 2001-12-04 2007-05-09 ソニー株式会社 表示装置およびこれを用いた携帯端末装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004354764A (ja) * 2003-05-29 2004-12-16 Seiko Epson Corp 電気光学装置の駆動装置及び方法、並びに電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007072162A (ja) * 2005-09-07 2007-03-22 Mitsubishi Electric Corp 表示装置
JP4999301B2 (ja) * 2005-09-12 2012-08-15 三洋電機株式会社 自発光型表示装置
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100837945B1 (ko) * 2005-11-29 2008-06-13 가부시키가이샤 히타치 디스프레이즈 유기 ｅｌ 표시 장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286119A (ja) 2006-04-12 2007-11-01 Sharp Corp 表示パネル用基板、表示装置、表示パネル用基板の製造方法及び表示パネル用基板の検査方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP6434569B2 (ja) 2018-12-05
JP2017161945A (ja) 2017-09-14
JP2014006508A (ja) 2014-01-16
US20130321371A1 (en) 2013-12-05
US9184210B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
JP6434569B2 (ja) 発光装置
JP6937882B2 (ja) 半導体装置
JP5412000B2 (ja) 半導体装置
JP6177573B2 (ja) 半導体装置、画像表示装置、記憶装置、及び電子機器
JP7366228B2 (ja) 半導体装置、電子機器
JP6720372B2 (ja) 発光装置
JP2020098339A (ja) 発光装置
JP2014130310A (ja) 発光装置及びその駆動方法
JP6230797B2 (ja) 表示装置
JP6619137B2 (ja) 発光装置
JP2014045478A (ja) 順序回路、半導体装置
JP6267902B2 (ja) 順序回路、表示装置
JP2017103479A (ja) 記憶装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170608

R150 Certificate of patent or registration of utility model

Ref document number: 6158588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees