CN1270412A - 补偿晶片参数的***和方法 - Google Patents

补偿晶片参数的***和方法 Download PDF

Info

Publication number
CN1270412A
CN1270412A CN00104920A CN00104920A CN1270412A CN 1270412 A CN1270412 A CN 1270412A CN 00104920 A CN00104920 A CN 00104920A CN 00104920 A CN00104920 A CN 00104920A CN 1270412 A CN1270412 A CN 1270412A
Authority
CN
China
Prior art keywords
frequency
signal
length
path
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00104920A
Other languages
English (en)
Other versions
CN1149635C (zh
Inventor
J·M·皮斯安尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1270412A publication Critical patent/CN1270412A/zh
Application granted granted Critical
Publication of CN1149635C publication Critical patent/CN1149635C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种补偿IC参数的***和方法。IC晶片的管芯与将管芯分成几种类型的补偿电路(100,200)相连接。例如,这些类型包括快速、标准和慢速。将管芯与预定标准相比较。慢速管芯引导信号通过相对较短的路径(212,214),快速管芯引导信号通过相对较长的路径(212,218),标准管芯引导信号通过补偿电路(100,200)中相对中等的路径(212,216)。通过将以往不满足预定标准(114)的IC所产生的频率调整为满足预定标准(114)的频率,生产出大量可用的IC。

Description

补偿晶片参数的***和方法
本发明涉及集成电路。本发明尤其涉及调整集成电路晶片的管芯参数。
集成电路(IC)通常是作为包括很多管芯的晶片的一部分来制造的。这些管芯中每个管芯都可以设计成满足某种预定标准的集成电路。但是，尽管集成电路的加工是要满足这些预定标准，但一般存在所得到的IC在满足这些标准方面具有很大分布性的问题。例如，预定标准是预定的IC运行速度。如果一些IC超出了满足预定标准的可接受范围，一般就被扔掉了。例如，在一个晶片上可以有1000-2000个管芯。如果这些管芯的预定标准是管芯的给定运行速度，则生产的晶片通常会有百分之一的管芯太快以至于不在预定运行速度内，而另外百分之一的管芯太慢以至于不在预定运行速度内。这些太快或太慢的管芯一般就被扔掉了。由于IC晶片的生产成本很高，所以扔掉相当一部分的晶片是非常浪费的。
希望在晶片上能使用的管芯的百分比更高。本发明满足了这种需要。
本发明设计一种补偿IC参数的***和方法。根据本发明的一个实施例，IC晶片的管芯与将管芯分成几种类型的补偿电路相连接。例如，这些类型包括快速、标准和慢速。指定的类型可以在补偿管芯与预定标准的偏差的特定振荡器中使用。将管芯与预定标准相比较。根据本发明的一个实施例，慢速管芯引导信号通过相对较短的路径，快速管芯引导信号通过相对较长的路径，标准管芯引导信号通过补偿电路中相对中等的路径。因此，晶片上每个管芯都可以与补偿电路相连接，使得补偿电路选择一条调整这些管芯所产生的频率的电路路径，从而生产一批满足大多数管芯预定标准的IC。通过将以往不满足预定标准的IC所产生的频率调整为满足预定标准的频率，生产出大量可用的IC。
根据本发明的一个实施例，提出一种调整集成电路所产生的频率的***。该***包括反映集成电路第一频率的振荡器。***还包括与振荡器相连接的速度比较器，速度比较器的结构适于对第一频率进行类型分类。还包括与速度比较器相连接的频率合成器，其中频率合成器产生具有第二频率的信号。
根据本发明的一个实施例，提出了一种调整集成电路所产生的频率的方法。该方法包括提供集成电路的第一频率。该方法还包括将第一频率进行类型分类，并产生具有第二频率的信号。
图1是根据本发明一个实施例所述电路的方框图，所述电路用于测量集成电路的速度。
图2是根据本发明一个实施例所述电路的方框图，所述电路用于调整集成电路所产生的频率。
图3是根据本发明一个实施例所述方法的流程图，所述方法用于调整集成电路所产生的频率。
以下说明是为了使本领域的普通技术人员能够实现和使用本发明而作出的，并公开了专利申请的内容和要求。显然，本领域的技术人员可以很容易地对最佳实施例作出修改，将本文的一般原理加到其他实施例上。因此，本发明不受所述实施例的限制，而是由本文所述的与原理和特征一致的最宽范围来限制。
图1是根据本发明一个实施例所述电路的方框图，所述电路用于测量集成电路的速度。图中所示的测量电路100包括脉冲注入器102，振荡器104，计数器106，寄存器108和数字速度比较器110。脉冲注入器102向振荡器104注入细逻辑脉冲，以确保振荡器104启动。振荡器104可以是自激振荡器，它是晶片(wafer)上一个管芯的一部分，产生可用于晶片上该管芯的固有频率。测量电路100可以与晶片上每个管芯相连接，使得振荡器104以晶片上其相应管芯所具有的固有频率振荡。
将所得到的振荡器104的频率输入计数器106中。除了振荡器信号以外，计数器106还接收参考信号114。参考信号114可以是预定频率的信号，例如24MHz信号。每次，当振荡器信号变正时，计数器106启动，当信号变负时，计数器106停止。计数器106产生二进制数来表示与管芯固有频率有关、由振荡器104产生的频率类型。
例如，由计数器106所产生的二进制数表示的管芯类型包括快速、标准和慢速。表示快速、标准和慢速的频率范围可以由设计人员来选择，并且是可变的。例如，表示快速、标准和慢速的频率范围分别是计数54以上、36-54和0-36。计数是固有频率与晶体频率的比。例如，可用的晶体频率约为24MHz或约15MHz。晶体频率可以通过参考信号114发送。落入标准范围内的频率范围通过工艺来确定。参数由用途确定并且那些参数限定标准范围。高于标准范围的晶片频率落入快速范围。同样，低于标准范围的晶片频率落入低速范围。
然后，计数器106产生的二进制数送入寄存器108。例如，寄存器是6位寄存器。寄存器108的主要功能是存储计数器106所产生的二进制数。二进制数从寄存器108送入数字速度比较器110中。
数字速度比较器110将从寄存器108接收到的二进制数转换成不同状态来表示如慢速、标准和快速电路这样的晶片类型。例如，范围从0到36的计数器数导致数字速度比较器110输出“00”，表示慢速电路；范围从36到54的计数器数导致数字速度比较器110输出“01”，表示标准电路；范围从54到127的计数器数导致数字速度比较器110输出“10”，表示快速电路。数字速度比较器110的输出经连接112送入图2的频率合成器200中。
图2所示的频率合成器电路200包括或门202，一系列非门204A-204F，一系列缓冲器206A-206C，多路复用器(MUX)208，以及另一个缓冲器210。缓冲器206A-206C可以是标准缓冲器，例如西门子制造的LBUF12，用于为信号提供延迟。为了使振荡与负载相隔离，缓冲器210最好是大型缓冲器，例如西门子制造的缓冲器LBUF32。缓冲器210的容量适合于驱动多个门，例如能驱动700个门的缓冲器。
根据本发明的最佳实施例，两个输入112A和112B从数字速度比较器110送入频率合成器电路200中。输入112A和112B送入分析信号112A和112B组合的MUX中，以确定最后得到的信号应该采用电路200的哪一条路径。
例如，由信号112A和112B的不同组合所提供的信号包括“00”“11”“01”和“10”。这些组合可以选择多条路径中的其中一条路径，例如，“00”可以选择与慢速管芯对应的路径，“01”可以选择与标准管芯对应的路径，“10”可以选择与快速管芯对应的路径。
如果管芯是慢速管芯，则信号由MUX208产生，经连接212传送到或门202并通过非门204A-204B，经连接214回到MUX208。如果所得到的信号是典型信号，则信号产生后经连接212传送到或门202，通过非门204A-204F，经连接216回到MUX208。如果所得到的信号是快速信号，则信号从MUX208发送出来，经连接212，通过或门202、非门204A-204F，通过缓冲器206A-206C经连接218回到MUX208。
因此，慢速管芯产生的信号走过最短的路径，快速管芯产生的信号走过最长的路径，标准管芯产生的信号走过的路径比慢速管芯产生的信号所走的路径长但比快速管芯产生的信号所走的路径短。结果，慢速管芯所产生的信号由于通过电路200的最短路径而被加速，快速管芯所产生的信号由于通过电路200的最长路径而被减速。因此，当多个管芯与电路100和200相连接时，则最后得到的由这些管芯所产生的信号被调整为近似相同的频率或者预定频率内的一个小的频率范围内。
电路200还具有输入220，它可以控制信号的振荡频率，以便促使信号的振荡尽可能地接近预定频率。可以连同输入112A和112B来使用输入220，通过用输入112A和112B来定义信号频率的一般类型，例如慢速、标准和快速，然后使输入220促使信号的振荡尽可能地接近预定频率。
图3是根据本发明一个实施例所述的方法的流程图，该方法用于调整集成电路所产生的频率。提供与集成电路相关的频率(步骤300)。然后对频率进行类型分类(步骤302)。接着产生信号，其中信号具有第二频率(步骤304)。
尽管已经根据所示实施例对本发明进行了描述，但对本领域的普通技术人员来说，对实施例作出改变是容易的，这些变化都在本发明的主题和范围之内。因此，本领域的普通技术人员可以在不脱离权利要求的主题和范围的情况下对本发明作出修改。

Claims (14)

1.一种用于调整集成电路所产生的频率的***，包括：
振荡器104，反映集成电路的第一频率；
速度比较器106，与振荡器104相连接，速度比较器106的结构适于对第一频率进行类型分类；以及
频率合成器200，与速度比较器106相连接，其中频率合成器200产生具有第二频率的信号。
2.根据权利要求1所述的***，其中，类型确定用于产生信号的路径(212，214，216，218)。
3.根据权利要求1所述的***，其中，第一类型利用具有第一长度的路径(212，214，216，218)产生信号。
4.根据权利要求3所述的***，其中，第二类型利用具有第二长度的路径(212，214，216，218)产生信号。
5.根据权利要求4所述的***，其中，第三类型利用具有第三长度的路径(212，214，216，218)产生信号。
6.根据权利要求4所述的***，其中，第一长度比第二长度长。
7.根据权利要求5所述的***，其中，第三长度比第二长度长但比第一长度短。
8.一种用于调整集成电路所产生的频率的方法，包括：
提供集成电路的第一频率；
对第一频率进行类型分类；以及
产生具有第二频率的信号。
9.根据权利要求8所述的方法，其中，类型确定用于产生信号的路径(212，214，216，218)。
10.根据权利要求8所述的方法，其中，第一类型利用具有第一长度的路径(212，214，216，218)产生信号。
11.根据权利要求10所述的方法，其中，第二类型利用具有第二长度的路径(212，214，216，218)产生信号。
12根据权利要求11所述的方法，其中，第三类型利用具有第三长度的路径(2 12，214，216，218)产生信号。
13.根据权利要求12所述的方法，其中，第一长度比第二长度长。
14.根据权利要求13所述的方法，其中，第三长度比第二长度长但比第一长度短。
CNB001049208A 1999-03-30 2000-03-30 补偿晶片参数的***和方法 Expired - Fee Related CN1149635C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/282,081 1999-03-30
US09/282,081 US6278331B1 (en) 1999-03-30 1999-03-30 System and method for compensating wafer parameters
US09/282081 1999-03-30

Publications (2)

Publication Number Publication Date
CN1270412A true CN1270412A (zh) 2000-10-18
CN1149635C CN1149635C (zh) 2004-05-12

Family

ID=23080036

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001049208A Expired - Fee Related CN1149635C (zh) 1999-03-30 2000-03-30 补偿晶片参数的***和方法

Country Status (3)

Country Link
US (2) US6278331B1 (zh)
JP (1) JP4944288B2 (zh)
CN (1) CN1149635C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298038C (zh) * 2003-04-18 2007-01-31 索尼株式会社 半导体装置
CN1886668B (zh) * 2003-11-24 2010-09-22 高通股份有限公司 识别硅芯片的处理及温度
CN107765164A (zh) * 2017-09-28 2018-03-06 国营芜湖机械厂 一种电路板高频信号调整方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278331B1 (en) 1999-03-30 2001-08-21 Infineon Technologies Ag System and method for compensating wafer parameters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3578913D1 (de) * 1985-09-06 1990-08-30 Itt Ind Gmbh Deutsche Digitalschaltung zur frequenzbereichsklassifizierung der frequenz eines signals.
US5661428A (en) * 1996-04-15 1997-08-26 Micron Technology, Inc. Frequency adjustable, zero temperature coefficient referencing ring oscillator circuit
US5847616A (en) * 1996-12-12 1998-12-08 Tritech Microelectronics International, Ltd. Embedded voltage controlled oscillator with minimum sensitivity to process and supply
GB2325803B (en) * 1997-05-30 1999-09-29 Lsi Logic Corp Digital frequency generation method and apparatus
JP3923150B2 (ja) * 1997-10-16 2007-05-30 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
CA2224261A1 (en) * 1997-12-09 1999-06-09 Philsar Electronics Inc. Low phase noise, high q, high gain amplifier in an integrated circuit
US5966054A (en) * 1998-01-29 1999-10-12 Motorola, Inc. Method and apparatus for providing a clocking signal
US6278331B1 (en) 1999-03-30 2001-08-21 Infineon Technologies Ag System and method for compensating wafer parameters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298038C (zh) * 2003-04-18 2007-01-31 索尼株式会社 半导体装置
CN1886668B (zh) * 2003-11-24 2010-09-22 高通股份有限公司 识别硅芯片的处理及温度
CN107765164A (zh) * 2017-09-28 2018-03-06 国营芜湖机械厂 一种电路板高频信号调整方法

Also Published As

Publication number Publication date
CN1149635C (zh) 2004-05-12
JP4944288B2 (ja) 2012-05-30
US6278331B1 (en) 2001-08-21
US20020008587A1 (en) 2002-01-24
US6632687B2 (en) 2003-10-14
JP2000346915A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
CN1272907C (zh) 具有外部早/晚输入的时钟数据恢复***
CN1222857C (zh) 产生内部时钟信号的电路和方法
CN1258150C (zh) 半导体器件
CN1343987A (zh) 半导体存储器件及采用其的存储模块和***
CN1767048A (zh) 锁存时钟生成电路及串并行变换电路
CN1149635C (zh) 补偿晶片参数的***和方法
CN1959839A (zh) 用于获得存储器***的时钟的***与方法
CN101197367A (zh) 半导体集成电路装置和包括该装置的内部功率控制***
CN101030441A (zh) Ddr和ddr2内存控制器的读数据采样方法及装置
CN106301119A (zh) 用于平板扫描仪和自动进纸扫描仪的步进电机控制方法
CN1152470C (zh) 脉冲宽度改变器以及其中所用的方法
CN1420457A (zh) 高阶合成方法以及高阶合成装置
CN1225089C (zh) 用一条延时链产生多个频点时钟信号的数字锁相环
CN1697324A (zh) 传输信号去抖动的实现方法及其装置
CN1206285A (zh) 含有两个缓冲器的帧同步器
CN208723865U (zh) 一种占空比校准电路
US7973584B2 (en) Waveform generator
CN1767456A (zh) 一种调度数据的方法及装置
CN1531778A (zh) 时钟电路的方法与设备
CN100339793C (zh) 选通信号及并列数据信号的输出电路
CN1588639A (zh) 集成电路复位方法及复位***
WO2004063836A2 (en) Method and system for clock domain crossing and format adaptation using synchronous handshake protocol
US6799250B2 (en) Cache control device
CN1241094C (zh) 时钟脉冲控制***
WO2004063931A2 (en) Method and system for optimization of a data processing chain using synchronous handshake protocol with data assembly and segmentation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190416

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: American California

Patentee before: Infenion Tech. North America Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040512

Termination date: 20190330

CF01 Termination of patent right due to non-payment of annual fee