CN1258213C - 晶片级老化装置 - Google Patents
晶片级老化装置 Download PDFInfo
- Publication number
- CN1258213C CN1258213C CN 02146857 CN02146857A CN1258213C CN 1258213 C CN1258213 C CN 1258213C CN 02146857 CN02146857 CN 02146857 CN 02146857 A CN02146857 A CN 02146857A CN 1258213 C CN1258213 C CN 1258213C
- Authority
- CN
- China
- Prior art keywords
- wafer
- signal
- burn
- test circuit
- circuit plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种晶片级老化装置,其包含老化板及晶片夹具组,其中,老化板用以接受由老化炉传来的测试信号;晶片夹具组固定于老化板上,并用以固定受测晶片,晶片夹具组包含信号测试电路板,此信号测试电路板使用探针将测试信号传送至受测晶片上个别芯片的信号输出入接点,其中此探针可具伸缩性,或是以微弹簧取代,其中上述的信号测试电路板更包含微保险丝于信号输出入接点与信号测试电路板间,用以避免因为测试电流过大时所产生的高热,且晶片夹具组更包含对位孔,用以侦测受测晶片于晶片夹具组中的摆放位置,再者,晶片夹具组与信号测试电路板间具有弹簧以平均及缓冲施压于受测晶片上的压力。
Description
技术领域
本发明涉及半导体制程,特别是涉及一种使用于老化测试制程中的晶片级老化装置。
背景技术
老化测试制程(burn-in test process)是半导体制程中一项重要的可靠度制程,传统的封装制程是当晶片经过切割成为芯片(die)后,芯片接下来经过导线框架的连接,最后再施以胶体将芯片整个包覆于其中,形成具接脚的晶片颗粒。
经过封装的颗粒接下来必需进行老化制程;晶片颗粒被***于老化板(burn-in board)上的插槽(socket)中,随着颗粒大小的不同,每块老化板所能老化的颗粒数量亦不同。接下来将老化板置入老化炉中(burn-in oven)进行老化测试。老化测试主要是验证产品的可靠度,将晶片颗粒升至高温,并在高温状态下,对晶片颗粒施以测试信号,以将晶片颗粒中的低信赖度电路,经由高温及高电压老化制程将其烧断,以便经由测试而筛选出高信赖度的晶片颗粒。
然而,现今的封装技术,渐以晶片级封装(Wafer Level Chip ScalePackage,WLCSP)为主,所谓的晶片级封装乃是在晶片切割前,即在整个晶片上完成封装制程。因此直接针对晶片进行老化测试,可以有效缩短制程时间并节省成本,然而现有的老化设备无法提供晶片级老化测试,因此一种可使用于现有老化设备上的晶片级老化装置是需要的。
发明内容
鉴于上述的发明背景中,传统的老化测试制程所产生的诸多缺点,本发明提供一种晶片级老化装置,用以克服传统上所衍生的问题。
本发明的主要目的为节省晶片级老化测试成本。
本发明的另一目的为节省晶片级老化测试时间。
本发明的另一目的为提高进行老化测试时的受测芯片数量。
本发明的另一目的为避免于老化测试时,因为短路所产生的异常高热。
本发明的另一目的为提供探针与锡球有较佳的接触。
本发明的另一目的为本发明的晶片级老化装置可以使用于现有的老化设备上。
为达上述目的,本发明提供一种晶片级老化测试装置,其包含:
一老化测试板,用以接受由一老化炉传来的至少一组测试信号;
一晶片夹具组,用以夹持一晶片,该晶片夹具组包含至少一信号测试电路板,该信号测试电路板具有至少一信号连接器连接至该老化测试板以接收该测试信号,该信号测试电路板并将该测试信号传送至该晶片上个别芯片的信号输出入接点;
一固定栓,用以固定该晶片夹具组于该老化测试板上;
其特征在于,该晶片夹具组还包括至少一对位孔用以侦测该晶片于该晶片夹具组中的摆放位置是否正确。
由于根据以上所述的目的,本发明提供了一种晶片级老化装置(Wafer Level Chip Scale Burn-In Apparatus),其包含老化板(burn-inboard)及晶片夹具组,其中,老化板用以接受由老化炉(burn-in oven)传来的测试信号;晶片夹具组固定于老化板上,并用以固定受测晶片。晶片夹具组包含信号测试电路板,此信号测试电路板使用探针将测试信号传送至受测晶片上个别芯片的信号输出入接点,其中此探针可具伸缩性,或是以微弹簧取代。其中上述的信号测试电路板更包含微保险丝于信号输出入接点与信号测试电路板间,用以避免因为测试电流过大时所产生的高热,且晶片夹具组更包含对位孔,用以侦测受测晶片于晶片夹具组中的摆放位置。再者,晶片夹具组与信号测试电路板间具有弹簧以平均及缓冲施压于受测晶片上的压力。
附图说明
图1显示本发明的较佳实施例;
图2A显示晶片夹具组中的下夹具;
图2B显示晶片夹具组中的上夹具的正面;
图2C显示晶片夹具组中的上夹具的背面;
图3A与图3B为晶片夹具组的侧视图。
图中符号说明
102 晶片夹具组
102A 上夹具
102B 下夹具
1020 测试电路板固定栓
1021 下夹具固定栓孔
1022 上夹具固定栓孔
1023 下固定栓孔
1024 上固定栓孔
1025 镂空部分
1026 对位孔
104 老化板
104A 第二信号连接器
104B 金手指
106 固定栓
108 信号测试电路板
108A 第一信号连接器
108B 探针
110 晶片
110A 锡球
110B 对位点
114 弹簧
116 微弹簧
具体实施方式
本发明的较佳实施例会详细描述如下。然而,除了详细描述外,本发明还可以广泛地施行在其它的实施例中,且本发明的范围不受限定,其以权利要求书的范围为准。
本发明为一种晶片级老化装置(Wafer Level Chip Scale Burn-InApparatus),其包含老化板(burn-in board)及晶片夹具组,其中,老化板用以接受由老化炉(burn-in oven)传来的测试信号;晶片夹具组固定于老化板上,并用以固定受测晶片。晶片夹具组包含信号测试电路板,此信号测试电路板使用探针将测试信号传送至受测晶片上个别芯片的信号输出入接点,其中此探针可具伸缩性,或是以微弹簧取代。
其中上述的信号测试电路板更包含微保险丝于信号输出入接点与信号测试电路板间,用以避免因为测试电流过大时所产生的高热,且晶片夹具组更包含对位孔,用以侦测受测晶片于晶片夹具组中的摆放位置。再者,晶片夹具组与信号测试电路板间具有弹簧以平均及缓冲施压于受测晶片上的压力。
图1为本发明的较佳实施例,用以说明本发明的晶片级老化装置(Wafer Level Chip Scale Burn In Apparatus),其中晶片夹具组102放置于老化板(Burn In Board)104上,固定栓106用以固定晶片夹具组102于老化板104上,其中晶片夹具组102包含上夹具102A与下夹具102B。信号测试电路板108与上夹具102A连接,并具有第一信号连接器108A与老化板104上的第二信号连接器104A连接,用以于进行老化(burnin)时,传递测试信号。于本较佳实施例中,第一信号连接器108A与第二信号连接器104A为一插槽。此外,老化板104具有金手指104B可***老化炉(burn in oven)(未显示于图标中)的插槽中,接受由老化炉传来的测试信号。
又,上述的老化板104可随着实际的老化炉规格进行更换,且其金手指104B的规格亦可配合不同老化炉的信号插槽(slot)。
图2A,图2B以及图2C用以进一步说明图1中的晶片夹具组102。图2A显示下夹具102B,图2B显示上夹具102A的正面,而图2C则显示上夹具102A的背面,且如图2C所示,信号测试电路板108由测试电路板固定栓1020,与上夹具102A固定接合,且其上具有探针108B以传递测试信号。如图2A及图2B中所示,下夹具102B具有下夹具固定栓1021,可与上夹具102A的上夹具固定栓孔1022接合,用以结合上下夹具。上夹具102A与下夹具102B分别具有下固定栓孔1023及上固定栓孔1024,用以让固定栓106可穿过夹具并与老化板104固定。再者,下夹具102B可具有镂空部分1025,以减轻下夹具102B的重量,亦可加快夹具在老化炉中达到稳定温度的时间。然而于其它实施例中镂空部分1025的形状,位置,数量皆不限定与本实施例相同,下夹具102B亦可不具任何的镂空部分1025。
此外,上述的上夹具102A与下夹具102B于本较佳实施例中为使用镁合金,或是铝镁合金材料,然而于其它实施例中亦可使用的其它材料。
参考图2B,上夹具102A具有对位孔1026,用于调整上夹具102A的位置。例如,于图2D中,一晶片110平置于下夹具102B上,此晶片110为经过晶片级封装(Wafer Level Chip Scale Package,WLCSP)制程处理,因此锡球110A为晶片经封装后,用以做为信号输出入的接触点(signal contact)。并且此晶片110上具有对位点110B,因此当上夹具102A置放于晶片110上时,可通过对位孔1026观看对位点110B的位置,当对位点110B出现于对位孔1026中时,表示此时晶片110位于正确的位置上,也就是说信号测试电路板108可以正确地与晶片110上的锡球110A接触。上述的对位点可提供操作员目视对准,或是提供自动机台于置放晶片时,使用感应器侦测晶片的摆放位置是否恰当。
图3A为晶片夹具组102的侧视图,其中信号测试电路板108使用探针108B接触锡球110A,用以传递与接收测试信号。信号测试电路板108与上夹具102A间具有弹簧114,做为施压时的缓冲,使探针108B接触锡球110A时的压力可以分散平均,并且让探针108B与锡球110A的接触面更为紧密贴合,如此可避免因为探针108B与锡球110A因为接触不良所造成的测试良率下降,或是避免因为施压不平均而造成晶片110的损坏。此外,亦可将探针108B替换成微弹簧(micro spring)116,或是具伸缩功能的探针,如图3B所示,如此可进一步提供更佳的缓冲保护。
于老化制程中(burn in process),测试信号经由信号测试电路板108上的探针108B传达至晶片110上的锡球110A。但是于进行晶片级测试时,晶片110上的不良芯片可能由于短路,造成流经不良芯片的电流升高而导致产生大量的热量,使得温度上升。这样将会影响老化测试结果的正确性,或是损坏晶片110上正常的芯片。
因此,本发明中的信号测试电路板108更包含微保险丝(microfuse)(未显示于图标中)于信号测试电路板108中的测试电路与晶片上个别的芯片的间。当测试信号电流变大,超过微保险丝所能承受的范围,此保险丝将被烧毁,切断测试信号电流继续流经不良的芯片,如此可避免因为异常高热所产生的损坏。其中,此微保险丝可承受的电流范围为小于700mA,然而于本较佳实施例中,较佳的微保险丝承受上限为450mA~550mA。
以上所述仅为本发明的较佳实施例,并非用以限定本发明的保护范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在权利要求书的范围内。
Claims (8)
1.一种晶片级老化测试装置,其包含:
一老化测试板,用以接受由一老化炉传来的至少一组测试信号;
一晶片夹具组,用以夹持一晶片,该晶片夹具组包含至少一信号测试电路板,该信号测试电路板具有至少一信号连接器连接至该老化测试板以接收该测试信号,该信号测试电路板并将该测试信号传送至该晶片上个别芯片的信号输出入接点;
一固定栓,用以固定该晶片夹具组于该老化测试板上;
其特征在于,该晶片夹具组还包括至少一对位孔用以侦测该晶片于该晶片夹具组中的摆放位置是否正确。
2.如权利要求1所述的晶片级老化测试装置,其特征在于,上述的信号测试电路板使用一探针与该信号输出入接点接触。
3.如权利要求1所述的晶片级老化测试装置,其特征在于,上述的信号测试电路板更个别包含至少一微保险丝于该信号输出入接点与该信号测试电路板间,用以避免因为电流过大时所产生的高热。
4.如权利要求1所述的晶片级老化测试装置,其特征在于,上述的晶片夹具组的材料为镁合金。
5.如权利要求1所述的晶片级老化测试装置,其特征在于,上述的晶片夹具组由一上夹具及一下夹具组成,且该上夹具具有一上夹具固定栓孔,以及该下夹具具有一下夹具固定栓孔与该上夹具固定栓孔接合。
6.如权利要求5所述的晶片级老化测试装置,其特征在于,还包含一弹簧于该上夹具与该信号测试电路板间,用以平均及缓冲施压于该晶片上的压力。
7.如权利要求5所述的晶片级老化测试装置,其特征在于,上述的下夹具具有镂空部分以减轻下夹具重量。
8.如权利要求1所述的晶片级老化测试装置,其特征在于,上述的晶片已被切割分离,但还置于胶带上与铝质或不锈钢框上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02146857 CN1258213C (zh) | 2002-10-15 | 2002-10-15 | 晶片级老化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02146857 CN1258213C (zh) | 2002-10-15 | 2002-10-15 | 晶片级老化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1490862A CN1490862A (zh) | 2004-04-21 |
CN1258213C true CN1258213C (zh) | 2006-05-31 |
Family
ID=34148672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02146857 Expired - Fee Related CN1258213C (zh) | 2002-10-15 | 2002-10-15 | 晶片级老化装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1258213C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3153873A1 (en) * | 2015-10-07 | 2017-04-12 | Lantiq Beteiligungs-GmbH & Co. KG | On-chip test pattern generation |
TWI825662B (zh) * | 2022-04-11 | 2023-12-11 | 南亞科技股份有限公司 | 半導體封裝結構及其電性測試方法 |
-
2002
- 2002-10-15 CN CN 02146857 patent/CN1258213C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1490862A (zh) | 2004-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1103495C (zh) | 未封装半导体芯片的测试装置 | |
TWI316743B (en) | Test apparatus for yielding a known good die | |
US8957691B2 (en) | Probe cards for probing integrated circuits | |
KR20040004002A (ko) | 반도체 검사장치용 프로브카드의 니들고정장치 및 방법 | |
CN1790042A (zh) | 一种半导体晶圆片多路测试方法和多路测试探针台 | |
CN106771987A (zh) | 一种基于子母板的集成电路芯片老化测试装置及测试方法 | |
US5237269A (en) | Connections between circuit chips and a temporary carrier for use in burn-in tests | |
CN201859194U (zh) | 连接检查板 | |
CN1809757A (zh) | 测试被测体的电气特性的测试方法及测试装置 | |
CN215833546U (zh) | 一种半导体功率模块转接测试结构 | |
CN1892246A (zh) | 用于校准自动电路测试***的***、方法和计算机程序 | |
CN1258213C (zh) | 晶片级老化装置 | |
CN112014604A (zh) | 一种晶圆测试装置、测试***及测试方法 | |
CN212625492U (zh) | 一种led芯片检测装置 | |
US9250293B2 (en) | Capacitive test device and method for capacitive testing a component | |
US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
CN101769979A (zh) | 连接器测试治具 | |
CN212432483U (zh) | 发光器件测试用夹具 | |
EP0654672B1 (en) | Integrated circuit test apparatus | |
CN208580182U (zh) | 一种晶圆对晶圆的半导体激光器芯片老化测试装置 | |
CN2826440Y (zh) | 集成电路测试模组 | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
US8113412B1 (en) | Methods for detecting defect connections between metal bumps | |
CN1755379A (zh) | 老化测试的方法和老化测试的测量程序 | |
CN218099323U (zh) | 探针卡及半导体测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060531 Termination date: 20091116 |