CN112014604A - 一种晶圆测试装置、测试***及测试方法 - Google Patents
一种晶圆测试装置、测试***及测试方法 Download PDFInfo
- Publication number
- CN112014604A CN112014604A CN201910452209.4A CN201910452209A CN112014604A CN 112014604 A CN112014604 A CN 112014604A CN 201910452209 A CN201910452209 A CN 201910452209A CN 112014604 A CN112014604 A CN 112014604A
- Authority
- CN
- China
- Prior art keywords
- wafer
- test
- tested
- electrode
- electrode probes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 272
- 239000000523 sample Substances 0.000 claims abstract description 163
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- -1 Polydimethylsiloxane Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明实施例涉及测试技术领域，公开了一种晶圆测试装置、测试***及测试方法。本发明中提供了一种晶圆测试装置，包括：包含多个电极探针的晶圆测试卡、与晶圆测试卡连接的至少一个信号通路，其中，至少两个电极探针共用一个信号通路；至少一个信号通路用于为多个电极探针提供测试电信号；多个电极探针用于连接待测晶圆上的待测芯片，并利用测试电信号对待测芯片进行测试。本发明实施方式提供的一种晶圆测试装置、测试***及测试方法，能够降低测试装置成本。
Description
技术领域
本发明实施例涉及测试技术领域，特别涉及一种晶圆测试装置、测试***及测试方法。
背景技术
一般晶圆制程的电子元件皆必须在特定的制程阶段进行元件的电性测试，当然包括了制程结束后的封装测试或模组化前的品质测试，且产业竞争日趋激烈的情势下，各晶圆制造厂更着重于高效率的晶圆级测试方式。现有的晶圆的测试方法通常为待测晶圆设置一探针卡，探针卡上的每个探针对应设置一信号通路，通过移动探针卡从而实现对整个待测晶圆上芯片的测试。
然而，发明人发现现有技术中至少存在如下问题：现有的测试装置中探针卡一般具备多个探针，为每个探针对应设置一信号通路，测试装置成本较高。
发明内容
本发明实施方式的目的在于提供一种晶圆测试装置、测试***及测试方法，能够降低测试装置成本。
为解决上述技术问题，本发明的实施方式提供了一种晶圆测试装置，包括：包含多个电极探针的晶圆测试卡、与晶圆测试卡连接的至少一个信号通路，其中，至少两个电极探针共用一个信号通路；至少一个信号通路用于为多个电极探针提供测试电信号；多个电极探针用于连接待测晶圆上的待测芯片，并利用测试电信号对待测芯片进行测试。
本发明的实施方式还提供了一种晶圆测试***，包括：上述的晶圆测试装置以及信号输出装置，信号输出装置连接晶圆测试装置；信号输出装置用于为晶圆测试装置提供测试电信号；晶圆测试装置利用测试电信号对待测晶圆进行测试。
本发明的实施方式还提供了一种晶圆测试方法，应用于上述的晶圆测试装置，晶圆测试方法包括：将多个电极探针连接待测晶圆上的待测芯片；经由至少一个信号通路为多个电极探针提供测试电信号。
本发明实施方式相对于现有技术而言提供了一种测试装置，包括：包含多个电极探针的晶圆测试卡、与晶圆测试卡连接的至少一个信号通路，其中，至少两个电极探针共用一个信号通路；至少一个信号通路用于为多个电极探针提供测试电信号；多个电极探针用于连接待测晶圆上的待测芯片，并利用测试电信号对待测芯片进行测试。本发明实施方式中至少两个电极探针共用一个信号通路，通过至少一个信号通路为晶圆测试卡上的多个电极探针提供测试电信号，信号通路的数目小于晶圆测试卡的电极探针数目，避免了为每个电极探针设置一个信号通路，从而降低了测试装置的成本。
另外，电极探针的数目小于待测芯片的数目；优选地，晶圆测试卡上的电极探针呈阵列方式排布。该方案中由于待测晶圆上的待测芯片通常以阵列方式排布，因此，将电极探针以阵列方式排布，有利于测试人员进行测试。
另外，电极探针的数目等于待测芯片的数目，晶圆测试卡上的电极探针的排布方式与待测晶圆上的待测芯片的排布方式相同。该方案中在对待测晶圆进行测试时，仅需一次对准，便可实现晶圆测试卡上的所有电极探针对准待测晶圆上的所有待测芯片，大大节约了测试时间。
另外，晶圆测试卡包括多个测试单元，每个测试单元至少包括两个电极探针，且每个测试单元的电极探针的数目相同，信号通路的数目与每个测试单元的电极探针的数目相同；信号通路为每个测试单元的电极探针提供测试电信号。该方案中通过信号通路的切换提供测试电信号的测试单元即可完成测试，大大减少了每次移动的时间及电极间对位造成的误差，提高了测试效率。
另外，待测晶圆包括公共第一电极，待测晶圆上每个待测芯片包括独立的第二电极；多个电极探针包括一个第一电极探针和若干个第二电极探针；第一电极探针用于连接待测晶圆的公共第一电极，第二电极探针用于连接待测芯片的第二电极。
另外，电极探针用于连接待测芯片的部位为导电弹性部。该方案中将电极探针用于连接待测芯片进行测试的部位设置为导电弹性部，使得测试人员在进行测试时能够缓冲部分力以避免对待测芯片造成损坏。
另外，晶圆测试***还包括：摄像装置，摄像装置连接信号输出装置；摄像装置用于在信号输出装置为晶圆测试装置提供测试电信号时，获取晶圆测试装置对待测晶圆进行测试时的测试图片。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是根据本发明第一实施方式的晶圆测试装置的结构示意图；
图2是根据本发明第一实施方式的晶圆测试装置的另一种结构示意图；
图3是根据本发明第二实施方式的晶圆测试***的结构示意图；
图4是根据本发明第三实施方式的晶圆测试方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明的第一实施方式涉及一种晶圆测试装置，如图1和图2所示，本实施方式的核心在于提供了一种测试装置1，包括：包含多个电极探针110的晶圆测试卡11、与晶圆测试卡11连接的至少一个信号通路12，其中，至少两个电极探针110共用一个信号通路12；至少一个信号通路12用于为多个电极探针110提供测试电信号；多个电极探针110用于连接待测晶圆3上的待测芯片30，并利用测试电信号对待测芯片30进行测试。本发明实施方式中至少两个电极探针110共用一个信号通路12，通过至少一个信号通路12为晶圆测试卡11上的多个电极探针110提供测试电信号，信号通路12的数目小于晶圆测试卡11的电极探针110数目，避免了为每个电极探针110设置一个信号通路12，从而降低了测试装置的成本。
下面对本实施方式的晶圆测试装置的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。
作为一种可实现的实施方式，如图1所示，电极探针110的数目小于待测芯片30的数目；优选地，晶圆测试卡11上的电极探针110呈阵列方式排布。
具体地说，晶圆测试卡11上的电极探针110的数目小于待测芯片30的数目，在对待测晶圆3进行测试时，移动晶圆测试卡11使得电极探针110与待测芯片3上的部分待测芯片30对准，由于信号通路12的数目小于晶圆测试卡11的电极探针110的数目，而与晶圆测试卡11连接的至少一个信号通路12每次仅能够为等于或小于自身数目的电极探针110提供测试电信号，因此，需要信号通路12切换提供测试电信号的电极探针110，从而实现为多个电极探针110提供测试电信号，以实现对待测晶圆3上的部分待测芯片30的测试。通过移动晶圆测试卡11将电极探针110与待测晶圆3上的待测芯片30进行多次对准测试，从而实现对整个待测晶圆3上待测芯片30的测试。优选地，晶圆测试卡11上的电极探针110呈阵列方式排布，由于待测晶圆3上的待测芯片30通常以阵列方式排布，因此，将电极探针110以阵列方式排布，有利于测试人员进行测试。
值得说明的是，一般来说，待测晶圆3上所有待测芯片30具备独立的第一电极和第二电极，此种情况下，晶圆测试卡11上的相邻的两电极探针110之间的距离与待测晶圆3上待测芯片30的第一电极和第二电极的距离相同，从而在晶圆测试卡11上的电极探针110对准待测芯片30时，能够同时对准待测芯片30的第一电极和第二电极，从而实现对待测芯片30的测试。但此种方式，测试同一待测芯片30的两个电极探针110之间的距离过近，容易造成短路。
为避免测试同一待测芯片30的相邻两个电极探针110之间的距离过近而造成短路，本实施方式中将待测晶圆3上的所有待测芯片30的第一电极相连后形成公共的第一电极，测芯片30的第二电极相互独立。因此，本实施方式中仅需设置一个连接待测芯片30的第一电极的第一电极探针1101，以及连接待测芯片30的第二电极的第二电极探针1102，从而在测试时一个第一电极探针1101连接引出公共的第一电极以连接所有待测芯片30的第一电极，一个待测芯片30上仅需对应连接一第二电极探针1102便可实现测试，从而避免相邻两个电极探针110过近而造成短路，提高了测试过程的安全性。
优选地，第一电极探针1101可独立于第二电极探针1102设置，在测试时，第一电极探针1101连接待测晶圆3的固定位置不做移动，第二电极探针1102呈阵列方式排布，移动第二电极探针便可实现对整个待测晶圆3上所有待测芯片30的测试。
作为另一种可实现的实施方式，如图2所示，电极探针110的数目等于待测芯片30的数目，晶圆测试卡11上的电极探针110的排布方式与待测晶圆3上的待测芯片30的排布方式相同。
具体地说，晶圆测试卡11上的电极探针110的数目等于待测芯片30的数目，且排布方式相同，使得在对待测晶圆3进行测试时，仅需一次对准，便可实现晶圆测试卡11上的所有电极探针110对准待测晶圆3上的所有待测芯片30，大大了节约测试时间。由于信号通路12的数目小于晶圆测试卡11的电极探针110的数目，而与晶圆测试卡11连接的至少一个信号通路12每次仅能够为等于或小于自身数目的电极探针110提供测试电信号，因此，需要信号通路12切换提供测试电信号的电极探针110，从而实现为晶圆测试卡11上的所有电极探针110提供测试电信号以实现对待测晶圆3上的所有待测芯片30的测试。
值得说明的是，一般来说，待测晶圆3上所有待测芯片30具备独立的第一电极和第二电极，此种情况下，晶圆测试卡11上的相邻两电极探针110之间的距离与待测晶圆3上待测芯片30的第一电极和第二电极的距离相同，从而在晶圆测试卡11上的电极探针110对准待测芯片30时，能够同时对准待测芯片30的第一电极和第二电极，从而实现对待测芯片30的测试。但此种方式，测试同一待测芯片30的两个电极探针110之间的距离过近，容易造成短路。
为避免测试同一待测芯片30的相邻两个电极探针110之间的距离过近而造成短路，本实施方式中将待测晶圆3上的所有待测芯片30上的第一电极相连后形成公共的第一电极，待测芯片30的第二电极相互独立。因此，本实施方式中仅需设置一个连接待测芯片30的第一电极的第一电极探针1101，以及连接待测芯片30的第二电极的第二电极探针1102，从而在测试时一个第一电极探针1101连接引出的公共的第一电极以连接所有待测芯片30的第一电极，一待测芯片30上仅需连接一第二电极探针1102便可实现测试，从而避免相邻两个电极探针110过近而造成短路，提高了测试过程的安全性。
值得说明的是，图2中所示的晶圆测试卡11上，由于电极探针110数目与待测晶圆3上的待测芯片30数目相同，将电极探针110设置为微凸起状，从而避免电极探针110过长而在信号通路12为电极探针110提供电信号时，电极探针之间发生短路。对于具备公共的第一电极的待测晶圆3来说，由于共用第一电极，因此可将第一电极探针1101设置在任意一第二电极旁边(图中未示出)，当第一电极探针1101连接与该第一电极探针1101所在位置对应的待测芯片30时，实现了对整个待测晶圆3上待测芯片30的第一电极的连接。
进一步地，晶圆测试卡11包括多个测试单元，每个测试单元至少包括两个电极探针110，且每个测试单元的电极探针110的数目相同，信号通路12的数目与每个测试单元的电极探针110的数目相同；信号通路12为每个测试单元的电极探针110提供测试电信号。
具体地说，图2中，由于电极探针110的数目等于待测芯片30的数目，且晶圆测试卡11上的电极探针110的排布方式与待测晶圆3上的待测芯片30的排布方式相同，晶圆测试卡11仅需一次精准对位。测试卡内部包含至少两个电极探针110为一个测试单元(例如：每1000个电极探针110为一个测试单元)，通过信号通路的切换12提供测试电信号的测试单元即可完成测试，大大减少了每次移动的时间及电极间对位造成的误差，大大提高测试效率。
进一步地，电极探针110用于连接待测芯片30的部位为导电弹性部。
具体地说，将电极探针110用于连接待测芯片30进行测试的部位设置为导电弹性部，从而在测试人员进行测试时能够缓冲部分力以避免对待测芯片30造成损坏。可实现地，电极探针110用于连接待测芯片30的部位设置有弹簧，其前端材料为略软质材料如聚二甲基硅氧烷(PDMS)，以避免芯片翘曲接触不充分的问题。
值得说明的是，本实施方式中的待测晶圆3可为Micro-LED晶圆，待测芯片30为Micro-LED，待测芯片30公用的第一电极通常为N电极，独立的第二电极为P电极。
与现有技术相比，本发明实施方式提供了一种晶圆测试装置，至少两个电极探针110共用一个信号通路12，通过至少一个信号通路12为晶圆测试卡11上的多个电极探针110提供测试电信号，信号通路12的数目小于晶圆测试卡11的电极探针110数目，避免了为每个电极探针110设置一个信号通路12，从而降低了测试装置的成本。
本发明的第二实施方式涉及一种晶圆测试***，如图3所示，包括：如第一实施方式的晶圆测试装置1以及信号输出装置2，信号输出装置2连接晶圆测试装置1；信号输出装置2用于为晶圆测试装置1提供测试电信号；晶圆测试装置1利用测试电信号对待测晶圆3进行测试。
晶圆测试***还包括：摄像装置4，摄像装置4连接信号输出装置2；摄像装置4用于在信号输出装置2为晶圆测试装置1提供测试电信号时，获取晶圆测试装置1对待测晶圆3进行测试时的测试图片。
下面以待测晶圆30Micro-LED晶圆对上述晶圆测试***的使用方法进行说明：
将水平结构的Micro-LED图形化后的晶圆片置于***的载台上，之后缓慢上移Micro-LED晶圆片，通过高精度自动对位***将晶圆测试卡11上的电极探针110与晶圆片上每一个Micro-LED的P/N电极准确接触，同时位于待测晶圆30下方的摄像装置4与电极探针接触的Micro-LED对准。信号输出装置2加载测试电信号给晶圆测试装置1，监测输出每个Micro-LED测试电信号结果和相应位置Micro-LED的亮度图。根据测试项目的不同，信号输出装置2输出的测试电信号也有所不同，测试电信号包括额定正向电流、反向电压、静电释放(ESD)信号等。
与现有技术相比，本发明实施方式中提供了一种晶圆测试***，包括：如第一实施方式的晶圆测试装置1以及信号输出装置2，信号输出装置2连接晶圆测试装置1；信号输出装置2用于为晶圆测试装置1提供测试电信号；晶圆测试装置1利用测试电信号对待测晶圆3进行测试，给出了一种低成本的晶圆测试***的实现方式。
本发明的第三实施方式涉及一种晶圆测试方法，本实施方式中的晶圆测试方法如图4所示，具体包括：
步骤101：将多个电极探针连接待测晶圆上的待测芯片。
具体地说，若电极探针数目小于待测待测晶圆上的待测芯片，则在进行测试时，将晶圆测试卡上的多个电极探针对准待测晶圆上的部分待测芯片。在对该部分待测芯片测试完成后，移动晶圆测试卡将电极探针与待测晶圆上的待测芯片进行多次对准测试，从而实现对整个待测晶圆上待测芯片的测试。优选地，电极探针由于包括第一电极探针和第二电极探针，因此，在实际对准时，仅需将第二电极探针对准待测晶圆上的待测芯片即可。若电极探针数目等于待测待测晶圆上的待测芯片，则仅需一次精准对位，便可实现对整个待测晶圆上待测芯片的测试，无需多次对位。
步骤102：经由至少一个信号通路为多个电极探针提供测试电信号。
具体地说，至少两个电极探针共用一个信号通路，表明信号通路的数目小于晶圆测试卡的电极探针的数目，而与晶圆测试卡连接的至少一个信号通路每次仅能够为等于或小于自身数目的电极探针提供测试电信号，因此，需要信号通路切换提供测试电信号的电极探针，通过信号通路的切换提供测试电信号的电极探针，实现为多个电极探针均提供测试电信号，以对待测芯片进行测试。
经由至少一个信号通路为多个电极探针提供测试电信号，具体为：经由信号通路为每个测试单元的电极探针提供测试电信号。具体地，由于电极探针的数目等于待测芯片的数目，且晶圆测试卡上的电极探针的排布方式与待测晶圆上的待测芯片的排布方式相同，晶圆测试卡仅需一次精准对位。测试卡内部包含至少两个电极探针为一个测试单元(例如：每1000个电极探针为一个测试单元)，通过信号通路的切换提供测试电信号的测试单元即可完成测试，信号通路依次为同等数量的电极探针即测试单元提供测试电信号，大大减少了每次移动的时间及电极间对位造成的误差，大大提高测试效率。
与现有技术相比，本发明实施方式提供了一种晶圆测试方法，应用于如第一实施方式中的晶圆测试装置，晶圆测试方法包括：将多个电极探针连接待测晶圆上的待测芯片；经由至少一个信号通路为多个电极探针提供测试电信号。该方案中给出了利用该低成本晶圆测试装置对待测晶圆进行测试的测试方法。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (10)
1.一种晶圆测试装置，其特征在于，包括：包含多个电极探针的晶圆测试卡、与所述晶圆测试卡连接的至少一个信号通路，其中，至少两个所述电极探针共用一个所述信号通路；
所述至少一个信号通路用于为所述多个电极探针提供测试电信号；
所述多个电极探针用于连接待测晶圆上的待测芯片，并利用所述测试电信号对所述待测芯片进行测试。
2.根据权利要求1所述的晶圆测试装置，其特征在于，所述电极探针的数目小于所述待测芯片的数目；优选地，所述晶圆测试卡上的电极探针呈阵列方式排布。
3.根据权利要求1所述的晶圆测试装置，其特征在于，所述电极探针的数目等于所述待测芯片的数目，所述晶圆测试卡上的电极探针的排布方式与待测晶圆上的待测芯片的排布方式相同。
4.根据权利要求3所述的晶圆测试装置，其特征在于，所述晶圆测试卡包括多个测试单元，每个所述测试单元至少包括两个电极探针，且每个所述测试单元的电极探针的数目相同，所述信号通路的数目与每个所述测试单元的电极探针的数目相同；
所述信号通路为每个所述测试单元的电极探针提供测试电信号。
5.根据权利要求1所述的晶圆测试装置，其特征在于，所述待测晶圆包括公共第一电极，所述待测晶圆上每个所述待测芯片包括独立的第二电极；所述多个电极探针包括一个第一电极探针和若干个第二电极探针；
所述第一电极探针用于连接所述待测晶圆的公共第一电极，所述第二电极探针用于连接所述待测芯片的第二电极。
6.根据权利要求1所述的晶圆测试装置，其特征在于，所述电极探针用于连接所述待测芯片的部位为导电弹性部。
7.一种晶圆测试***，其特征在于，包括：如权利要求1至6中任一项所述的晶圆测试装置以及信号输出装置，所述信号输出装置连接所述晶圆测试装置；
所述信号输出装置用于为所述晶圆测试装置提供测试电信号；
所述晶圆测试装置利用所述测试电信号对待测晶圆进行测试。
8.根据权利要求7所述的晶圆测试***，其特征在于，所述晶圆测试***还包括：摄像装置，所述摄像装置连接所述信号输出装置；
所述摄像装置用于在所述信号输出装置为所述晶圆测试装置提供测试电信号时，获取所述晶圆测试装置对待测晶圆进行测试时的测试图片。
9.一种晶圆测试方法，其特征在于，应用于如权利要求1至6中任一项所述的晶圆测试装置，所述晶圆测试方法包括：
将多个电极探针连接待测晶圆上的待测芯片；
经由所述至少一个信号通路为所述多个电极探针提供测试电信号。
10.根据权利要求9所述的晶圆测试方法，其特征在于，应用于如权利要求4所述的晶圆测试装置，所述经由所述至少一个信号通路为所述多个电极探针提供测试电信号，具体为：经由所述信号通路为每个所述测试单元的电极探针提供测试电信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910452209.4A CN112014604A (zh) | 2019-05-28 | 2019-05-28 | 一种晶圆测试装置、测试***及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910452209.4A CN112014604A (zh) | 2019-05-28 | 2019-05-28 | 一种晶圆测试装置、测试***及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112014604A true CN112014604A (zh) | 2020-12-01 |
Family
ID=73500749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910452209.4A Pending CN112014604A (zh) | 2019-05-28 | 2019-05-28 | 一种晶圆测试装置、测试***及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112014604A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471103A (zh) * | 2021-06-09 | 2021-10-01 | 上海华虹宏力半导体制造有限公司 | 一种探针模组 |
| CN113484560A (zh) * | 2021-07-07 | 2021-10-08 | 上海泽丰半导体科技有限公司 | 一种晶圆及成品测试共用电路板及其设计方法 |
| CN113539870A (zh) * | 2021-06-24 | 2021-10-22 | 浙江大学绍兴微电子研究中心 | 测试晶圆上一开关元器件的电气特性的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790042A (zh) * | 2005-12-05 | 2006-06-21 | 深圳市矽电半导体设备有限公司 | 一种半导体晶圆片多路测试方法和多路测试探针台 |
| CN103063886A (zh) * | 2011-10-21 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于探测集成电路的探针卡 |
| CN103094142A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用于检测探针卡的特殊晶圆版图排布法及其晶圆的制作 |
| CN104360256A (zh) * | 2014-10-21 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种二极管的光电测试方法 |
| CN106531653A (zh) * | 2015-09-10 | 2017-03-22 | 新特***股份有限公司 | 使用单一探针测试芯片的多个连接垫的测试装置及方法 |
| CN106908632A (zh) * | 2015-12-23 | 2017-06-30 | Imec 非营利协会 | 用于测试集成电路的探测器件 |
-
2019
- 2019-05-28 CN CN201910452209.4A patent/CN112014604A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790042A (zh) * | 2005-12-05 | 2006-06-21 | 深圳市矽电半导体设备有限公司 | 一种半导体晶圆片多路测试方法和多路测试探针台 |
| CN103063886A (zh) * | 2011-10-21 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于探测集成电路的探针卡 |
| CN103094142A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用于检测探针卡的特殊晶圆版图排布法及其晶圆的制作 |
| CN104360256A (zh) * | 2014-10-21 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种二极管的光电测试方法 |
| CN106531653A (zh) * | 2015-09-10 | 2017-03-22 | 新特***股份有限公司 | 使用单一探针测试芯片的多个连接垫的测试装置及方法 |
| CN106908632A (zh) * | 2015-12-23 | 2017-06-30 | Imec 非营利协会 | 用于测试集成电路的探测器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471103A (zh) * | 2021-06-09 | 2021-10-01 | 上海华虹宏力半导体制造有限公司 | 一种探针模组 |
| CN113471103B (zh) * | 2021-06-09 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 一种探针模组 |
| CN113539870A (zh) * | 2021-06-24 | 2021-10-22 | 浙江大学绍兴微电子研究中心 | 测试晶圆上一开关元器件的电气特性的方法 |
| CN113539870B (zh) * | 2021-06-24 | 2024-06-18 | 浙江大学绍兴微电子研究中心 | 测试晶圆上一开关元器件的电气特性的方法 |
| CN113484560A (zh) * | 2021-07-07 | 2021-10-08 | 上海泽丰半导体科技有限公司 | 一种晶圆及成品测试共用电路板及其设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384265B1 (ko) | 프로그램가능한고집적전자검사장치 | |
| CN112014604A (zh) | 一种晶圆测试装置、测试***及测试方法 | |
| US6731127B2 (en) | Parallel integrated circuit test apparatus and test method | |
| KR101822980B1 (ko) | 웨이퍼 레벨 컨택터 | |
| KR102126097B1 (ko) | 대량 병렬 다중 웨이퍼 테스트를 위한 방법 및 장치 | |
| US7301357B2 (en) | Inspection method and inspection equipment | |
| US10670652B2 (en) | Semiconductor test equipment | |
| EP2017634B1 (en) | Inspection apparatus and inspection method | |
| KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
| US20070022347A1 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| US20030234659A1 (en) | Electrical isolation between pins sharing the same tester channel | |
| KR100787829B1 (ko) | 프로브 카드 테스트 장치 및 테스트 방법 | |
| CN115201529A (zh) | 一种新的并行半导体参数测试*** | |
| CN116183985A (zh) | 用于晶圆测试的探针卡、测试***及测试方法 | |
| CN113109696B (zh) | 一种pcb板导电孔性能测试方法 | |
| US20150168482A1 (en) | Configurable test equipment | |
| KR20100053854A (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
| US7305601B2 (en) | Method and test apparatus for testing integrated circuits using both valid and invalid test data | |
| CN219225013U (zh) | 数字板卡通道电平精度测试装置及测试机 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| CN219266461U (zh) | 一种多通道电阻桥性能测试装置 | |
| US20240085478A1 (en) | Wafer-level multi-device tester and system including the same | |
| JP3076293B2 (ja) | 半導体装置特性試験装置およびその試験方法 | |
| JPH0758168A (ja) | プローブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201207 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 065500 Hebei Langfang County Guan emerging industry demonstration area Applicant before: Yungu (Gu'an) Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201201 |