CN1255937C - 模拟对数字转换器及其共模回馈电路和放大级 - Google Patents

Abstract

一种偏压电路，用以依靠响应于例如是模拟接地的参考电压的主动、自动的追踪反馈，以产生共模偏压电压，及响应于共模偏压电压，以产生差动放大器使用的共模电压。此偏压电路支持高速操作，且可稳定于温度变化、工艺变化与电源电压漂移时。在实施例中，偏压电路包括一运算放大器以及反馈放大器，其具有耦接运算放大器输出端的共模偏压端点，并与运算放大器安排于反馈回路中。运算放大器的输出用来当作差动放大器的共模电压，反馈放大器设计与使用共模偏压电压的差动放大器相匹配，因此，产生一共模偏压电压，以自动地产生可导致差动放大器相当协调的共模电压，而差动放大器和高速模拟对数字转换器应用此自动追踪、主动式偏压电路。

Description

模拟对数字转换器及其共模回馈电路和放大级

技术领域

本发明是有关于一种高增益差动放大器用的共模反馈电路(common mode feedback circuit)，例如运算放大器(operationalamplifier)，及使用此放大器的高速模拟对数字转换器，其中的共模反馈对精确结果十分重要。

背景技术

管线化(pipelined)模拟对数字转换器经常使用于高速应用中，公知的这种转换器可以在美国专利号码4894657、4903026、5635937、5929796、6028546及其它许多专利中看到。这种类比对数字转换器的基本操作需要提供多个级(stages)，每个都有一取样及维持放大器(sample and hold amplifier)(经常是一个差动运算放大器)、一总和节点(summing node)、及一级间放大器(interstage amplifier)(经常是一个差动运算放大器)。其以管线化方式操作，并有取样模式和放大模式。第一级在取样模式时，取样及维持输入电压，并将它提供给放大模式时的单一位转换器，以将输入电压转换为单一位，然后取样及维持放大器的输出减去单一位转换的模拟电压，而级间放大器则将差异结果放大，并在放大模式时，驱动至下一级。每一级均以相同的方式操作，以产生代表输入电压的数字数据的数个位。

随着管线化模拟对数字转换器将产生一个问题，因为需要偏压差动运算放大器，所以要在小量的时间范围内，回到参考模拟接地电压电平的参考电压，或“安定”。对操作于例如是160MHz的高速模拟对数字转换器而言，安定时间可能只有几纳秒(ns)，所以在取样模式时，放大器以偏移抵销(offset cancelling)方式操作，以便于放大模式时，输出准确地跟随输入。共模反馈电路已经发展来改善放大器的偏移抵销功能，这种共模反馈电路也使用在各种使用差动放大器和运算放大器的其它电路，请参看美国专利号码5955922和5847601的专利。

因此，对于160MHz时脉频率的类比对数字转换器的高速电路而言，设计一个运算放大器来作为取样及维持放大器，以及作为大约GHz范围的高频宽级间放大器是必须的。像这么高的频宽，在运算放大器中典型地会消耗很大的偏压电流(bias current)。同样地，共模反馈型态也要有快速安定的特性，在例如3纳秒的短暂安定时间范围内，运算放大器的输出必须安定于模拟接地的精确电压电平。任何输出电压的残留都会传播至下一级，成为错误电压，而在其后的管线级中放大。此外，对不同的速度应用，也必须调整或追踪共模偏压电压以达成安定功能。

共模反馈电路产生用于偏压反馈使用的差动放大器操作点中的共模电压。共模反馈电路倾向产生共模电压，当差动放大器的两个输入位于相同电压电平时(例如是模拟接地电压电平)，将其应用于偏压点，会导致差动放大器的输出安定于模拟接地电压。共模反馈电路依靠产生稳定值的共模偏压电压，但是，在涵盖一温度范围、制造偏差、及供应电路的电压偏差范围内，提供适于高速操作的稳定的共模偏压电压是困难的。

希望提供一偏压电路，用来产生稳定的共模偏压电压，且其精确度与温度、工艺偏差及供应电压偏差无关，更希望这个偏压电压可以支持使用该电压的差动放大器的高速操作，也希望这个偏压电压电路适于高速模拟对数字转换器使用，及其它高增益差动运算放大器的应用。

发明内容

本发明提供一种偏压电路(bias circuit)，用以依靠响应于例如是模拟接地的参考电压，主动、自动的追踪反馈，以产生共模偏压电压(common mode bias voltage)，及响应于共模偏压电压，以维持共模电压(common mode voltage)，以便建立模拟接地于差动放大器的输出。此偏压电路支持高速操作，且可稳定于温度变化、工艺变化与电源电压漂移时。在实施例中，偏压电路包括一运算放大器，其具有耦接共模电压的共模偏压端点；以及反馈放大器，其具有耦接运算放大器输出的共模偏压端点，并与运算放大器安排于反馈回路中。运算放大器的输出用来当作差动放大器的共模反馈电路的共模偏压电压，反馈放大器设计成与使用共模偏压电压的差动放大器相匹配(match)，进而产生一共模偏压电压，以自动地产生可导致差动放大器相当协调的共模电压。

在一实施例中，反馈放大器包括“半”运算放大器。以此方式，可以将反馈放大器设计成与一共模偏压电压所要送给的差动运算放大器几乎相匹配。

在另一实施例中，反馈电路中的运算放大器规划为虚拟短路，并以反馈放大器的输出与参考电压为其输入，因此，反馈放大器将受到偏压，而在其输出端产生该参考电压，且该运算放大器和反馈电路产生的共模偏压电压，会被驱动至一会导致差动放大器适当安定于参考电压(也就是模拟接地)的电平。

在另一实施例中，本发明提供一共模反馈电路，以供具有一正输入端、一负输入端、一正输出端、一负输出端及一共模电压输入端的差动运算放大器使用。此共模反馈电路包括一切换式电容电路，其操作于取样模式，以取样并维持与参考电压有关的共模偏压电压；以及操作于放大模式，以将所取样及维持的共模偏压电压施加于该差动运算放大器的共模输入端与正负输出端之间。此反馈电路还包括一偏压电路用来产生共模偏压电压，其包括一第二运算放大器，其具有耦接至该共模电压输入端的共模偏压端点，及一反馈放大器，其具有连接第二运算放大器的输出端的共模偏压端点，且如上述，将其与第二运算放大器安排于反馈回路中。

在本发明的另一实施例中，提供一种高速数字对模拟转换器，包括多个级，每一级分别包括取样及维持放大器、总和节点和级间放大器。在此实施例中，至少有一取样及维持放大器和级间放大器，作成具有上述共模反馈电路的高增益差动放大器。

因此，本发明提供一共模反馈电路，可稳定全差动运算放大器的共模电压，其适于例如是模拟对数字转换器的高速电路使用。此外，共模反馈电路包括一偏压电路，其可自动追踪与共模反馈相关的差动运算放大器。以此方式，可达成一稳定且高速的电路。

附图说明

图1为根据本发明的一种基本管线化模拟对数字转换器，其具有主动式共模反馈偏压电路的共模反馈；

图2为图1的***使用的取样及维持放大器的基本设计，其共模电压根据本发明所产生；

图3为图1的***使用的级间放大器的基本设计，其共模电压根据本发明产生；

图4为对应于共模偏压电压，产生共模电压的基本共模反馈电路；

图5为图1的高速模拟对数字转换器的操作时序，其根据本发明的安定操作；

图6为公知用以产生共模偏压电压的偏压电路；

图7为根据本发明的偏压电路简化图，其使用产生共模偏压电压的主动式自动追踪反馈；

图8为适于与本发明一起使用的取样差动运算放大器图式；以及

图9为本发明的偏压电路的反馈放大器使用的半运算放大器实例。

附图标记说明：

10、13、21：回线指示

11：取样及维持放大器

12：模拟对数字转换器

14：单一位数字对模拟转换器

15：总和节点

16：级间放大器

20：错误更正逻辑

22、24：共模反馈电路

23、25：主动式共模反馈偏压电路

50、70：运算放大器

51、71：正输入端

52、72：负输入端

53、73：正输出端

54、74：负输出端

55、75：共模偏压电压端点

56-62、76-81、107-110：第一组开关

63-65、82-84、111-114：第二组开关

66、86：第一输入电容

67、87：第二输入电容

68、88：第一反馈电容

69、89：第二反馈电容

90、91：总和节点

100-106、115-118、178、200、202、204、205：节点

250、251、254、256、260、261：节点

151-154：时序点

170：参考电流源

171-177、179、180、251-253、255、257：晶体管

258、263、264、266、267：晶体管

201：放大器

203：反馈放大器

具体实施方式

图1至图9为本发明一实施例的详细说明，图1为根据本发明的包括共模反馈电路和主动式共模反馈偏压电路的管线化模拟对数字转换器的简化方框图。

此管线化模拟对数字转换器由取样及维持放大器11的输入端于10号线上接收模拟输入电压，此取样及维持放大器11提供输出至模拟对数字转换器12，以产生输出位于13号线上，13号线上的输出位提供至单一位数字对模拟转换器14，其输出则提供至总和节点15的负端，总和节点15的正端接收取样及维持放大器11的输出。因此，取样及维持放大器11提供的输入电压与13号线上的数字讯号的模拟值间的差成为级间放大器16的输入，级间放大器16的输出提供至包括第2级(未绘示)至第M级的类比对数字转换器中的下一级。第1级至第M级提供的数字值输入至错误更正逻辑20，其于21号线上提供管线化模拟对数字控制器的输出。

根据本发明，此取样及维持放大器11包括接收共模电压VCM的共模偏压端点，共模反馈电路22耦接取样及维持放大器11的输出，并提供共模电压VCM至放大器11。此外，主动式共模反馈偏压电路23产生共模反馈偏压电压VCMB，导致共模电压随着温度、工艺、操作速度与其它因素的偏差而自动追踪。同样地，级间放大器16包括自动追踪的共模反馈电路24与主动式共模反馈偏压电路25。使用本发明的共模反馈与主动式共模反馈偏压电路，即可达成高速且精确的类比对数字转换器，例如实例中提供的操作于160MHz时脉速率的类比对数字转换器。

如果管线化模拟对数字转换器中使用的放大器充分匹配，那么就可以让多于一个或所有匹配放大器共享单一主动式共模反馈偏压电路，来产生共模反馈偏压电压VCMB。

图2至图5为图1的类比对数字转换器的更详细说明，先前技术的共模反馈偏压电路的实例显示于图6中，而根据本发明的共模反馈偏压电路则显示于图7、图8和图9中。

图2为图1的***中使用的取样及维持放大器结构，此结构包括由运算放大器50形成的高增益差动放大器。运算放大器50包括一正输入端51、一负输入端52、一正输出端53及一负输出端54。共模偏压电压端点55接收共模电压VCM，第一组开关(56-62)于取样模式时闭合，第二组开关(63-65)于放大(也称为维持)模式时闭合，第一输入电容66耦接于运算放大器50的负输入端52和开关56之间，第二输入电容67耦接于运算放大器50的正输入端51和开关57之间，第一反馈电容68耦接于运算放大器50的负输入端52和开关64之间，第二反馈电容69耦接于运算放大器50的正输入端51和开关65之间，输入电压IP连接于开关56和开关62，输入电压IN连接于开关57和开关61，开关58和开关60则连接至***模拟接地。

在取样模式时，第一组开关56-62闭合，而第二组开关63-65打开，造成***模拟接地送至运算放大器50的正输入端51和负输入端52，以及第一输入电容66和第二输入电容67的右手端。输入电压IP送至第一输入电容66的左手端，输入电压IN则送至第二输入电容67的左手端。另外，输入电压IP也送至第一反馈电容68的右手端，而输入电压IN则送至第二反馈电容69的右手端。第一和第二反馈电容68和69的左手端连接至***模拟接地。共模电压VCM设定于一值，以便在取样模式时，正输出端53和负输出端54会回到***模拟接地。

在放大模式时，第一组开关56-62打开，而第二组开关63-65闭合，造成输入电容66和67的左手端连接一起，以致驱动运算放大器50的正输入端51和负输入端52至输入电压IP和输入电压IN的值。同样地，建立经由第一反馈电容68和第二反馈电容69的反馈，运算放大器50的正输出端53和负输出端54以一增益或适于特别设计的增益准确地追踪输入。

图3为配合图2的结构使用的总和节点与级间放大器结构。此例中，级间放大器包括由运算放大器70形成的一高增益差动放大器，此运算放大器70包括一正输入端71、负输入端72、正输出端73和负输出端74。共模偏压端点75接收共模电压VCM，第一组开关(76-81)于取样模式时闭合，第二组开关(82-84)于维持或放大模式时闭合，第一输入电容86耦接于运算放大器70的负输入端72和开关76之间，第二输入电容87耦接于运算放大器70的正输入端71和开关77之间，第一反馈电容88耦接于运算放大器70的负输入端72和开关83之间，第二反馈电容89耦接于运算放大器70的正输入端71和开关84之间，总和节点90和总和节点91分别位于开关82的两侧，总和节点90是规划来接收相依于图1的类比对数字转换器12的值的负参考点或正参考点，而总和节点91则是规划来接收相依于图1的类比对数字转换器12的值的其它负参考点和正参考点。

在取样模式时，第一组开关76-81闭合，而第二组开关82-84打开，造成节点90上输入电压IP和数字对模拟转换器14的输出的和送至输入电容86的左手端，而***模拟接地则连接其右手端。另外，节点91上输入电压IN和数字对模拟转换器14的输出的和送至输入电容87的左手端，而***模拟接地则连接输入电容87的右手端。同样地，输入电压IN送至第二反馈电容89的右手端，同时输入电压IP则送至第一反馈电容88的右手端。端点75上的共模电压VCM设定于一值，以便在取样模式时，运算放大器70的正输出端73和负输出端74会回到***模拟接地。

在放大模式时，第一组开关76-81打开，而第二组开关82-84闭合，造成输入电容86和87的左手端连接一起，以致驱动运算放大器70的正输入端71和负输入端72至总和节点90和91电压的值。同样地，也建立经由第一反馈电容88和第二反馈电容89的反馈，运算放大器70的正输出端73和负输出端74以一增益或适于特别设计的增益准确地追踪总和节点90和91的电压。

图4为对应于运算放大器的节点101和节点102上的输出电压OP和ON的产生电压VCM的共模反馈电路基本结构。***模拟接地AG连接至节点103和104，而共模偏压电压连接至节点105和106，第一组开关(107-110)于放大模式时闭合，而第二组开关(111-114)于取样模式时闭合。开关107耦接于节点104和电容器C1的上端115，开关108耦接于节点106和电容器C1的下端116，开关111耦接于节点115和节点101之间，开关112耦接于节点116和节点100之间。电容器C2耦接于节点101和节点100之间，电容器C3耦接于节点102和节点100之间。开关113耦接于节点102和电容器C4的上端之间，开关114耦接于节点100和电容器C4的下端118之间，开关109耦接于节点117和节点103之间，开关110耦接于节点118和节点105之间。

在放大模式时，第一组开关107-110闭合，而第二组开关111-114打开，如此则共模偏压电压VCMB和模拟接地AG建立于横跨电容器C1和电容器C4。在取样模式时，第一组开关107-110打开，而第二组开关111-114关闭，如此则横跨电容器C1的电压供应横跨电容器C2，而横跨电容器C4的电压供应横跨电容器C3。如上所述，在取样模式时，共模电压VCM设定至让输出OP和ON安定于模拟接地的电平；在放大模式时，共模电压VCM由电容器C2和C3维持于大致上是个常数电平，输出OP和ON于放大模式时，与共模反馈电路解连。

如所见，共模偏压电压VCMB的电平必须维持于让运算放大器的输出于取样模式时，安定于模拟接地电平AG，共模偏压电压VCMB的移位，将导致如管线化模拟对数字转换器的管线化电路中累积的输出偏压误差。

请参考图5的时序图，将更了解电路的动作原理。图5中，最上面的波形代表控制时脉Φ_S，当高电平时会关闭取样模式用的开关；第二波形代表控制时脉Φ_H，当高电平时会关闭放大模式用的开关；第三波形代表共模电压VCM；第四波形代表运算放大器的正输出OP；第五波形代表运算放大器的负输出ON。如所见，当取样模式开关于150关闭时，共模电压将固定于共模偏压电压VCMB，且正输出OP和负输出ON安定于模拟接地电平。于151时，取样模式开关打开，很快地在其后的152时，维持模式或放大模式开关关闭，而正输出OP依照输入电压转高，负输出则依照输入电压转低。于153时，维持模式开关打开，很快地在其后的154时，取样模式开关关闭。当取样模式开关关闭时，输出OP和ON再一次安定于模拟接地，就这样重复循环。共模电压VCM于取样开关关闭时，设定于共模偏压电压VCMB，并于维持或放大模式开关关闭时维持其最后值。因此，改变共模偏压电压VCMB，将导致取样时相时，输出安定于漂移电平。这个漂移造成依赖运算放大器精确度的电路的操作错误。

图6为公知用以产生共模偏压电压VCMB的电路例，此电路是以驱动连接成二极管(diode connected)的P信道晶体管171的参考电流源为基础，其源极耦接电源VDD。电路的第二回路包括一与P信道晶体管171连结组成电流镜的P信道晶体管172，及一连结为二极管结构的N信道晶体管173串接于晶体管172与接地点之间。电路的第三回路包括P信道晶体管174，其与晶体管171和172连结为电流镜结构，以及串接于P信道晶体管174与接地点间的N信道晶体管175和176，晶体管175的漏极连接P信道晶体管174的漏极，N信道晶体管175的栅极连接N信道晶体管173的栅极，N信道晶体管176的栅极耦接N信道晶体管175的漏极。电路的第四回路包括连结为二极管结构的P信道晶体管177，其源极耦接电源VDD，而漏极与栅极耦接输出节点178，以产生共模偏压电压VCMB，N信道晶体管179和180串接于节点178和接地点之间，晶体管179的栅极连接于晶体管173和175的栅极，晶体管180的栅极连接于晶体管176的栅极。此方式可于节点178上产生共模偏压电压VCMB，其值基本上由参考电流源170所建立。然而此电路也并无追踪温度的变化、工艺的变化以及高速电路的需求。此外，为了改变装置的操作速度，参考电流源也要跟着调整，以防止VCMB不必要的漂移。

图7为根据本发明的共模偏压电压电路简图，其产生共模偏压电压VCMB于节点200上。节点200是称为第一运算放大器的高增益放大器201的正输出端，放大器201的第一输入连接模拟接地AG，放大器201的第二输入耦接第二放大器203的输出，以形成反馈回路。放大器201可以是运算放大器或其它型式的放大器，反馈放大器203以模拟接地AG为其输入，并产生输出205。放大器201于节点200产生输出，反馈放大器203响应于放大器201的输出所提供的共模电压，以便共模偏压电压VCMB用来做为反馈放大器203的共模电压。反馈放大器203以匹配差动放大器的特性(例如放大器组态、装置外观比)来制作，此差动放大器用以接收产生共模偏压电压的共模反馈。放大器201以虚拟短路的结构连结，如此则电路倾向将节点205的讯号，驱动至与节点202提供的模拟接地相同的值，电路的可变电压为节点200上的共模偏压电压VCMB，其提供反馈放大器203，以作为共模电压。

在实施例中，反馈放大器203以匹配运算放大器的正输出部分的“半”运算放大器来制作，此运算放大器用以接收产生共模偏压电压的共模反馈，例如图1电路中的取样及维持放大器11与级间放大器16。如果设计改变，导致放大器中高速操作的不同偏压跟随电流，那么共模偏压电路反馈回路中的放大器203也以相同制造程序而改变，这样共模偏压电压便可追踪温度的改变、工艺的改变及主要运算放大器操作速度的改变。此外，反馈是主动地、快速而持续地自动追踪这种变化，以提供像管线化模拟对数字转换器的电路的高速而准确地操作。

图8和图9分别为适于图7的电路使用的基本运算放大器和“半”运算放大器。图8的运算放大器包括于节点250上接收负输入电压IN的负输入级、及于节点251上接收正输入电压IP的正输入级。负输入级包括P信道晶体管252，其与N信道电流源晶体管253串接，共模电压VCM于节点254提供于晶体管253的栅极，P信道负载电流源晶体管255连接于P信道晶体管252的源极与电压源VDD之间，偏压电压VB1连结于晶体管255的栅极的回线256上。正输入级包括源极耦接晶体管255的漏极的P信道晶体管257，其漏极耦接N信道电流源晶体管258的漏极，晶体管258的栅极于回线254上接收共模电压，负输出级产生输出讯号ON于节点260上，正输出级产生输出电压OP于节点261上。负输出级包括N信道晶体管263，其与P信道晶体管264串接。P信道晶体管264的源极耦接电压源VDD，漏极耦接节点260。N信道晶体管263的漏极耦接节点260，源极则接地点，晶体管263的栅极耦接晶体管253漏极的节点，晶体管264的栅极耦接节点256的偏压电压。正输出级包括栅极耦接节点256上的偏压电压VB1的P信道晶体管266，其源极耦接电压源VDD，漏极耦接节点261。正输出级也包括漏极耦接节点261的N信道晶体管267，其栅极耦接晶体管258的漏极，源极则接地点。

图8的运算放大器是将节点250上的输入IN与节点251上的输入IP间的差放大，以产生差动输出于节点260与261上的基本电路。当IN与IP设定于相同参考电压时，共模电压VCM导致输出OP和ON安定于如高速管线化模拟对数字转换器的模拟接地的参考电压值，共模反馈偏压电路即是为了建立那个值，本文提及的主动式共模反馈偏压电路自动地追踪运算放大器的操作变化，以维持共模电压于维持一稳定的模拟接地电平的共模电压。

图9为适于图7的共模偏压电路的反馈放大器203使用的“半”运算放大器。匹配于图8元件的图9元件具有相同的参考符号，而不再描述。此放大器电路与接收共模反馈的运算放大器相匹配，以便于产生共模偏压电压VCMB的主动式反馈电路自动追踪工艺、温度与操作速度的变化。

其它运算放大器结构与“半”运算放大器结构也可使用于各种本发明的实施例中，此处提供的实施例只是为了说明的一实施例，及提供实施其它相同电路的导引。

本发明提供像是管线化模拟对数字转换器中的取样及维持放大器与级间放大器等运算放大器使用的共模反馈偏压电压，其可于取样模式时，快速将输出安定于模拟接地电平。此结构可以于共模偏压电路或全运算放大器中，使用“半”运算放大器，本发明可达成的快速安定时间，对于需要快速安定时间的具有共模偏压端点的差动放大器是很重要的。

虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。

Claims (23)

1.一种高速电路的放大级，其特征为：包括：

一差动放大器，具有一共模电压、第一及第二输入端，以及电平受该共模电压所影响的至少一输出端；

一共模反馈电路，耦接该差动放大器的输出端，并耦接一参考电压及产生该共模电压的一共模偏压电压，以使该差动放大器的输出端在该第一和第二输入端匹配于该参考电压的期间，匹配于该参考电压；以及

一偏压电路，用以产生该共模偏压电压，并将其送至该共模反馈电路，且该偏压电路具有一响应于该参考电压和该共模偏压电压的主动反馈。

2.如权利要求1所述的放大级，其特征为：该主动反馈包括：

一第一放大器；以及

一反馈放大器，具有连接该第一放大器的输出的共模偏压端点，且与该第一放大器安排于一反馈回路中。

3.如权利要求1所述的放大级，其特征为：该参考电压为模拟接地。

4.如权利要求2所述的放大级，其特征为：该反馈放大器包括一半运算放大器，该半运算放大器具有匹配于该差动放大器的元件。

5.如权利要求2所述的放大级，其特征为：该第一放大器规划成虚拟短路。

6.如权利要求2所述的放大级，其特征为：该第一放大器具有第一和第二输入端，该第一输入端耦接该参考电压，而该第二输入端耦接该反馈放大器的输出，该第一放大器并具有一输出，该输出受一共模电压、该参考电压与该反馈放大器的输出所影响，该第一放大器的输出为该共模偏压电压，且该反馈放大器具有一耦接该参考电压的第一输入，及一受该共模偏压电压与该参考电压影响的输出电平。

7.如权利要求2所述的放大级，其特征为：该差动放大器包括一匹配于该偏压电路中该反馈放大器的运算放大器。

8.如权利要求1所述的放大级，其特征为：该差动放大器作为一管线化模拟对数字转换器中的一级。

9.如权利要求1所述的放大级，其特征为：该差动放大器具有一取样模式及一放大模式，且其中该共模反馈电路于该取样模式时，会驱动该差动放大器的输出至该参考电压。

10.一种共模反馈电路，适用于具有一正输入端、一负输入端、一正输出端、一负输出端及一共模电压输入端的一差动运算放大器，该差动运算放大器在该正输入端和该负输入端耦接一参考电压时，操作于一取样模式，而在该正输入端和该负输入端分别耦接维持取样电压的节点时，操作于一放大模式，其特征为：包括：

一切换式电容电路，在该放大模式时，相应于该参考电压来取样并维持一共模偏压电压，在该取样模式时，将所取样与维持的共模偏压电压施加于该共模电压输入端和该差动放大器的该正与负输出端的间；以及

一偏压电路，用以产生该共模偏压电压，并将其送至该切换式电容电路，该偏压电路包括：一具有共模偏压端点的第二运算放大器；及一具有连接该第二运算放大器的输出的共模偏压端点，且与该第二运算放大器一起安排于反馈回路中的反馈放大器。

11.如权利要求10所述的共模反馈电路，其特征为：该参考电压为模拟接地。

12.如权利要求10所述的共模反馈电路，其特征为：该反馈放大器包括具有匹配于该差动运算放大器的半运算放大器。

13.如权利要求10所述的共模反馈电路，其特征为：该第二运算放大器规划为虚拟短路。

14.如权利要求10所述的共模反馈电路，其特征为：该第二运算放大器具有第一和第二输入端，该第一输入端耦接该参考电压，该第二输入端耦接该反馈放大器的输出，且该第二运算放大器具有一输出，其电平受该参考电压和该反馈放大器的该输出所影响，该第二运算放大器的该输出为该共模偏压电压，且该反馈放大器具有一耦接该参考电压的第一输入，以及一电平受该共模偏压电压和该参考电压影响的一输出。

15.如权利要求10所述的共模反馈电路，其特征为：该共模反馈电路于该取样模式时，驱动该差动运算放大器的该正和负输出端至该参考电压。

16.一种管线化模拟对数字转换器，其特征为：包括：

多数个转换级，该些转换级分别包括取样及维持放大器、总和节点和级间放大器；其中该些取样及维持放大器至少其中之一和该些级间放大器包括：

一差动放大器，具有一共模电压、第一、第二输入端及至少一输出端，其电平受该共模电压所影响；

一共模反馈电路，耦接该差动放大器的输出端，并耦接一参考电压和一产生该共模电压的共模偏压电压，以使该至少一输出端在该第一和第二输入端匹配于该参考电压的期间，匹配于该参考电压；以及

一偏压电路，用以产生该共模偏压电压，并将其送至该共模反馈电路，且该偏压电路具有一响应于该参考电压和该共模偏压电压的主动反馈。

17.如权利要求16所述的管线化模拟对数字转换器，其特征为：该主动反馈包括：

一运算放大器；以及

一反馈放大器，具有一共模偏压端点，连接该运算放大器的输出，且与该运算放大器安排于一反馈回路中。

18.如权利要求16所述的管线化模拟对数字转换器，其特征为：该参考电压为模拟接地。

19.如权利要求17所述的管线化模拟对数字转换器，其特征为：该反馈放大器包括具有匹配于该差动放大器的半运算放大器。

20.如权利要求17所述的管线化模拟对数字转换器，其特征为：该运算放大器规划成虚拟短路。

21.如权利要求17所述的管线化模拟对数字转换器，其特征为：该运算放大器具有第一和第二输入端，该第一输入端耦接该参考电压，而该第二输入端耦接该反馈放大器的输出，该运算放大器并具有一输出，该输出的电平受该参考电压与该反馈放大器的输出所影响，该运算放大器的输出为该共模偏压电压，且该反馈放大器具有一耦接该参考电压的第一输入端，及一受该共模偏压电压与该参考电压影响的输出电平。

22.如权利要求17所述的管线化模拟对数字转换器，其特征为：该差动放大器包括一匹配于该偏压电路中的该反馈放大器的运算放大器。

23.如权利要求16所述的管线化模拟对数字转换器，其特征为：该差动放大器具有一取样模式及一放大模式，且其中该共模反馈电路于该取样模式时，会驱动该差动放大器的输出至该参考电压。

Images