用于象素多路复用电路的驱动方法和电路
本发明涉及象素显示电路,更具体地说,涉及一种用来驱动这些电路以提供集成数据和栅极多路复用的方法。
由于由固有低TFT跨导造成的在非晶硅薄膜晶体管(a-Si TFT)中的不良充电能力,所有工业用a-Si TFT液晶显示器(LCD)包括一个用行和列金属线连接的象素单元阵列。行和列驱动器需要高跨导装置。行和列驱动器一般包括结晶硅技术,并且分开建造且固定到a-Si TFT LCD上。在过去几年,一直试图在固定的结晶硅驱动器与象素阵列之间集成某一等级的多路复用。例如请参见授予R.Stewart的美国专利Nos.5,175,446。这样,能减小需要的结晶驱动器的数量。这些先有技术结构采纳在结晶硅电路结构中通常使用的电路方法。对于a-Si TFT LCD电路,即使在象素阵列边缘处的简单的2∶1等级多路复用模式也没有实现。尽管对于直视a-Si TFT LCD没有实现,但在较小显示器中实现多路复用器电路获得了一些成功,例如在光阀中和在多晶硅技术中。多晶硅TFT使得有可能实现高跨导TFT。然而,在较大和/或高分辨率TFT LCD上实现多晶硅技术,由于较高的RC负载和/或行和列的较高带宽速率变得不可接收。
因此,存在对一种用来为活动矩阵LCD提供集成数据和栅极多路复用而不影响可接收显示极限的控制电路的需要。进一步存在对一种驱动这些显示器的方法的需要,该方法补偿馈通电压、有效值和栅极波形延迟。
一种按照本发明用来在活动矩阵显示器中多路复用象素的驱动方法包括步骤:提供在阵列中布置的多个象素,其中每个象素包括至少两个与其相联的晶体管,晶体管布置在象素阵列中,并且每个象素包括用来控制晶体管的多根控制线,以便把每个象素接通或断开;及排序控制线上的波形,以提供在阵列中的象素处的多路复用。
在可选择的方法中,控制线包括启动和行线,并且排序波形的步骤可以进一步包括调节波形定时顺序的步骤,其中至少一对相邻启动线和行线同时激活,以在一根数据线与一个存储节点之间产生一条通过至少两个晶体管的传导路径。可以包括通过采用栅极驱动器激活控制线的步骤。栅极驱动器可以包括多个输出,并且也可以包括把栅极驱动器的输出与多根控制线并联连接的步骤。控制线可以包括连接到至少两个晶体管之一的栅极上的行线、和连接到至少两个晶体管的另一个晶体管的栅极上的启动线。行线和启动线交替地布置在象素阵列内,并且该方法可以进一步包括在相邻行线的下降时间之后在具有下降时间的启动线上提供波形的步骤,其中下降时间的差值保证晶体管栅极的适当放电和切断。
该驱动方法可以包括行线,并且可以进一步包括提供具有一根充电电极和一个极板(counter electrode)的存储电容器的步骤,充电电极联接到用于每个象素的至少两个晶体管之一上,而极板包括一根第一行线,并且通过在第一行线上提供一个负(正)脉冲补偿存储电容器上的馈通电压,同时用第二行线上的正(负)脉冲充电充电电极。该驱动方法可以包括行线,并且进一步包括提供具有一根充电电极和一个极板的存储电容器的步骤,充电电极联接到用于每个象素的至少两个晶体管之一上,而极板包括一根第一行线,并且通过在第一行线上提供一个负(正)脉冲补偿数据线电压的有效值,同时用第二行线上的正(负)脉冲充电充电电极。还可以包括调节象素之间的控制线上的信号延迟的步骤。排序波形的步骤可以包括寻址在第一时间子帧中的象素的一半和在第二时间子帧中的象素的第二半的步骤。该阵列最好包括象素列,并且该方法可以进一步包括在第一集合时间片中寻址在第一集合交替列对象素中的象素、和在第二集合时间片中寻址第二集合交替列对象素的步骤,从而在第一和第二集合时间片中寻址阵列中的所有象素。该阵列最好包括象素行,并且该方法可以进一步包括为每一对象素行寻址交替列对中的象素的步骤。该阵列最好包括象素列,并且该方法可以进一步包括在第一时间子帧中寻址在第一集合交替列对象素中的象素、和在下个相邻时间子帧中寻址第二集合交替列对象素的步骤,从而在第一和下个相邻时间子帧中寻址阵列中的所有象素。象素可以分组成点对,并且该方法可以进一步包括在第一时间子帧中寻址在第一半点对象素中的象素、和在下个相邻时间子帧中寻址第二半点对象素的步骤,从而在第一和下个相邻时间子帧中寻址阵列中的所有象素。
一种按照本发明用来寻址在象素阵列中的象素的电路,包括至少两个与每个象素相联的晶体管,晶体管布置在象素阵列中。多根控制线与用来控制每个象素的晶体管的每个象素相联。至少一个栅极驱动器排序控制线上的波形,以提供在阵列中的象素处的多路复用。
在电路的可选择实施例中,控制线可以包括启动和行线,从而至少一对相邻启动线和行线同时激活,以在数据线与存储电容器之间产生一条通过至少两个晶体管的传导路径。栅极驱动器可以包括一个半导体芯片。栅极驱动器最好包括多个输出,并且栅极驱动器的输出可以并联地与多根控制线连接。控制线可以包括连接到至少两个晶体管之一的栅极上的行线、和连接到至少两个晶体管的另一个晶体管的栅极上的启动线,行线和启动线交替地布置在象素阵列内,并且在相邻象素行之间共享。至少两个晶体管最好包括薄膜晶体管。电路可以包括两个栅驱动器。至少一个栅驱动器可以具有分成一个第一组和一个第二组的输出,从而用于输出的工作循环和电容性负载减小一半。用来寻址象素的电路可以包括一个集成电路。
由结合附图阅读的本发明说明性实施例的如下详细描述,将明白本发明的这些和其他目的、特征和优点。
在参照如下附图的最佳实施例的如下描述中,详细描述本发明,其中:
图1是按照本发明的一种表示每个象素两个TFT的象素电路的示意图;
图2是用于按照本发明的图1的电路的定时图,表示最小定时要求;
图3是示意图,表示按照本发明用于活动矩阵阵列中的多路分解器的扇出连线;
图4是按照本发明用于栅极驱动器的说明性输出列表;
图5是按照本发明用于象素多路复用的寻址电路的示意图;
图6是按照本发明用于具有馈通电压补偿、有效值补偿和延迟补偿的图1电路的定时图;
图7是象素地址映射,表示按照本发明根据依次时间子帧在交替列对中编址的子象素;
图8是按照本发明用于图7的象素寻址映象的定时图;
图9是象素地址映射,表示按照本发明根据依次时间子帧在点对中编址的子象素;
图10是按照本发明用于图9的象素寻址映射的定时图;
图11是象素地址映射,表示按照本发明根据奇/偶时间片在交替列对中编址的子象素;
图12是按照本发明用于图11的象素寻址映射的定时图;
图13是象素地址映射,表示按照本发明根据奇/偶时间片在交替列对中编址的子象素;
图14是按照本发明用于图13的象素寻址映射的定时图;
本发明涉及象素显示电路,更具体地说,涉及一种用来驱动这些电路以在阵列内的象素中提供集成数据和栅极多路复用的方法。本发明提供一种用来驱动栅极和数据线驱动器的新颖结构以由在象素内实现的电路而不由在数据或栅极线端部处的电路实现多路复用功能。本发明不采纳借助于非晶硅薄膜晶体管(TFT)实现结晶硅多路复用器结构的先有技术方案,本发明也不采纳把多路复用器安置在象素阵列与外部连接的结晶硅驱动器之间的先有技术方案。
本发明提供一个减小到象素内一个负载左右的RC负载。这可以通过采用最小长度和宽度的TFT栅极实现,如下文描述的那样。而先有技术需要驱动栅极或数据线的全负载来实现栅极或数据多路复用。
本发明的方法提供一种驱动方案,该方案对于在电路中使用的TFT补偿馈通电压、有效值和栅极波形延迟。
现在详细参照附图,其中相同标记表示相同或类似的元件,并且从图1开始,表示按照本发明的四个象素(1至4)和驱动电路的示意图。扫描线(在图1中表示为ROW和EN线)减小到每个象素三根。ROW(K)与上一行象素共享,而ROW(K+1)与下一行象素共享。扫描线的共享在阵列中增加了用于象素的小孔面积。启动晶体管,例如薄膜晶体管(TFT),包括M1、M3、M5和M7。数据线传送晶体管包括M2、M4、M6和M8。当启动晶体管由启动信号EN激活时,他们导通并由此激活数据线传送晶体管。数据线传送晶体管提供一条在DATD LINE与存储电容器(CS1、CS2、CS3和或CS4)之间的导通路径。
现在转到图2,表示用于图1的电路的定时图,借助于继续参照图1,一种说明性操作模式。该操作模式包括重叠ROW(K)和ROW(K+1)脉冲的EN(J)脉冲高宽度。而且,以类似的方式,EN(J+1)脉冲高宽度重叠ROW(K+1)和ROW(K+2)。这保证在M2和M4、或M6和M8上的栅极节点分别经M1和M3、及M5和M7放电,并且不起防止M4和M2、或M8和M6断开的电荷存储节点的作用。而且,接通任何象素只需要两根相邻扫描线。在该例子中,在象素之间的共享公共DATD LINE提供2∶1数据多路分解功能,而ROW和EN线提供提供m∶1栅极多路分解功能,其中m是大于1的整数。EN(J)和EN(J+1)脉冲宽度可以大于ROW(K)、ROW(K+1)和ROW(K+2)脉冲宽度。这种实施能提供线脉冲宽度灵活性,并且一般说来,在EN线与ROW线之间,线脉冲宽度和相对位置可以不同。例如,当EN(J)是高时,接通启动TFT M1和M3。把ROW(K)和ROW(K+1)电压分别安置在TFT M2和M4的栅极上。如果ROW(K)(ROW(K+1))是高,则TFT M4(M2)导通,并且把DATD LINE电压传送到CS2(CS1)。如果ROW(K)(ROW(K+1))是低,则TFT M4(M2)不导通,并且不把数据线电压传送到CS2(CS1),且留下位CS2(CS1)上的以前电荷。尽管没有表示,但跨过在其中连接CS1(CS2)的TFTM2(M4)的源极处的第一节点、和至公共板ITO(铟氧化锡)电压(未表示)的第二节点存在一个液晶电压。
参照图3,表示用于栅极多路分解的扇输出连线的说明性例子。提供一种m:1栅极多路分解功能。标为“EN1 o/e”至“EN m*n o/e”的信号线表示至启动TFT M1、M3、M5和M7的栅极的脉冲。奇数(M2和M6)和偶数(M6和M8)象素存取(数据线传送)TFT由名称“o”和“e”指定。而且,“行#1”至m*n表示其上叠加存储电容器(即CS2和CS1)的扫描线。在一个例子中,如果m=n,并且使用XGA和SXGA彩色显示器,则栅极驱动器输出可以分别多路复用到约28∶1和32∶1。
以上附图已经表示了多路复用为2∶1的栅极驱动器输出,然而,通过引入另外的扫描线,较高数据线多路复用是可能的。按照本发明根据的一种电路包括m:1栅极多路分解和L:1数据多路分解,其中m和L是大于1的整数。
参照图4,对应于图3中所示的扇出连线,表示用于ROWS和EN(启动)的象素行地址相对于栅极驱动器芯片输出的说明性列表。一个组,如图3中所示,表示至ROW线的栅极驱动器芯片输出一对一成对。组数等于达到的多路复用比值,例如对于m组为m:1。在寻址方案中的线数量可以包括m≥n,最佳值是在m=n处,以便等同地强调每个象素。在最佳实施例中,对于XGA显示器n=m=28,而对于SXGA显示器n=m=32。
参照图5,示出按照本发明示例性寻址实施。该图示出两个栅极驱动器芯片A和B。栅极驱动器芯片A向连接到ROW线上的TFT的栅极提供信号。栅极驱动器芯片B向连接到EN线上的TFT的栅极提供信号。在用于图5中所示活动矩阵显示器的寻址方案的例子中,如果在每一侧有足够的驱动器可用,则可以实现输出信号的分路。这导致至显示器的顶半部和底半部分开供给信号。便利的是,对于每个输出实现一种半工作循环和半电容性负载。这减小了显示器的功率消耗。
参照图6,对于按照本发明的一种驱动方法表示改进的定时图。图2的定时图表示最小脉冲驱动方案,然而,图6中表示的方案提供对于馈通电压、有效值和栅极波形延迟的另外补偿。如图6中所示,当数据D2有效(逻辑高)时,EN(J)和ROW(K)也成为高电平。时间差t1可以是正的(EN(J)在ROW(K)之前变高)、负的(EN(J)在ROW(K)之后变高)或零(EN(J)与ROW(K)同时变高)。图6表示其中t1是正的情形,其中EN(J)在t1开始处电容性地耦合到PIXEL 2上。在t1结束处,ROW(K)变高,并且数据线电压D2施加到液晶上而充电PIXEL 2。当ROW(K)变低时,TFT M4(图1)切断,并且至液晶的充电电压D2减小一个馈通电压,该馈通电压是断开时留下的TFT通道电荷与TFT栅极对漏极寄生重叠电容的比值。通过把存储电容器CS2(在图6中由X指示)的极板的电压电平(或ROW(K+1))增大到在与栅极脉冲ROW(K)的上升和下降相同定时处的负电位,实现馈通电压补偿。ROW(K+1)上的负脉冲(在图6中由X指示)具有升高PIXEL 2电压的效果,以抵消由CS2内的馈通造成的任何减小。馈通电压是没有馈通电压补偿时电压的电容性耦合,象素电压将从ROW(K)离开过渡P-Q及从EN(J)离开过渡Q-R来看到馈通电压,如图2中所示。馈通电压补偿试图使电压差S-U最小,如图6中所示。
按照本发明,根据在存储电容器CS2之间存在的电压分压器比例、M4的源极节点上的电容之和(例如存储电容器CS2、液晶电容和栅极对漏极寄生电容),把ROW(K+1)的负脉冲幅值(在图6中由Y指示的脉冲)增加另外一个量,也可以达到DATA LINE上的较低有效值(充电存储电容器需要的电压)。在DATA LINE上的生成低有效数据电压值将导致较低功率消耗。类似的脉冲也可以用于其他显示象素。
栅极波形延迟可以在象素之间存在。栅极波形是作为栅极线上的时间函数的预定电压脉冲。通过使时间差t2大于ROW(K)金属线脉冲延迟,导致在ROW(K)上第一象素与最后象素之间的栅极波形延迟。t2是ROW(K)或ROW(K+1)变低及EN(J)上的脉冲之一变低之间的时间差。时间差t3是正的,并且定义为EN(J)变低与D2变低之间的时间差。t4是有效数据D2与D1之间的时间,并且可以为正或零。在时间t5和t6处,负和正电压耦合分别由EN(J)上的脉冲在PIXEL 2上看到。净耦合相等但相反,从而使在一个时间帧上积分时在PIXEL 2上的电压误差最小(即在时间极限之间的曲线的下方的面积最小)。在类似的驱动方案中,分别把PIXEL 1、PIXEL 4和PIXEL 3充电到数据电压D1、D4和D3。该驱动方法与几种脉冲变化是一致的。这些可以包括但不限于如下:(1)只要t2总是正的,ROW和EN脉冲可以有相同的脉冲宽度,并且以这种方式,相同的栅极驱动器能用于ROW和EN脉冲;和(2)在EN线上的两个线脉冲可以组合成一个连续脉冲,并且以这种方式,在EN线上的线脉冲是ROW线的带宽的一半。
如下描述通过例子描述说明本发明的几种驱动方法。参照图7-14,描述按照本发明的其他驱动方法。图7、9、11和13是为了简明起见尺寸受到限制的象素寻址映射,而图8、10、12和14是相应的定时图。在图7-14中,栅极线或行线由G(n-1)、G(n)、G(n+1)等标记,而启动线由EN(n)、EN(n+1)、EN(n+2)等标记。在寻址映射中,栅极线由记录象素中心的细水平线表示,而启动线由粗水平线表示。数据线由粗竖直线表示。在寻址映射中的每个空格是一个象素,该象素由与每个象素相联的两个晶体管控制。晶体管由相邻控制线即栅极线和启动线激活,并且把数据传送到数据线上。阵列的列在顶部处计数,并且对应于竖直数据线。象素标记有S和一个表示其中激活象素的时间片的号码,例如S1、S2等。在图7-10中,两个子帧用来激活象素。在第一子帧中的时间片表示为S1、S2、S3等,而用于第二时间帧的时间片用′表示,例如S1′、S2′、S3′等。每个时间帧(第一和第二)可以用FLAG=0(偶数)或FLAG=1(奇数)标志为适当的。
现在更详细地参照每种驱动方法,并且从图7和8开始,一种驱动方法在第一子帧期间寻址在第一集合交替列对象素中的象素的一半,并且寻址在指示的第二集合交替列对中的象素的第二半。这最好通过使用一种驱动方案进行,该方案借助于每个子帧单个脉冲和借助于用于一个子帧的一根相邻奇数启动线、或用于其他子帧的相邻偶数启动线,顺序寻址所有栅极行(G),单个脉冲出现在启动线上,如图8的画圆圈部分中所示。
参照图9和10,另一种驱动方法寻址在第一子帧中第一点对(即点布置成“棋盘”图案)中的象素的一半,并且在指示的第二点对中寻址象素的第二半。这最好通过使用一种驱动方案进行,该方案借助于每个子帧单个脉冲和借助于用于一个子帧的随后启动线、或用于其他子帧的以前启动线,顺序寻址所有栅极行(G),两个相继的脉冲出现在启动线上,如图10的画圆圈部分中所示。
参照图11和12,另一种驱动方法寻址在第一集合交替列对中的象素的一半,并且寻址在指示的第二集合交替列对中的象素的第二半。这最好通过使用一种驱动方案进行,该方案借助于双脉冲顺序寻址所有栅极行(G),并且借助于双脉冲顺序寻址所有启动线。一个第一栅极脉冲对应于作为上一根启动线的相同时间片,而一个第二栅极脉冲对应于作为下一根启动线的相同时间片,如图12的画圆圈部分中所示。最好栅极驱动器以f=1/T线的频率和以OE控制运行,以在双脉冲之间达到低电平。T线如所示的那样最好是两个时间片长,而Tg是栅极脉冲宽度。
阵列结构可以通过如下公式描述:
Addressed_display_row#=[(FLAG1)XOR(FLAG2)*[GATE_LINE#-(FLAG1)+(FLAG2)]
其中FLAG1=(GATE_LINE#=ENABLE_LINE)
及FLAG2=(GATE_LINE#=ENABLE_LINE-1)。
不对水平和竖直线进行倒相(即如在先有技术中已知的那样极性颠倒)预充电,标志1和2等于1是不允许的。
参照图13和14,另一种驱动方法在偶数时间片期间寻址在第一集合交替列对象素中一行象素的一半,并且在奇数时间片期间寻址在同一行的第二集合交替列对中的象素的第二半。对于其后跟随的行顺序重复该寻址。这最好通过使用一种驱动方案进行,该方案借助于由两个零幅值时间片隔开的双脉冲顺序寻址所有栅极行(G)。启动线也顺序地双脉冲。一个第一栅极脉冲在时间上对应于上根启动线上的启动脉冲,而一个第二栅极脉冲在时间上对应于下根启动线上的启动脉冲,如由图14的画圆圈区域所示的那样。最好栅极驱动器以f=1/T线的频率和以OE控制运行,以在双脉冲之间达到低电平。T线如所示的那样最好是两个时间片长,而Tg是栅极脉冲宽度。不对水平和竖直线倒相预充电,标志1和2等于1是不允许的。
图7-14的驱动方法包括提供几个优点的交替列对排序和点排序。交替列对需要小功率驱动,而点对提供最低串话配置。按照表示的本发明设想其他驱动方案。要理解,图7-14可以包括预充电驱动器,以提供从已知状态开始的波形,由此提供一种更可靠的方法。预充电添加更复杂且需要比附图中所示那些更多功率的另外波形。
还要理解,上述电路可以在半导体装置上实施。象素可以包括透射模式和反射模式。透射模式包括通过调制到象素的电容性电压调制来自象素表面的光,以直接从象素发射光。反射模式包括准备象素,以通过反射入射在象素表面上的光调制来自象素的光。
进一步要理解,借助于各种半导体技术,例如结晶硅、非晶硅、多晶硅、有机材料、Si-Ge和/或CD,可以实施本发明。本发明的实施例可以在任何活动矩阵显示器上实施,而不影响常规的建造过程。在最佳实施例中,显示器用在笔记本计算机或带有LCD的其他电子装置中。而且,本发明在减少元件和降低成本的同时实现了多路复用/多路分解能力。
已经描述了驱动方法的最佳实施例和用于象素多路复用电路的电路(希望是说明性的而不是限制性的),注意熟悉本专业的技术人员根据以上讲述能进行修改和变更。因此要理解,在公开的本发明具体实施例中能进行变更,这些变更在由附属权利要求书提出的本发明的范围和精神之内。已经借助于细节和特别是应专利法的要求如此描述了本发明,请示的和希望由专利证书保护的在附属权利要求书中描述。