CN1249738C - 叠层陶瓷电子组件 - Google Patents

Abstract

一种烧结陶瓷具有大于30%体积而小于80%体积的孔隙率。所述孔隙被填充以环氧树脂。环氧树脂的填充率是体积的40%或更大。一种具有内电极的叠层陶瓷电子组件，比如芯片电感器由这样的多孔烧结陶瓷制成。当叠加以直流时，所得的叠层陶瓷电子组件具有实际上不改变的自谐振频率，而且在100MHz下还具有50%或更小的自感系数减小率。

Description

叠层陶瓷电子组件

技术领域

本发明涉及叠层陶瓷电子组件，具体地说，涉及一种可在高频条件下工作的电感器、LC(电感-电容)组合电子组件、LR(电感-电阻)组合电子组件，以及LCR(电感-电容-电阻)组合电子组件。

背景技术

近年来，在高频条件下工作的电子装置已经变得很普遍。能够在千兆赫兹(GHz)频率下工作的电感器、LC组合电子组件、LR组合电子组件，以及LCR组合电子组件等已经成为必须的。

然而，在高频工作的电感器中，与电感并联存在的寄生电容严重地影响着电感器的阻抗。特别是，在GHz频率的情况下，在0.01pF到0.1pF范围内的小寄生电容就严重地影响所述阻抗。因此，为了通过减小所述寄生电容而实现所需的特性，就需减小磁性材料铁氧体的介电常数ε。但遗憾的是，因为铁氧体的结构的原因，减小铁氧体的介电常数ε，比如低于14或更小，是特别困难的。

于是，建议通过使磁性材料与比如树脂或玻璃等介电常数小的材料混合而减小所述介电常数的方法。在这种包含磁性材料与诸如树脂或玻璃类的非磁性材料的磁性混合物中磁性材料的颗粒为非磁性材料所覆盖，以致阻断了磁路。结果，使导磁率显著地降低。

日本未审专利申请No.55-52300公开了一种用于吸收电磁波的孔隙率为20％-70％体积的多孔性烧结铁氧体，这种多孔性烧结铁氧体因其孔隙率高而具有小的介电常数。日本未审专利申请No.11-67575公开了一种陶瓷电子器件，设有陶瓷和安置在陶瓷内的内电极，陶瓷的空隙直径为1μm-3μm，而孔隙率为3％-30％体积。

这种多孔性烧结铁氧体因其孔隙率高而具有小的介电常数，从而改善了高频条件下的阻抗特性。另外，由于这种多孔性烧结铁氧体具有连续的磁路，所以这种多孔性烧结铁氧体的电磁特性不会明显地变化。

然而，在由非多孔性陶瓷体组成的通常芯片电感器中，叠加的直流损害了在低于其自谐振频率的频率条件下的阻抗特性，并引起所述自谐振频率改变。因此，即使将不叠加直流的自谐振频率调节到噪声频率，因为自谐振频率的变化，也不能有效地消除噪声。图4表示在100MHz下，具有100mA叠加直流相对于未叠加直流的阻抗变化率是-60.9％。

另一方面，在由多孔性陶瓷体组成的芯片电感器中，自谐振频率不因叠加直流而改变，但阻抗明显地减小。图5示出在100MHz下，具有100mA叠加直流相对于未叠加直流的阻抗变化率是-57.4％。

发明内容

为了克服上述问题，本发明的优选实施例提供一种叠层陶瓷电子组件，在叠加有小的直流时，具有实质上不改变的自谐振频率，并使阻抗减小率受到抑制。

按照本发明一种优选实施例的叠层陶瓷电子组件包括陶瓷主体和设置于陶瓷主体中的内电极，所述陶瓷主体具有至少孔隙总体积40％的孔隙率由树脂填充。

按照本发明一种优选实施例的叠层陶瓷电子组件，因其多孔性陶瓷主体而具有小的介电常数。结果，使高频下的阻抗特性得到改善，而且也使电磁特性的变化减小。此外，在叠加直流时，所述叠层陶瓷电子组件的自谐振频率的变化很小，并且阻抗减小率为50％或更小。

由于陶瓷主体中的孔隙使得不能连续地布置磁性颗粒，所以由电流产生的磁场所感应的磁畴壁的移动受到阻碍。结果，难以达到磁饱和。因此，使阻抗特性得到改善，而且也使自谐振频率的变化减小。另外，至少孔隙总体积40％的孔隙率由树脂填充。树脂的固化产生剩余应力，同时产生防止磁饱和的应变。因此，使因叠加直流所致的阻抗减小受到抑制。

按照本发明一种优选实施例的叠层陶瓷电子组件，所述陶瓷主体最好包括铁氧体，而且最好使各孔隙被填充以环氧树脂。

所述陶瓷主体的多孔率最好大于30％体积并小于80％体积，在造成介电常数减小的同时不引起陶瓷主体强度下降。多孔率为30％体积或更小的陶瓷主体没有足够小的介电常数。陶瓷主体的多孔率最好为35％体积或更大。在多孔率超过80％体积的情况下，难于制造半成品片。

此外，最好通过煅烧陶瓷材料、粘合剂和能够粘附到粘合剂上的易燃物质、成球形或粉末状易燃物质的混合物，形成陶瓷主体中的孔隙。包含这种陶瓷主体的叠层陶瓷电子组件具有所需的电磁特性，寄生电容小，并且稳定性高。

从以下参照附图对其优选实施例的详细描述，将使本发明的其它特点、要素、特征和优点变得愈为清晰。

附图说明

图1是说明本发明一种优选实施例烧结陶瓷内部结构的示意截面图；

图2是说明由烧结陶瓷组成的芯片电感器的剖面图；

图3是特别表示芯片电感器的分解透视图；

图4是表示样品1(比较例)的阻抗与频率之间的关系曲线；

图5是表示样品2(比较例)的阻抗与频率之间的关系曲线；

图6是表示样品3(比较例)的阻抗与频率之间的关系曲线；

图7是表示样品4(本发明例)的阻抗与频率之间的关系曲线；

图8是表示样品5(本发明例)的阻抗与频率之间的关系曲线；

图9是表示样品6(本发明例)的阻抗与频率之间的关系曲线。

具体实施方式

以下将参照图描述本发明叠层陶瓷电子组件的优选实施例。

参照图1，将描述构成叠层陶瓷电子组件的烧结陶瓷。

在烧结陶瓷1内设置多个孔隙2，这些孔隙被填充以树脂3。各孔隙2的直径最好为5μm-20μm。而且所述各孔隙2有两种结构，即开口的孔隙和关闭的孔隙。所述烧结陶瓷的孔隙率最好大于30％体积并小于80％体积。在本发明优选实施例的叠层陶瓷电子组件中，至少孔隙2总体积的40％被填充以树脂3。

为了评估孔隙和树脂的效果，制作样品1至6(芯片电感器)。样品1包含无孔隙的烧结陶瓷。样品2包含具有未填充树脂之孔隙的烧结陶瓷。样品3、4、5和6包含具有填充树脂之孔隙的烧结陶瓷，每种样品的填充率分别为孔隙总体积的25％、40％、50％和75％。通过以下的过程制备这些样品1-6。然后再测量样品1-6的阻抗特性。这一部分之后将详细描述最终的测量。

由下式确定烧结陶瓷的孔隙率：

孔隙率＝{1-(X/Y)/Z}×100(体积百分数)           (1)

其中的X是烧结陶瓷的重量，Y是烧结陶瓷的体积，而Z是烧结陶瓷的理论密度。

由(1)式确定的烧结陶瓷多孔率是由易燃物质有意形成的孔隙和通过烧结必然形成的非故意孔隙造成的。

对于孔隙总体积而言的树脂填充率(体积百分数)是如下确定的：由(1)式给出树脂浸人之前烧结陶瓷的孔隙率；接下去从树脂浸入之后烧结陶瓷增加的重量、烧结陶瓷的体积和树脂的比重计算各孔隙中树脂的总体积；再后则确定所述填充率。

以下将描述制作烧结陶瓷过程的优选实施例。

在800℃温度下，使预定量的氧化物材料，如氧化镍、氧化锌、氧化铜混合并受到煅烧1小时。然后，通过球磨使所得的混合物受到研磨并伴随干燥，以制备平均颗粒直径为2μm的铁氧体材料(混合氧化物粉末)。

使所得的混合氧化物粉末与有机材料，即粘合剂、分散剂、溶剂以及商业上适用的球形聚合物(易燃物)混合成浆，加入所述球形聚合物，以达到预定的孔隙率(比如35％体积)。然后，通过医用刮刀法，以所得的糊浆制成厚度为40μm的半成品陶瓷片。

作为易燃物质使用的球形聚合物具有较大的表面面积、较大的形状稳定性和对粘合剂的优良粘结特性。使用这种球形聚合物可以降低糊浆中粘合剂的容量，而可增大球形聚合物的容量，却不降低生产率。结果，半成品陶瓷片具有高的孔隙率。

在各半成品陶瓷片上，由导电糊剂形成具有预定图样和通孔的内电极。将所得的半成品陶瓷片叠层并卷曲，然后再切成预定尺寸的片。

使所得的叠层在400℃温度下经受热处理，即脱粘结处理3个小时，继而再在925℃温度下经受热处理2个小时，以制备孔隙率为35％体积的烧结陶瓷。通过改变所述糊剂中有机材料，特别是易燃物质的量，可以调节这一孔隙率。

把叠层浸入具有预定粘滞性的环氧树脂溶液中，所述粘滞性是通过在有机溶剂中混合而受到调节的，所述环氧树脂的介电常数为3.4。按照这种方式，使各孔隙被浸以环氧树脂。然后再去掉叠层表面上所附着的树脂。使叠层在150℃-180℃的温度下经过热处理2个小时，为的是使环氧树脂固化。

图2表示由上述过程制作的芯片电感器10的结构。芯片电感器10包括设在烧结陶瓷11内的螺线管12和设在烧结陶瓷11边缘处的外电极13、14。所述螺线管12具有30匝。

如图3所示，螺线管12具有公知的结构，其中设置在半成品陶瓷片15上的预定导电图样17通过各通孔18彼此电连接，所述通孔设在各导电图样17的端部。螺线管12的两端通过设在半成品陶瓷片15′中的通孔18′与每个外电极13及14电连接。

对于具有如此结构的芯片电感器样品1-6中的每一个，以有和没有100mA的叠加直流测试阻抗与频率间的关系。从在100MHz条件下，以有和没有100mA的叠加直流对同一样品的阻抗值计算每种样品的阻抗变化率。图4-9示出各阻抗曲线。表1示出每种样品的阻抗变化率。

样品编号	多孔率(体积％)	树脂填充率(体积％)	100MHz下无叠加直流时的阻抗(Ω)	100MHz下有100mA叠加直流时的阻抗(Ω)	阻抗变化率(％)
						1	0	0	483	189	-60.9
2	35	0	685	292	-57.4
						3	35	25	471	221	-53.1
4	35	40	384	223	-42.4
						5	35	50	374	231	-38.2
6	35	75	271	171	-36.9

有如从表1所显见者，对于样品1而言，既没有孔隙也没有树脂，其阻抗变化率为-60.9％。样品1的自谐振频率明显地漂移，如图4所示。

对于样品2而言，它的孔隙率为35％体积，但孔隙中没有树脂，其阻抗变化率为-57.4％。样品2的自谐振频率无明显的漂移，如图5所示。

对于样品3而言，它的孔隙率为35％体积，填充率为25％体积，其阻抗变化率为-53.1％。样品3的自谐振频率无明显的漂移，如图6所示。

对于样品4、5和6而言，它们的孔隙率都为35％体积，填充率分别为40％体积、50％体积和75％体积，阻抗变化率分别为-42.4％、-38.2％和-36.9％。这些样品都有很好的阻抗变化率-50％或更小。样品4、5和6的自谐振频率均无明显的漂移，分别如图7、8和9所示。

这就是说，在陶瓷主体内形成孔隙并以树脂填充孔隙总体积40％以上，可以实现在存在叠加直流时实际上不改变自谐振频率，有效地去除噪音，而且阻抗减小率为50％或更小。

这种由于形成孔隙而带来的效果可归因于如下的理由。

当把由电流感应的磁场加于铁氧体时，各磁畴壁移动，从而增大了沿所加磁场方向被磁化之磁畴的体积，最终导致单一磁畴。然后，旋转磁化引起磁饱和，从而引起导磁率减小。结果，自感系数L减小。

自谐振频率f由下式确定：

f＝1/{2π√(LC)}

自感系数L的减小引起自谐振频率移向高端频率。由于因铁氧体中的孔隙而致磁性颗粒并非连续地设置，所以在存在叠加直流时磁畴壁难于移动。因此，就难于达到磁饱和。相应地，在存在叠加直流时，自感系数L就不会减小。于是，自谐振频率就不会改变。

以树脂填充孔隙进一步使自感系数的减小率下降可归因于以下的理由：由于因固化孔隙中的树脂所引起的剩余应力产生的胁变方向使磁化方向固定，所以在存在叠加直流时难于发生旋转磁化。结果，就难于达到磁饱和，同时引起自感系数的减小受到抑制。相应地，使阻抗的减小受到抑制。

但事实上是，以树脂填充各孔隙，在没有叠加的直流时，减小了阻抗。一般地说，当磁性物质受到胁变时，磁导率改变。这被公知为磁致伸缩。在本发明的优选实施例中，固化孔隙中的树脂引起树脂收缩，从而产生剩余应力。这种剩余应力引起所说的磁致伸缩，从而减小磁导率。结果，在没有叠加的直流时阻抗减小。然而，本发明各优选实施例实现的一个优点在于，使得在存在叠加直流时的阻抗减小率受到抑制并使其最小。因而可以实现这种优点。

本发明的叠层陶瓷电子组件并不约束于上述各优选实施例，而是在本发明的范围内可有各种改型。

特别是陶瓷材料的任何组分比均可被采用。除环氧树脂之外，也可将各种树脂用于填充孔隙。除各优选实施例中所述的芯片电感器外，本发明可被广泛地应用于电子组件，如LC组合电子组件、LR组合电子组件，以及LCR组合电子组件。

虽然已参照目前所述的优选实施例描述了本发明，但应理解本发明并不限于所述的优选实施例。相反，本发明意在覆盖在所附各权利要求的精髓和范围内所包括的各种改型和等价布置。以下各权利要求的范围都是根据最为宽阔的解释，用以包含所有这样的改型、等价布置和功能。

Claims (7)

1.一种叠层陶瓷电子组件，包括：

陶瓷主体；和

设置于陶瓷主体中的内电极，所述陶瓷主体具有多个孔隙，至少[近]孔隙总体积40％由树脂填充；

所述陶瓷主体的孔隙率大于30％体积而小于80％体积。

2.如权利要求1所述的叠层陶瓷电子组件，其中，所述陶瓷主体包含铁氧体材料。

3.如权利要求1所述的叠层陶瓷电子组件，其中，所述树脂为环氧树脂。

4.如权利要求1所述的叠层陶瓷电子组件，其中，通过烧结陶瓷材料、粘合剂和能够粘附到粘合剂上的易燃物质、成球形或粉末状易燃物质的混合物，形成陶瓷主体中的孔隙。

5.如权利要求1所述的叠层陶瓷电子组件，其中，所述陶瓷主体的孔隙的平均直径为5μm-20μm。

6.如权利要求1所述的叠层陶瓷电子组件，其中，所述陶瓷主体的孔隙包含开口的孔隙和封闭孔隙。

7.如权利要求1所述的叠层陶瓷电子组件，其中，所述叠层陶瓷电子组件是电感-电容组合电子组件、电感-电阻组合电子组件，以及电感-电容-电阻组合电子组件中的一种。

Images