CN1243251C - 在基于事件的测试***上用于存储器测试的模块化结构 - Google Patents

在基于事件的测试***上用于存储器测试的模块化结构 Download PDF

Info

Publication number
CN1243251C
CN1243251C CNB011157291A CN01115729A CN1243251C CN 1243251 C CN1243251 C CN 1243251C CN B011157291 A CNB011157291 A CN B011157291A CN 01115729 A CN01115729 A CN 01115729A CN 1243251 C CN1243251 C CN 1243251C
Authority
CN
China
Prior art keywords
test
memory
event
data
incident
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011157291A
Other languages
English (en)
Other versions
CN1334466A (zh
Inventor
罗基特·拉尤斯曼
菅森茂
矢元裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1334466A publication Critical patent/CN1334466A/zh
Application granted granted Critical
Publication of CN1243251C publication Critical patent/CN1243251C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915—In-circuit Testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种具有模块化结构的基于事件的测试***，用于同时测试多个半导体器件，包括存储器和逻辑器件。该基于事件的测试***检测被测存储器中的功能故障及物理故障。该基于事件的测试***包括两个或多个测试器模块，每一模块具有多个引脚单元；一个用于容纳两个或多个测试器模块的主机；一个用于电连接测试器模块和被测器件的测试固定装置；一个用于控制该测试***的整体运行的主计算机；及一个用于存储算法测试模式库与用于产生存储器测试模式的软件工具的数据存储器，该测试模式用于测试嵌入被测器件中的存储器或独立存储器。每一个测试器模块相互独立地工作。在测试存储器前，通过主计算机指定存储器测试算法和被测存储器的相关信息。

Description

在基于事件的测试***上用于存储器测试的模块化结构
本发明涉及一种基于事件的测试***，用于测试半导体器件，更具体地说，是涉及一种基于事件的测试***，该***具有模块化结构并用于测试多个半导体器件，包括存储器和逻辑器件。该基于事件的测试***检测嵌入式存储器和独立存储器中的功能故障及物理故障。
半导体存储器被认为是数字逻辑***设计(例如计算机和基于微处理器的应用装置)中最重要的微电子元件。特别是，嵌入式存储器成为目前的IC中的关键构件。这些嵌入式存储器实现寄存器文件、先进先出(FIFOs)、数据超高速缓冲寄存器、指令超高速缓冲寄存器、发送/接收缓冲器、为纹理处理的存储等。在当前，嵌入式存储器和独立存储器都是采用基于周期的测试模式进行测试的，这种测试模式由LSI测试器的ALPG(算法模式产生器)单元产生的。目前似乎还没有一种有效的方法是采用基于事件的向量来测试存储器件。本发明的目标就是一种在事件环境中进行存储器测试的方法。该方法可应用于独立存储器和嵌入式存储器。
在一个基于事件的测试***中，采用了事件的概念，事件就是在用于测试半导体器件的信号中任何逻辑状态的变化。例如，这种变化是测试信号的上升边沿和下降边沿，或是选通信号的时序边沿。事件的时序是根据自一基准时间点起的时间长度而定义的。一种典型的基准时间点是前一事件的时序(时间增量)。另一种选择是，这种时间基准点是一个对所有事件共有的固定起始时间(绝对时间)。
在一个基于事件的测试***中，由于时序存储器(事件存储器)中的时序数据并不需要包括与每一个测试周期内之波形、向量、延迟等相关的复杂信息，可以显著地简化该时序数据的描述。在该基于事件的测试***中，如上所述，存储在事件存储器中的每一事件的时序(事件)数据是由当前事件与最近事件间的时间差来表示。由于这种邻近事件的时间差(时间增量)很小，与自一个固定起始点起的时间差(绝对时间)不同，在该存储器中的数据长度也可以是很小，导致减少了存储容量。
在IC设计期间，设计者建立存储器件(例如嵌入式存储器)的RTL(寄存器传送级)模型。这些模型是用高级描述语言(HDL)编写成的，例如Verilog或VHDL(超高速集成电路硬件描述语言)。采用这些模型，设计者设计出Verilog/VHDL仿真测试台。这些仿真测试台中的基本方法是进行逐个周期存储器读/写操作，以确保进出存储器的来往数据是有效的。这些被称为功能测试台。在功能测试台中的测试向量是采用事件格式，利用美国专利申请第09/340371号和第09/406300号中所述的基于事件的测试***，可以被用于执行功能测试，这两项申请属于与本发明相同的受让人。
这些功能测试向量根据进出被测存储器的来往数据之有效性检测功能故障。这些测试向量尚未被用于检测物理故障(例如存储单元固定型故障、两个单元的连接、线间跨接、模式敏感故障等)，并因此不检测存储器中的物理故障。出现这种故障时，进出被测存储器的来往数据可能仍是有效的，但数据本身可能是错误的。因此，测试物理故障是必需的。
其次，如果是在例如上述之美国专利申请的基于事件的测试***上完成对于存储器的功能测试，那么在事件环境中测试存储器也是正常的及经济合算的。因此，需要一种方法以事件格式的存储器测试向量，并将这些构成事件的向量应用于该存储器。
因此，本发明的目的是提供一种基于事件的半导体测试***，它产生事件格式的存储器测试向量用于测试存储器件，例如嵌入式存储器和(或)独立存储器。
本发明的另一目的是提供一种基于事件的测试***，它通过产生事件格式的存储器测试向量并采用周期格式的算法测试模式，检测被测存储器件中的功能故障和物理故障。
本发明的又一目的是提供一种基于事件的测试***，它具有模块化结构，用于并行执行两个或多个不同的测试，其中至少有一个是存储器测试。
本发明的又一目的是提供一种基于事件的测试***，它具有模块化结构，其中的两个或多个测试器模块(引脚单元组)相互独立工作，用于同时并行执行两个或多个不同或相同的存储器测试。
本发明的基于事件的测试***包括：两个或多个测试器模块，每一模块具有多个引脚单元，其中每一引脚单元对应被测半导体器件(DUT)的一个引脚；一个主机，用于容纳两个或多个测试器模块；一个设置在该主机上的测试固定装置，用于电连接测试器模块和被测器件DUT；一个主计算机，通过与测试器模块的连接而控制该测试***的整体运行；及一个可由该主计算机存取的数据存储器，它存储一个算法模式库和用于产生存储器测试模式的软件程序，该测试模式用于测试嵌入在被测器件DUT中的存储器或独立存储器。在本发明中，每一个测试器模块相互独立工作，在存储器测试前，在主计算机中指定存储器测试算法及与被测存储器相关的信息。
根据本发明，该基于事件的测试***能够产生事件格式的存储器测试向量，用于测试存储器件。采用基于周期格式的算法模式可以产生这种存储器测试向量。因此，不仅可以测试被测存储器件的功能故障，还能测试其物理故障。由于该基于事件的测试***具有模块化结构，其中的两个或多个测试器模块相互独立工作，可以同时执行两个或多个不同或相同的存储器测试、或是两种或多种不同类型的测试。独立存储器和嵌入式存储器都可以在事件环境中被测试，该事件环境与设计仿真环境相同。本发明还允许使用任何存储器测试算法以检测存储器的物理故障。通过脱机产生事件格式的存储器向量，也可以显著地提高测试效率。
以下结合附图详细说明本发明的优选实施例。
图1是一种具有模块化结构及基于事件的测试***的基本结构示意框图；
图2是本发明之具有模块化结构及基于事件的存储器测试***的基本原理示意框图；
图3的流程图说明了本发明之基于事件的存储器测试***中的运行顺序；
图4的框图描述本发明的测试模块中的事件测试器(引脚单元)的结构示例；
图5是基于事件的测试***之模块化结构的结构示例示意图，该测试***用于测试多重存储器件。
本发明之基于事件的测试***具有的模块化结构在图1中做了简单描述。更详细的说明公开在美国专利申请号为09/434821、名称为“基于模块的灵活的半导体测试***”及美国专利申请号为09/439865、名称为“用于混合信号测试的事件测试器结构”的文件中，这两项申请与本发明属于相同的受让人。
根据例如测试固定装置27的引脚数、被测器件的类型、及被测器件的引脚数，测试头(测试***主机)24设置有多个测试器模块。在测试固定装置和测试模块之间的接口(连接)规格是标准化的，以便使任何测试器模块可被安装在该测试***主机24中的任何位置。
测试固定装置27包括大量弹性连接器，例如弹簧引脚(pogo-pins)，用于电连接和机械连接测试器模块与一个操作板28。被测器件19被***该操作板28上的测试槽，从而建立与该测试***的电连接。
典型的是，每一测试器模块具有多个印刷电路板(引脚卡)，例如8个或16个引脚卡。另外，每一个引脚卡被设置为多个引脚单元，例如16个或32个引脚单元。例如，一个高速测试器模块(HSTM)25包括对应于128个引脚单元(测试引脚或测试通道)的引脚卡，而一个低速测试器模块(LSTM)25安装有对应于256个引脚单元的印刷电路板。这些引脚单元被分配到一个特定的引脚单元组，典型的引脚单元组是一个引脚卡或测试器模块。以后将说明，每个引脚单元的设置采用事件测试器，通过利用基于事件的数据(事件时序数据)而为器件引脚产生测试模式，并鉴定来自器件引脚的响应输出。
每一个测试器模块25设置有一个接口(连接器)26。该连接器的设置符合测试固定装置27的标准规格。例如，在测试固定装置27的标准规格中，连接器引脚的结构、引脚的阻抗、引脚间的距离(引脚间距)及引脚的相对位置被指定而适于预期的测试头。通过在所有测试器模块上采用符合该标准规格的接口(连接器)26，可以自由地建立各种测试器模块组合的测试***。
由于图1的结构，可以建立具有适应于测试目的及被测器件类型之最佳性能价格比的测试***。另外，通过替换一个或多个测试模块，可以改善该测试***的性能，因此，可以提高该测试***总的使用寿命。而且，本发明的测试***可以容纳多个性能彼此不同的测试模块，因此，通过采用相应的测试模块，可以直接实现测试***所要求的功能。因而可以容易直接地改进该测试***的性能。
通过采用图1的基本结构，本发明的基于事件的存储器测试***的结构如图2所示。在该基于事件的测试***中的模块化结构允许为一项任务分配一个引脚单元组，而另一引脚单元组实现一个不同的任务。典型的是，引脚单元组是测试器模块，尽管它并不必限于测试器模块。在引脚组单元(模块)中所有引脚单元的结构是相同的，然而，引脚单元组相互独立地工作。所有引脚单元根据在输入事件文件中的引脚特定信息而产生事件波形和比较DUT的响应。这种模块化结构允许分配一个引脚单元组给DUT的独特引脚组并测试该DUT引脚组。
图2的示例是一个具有512引脚的基于事件的模块化测试***，可测试逻辑和存储器件或其它功能块。主机24安装测试器模块251-254，每一模块具有不同的引脚单元数，如图中所示，以覆盖至预期被测器件的512个引脚。测试器模块251有256个引脚单元，测试器模块252有128个引脚单元，测试器模块253和254分别有64个引脚单元。图2的基于事件的测试***还包括一台主计算机35(例如它是一台基于Unix或NT的工作站)及一个存储器37，该存储器用于存储一个存储器测试算法库以及各种软件和数据。该主计算机35控制该基于事件的测试***的整体运行。
图2所示的基于事件的测试***特别有利于测试具有多重功能块的半导体器件(DUT)，比如单芯片***(system-on-chip)IC。假设被测器件(DUT)具有三个逻辑功能块和一个存储器块，尺寸最小的测试器模块254可被分配用于存储器测试，而其它三个测试器251-253可被分配至DUT的三个不同引脚组，用于逻辑测试。
对于逻辑引脚单元组，由设计仿真测试台获得的事件测试数据为一种VCD〔值变转储(Value change dump)〕格式，即事件格式。然而，如上所述，根据本发明的背景技术，用于检测物理故障(不同于功能故障)的存储器测试数据不能采用事件格式。这是因为设计者未编写Verilg/VHDL测试台以测试存储器中的物理故障。在传统上，由测试器的存储器ALPG(算法模式产生器)单元产生的循环化(cyclized)存储器测试向量已被用于测试存储器件。
因此在本发明中，为克服上述困难及在事件环境中测试存储器件，设计出一种存储器测试算法库，并安装在该测试***的存储器37中。除了这个测试算法库外，在该存储器37中还存有测试台产生器、Verilog/VHDL仿真器和事件编辑器。该测试算法包括各种存储器测试模式，其中包含的算法测试模式例如棋盘(checkerboard)、跨步、走步及跃步模式。
在本发明的方法中，用户从该测试算法库中选择一种或多种测试算法(编号31)，并且还输入与被测存储器相关的信息，例如存储器容量、结构和时序(编号33)。根据这些输入信息，该测试台产生器为该存储器产生一个测试台，由Verilog/VHDL仿真器利用该测试台产生存储器测试模式。
也就是说，该测试台产生器是一种软件工具，它根据指定的测试模式算法和信息产生测试台(测试数据)。该测试台包括根据引脚分配、存储器容量及时序(例如被测存储器的延迟)而产生的地址数据、写数据和控制数据。通过由用户指定的测试模式算法来确定测试台(测试数据)的顺序。
测试台的完整性是由Verilog/VHDL仿真器进行鉴定，以获得故障自由测试模式。该Verilog/VHDL仿真器是一种逻辑仿真器，它把测试台应用于器件模型(被测存储器)，以便检查该测试台(算法测试模式)是否能够正确地测试该器件模型。如果发现错误，其错误信息被反馈到测试台产生器，由测试台产生器再产生一个校正的测试台。因此，该Verilog/VHDL仿真器最终向事件编辑器提供一个有效的存储器测试模式。
事件编辑器把这些模式变换为事件格式，事件格式被传输到测试模块25。该编辑器将VCD数据(仿真器输出数据)转换为事件格式的方法，被描述在美国专利申请第60/156121号“采用黑板***方法测试向量转换的方法”，该专利申请与本发明属于相同的受让人。然后，主计算机35将此事件测试数据送至被分配用于存储器测试的引脚单元组(测试器模块254)。
由该测试器模块254中的引脚单元将此事件数据转换为物理的波形，测试器模块254将该波形施加于被测存储器块、接收来自被测存储器块的结果以及将该结果与输入数据进行比较，以确定故障的存在。因为引脚单元组(测试器模块)可以相互独立地工作，测试器模块251-253对DUT的逻辑块以并行方式进行逻辑测试，由测试器模块254进行存储器测试。
图3说明了此方法中的工作顺序。在图3的示例中，在步骤41中，用户输入有关被测存储器的说明。如前所述，被测存储器可以是嵌入式存储器或独立存储器。该用户说明包括从测试模式算法库选择的测试模式算法、以及与被测存储器相关的信息，该信息包括存储器大小(例如存储器容量)、结构(例如引脚分布)及时序(例如延迟)。
在步骤42中，测试台产生器根据指定的测试模式算法和各种关于被测存储器的说明，为被测存储器产生一个测试台。如上所述，该测试台包括地址数据、写数据和控制数据，这些数据与被测存储器的引脚分配、存储器容量和存取速度相适应。确定测试台(测试数据)的顺序是采用测试模式算法，例如由用户指定的棋盘模式或乒乓模式等。因此，测试台产生于步骤43。
在步骤44，由Verilog/VHDL仿真器接收该测试台，以获得故障自由测试模式。该verilog/VHDL仿真器通过把该测试台施加在器件模型(被测存储器)上，使得该测试台生效，实现测试仿真。因此，Verilog/VHDL仿真器最终在步骤45产生一个故障自由存储器测试模式。
在步骤46，编辑器将该生效的存储器测试模式转换为事件格式，以创建测试数据的事件文件。在步骤47，主计算机35将该事件测试数据送至被分配用于存储器测试的引脚单元组(测试器模块254)。由该测试器模块254中的引脚单元将事件测试数据转换为物理测试波形，例如地址信号、写数据和控制信号。在步骤48，该测试器模块将该测试波形施加于被测存储器块，接收来自被测存储器块的结果，并将该结果与该输入数据相比较，以确定故障的存在。
如上所述，每一引脚单元的设置采用事件测试器，图4说明了一个示例。图4的事件测试器包括接口53和处理器67，它们通过***总线54被连接至主计算机35。例如，该接口53被用于将来自主计算机35的数据传送至事件测试器板中的一个寄存器(未示出)，以将事件测试器分配给被测器件的输入/输出引脚。例如，当主计算机发送一组分配地址给***总线时，接口53解释这组分配地址，并允许来自主计算机的数据存储在指定事件测试器板中的寄存器。
例如，处理器67设置在每个引脚卡或每个测试器模块中，并控制该事件测试器板的运行，包括事件(测试模式)的产生、对被测器件之输出信号的鉴定、以及故障数据的采集。该处理器67可被设置在每一引脚单元。此外，处理器67不必总是设置在引脚卡或测试器模块中，而主计算机35可以对事件测试器板直接实现相同的控制功能。
例如，地址控制器58在最简单的情况下是一个程序计数器。该地址控制器58对供给故障存储器57和事件存储器60的地址进行控制。事件时序数据从主计算机35被传送到事件存储器60，作为一个测试程序，并存储于该存储器。
事件存储器60存储如上所述的事件时序数据，该数据限定每一事件的时序(从“1”到“0”及从“0”到“1”的改变点)。例如，该事件时序数据被存储为两种数据，一种表示基准时钟周期的整数倍，而另一种表示基准时钟周期的小数。优选的是，该时序数据被压缩后再存入事件存储器60。
该引脚单元(事件测试器)还包括一个解压单元62、一个时序计数和比例逻辑63及一个事件产生器64。解压单元62将来自事件存储器60的压缩时序数据解压(还原)。时序计数和比例逻辑63通过累加或修改事件时序数据而产生每一事件的时间长度数据。该时间长度数据采用自一预定基准点的时间长度(延迟时间)表示每一事件的时序。
该事件产生器64根据该时间长度数据产生一个测试模式，并通过驱动器/比较器(引脚电子线路)61将该测试模式提供给被测器件19。因此，通过鉴定其响应输出信号而测试该被测器件19的一个特定引脚。该引脚电子线路61主要由一驱动器和一比较器构成，该驱动器驱动该测试模式以施加于特定测试引脚，该比较器确定器件引脚由该测试模式而引发的输出信号之电压电平，并将该输出信号与所期望的逻辑数据进行比较。
可选实施方案可能有很多，以下说明其中的一些方案：
在第一实施例中，图3中所示的所有操作都可以脱机实现，测试台产生器、Verilog/VHDL仿真器及事件编辑器都不必安装在主计算机35的存储器37中。脱机设计存储器测试模式可以大大降低在IC制造期间的测试成本。在此情况中，事件格式的存储器测试模式被直接加载至该基于事件的测试***，并施加于被测器件DUT。
在第二实施例中，没有采用测试台产生器、测试算法库和Verilog/VHDL仿真器，可以采用以高级语言(例如C/C++)编写的软件程序库以产生存储器模式。因此，图3所示的步骤42、43和44可以该可选实施方案代替。因为高级语言(例如C/C++)对于工程师们编写和调试其代码是更容易的。此外，采用C/C++语言的代码易于在工作站35或主计算机上进行编辑。如果脱机完成设计，采用C/C++也易于编辑。
这个C/C++程序库可以存在主计算机35的存储器中(替代图1中的测试算法库、测试台产生器和Verilog/VHDL仿真器)，或是如以上之第一实施例所述的，它们可以被用于脱机产生存储器测试模式。
在第三实施例中，并没有把一个引脚单元组分配给存储器测试及把其它引脚单元组分配给逻辑测试，所有的引脚单元组都可分配用于测试存储器件。在此结构中，可以同时测试多重存储器件。这一功能的实现特别有益于测试独立存储器。例如，利用如图2中相同数量的引脚(512个引脚)，可以同时以并行方式测试8个存储器件，如图5所示。在晶片分类测试时，这一结构特别有益于并行测试多重芯片、鉴别存储器故障及进行冗余分析和修复。通过在该事件测试***的每一引脚组分配两个DUT或四个DUT，可以达到进一步的并行测试。例如，图5中的每一引脚组带有四个DUT，同时可以测试32个存储器件。
根据本发明，该基于事件的测试***能够为测试存储器件而产生事件格式的存储器测试向量。通过采用基于周期的格式的算法模式，可以产生这种存储器测试向量。因此，不仅可以检测被测存储器件的功能故障，还能检测其物理故障。由于该基于事件的测试***具有模块化结构，其中两个或多个测试器模块相互独立地工作，可以同时进行两个或多个不同或相同的存储器测试，或是进行两种或多种不同类型的测试。在与设计仿真环境相同的事件环境中，可以测试独立存储器和嵌入式存储器。本发明还允许采用任何存储器测试算法以检测存储器的物理故障。通过脱机产生事件格式的存储器向量，还可以大大提高测试效率。
尽管在此只是具体说明及描述了一个优选的实施例，可以理解的是，根据上述的指导，不背离本发明的宗旨和预期范围，在所附权利要求的范围内，本发明可能有很多修改和变化。

Claims (15)

1、一种基于事件的测试***，用于测试半导体器件，该***包括：
两个或多个测试器模块，每一模块具有多个引脚单元，其中每一个引脚单元对应被测器件DUT的一个器件引脚，每一个引脚单元被配置为一个事件测试器；
一个主机，用于在其中容纳两个或多个测试器模块；
一个设置在该主机上的测试固定装置，用于电连接在测试器模块和被测器件DUT之间；
一个主计算机，通过与测试器模块的连接而控制该测试***的整体运行；及
一个可由该主计算机存取的数据存储器，用于存储一个算法测试模式库和用于产生存储器测试模式的软件工具，该存储器测试模式用于测试被测器件DUT中的嵌入式存储器或是独立存储器；
其中，每一个测试器模块相互独立地工作，在测试嵌入式存储器或独立存储器之前，在主计算机中指定存储器测试算法和与被测存储器相关的信息；其中，基于在被测存储器的事件测试数据生成存储器测试模式，其中由为存储器选择的算法测试模式确定一系列测试数据。
2、根据权利要求1所述的基于事件的测试***，其特征在于，在测试器模块中的该多个引脚单元的一部分被分配给该被测器件DUT的逻辑测试，而该多个引脚单元的其他部分被分配给存储器测试。
3、根据权利要求1所述的基于事件的测试***，其特征在于，在测试器模块中的该多个引脚单元全部被分配给存储器测试，以便由该基于事件的测试***同时测试多个存储器。
4、根据权利要求1所述的基于事件的测试***，其特征在于，每一个测试器模块具有多个引脚单元，每一个测试器模块具有的引脚单元的总数量与其他测试器模块的引脚单元的数量相同或不同。
5、根据权利要求1所述的基于事件的测试***，其特征在于，连接测试器模块和测试固定装置之间的规格是标准化的，以便使所述测试器模块可以被安装在主机中的任何插槽中。
6、根据权利要求1所述的基于事件的测试***，其特征在于，还包括一个操作板，该操作板被设置在测试固定装置上并设有用于在其上安装被测器件DUT的机械结构，其中，测试固定装置设有一个连接机构，用于电连接在该操作板与测试器模块之间。
7、根据权利要求1所述的基于事件的测试***，其特征在于，每一测试器模块包括多个引脚卡，其中每一引脚卡包括多个所述引脚单元。
8、根据权利要求1所述的基于事件的测试***，其特征在于，用户从该算法测试模式库指定存储器测试算法，并指定与被测存储器相关的信息，包括被测存储器的大小、结构和时序。
9、根据权利要求1所述的基于事件的测试***，其特征在于，该数据存储器中的软件工具包括测试台产生器和逻辑仿真器，该测试台产生器根据在主计算机中指定的存储器测试模式和提供给该主计算机的有关被测存储器的信息而产生测试台，逻辑仿真器用于仿真由该测试台产生器产生的测试台，以确认该测试台的有效性。
10、根据权利要求9所述的基于事件的测试***，其特征在于，数据存储器中的软件工具是以高级语言编写的软件程序，其中的高级语言包括C/C++语言。
11、根据权利要求1所述的基于事件的测试***，其特征在于，每一个引脚单元包括：
一个事件存储器，用于存储每一事件的事件时序数据，该数据用于产生测试模式；
一个地址控制器，用于向该事件存储器提供地址数据，以从其中读取时序数据；
事件产生器，用于根据来自事件存储器的时序数据产生测试模式；
一个引脚电子线路，用于将该测试模式传送到被测器件DUT的相应引脚，并接收来自该被测器件的响应输出信号。
12、一种基于事件的测试***，用于测试半导体器件，该***包括：
两个或多个测试器模块，每一模块具有多个引脚单元，其中每一引脚单元对应被测器件DUT的一个器件引脚，每一个测试器模块相互独立地工作，每一个引脚单元被配置为事件测试器；
一个主机，用于在其中容纳两个或多个测试器模块；
一个设置在该主机上的测试固定装置，用于电连接测试器模块和被测器件DUT；
一个主计算机，通过与测试器模块的连接而控制该测试***的整体运行；及
设计仿真测试台，用于脱机产生事件数据，通过指定测试模式算法和与被测存储器相关的信息，以产生存储器测试模式，该被测存储器为被测器件中的嵌入式存储器，或是独立的存储器，其中该事件数据是在被测存储器的设计阶段提供逻辑仿真产生的；
其中，用于产生存储器测试模式的事件数据被提供给该主计算机，并在测试该被测器件DUT之前被传送至测试器模块，其中该存储器测试模式是基于被测存储器的事件数据产生的，其中由为被测存储器选择的算法测试模式确定一系列事件数据。
13、根据权利要求12所述的基于事件的测试***，其特征在于，该用于脱机产生事件数据的设计仿真测试台包括测试台产生器和逻辑仿真器，该测试台产生器根据在主计算机中指定的存储器测试模式和提供给该主计算机的有关被测存储器的信息而产生测试台，逻辑仿真器用于仿真由该测试台产生器产生的测试台，以确认该测试台的有效性。
14、根据权利要求13所述的基于事件的测试***，其特征在于，该脱机产生的事件数据是以高级语言编写的软件程序，其中的高级语言包括C/C++语言。
15、根据权利要求12所述的基于事件的测试***，其特征在于，每一个引脚单元包括：
一个事件存储器，用于存储每一事件的事件时序数据，该数据用于产生测试模式；
一个地址控制器，用于向该事件存储器提供地址数据，以从其中读取事件时序数据；
事件产生器，用于根据来自事件存储器的时序数据产生测试模式；
一个引脚电子线路，用于将该测试模式传送到被测器件DUT的相应引脚，并接收来自该被测器件的响应输出信号。
CNB011157291A 2000-06-01 2001-05-31 在基于事件的测试***上用于存储器测试的模块化结构 Expired - Fee Related CN1243251C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/585,831 US6651204B1 (en) 2000-06-01 2000-06-01 Modular architecture for memory testing on event based test system
US09/585,831 2000-06-01

Publications (2)

Publication Number Publication Date
CN1334466A CN1334466A (zh) 2002-02-06
CN1243251C true CN1243251C (zh) 2006-02-22

Family

ID=24343135

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011157291A Expired - Fee Related CN1243251C (zh) 2000-06-01 2001-05-31 在基于事件的测试***上用于存储器测试的模块化结构

Country Status (6)

Country Link
US (1) US6651204B1 (zh)
JP (1) JP4330287B2 (zh)
KR (1) KR100491463B1 (zh)
CN (1) CN1243251C (zh)
DE (1) DE10125344A1 (zh)
TW (1) TW544523B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675310B1 (en) * 2000-05-04 2004-01-06 Xilinx, Inc. Combined waveform and data entry apparatus and method for facilitating fast behavorial verification of digital hardware designs
US7089517B2 (en) * 2000-09-29 2006-08-08 Advantest Corp. Method for design validation of complex IC
DE10133689C2 (de) * 2001-07-11 2003-12-18 Infineon Technologies Ag Testverfahren und Testvorrichtung für elektronische Speicher
US7143019B2 (en) * 2001-10-30 2006-11-28 International Business Machines Corporation Maintaining data integrity within a distributed simulation environment
US7092868B2 (en) * 2001-10-30 2006-08-15 International Business Machines Corporation Annealing harvest event testcase collection within a batch simulation farm
US7085703B2 (en) * 2001-11-30 2006-08-01 International Business Machines Corporation Count data access in a distributed simulation environment
US7143018B2 (en) * 2001-11-30 2006-11-28 International Business Machines Corporation Non-redundant collection of harvest events within a batch simulation farm network
US7359847B2 (en) * 2001-11-30 2008-04-15 International Business Machines Corporation Tracking converage results in a batch simulation farm network
DE10213009A1 (de) * 2002-03-22 2003-10-09 Infineon Technologies Ag Verfahren zum elektronischen Testen von Speichermodulen
DE10392497T5 (de) * 2002-04-11 2005-02-17 Advantest Corp. Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
US20040059970A1 (en) * 2002-05-23 2004-03-25 Wieberdink Daniel Lloyd Multipurpose architecture and method for testing electronic logic and memory devices
US6813751B2 (en) * 2002-07-16 2004-11-02 International Business Machines Corporation Creating standard VHDL test environments
US7137051B2 (en) * 2002-10-23 2006-11-14 Micron Technology, Inc. Testing a multibank memory module
US7246290B1 (en) * 2002-10-31 2007-07-17 Advanced Micro Devices, Inc. Determining the health of a desired node in a multi-level system
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
US7194668B2 (en) * 2003-04-11 2007-03-20 Advantest Corp. Event based test method for debugging timing related failures in integrated circuits
US7404109B2 (en) * 2003-06-12 2008-07-22 Verigy (Singapore) Pte. Ltd. Systems and methods for adaptively compressing test data
US7146539B2 (en) * 2003-07-15 2006-12-05 Verigy Ipco Systems and methods for testing a device-under-test
US7296187B1 (en) * 2003-07-14 2007-11-13 Zilog, Inc. Hardware debug device having script-based host interface
US7197416B2 (en) * 2004-05-22 2007-03-27 Advantest America R&D Center, Inc. Supporting calibration and diagnostics in an open architecture test system
KR100604160B1 (ko) * 2004-06-18 2006-07-25 주식회사 유니테스트 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치
KR100604161B1 (ko) * 2004-06-18 2006-07-25 주식회사 유니테스트 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
US7919974B2 (en) * 2004-07-23 2011-04-05 Advantest Corporation Electronic device test apparatus and method of configuring electronic device test apparatus
US20060104212A1 (en) * 2004-11-12 2006-05-18 Mao-Hsiung Lee Method of dynamically determining optimum size of buffer
JP2006266835A (ja) * 2005-03-23 2006-10-05 Advantest Corp 試験装置、試験方法、及び試験制御プログラム
US20060267815A1 (en) * 2005-05-13 2006-11-30 Swoboda Gary L Debug Tool Communication Through a Tool to Tool Connection
CN100410889C (zh) * 2005-09-16 2008-08-13 英业达股份有限公司 物理存储器的测试方法
US20080133175A1 (en) * 2006-12-03 2008-06-05 Lobuono Mark Anthony Test interface for software-based sequence of event recording systems
US20080238461A1 (en) * 2007-04-02 2008-10-02 Ken Skala Multi-type test interface system and method
US20080270854A1 (en) * 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
US8161496B2 (en) * 2007-07-31 2012-04-17 Microsoft Corporation Positive and negative event-based testing
US8296092B2 (en) * 2008-08-15 2012-10-23 International Business Machines Corporation Platform specific test for computing hardware
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
US9087613B2 (en) * 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
US9953725B2 (en) * 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
US10161993B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
KR102122455B1 (ko) 2013-10-08 2020-06-12 삼성전자주식회사 프로세서의 디코더 검증을 위한 테스트 벤치 생성 방법 및 이를 위한 장치
CN106447037B (zh) * 2015-10-08 2019-02-12 上海兆芯集成电路有限公司 具有多个可选择输出的神经网络单元
FR3066606B1 (fr) * 2017-05-19 2019-08-23 Institut Polytechnique De Grenoble Appareil de test et procede de test d'un circuit integre
CN107272647A (zh) * 2017-06-30 2017-10-20 思澜科技（成都）有限公司 一种测试装置及其使用方法
CN108037378B (zh) * 2017-10-26 2020-08-07 上海交通大学 基于长短时记忆网络的变压器运行状态预测方法及***
CN108333497A (zh) * 2017-11-28 2018-07-27 上海华力微电子有限公司 一种芯片测试的方法
CN110161977B (zh) * 2018-02-13 2022-04-12 京元电子股份有限公司 测量***及其测量方法
CN109557460B (zh) * 2019-02-18 2019-05-28 深兰人工智能芯片研究院（江苏）有限公司 一种基于fpga的卷积神经网络算法的测试方法及设备
JP2022048036A (ja) 2020-09-14 2022-03-25 キオクシア株式会社 テストシステム及びプローブ装置
TWI779586B (zh) * 2021-04-30 2022-10-01 瑞昱半導體股份有限公司 測試電路系統的方法及相關電路系統

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
JP3126535B2 (ja) * 1993-03-04 2001-01-22 株式会社日立製作所 Ｌｓｉ試験装置
JP2907033B2 (ja) * 1994-11-24 1999-06-21 横河電機株式会社 タイミング信号発生装置
US5682472A (en) * 1995-03-17 1997-10-28 Aehr Test Systems Method and system for testing memory programming devices
US5978942A (en) * 1996-12-19 1999-11-02 Simd Solutions, Inc. STAR-I: scalable tester architecture with I-cached SIMD technology
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
US6181616B1 (en) * 1998-09-03 2001-01-30 Micron Technology, Inc. Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
JP2000276367A (ja) * 1999-03-23 2000-10-06 Advantest Corp データ書込装置、データ書込方法、及び試験装置
US6292415B1 (en) * 1999-09-28 2001-09-18 Aehr Test Systems, Inc. Enhancements in testing devices on burn-in boards
US6314034B1 (en) * 2000-04-14 2001-11-06 Advantest Corp. Application specific event based semiconductor memory test system
US6320812B1 (en) * 2000-09-20 2001-11-20 Agilent Technologies, Inc. Error catch RAM for memory tester has SDRAM memory sets configurable for size and speed

Also Published As

Publication number Publication date
KR100491463B1 (ko) 2005-05-25
JP2002071763A (ja) 2002-03-12
US6651204B1 (en) 2003-11-18
JP4330287B2 (ja) 2009-09-16
DE10125344A1 (de) 2002-03-07
CN1334466A (zh) 2002-02-06
TW544523B (en) 2003-08-01
KR20010109494A (ko) 2001-12-10

Similar Documents

Publication Publication Date Title
CN1243251C (zh) 在基于事件的测试***上用于存储器测试的模块化结构
US7089135B2 (en) Event based IC test system
CN113190394B (zh) 一种面向soc芯片的多时钟域并发测试***及其测试方法
US6892328B2 (en) Method and system for distributed testing of electronic devices
TW579431B (en) Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
EP0472818A2 (en) Built-in self test for integrated circuits
JP2002538465A (ja) 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース
CN103473160B (zh) 缓存的测试装置、cpu芯片及缓存的测试方法
CN1997908A (zh) 用于对模块化测试***进行仿真的方法和***
EP1377981A1 (en) Method and system to optimize test cost and disable defects for scan and bist memories
KR20010051609A (ko) 혼합 신호 테스팅을 위한 이벤트 테스터 아키텍쳐
JPH0738202B2 (ja) ロジック・シミュレーション・マシンのための全イベント・トレース・ギャザラ
US6707313B1 (en) Systems and methods for testing integrated circuits
CN116126700A (zh) 一种基于SystemC的芯片验证方法及***
CN116227398B (zh) 一种自动化生成ip核测试激励的方法及***
US7516430B2 (en) Generating testcases based on numbers of testcases previously generated
CN1230748C (zh) 一种边界扫描测试的方法
CN1385710A (zh) 用于混合信号测试的事件测试器结构
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
Jone et al. An efficient BIST method for distributed small buffers
CN1384366A (zh) 基于模块的灵活的半导体测试***
EP1187043A2 (en) Gate addressing system for logic simulation machine
Barbagallo et al. Integrating online and offline testing of a switching memory
CN118091387A (zh) 调节扫描测试电路的方法、扫描测试电路及芯片
CN117648227A (zh) 一种基于UVM的SPI接口nor flash仿真验证***及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060222

Termination date: 20110531