CN1236247A - 发送***中的接收接口单元 - Google Patents

发送***中的接收接口单元 Download PDF

Info

Publication number
CN1236247A
CN1236247A CN99104940A CN99104940A CN1236247A CN 1236247 A CN1236247 A CN 1236247A CN 99104940 A CN99104940 A CN 99104940A CN 99104940 A CN99104940 A CN 99104940A CN 1236247 A CN1236247 A CN 1236247A
Authority
CN
China
Prior art keywords
data
time
bus
reproduction
stipulated time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99104940A
Other languages
English (en)
Other versions
CN1154331C (zh
Inventor
大野欣哉
美浓岛邦宏
薄叶英巳
村越象
松丸诚
长谷部诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of CN1236247A publication Critical patent/CN1236247A/zh
Application granted granted Critical
Publication of CN1154331C publication Critical patent/CN1154331C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H04L49/9052—Buffering arrangements including multiple buffers, e.g. buffer pools with buffers of different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40247—LON

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

发送***中的接收接口单元,其中时间序列数据被分割成数据组,以时分方式在发送总线上发射加到数据组的数据分组,该数据分组包括规定应再现数据组中的每个数据片的再现规定时间数据,其特征在于所述接收接口单元包括循环计时器、再现规定时间数据提取装置、接收缓冲器、匹配检测装置以及PLL电路。当发送总线上的基准时间变化时,把存储在再现规定时间数据提取装置的缓冲器中的数据以及存储在接收缓冲器中的数据都删除。

Description

发送***中的接收接口单元
本发明涉及发送(transmision)***中的接收接口单元，用于把时间序列数字数据放置在一数据分组中并高速地传递该数据分组。
已提出把IEEE1394-1995标准作为在诸如音频装置、视频装置、计算机等电气装置之间高速地传递一数据分组中的音频信号、视频信号等数据序列数据的接口标准。
然而，在基于IEEE1394-1995标准的数据传递***中，可以想象由于***基准时间的变化、故障等原因而接收方在相当长的一段时间内不能在适当定时处再现接收到的数字数据。
本发明旨在解决以上问题，因此，本发明的一个目的是提供一种位于发送***中的接收接口单元，用于使发射方所发送的数字数据恢复到可由接收方在适当的定时处立即再现数据的状态。
为了实现以上目的，依据本发明的一个方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发送加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其中当发送总线上的基准时间变化时，全部删除存储在再现规定时间数据提取装置的缓冲器中的数据以及存储在接收缓冲器中的数据。
依据本发明的第二方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间，该循环计时器至少具有两个寄存器用于暂时存储发送总线上的基准时间变化前的家用装置的基准时间和发送总线上的基准时间变化后的家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其特征是，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，当发送总线上的基准时间变化时，再现规定时间数据提取装置和接收缓冲器中断数据的写入，当每个缓冲器在发送总线上的基准时间变化前所存储的数据变空时，重新开始数据的写入，循环计时器根据控制信号把家用装置的基准时间从发送总线上的基准时间变化前的家用装置的基准时间变到发送总线上的基准时间变化后的家用装置的基准时间，并把家用装置的基准时间输出到匹配检测电路。
依据本发明的第三方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其特征是，当发送总线上的基准时间变化时，再现规定时间数据提取装置删除存储在缓冲器中的所有再现规定时间数据。
依据本发明的第四方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；虚拟再现规定时间数据产生装置，用于从再现规定时间数据提取装置所提取的再现规定时间数据中产生虚拟再现规定时间数据；选择装置，用于选择性地输出来自再现规定时间数据提取装置的再现规定时间数据和来自虚拟再现规定时间数据产生装置的虚拟再现规定时间数据中的任一个；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与从选择装置输出的再现规定时间匹配时产生一基准时钟脉冲；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其特征是，选择装置在发送总线上的基准时间变化前选择来自再现规定时间数据提取装置的再现规定时间数据并在发送总线上的基准时间变化后选择来自虚拟再现规定时间数据产生装置的虚拟再现规定时间数据。
依据本发明的第五方面，如本发明的第四方面所述的接收接口单元还包括减法装置，用于找到就在发送总线上的基准时间变化前在再现规定时间数据提取装置中所提取的再现规定时间数据与就在基准时间变化后在再现规定时间数据提取装置中所提取的再现规定时间数据之差并把找到的时间差输出到虚拟再现规定时间数据产生装置，其中当发送总线上的基准时间变化时，虚拟再现规定时间数据产生装置把此时间差加到在此基准时间变化前存储在再现规定时间数据提取装置的缓冲器中的再现规定时间数据中，以产生虚拟再现规定时间数据。
依据本发明第六方面，在本发明的第四或第五方面中，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，选择装置根据该控制信号选择来自再现规定时间数据提取装置的再现规定时间数据。
依据本发明的第七方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；虚拟基准时钟脉冲产生装置，用于根据基准时钟脉冲的周期产生虚拟基准时钟脉；选择装置，用于选择性地输出来自虚拟基准时钟脉冲产生装置的虚拟基准时钟脉冲和来自匹配检测装置的基准时钟脉冲中的任一个；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其特征是，选择装置在发送总线上的基准时间变化前选择来自匹配检测装置的基准时钟脉冲并在发送总线上的基准时间变化后选择来自虚拟基准时钟脉冲产生装置的虚拟基准时钟脉冲。
依据本发明的第八方面，在本发明的第七方面中，虚拟基准时钟脉冲产生装置具有用于测量基准时钟脉冲的周期的计数器并根据测量值产生虚拟基准时钟脉冲。
依据本发明的第九方面，在本发明的第七或第八方面，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，选择装置根据该控制信号选择来自匹配检测装置的基准时钟脉冲。
依据本发明的第十方面，提供了一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，该接收接口单元包括循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间，该循环计时器至少具有两个寄存器用于暂时存储发送总线上的基准时间变化前的家用装置的基准时间和发送总线上的基准时间变化后的家用装置的基准时间；再现规定时间数据提取装置，用于从经由发送总线接收到的信号提取中数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；接收缓冲器，用于依次输入和存储数据组中的数据片并响应于再现时钟按照存储顺序读出这些数据片；匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及响应于基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，其特征是，循环计时器对在发送总线上的基准时间变化前存储在再现规定时间数据提取装置和接收缓冲器中的数据输出在发送总线上的基准时间变化前所存储的家用装置的基准时间，并对在发送总线上的基准时间变化后存储在再现规定时间数据提取装置和接收缓冲器中的数据输出在发送总线上的基准数据变化后所存储的家用装置的基准时间。
依据本发明第十一方面，如本发明第十方面的接收接口单元还包括减法装置，用于找到从再现规定时间数据提取装置输出的再现规定时间数据和就在该再现规定时间数据前从再现规定时间数据提取装置输出的再现规定时间数据之间的时间差；以及确定电路，用于根据减法装置所找到的时间差来确定再现规定时间数据是在发送总线上的基准时间变化之前还是之后所存储的再现规定时间数据，其中循环计时器响应于确定电路的确定结果，向匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间或在发送总线上的基准时间变化后的家用装置的基准时间。
依据本发明的第十二方面，在本发明的第十一方面或者，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，循环计时器根据该控制信号向匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间或在发送总线上的基准时间变化后的家用装置的基准时间。
在本发明的第一方面，当发送总线使得基准时间变化时，把存储在再现规定时间数据提取装置的缓冲器中的数据和存储在计算缓冲器中的数据都删除。因此，在发送总线上的基准时间变化后，接收方可在适当的定时处立即再现基准时间变化后的数字数据。
在本发明的第二方面，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，当发送总线上的基准时间变化时，再现规定时间数据提取装置和接收缓冲器中断数据的写入，当每个缓冲器在发送总线上的基准时间变化前所存储的数据变空时，重新开始数据的写入，循环计时器根据控制信号把家用装置的基准时间从发送总线上的基准时间变化前的家用装置的基准时间变到发送总线上的基准时间变化后的家用装置的基准时间，并把家用装置的基准时间输出到匹配检测电路。因此，在接收方，在发送总线上的基准时间变化后，可在适当的定时处立即再现发送总线上的基准时间变化前的数字数据，随后可再现发送总线上的基准数据变化后的数字数据。
在本发明的第三方面，当发送总线上的基准时间变化时，再现规定时间数据提取装置删除所有存储在缓冲器中的所有再现规定时间数据。因此，在发送总线上的基准时间变化后，接收方可在适当的定时处立即再现发送总线上的基准时间变化之前和之后的数字数据。
在本发明的第四方面，选择装置在发送总线上的基准时间变化前选择来自再现规定时间数据提取装置的再现规定时间数据并在发送总线上的基准时间变化后选择来自虚拟再现规定时间数据产生装置的虚拟再现规定时间数据。
在本发明的第五方面，接收接口单元还包括减法装置，用于找到就在发送总线上的基准时间变化前在再现规定时间数据提取装置中所提取的再现规定时间数据与就在发送总线上的基准时间变化后在再现规定时间数据提取装置中所提取的再现规定时间数据之差并把找到的时间差输出到虚拟再现规定时间数据产生装置，其中当发送总线上的基准时间变化时，虚拟再现规定时间数据产生装置把此时间差加到在发送总线上的基准时间变化前存储在再现规定时间数据提取装置的缓冲器中的再现规定时间数据中，以产生虚拟再现规定时间数据。
依据本发明第六方面，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，选择装置根据该控制信号选择来自再现规定时间数据提取装置的再现规定时间数据。因此，在发送总线上的基准时间变化后，接收方可在适当的定时处立即再现发送总线上的基准时间变化之前和之后的数字数据。
在本发明的第七方面，选择装置在发送总线上的基准时间变化前选择来自匹配检测装置的基准时钟脉冲并在发送总线上的基准时间变化后选择来自虚拟基准时钟脉冲产生装置的虚拟基准时钟脉冲。
在本发明的第八方面，虚拟基准时钟脉冲产生装置具有用于测量基准时钟脉冲的周期的计数器并根据测量值产生虚拟基准时钟脉冲。
在本发明的第九方面，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，选择装置根据该控制信号选择来自匹配检测装置的基准时钟脉冲。因此，在发送总线上的基准时间变化后，接收方在适当的定时处立即再现发送总线上的基准时间变化之前和之后的数字数据。
在本发明的第十方面，循环计时器对在发送总线上的基准时间变化前存储在再现规定时间数据提取装置和接收缓冲器中的数据输出在发送总线上的基准时间变化前所存储的家用装置的基准时间，并对在发送总线上的基准时间变化后存储在再现规定时间数据提取装置和接收缓冲器中的数据输出在发送总线上的基准数据变化后所存储的家用装置的基准时间。
在本发明的第十一方面，接收接口单元还包括减法装置，用于找到从再现规定时间数据提取装置输出的再现规定时间数据和就在该再现规定时间数据前从再现规定时间数据提取装置输出的再现规定时间数据之间的时间差；以及确定电路，用于根据减法装置所找到的时间差来确定再现规定时间数据是在发送总线上的基准时间变化之前还是之后所存储的再现规定时间数据，其中循环计时器响应于确定电路的确定结果，向匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间或在发送总线上的基准时间变化后的家用装置的基准时间。
在本发明的第十二方面，当缓冲器在发送总线上的基准时间变化前所存储的数据变空时，再现规定时间数据提取装置和接收缓冲器中的任一个或两者输出一控制信号，循环计时器根据该控制信号向匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间或在发送总线上的基准时间变化后的家用装置的基准时间。因此，在发送总线上的基准时间变化后，接收方可在适当的定时处立即再现在发送总线上的基准时间变化之前和之后的数字数据。
在附图中：
图1是通过高速串行数据传递接口连接的电气装置；
图2是以拓扑图来描述根节点确定方法的图，其中节点A到F连接在一起；
图3是描述对节点给出节点ID的过程的图；
图4是示出一循环中分组组成的图；
图5是示出传递上循环起始分组CS的图；
图6是示出同步分组的结构的图；
图7是示出CIP标题(header)的格式的图；
图8是示出异步分组的结构的图；
图9是示出包含发射机和接收机的电气装置的连接状态的图；
图10是示出发射机的结构的方框图；
图11是示出接收机的结构的方框图；
图12A到12E是描述数据分组传递的图；
图13是描述本发明中所涉及问题的图；
图14A和14B是示出本发明第一实施例的示意图；
图15是示出本发明第一实施例的流程图；
图16是本发明第一实施例的方框图；
图17A和17B是示出本发明第二实施例的示意图；
图18是示出本发明第二实施例的流程图；
图19是本发明第二实施例的方框图；
图20A和20B是示出本发明第三实施例的示意图；
图21是示出本发明第三实施例的流程图；
图22是示出本发明第四实施例的第一方法的示意图；
图23是示出本发明第四实施例的第一方法的流程图；
图24是示出本发明第四实施例的第一方法的方框图；
图25是示出本发明第四实施例的第二方法的示意图；
图26是示出本发明第四实施例的第二方法的流程图；
图27是示出本发明第四实施例的第二方法的方框图；
图28是示出本发明第四实施例的第二方法中再现基准时钟信号CREF的时钟周期的图；
图29A和29B是示出本发明第五实施例的示意图；
图30是示出本发明第五实施例的流程图；以及
图31是本发明第五实施例的方框图。
现在参考附图，示出本发明的较佳实施例。
图1示出包含本发明的数据传递***。数据传递***包括基于IEEE1394-1995标准的高速串行数据传递接口，其中多个电气装置l1到l5使用电缆和连接器以菊花链方式和分支方式可拆卸地连接。电气装置l1到l5指用于输入或输出数字数据的装置，诸如数字磁带录像装置、数字盘片播放装置、个人计算机、数字磁带摄像机、硬盘驱动器、扫描器和打印机。即，电气装置不仅包括个人计算机和与其相连的***装置，还包括用于输入或输出数字数据的家用装置。如果每个电气装置l1到l5只连接在菊花链的末端，则它可包括一连接器插座；允许菊花链方式的装置包括两个连接器插座，而允许分支方式的装置包括三个或多个连接器插座。连到连接器插头的连接器插座设置在每根电缆的任一端。由电缆所提供的用于连接装置的通路为数据传递总线。
接着，将讨论IEEE1394-1995标准的数据传递协议。在该协议中，电气装置被称作节点，给这些电气装置给出用于把它们相互区分的节点ID。节点是分支节点或叶片节点。即，分支节点是连到两个或多个节点的节点，叶片节点是只连到一个节点的末端节点。在连接有许多节点的情况下，在电源接通时、有附加的节点连到总线时或当任何节点离开总线时产生总线复位信号。在总线被复位后，在这些节点中确定根节点。
首先，将讨论根节点确定方法。
连接在这些上的每个节点确定家用装置是分支和叶片节点中的哪一个并检测节点的拓扑作为信息。
确定家用装置为叶片节点的节点向分支节点发送一母通知信号，该信号表示从子节点到母节点的通知。接收该母通知信号的节点向叶片节点返还一子通知信号，该信号表示从母节点到子节点的通知，从而确定了包含叶片节点的节点之间的母子关系。此后，由于在分支节点之间既不传递母通知信号也不传递子通知信号，所以分支节点认为未确定母子关系，且每个分支节点向另一个分支节点发送一母通知信号。当这两个把此信号发送到另一个的分支节点中的每一个判定接收信号时，这两个分支节点独立地设定不同的时间。其中设立时间首先过去的分支节点把一母通知信号发送到另一个节点。由于另一个分支节点在设立时间截止前接收来自一个分支节点的母通知信号，所以确定了这两个分支节点之间的母子关系。于是母子关系最后确定的两个分支节点之间的母节点变为根节点。
例如，在节点A到F如图2所示连接的拓扑图中，首先把叶片节点A、E和F确定为子节点。每个叶片节点A、E和F的端口相应于以c表示的子节点，分支节点B的一个端口和叶片节点所连到的分支节点D的两个端口相应于以p表示的母节点。接着，在分支节点C和D之间，节点C具有两个未确定端口，由于具有一个未确定端口的节点应首先发送母通知，于是分支节点D首先把母通知发送到分支节点C。因此，在此时，余下的分支节点D的一个端口相应于子节点c，分支节点C的一个端口相应于母节点p。
最后，在分支节点B和C之间，这两个节点都具有一个未确定端口，它们每一个都向另一个发送母通知。此时，如上所述，当这两个把此信号发送到另一个节点的分支节点中的每一个判定接收母通知时，分支节点独立地设定不同的时间。在此例中，首先到达设立时间的分支节点C把母通知发送到分支节点B。由于分支节点B在设立时间截止前接收来自一分支节点的母通知，所以确定了这两个分支节点之间的母子关系。即，分支节点C的另一个端口相应于子节点c，而分支节点B的端口相应于母节点p。分支节点B变为这两个母子关系最后确定的分支节点之间的母节点，因此它变为根节点。
接着，将详细地讨论对节点给出节点ID的方法。
首先，根节点把节点ID发送到每个节点。在此过程中，按照子节点连到的端口的端口号顺序把在最低号(节点号0)开始的节点ID设定在叶片节点(末端)处开始。给根节点分配具有最高节点号的节点ID。
例如，在图2的拓扑图中，如图3所示给出节点ID。节点ID给出方法如下：首先，根节点节点B把一许可给出节点ID号的信号发送到节点A，节点A连到节点B的装置中被分配最低端口号的端口。在图2中，靠近总线连接末端所示的号码是端口号。在接收到许可信号后，给节点A分配节点ID号，然后返还一表示该号码已分配给母节点的确认信号。此后，节点A把家用装置的节点ID号(ID=0)分配给所有的节点。
在接收到该ID号后，每个节点使家用装置的节点计数器(ID计数器=0)递增。
接着，根节点B把一许可给出节点ID号的信号发送到节点C，节点C连到节点B的装置中被分配第二最低端口号的端口。节点C把一许可给出节点ID号码的信号发送到节点D，节点D连到节点C的装置中被分配最低端口号的端口。节点D把一许可给出节点ID号的信号发送到节点F，节点F连到节点D的装置中被分配最低端口号的端口。在接收到此许可信号后，给节点F分配节点ID号，然后返还一表示该号码被分配给母节点D的确认信号。此后，节点F把家用装置的节点ID号(ID=1)分配给所有的节点。
在接收到此ID号后，每个节点使家用装置的节点计数器(ID计数器=1)递增。
接着，节点D把一许可给出节点ID号的信号发送到节点E，节点E连到节点D的装置中被分配第二最低端口号的端口。以下，将按照如图3所示的以上顺序给出装置的节点ID号。
在给出节点ID完成后，从节点中选择用于进行同步频带控制、同步信道控制、电源控制和拓扑映射及速度映射的总线管理器。这个主题将不在这里详细描述。
作为数据传递执行同步传递和异步传递。执行同步传递来传递需要周期性传递的同步数据，执行异步传递来传递异步数据。数据传递的一个循环为125微秒；在每个循环中，循环起始分组CS、同步分组I1和I2以及异步分组(异步传递)按照图4所示的顺序就位。循环起始分组CS从循环主控节点(例如，根节点)被传递到所有的节点，且表示数据传递循环的开始。
假设有五个节点A到E连到例如图5所示基于IEEE1394-1995标准的总线，每个节点A-E包括一循环计时器，用于以24.576MHz的频率进行计数并提供时间值，以循环计时器的计数定时来发射和接收数据。如果节点E为主节点，则它在每个125μs把循环起始分组CS发送到总线上，以提供给节点A到D。循环起始分组CS表示节点E的循环计时器的时间值，每个节点A-D接收此循环起始分组CS并使该节点的循环计时器的时间值等于节点E的循环计时器的时间值(基准时间)，从而使连到总线的所有节点A到E的数据发射/接收操作的定时同步。
同步分组是一种同步传递分组，在一个同步分组循环中传递的同步分组的单位叫做信道。在图4中，示出两个信道的分组I1和I2；给每个循环设定分组的数目，信道的分组是时分复用的。以同步分组传递数据的节点可在它预先执行保留过程并得到一信道时在每个125μs发送一数据分组。尤其是，如图6所示，同步分组由仲裁分组和数据分组构成。仲裁是在数据传递前向根节点请求总线使用权和得到使用许可的数据。如果任何节点得到使用许可，则根节点立即向每个节点提供表示这一事实的信号。如果得到用户许可，则发送数据分组。该数据分组按时间序列具有标题、标题CRC、CIP标题、数据字段和数据CRC。标题包含表示在同步分组中传递的数据类型的信道号、表示数据的时间长度的数据大小等作为信息。信道号为0到63。
CIP标题的格式如图7所示。将简要地讨论此格式。SID是给出发射机ID号的字段。DBS是一个样品数据片(数据块)的大小。FN、QPC和SPH是发送诸如MPEG数据等视频数据所需的字段。FN是表示一个源分组被分割成多少个数据块来把该源分组转换成IEEE1394分组的数值，QPC是加到把源分组的大小设定到DBS倍的虚拟嵌块(quadrat)的数目(一个嵌块为四个字节),SPH是向数据分组给出包含源分组标题的字段。Rsv为保留，DBC为给出样品数据的序号的字段。CIP标题中所表示的DBC为数据分组中第一样品数据的号码。
接着，FMT为格式ID，它是响应于数据协议给出的字段；例如，等于A&M(音频/音乐)协议，给出A&M协议格式信息。FDF为按照FMT的字段；例如，等于A&M(音频/音乐)协议，给出每个数据的采样频率等。
SYT表示分组数据在接收方中的解调时间，它是一时间标记数据(再现规定时间数据)。此再现规定时间数据SYT由CIP标题的低阶16位构成。低阶16位的高阶四位叫做循环计数，用于对每个Iso循环进行计数(125μs)，低阶12位叫做循环偏移，用于以24.576MHz的时钟进行计数。
异步分组是用于传递数据的分组，它具有所规定的传递目的地。传递目的地是总线上的特定节点或所有节点。具体说，如图8所示，异步分组由仲裁、数据分组和确认分组构成。仲裁是用于在数据传递前向根节点请求总线使用权以及得到使用许可的数据。数据分组按时间序列具有标题、标题CRC、数据字段和数据CRC。标题包含在异步分组中所传递的数据的目的地的节点ID、源的节点ID、表示数据的时间长度的数据大小等作为信息。按时间序列它具有标题、标题CRC、CIP标题、数据字段和数据CRC。标题包含表示在同步分组中所传递的数据类型的信道号、表示数据的时间长度的数据大小等作为信息。确认分组是由目的地节点返还源节点的分组，该目的地节点接收在异步分组中所传递的数据并确认数据的接收。
接着，将讨论同步分组中的音频数据传递方法。如图9图解所示，假设一电气装置9中的发射机11根据IEEE1394-1995标准把采样频率fs为例如44.1kHz的时间序列数字数据的音频数据DATA经由总线15提供给另一个电气装置10中的接收机12。电气装置9包含类似于接收机12的接收机13，电气装置10包含类似于发射机11的发射机14。
如图10所示，在发射机11(14)中，数字数据的样品数据被依次存储在发射缓冲器21中。所存储的数据被MUX(多路复用器)22转换成数据分组，然后输出到总线15。发射缓冲器21和MUX 22的操作由微型计算机(未示出)所控制。
另一方面，把24.576MHz的时钟信号提供给由寄存器构成的循环计时器23，循环主控节点也把8kHz的基准信号(基准时间所根据的信号)提供给循环计时器23。所有的节点根据此基准时间来设定时间。
图10示出除循环主控节点以外任一个节点的结构；在循环主控节点中，由家用装置的时钟来产生基准时间，因而不给循环主控节点提供8kHz的基准信号。
循环计时器23从基准信号所表示的值开始对时钟信号进行计数并把该计数提供给锁定电路24作为时间值。把时间标记定时信号fs/SYT INTERVAL周期性地提供给锁定电路24。它是由装置(未示出)所产生的信号且表示加上时间标记的定时即采样数据(数据块)的时间信息，它是通过采样频率fs/采样间隔SYTINTERVAL所获得的频率。
采样间隔SYT INTERVAL是把时间标记(SYT)加到样本数据的采样间隔；例如，它为8。因此，在提供时间标记定时信号fs/SYT INTERVAL时，锁定电路24保留循环计时器23的时间值。把以下所述的传递延时TD加到所保留的时间值，把结果提供给MUX 22，并在转换成分组时的采样间隔SYT INTERVAL处加到采样数据。于是，在每个采样间隔SYT INTERVAL处把具有该时间值的采样数据发送到总线15作为数据分组。虽然未示出，但提供了把传递延时TD加到锁定电路24的输出的加法器。
如图11所示，在接收机12(13)中，来自总线15的数据分组被提供给循环起始分组提取部分31和用于同步分组的数据分组提取部分32。从经由总线15传递的数据分组中，循环起始分组提取部分31提取循环起始分组CS，数据分组提取部分32提取同步分组。把所提取的循环起始分组CS提供给循环计时器33，在循环计时器33中设定循环起始分组CS中所表示的时间值，然后循环计时器33对来自设立时间值的24.576MHz的时钟信号进行计数并把此计数输出到匹配检测电路34作为循环时间(基准时间)Tc。
另一方面，把数据分组提取部分32所提取的同步分组存储在接收缓冲器35中，由SYT提取部分36提取包含在同步分组的CIP标题中的SYT，并把它输出到匹配检测电路34，然后匹配检测电路34把从循环计时器33输出的循环时间Tc与从SYT提取部分36输出的SYT相比较。当这两个时间值匹配时，匹配检测电路34输出再现基准时钟信号CREF。PLL电路37产生相位与再现基准时钟信号CREF同步的再现采样时钟信号fs，并把此再现采样时钟信号传输到接收缓冲器35和D/A转换器38。接收缓冲器35以与再现采样时钟信号fs同步的样品数据单位来分离所存储的数据分组中的采样数据并加以输出。D/A转换器38把从接收缓冲器35输出的采样数据转换成与再现采样时钟信号fs同步的模拟音频信号。
提供了用于控制这些电路的控制部分39。
在控制部分39处接收在总线上传输的总线复位信号。
将进一步讨论数据分组传递方法。在发射机11中，产生类似于图12A所示信号波形的时间标记定时信号fs/SYT INTERVAL。时间标记定时信号fs/SYTINTERVAL的上升沿上的时间值T1,T2,T3,…相应于在时间点处DBC=i,i+8,i+16,…的采样数据。即，在每个125毫秒把采样数据串(string)放入五个或六个样本单元的分组中，把加到位于采样数据串(例如T1＇,T2＇,T3＇)中时间标记定时信号的上升沿处的采样数据的时间值T1,T2,T3,…上的传递延时TD加到CIP标题作为SYT。被加上此时间值的采样数据间隔变为采样间隔SYT INTERVAL(在图12A-12E的例子中为8)。
时间值T1＇,T2＇,T3＇是表示相应采样数据的接收方中的再现输出时间的数据，传递延时TD被加到上述发射机的循环计时器的当前时间值。如图12C所示，在执行转换成分组的125毫秒循环的下一个循环中，把数据分组发送到总线上作为循环起始分组CS后的同步分组ISO。
在接收机12中，提取从发射机11发送的同步分组ISO，然后存储在接收缓冲器35中。例如，当接收机12的循环计时器的时间值变为图12E所示的T1＇时，如图12D所示，从接收缓冲器35中输出DBC=i的采样数据，该数据与再现采样时钟信号fs同步，且从接收缓冲器35中依次输出与再现采样时钟信号fs同步的随后的采样数据。
当接收机12的循环计时器33的时间值变为T2＇时，从接收缓冲器35中输出DBC=i+8的采样数据，该数据与再现采样时钟信号fs同步。只要提供再现基准时钟信号CREF，就重复这些操作，从而允许数据传递。
这样，在接收方，把所传递的数据存储在缓冲器中，当接收数据的SYT(再现规定时间数据)与从接收方中的循环计时器输出的循环时间Tc匹配时，处理该数据。
然而，例如，如果有新的装置连到执行同步传递的总线上，则如上所述发生总线复位，此时，总线上新连接的装置将有可能变为循环主控。此时，在总线复位前存储在缓冲器中的数据和总线复位后存储在缓冲器中的数据的时间信息基准时间不同。这样，如果在总线复位前存储的时间的SYT(时间时间)与时间周期延长的接收方中家用装置的循环时间不匹配，则缓冲器将有可能溢出，使它不可能进行正常的接收数据处理。
尤其是，如图13所示，把连接以循环时间CT=X执行发射和接收的至少两个节点的总线(a)与连接以循环时间CT=Y执行发射和接收的至少两个节点的总线(b)连接起来，获得的总线(c)上的循环时间变为CT=Y。
此时，在以CT=X操作的接收节点的SYT提取部分36内的缓冲器中混合了循环时间CT=X处的SYT(x20,x21)和循环时间CT=Y处的SYT(y0,y1,y2)。
例如，如果与CT=Y(即在总线复位后循环时间基准时间)相比，SYT(x20,x21)是较早的数据，则该数据的SYT(再现规定时间数据)与接收方中的循环时间Tc(基准时间)不匹配且缓冲器溢出，使它不可能进行正常的接收数据处理。
此时，可在接收方采用以下五个恢复手段中的任一个：
(1)在总线复位后，把接收数据和在总线复位前存储在接收方的缓冲器中的数据的SYT都删除，正常地处理总线复位后的数据；
(2)在总线复位后，中断至缓冲器的数据传输，直到对总线复位前存储在接收方的缓冲器中的数据被处理完，在已处理总线复位前所存储的数据后，启动对具有总线复位后的SYT的数据的处理；
(3)在总线复位后，只删除存储在接收方的缓冲器中的所有SYT，按照根据总线复位前所产生的再现基准时钟信号而产生的再现采样时钟fs对刚好在总线复位前存储的数据进行处理，且对总线复位后的数据进行正常的处理；
(4)在总线复位后，使用虚拟SYT或虚拟再现基准时钟信号来处理总线复位前所存储的数据，在已对总线复位前所存储的数据都进行了处理后，使用总线复位后的SYT或再现基准时钟信号进行正常的处理；或者
(5)在总线复位后，使用总线复位前的循环时间来处理总线复位前所存储的数据，在对总线复位前所存储的数据都进行了处理后，使用总线复位后的循环时间来进行正常的处理。
将参考附图来讨论上述具体方法(1)到(5)作为第一到第五实施例：
(第一实施例)
图14A和14B是示意性地示出上述方法(1)的图。
图14A示出在以循环时间CT=X进行操作的接收方中，刚好在总线复位后SYT提取部分36中的缓冲器的状态，图14B示出在执行了方法(1)后的缓冲器状态。
即，在总线复位前以循环时间CT=X来执行发射和接收，因而把x20和x21这两个SYT存储在SYT提取部分36的缓冲器中(图14A)。
此后，当总线复位发生且总线上的循环时间变为CT=Y时，删除存储在SYT提取部分36的缓冲器中的所有SYT。还删除分组的接收缓冲器35中包含SYT的数据。
在总线复位后，把循环时间CT=Y处的SYT存储在SYT提取部分36的缓冲器中作为y0,y1,y2…(图14B)。
于是，在第一实施例中，在总线复位后，把总线复位前存储在接收方的缓冲器中的接收数据和该数据的SYT都删除。
图15示出上述接收机状态的流程图。图16是通过从图11的方框图中提取相应于第一实施例的部分所提供的方框图。在图16中以相同的标号来表示与先前参考图11所述的电路部分相同或相似的电路部分，将不再对其进行讨论。
将参考图15和16来讨论第一实施例的特殊方法。
首先，在由至少两个节点在总线15上发射和接收数据的情况下，循环起始分组提取部分31从总线15中提取一数据分组并把所提取的循环起始分组CS提供给循环计时器33，然后循环计时器33把循环启动分组CS中所表示的时间值设定在寄存器(未示出)中。
另一方面，数据分组提取部分32提取总线15上的同步分组并把该分组中的数据馈送到接收缓冲器35中。SYT提取部分36提取包含在同步分组的CIP标题中的SYT。
此后，在先前参考图11所述的预定数据接收处理中进行数据解调处理。
如果因为在传递数据时连接了新的装置或现有装置的脱离而在步骤S151发生总线复位，则控制部分39接收总线复位信号。此后，循环计时器33在步骤S152接收新的循环起始分组CS。接收循环起始分组CS的循环计时器33被设定到循环启动分组CS中的时间值，然后对来自设立时间值的24.576MHz的时钟循环进行计数并把此计数输出到匹配检测电路34作为循环时间(基准时间)Tc。
控制部分39把控制信号传输到接收缓冲器35和SYT提取部分36，从而清除缓冲器中的数据。
在接收到该控制信号时，接收缓冲器35和SYT提取部分36在步骤S153清除缓冲器中的所有数据。
在步骤S153后，重复正常的操作，直到总线复位发生。
即，匹配检测电路34把循环计时器33所提供的循环时间Tc与SYT提取部分36所提供的新的SYT相比较。如果时间值匹配，则匹配检测电路34输出再现基准时钟信号CREF。如上所述执行随后的步骤。
如果在步骤S151不发生总线复位，则也重复正常的操作，直到总线复位发生。
于是，在第一实施例中，当总线复位发生时，把接收缓冲器35和SYT提取部分36的缓冲器中的数据都清除，启动对总线复位后的数据的正常处理。因此，即使总线复位前的时间信息不同于总线复位后的时间信息，也可进行正常处理。
在第一实施例中，丢失了相应于图14A所示SYT(x20,x21)的数据，但以简单的结构重新开始数据解调。
(第二实施例)
图17A和17B是示意地示出上述方法(2)的图。
在图17A和17B中，SYT提取部分36的缓冲器状态与第一实施例中的相同。图17A示出在以循环时间CT=X进行操作的接收方中，刚好在总线复位后SYT提取部分36中的缓冲器的状态，图17B示出在执行方法(2)后的缓冲器状态。
即，由于在总线复位前以循环时间CT=X来执行发射和接收，所以x20和x21这两个SYT被存储在SYT提取部分36的缓冲器中(图17A)。
此后，当发生总线复位且总线上的循环时间变为CT=Y时，SYT提取部分36中断新SYT的输入。在已处理总线复位前存储在SYT提取部分36中的所有数据后，SYT提取部分36重新开始新SYT的输入。
在重新开始输入新的SYT后，把循环时间CT=Y处的SYT存储在SYT提取部分36的缓冲器中作为y2,y3,y4,y5…(图17B)。
于是，在第二实施例中，在总线复位后，中断把数据馈送到缓冲器中，直到对总线复位前存储在接收方的缓冲器中的数据被处理完，在已处理了总线复位前所存储的数据后，开始馈送具有总线复位后的SYT信息的数据。
图18是示出上述接收机状态的流程图。图19是通过从图11的方框图中提取相应于第二实施例的部分所提供的方框图。在图18中，以相同的标号来表示与先前参考图11所述的电路部分相同或相似的电路部分，将不再对其进行讨论。
在本实施例中，循环计时器33具有用于暂时保存数据的两个寄存器。
将参考图18和19来讨论第二实施例的特定方法。
首先，在由至少两个节点在总线15上发射和接收数据的情况下，循环起始分组提取部分31从总线15中提取一数据分组并把所提取的循环起始分组CS提供给循环计时器33，然后循环计时器33把循环启动分组CS中所表示的时间值设定在例如寄存器1中。
另一方面，数据分组提取部分32提取总线15上的同步分组并把该分组中的数据馈送到接收缓冲器35中。SYT提取部分36提取包含在同步分组的CIP标题中的SYT。
此后，在上述数据接收处理中进行数据解调处理。
如果因为在传递数据时连接了新的装置或现有装置的脱离而在步骤S181发生总线复位，则控制部分39接收总线复位信号。此后，控制部分39把一控制信号发送到循环计时器33，以指令循环计时器33把新的循环时间存储在另一寄存器中。在接收到该控制信号时，循环计时器33例如在步骤S182把新的循环时间写入第二寄存器2中。
此时，循环计时器33根据存储在缓冲器1中的循环时间产生家用装置的循环时间，并继续把该循环时间提供给匹配检测电路34。
另一方面，控制部分39把一控制信号传送到接收缓冲器35和SYT提取部分36，以指令接收缓冲器35和SYT提取部分36中断把数据写入缓冲器。
在接收到该控制信号时，接收缓冲器35和SYT提取部分36在步骤S183中断把数据写入缓冲器。
此时，继续对总线复位前已存储在接收缓冲器35中的数据进行处理。
然后，在接收缓冲器35中，检查接收缓冲器35中的FIFO是否变为没有数据。如果接收缓冲器35中的FIFO未变为没有数据(步骤S184的N)，则在步骤S183继续中断把数据写入缓冲器。如果接收缓冲器35中的FIFO变为没有数据(步骤S184的Y)，则接收缓冲器35把Empty Flag(空标志)返还控制部分39。
在接收到Empty Flag时，控制部分39把一控制信号发送到循环计时器33，以指令循环计时器33改写循环时间。在接收到该控制信号时，循环计时器33在步骤S185把存储在寄存器2中的循环时间改写到寄存器1中，然后根据该循环时间产生家用装置的循环时间，并把所产生的循环时间提供给匹配检测电路34。
控制部分39把一控制信号发送到接收缓冲器35和SYT提取部分36，以指令接收缓冲器35和SYT提取部分36重新开始把数据写入缓冲器。
在接收到此控制信号时，接收缓冲器35和SYT提取部分36在步骤S186重新开始把数据写入缓冲器。
在接收缓冲器35和SYT提取部分36在步骤S186重新开始把数据写入缓冲器后，重复正常的操作，直到发生总线复位。
如果在步骤S181不发生总线复位，则也重复正常操作，直到发生总线复位。
在步骤S183，还可进行控制来指令数据分组提取部分32不提取总线复位后的数据或指令数据分组提取部分32不传输数据。
简而言之，可进行如此控制，从而不把数据存储在接收缓冲器35或SYT提取部分36中。
在第二实施例中，检查接收缓冲器35中的数据量。然而，监测SYT提取部分36的FIFO中的数据，如果SYT提取部分36中的FIFO变为没有数据，则也可传输Empty Flag。如以下第四实施例中所述，在总线复位时间，测量接收缓冲器35或SYT提取部分36中任一个或这两者的FIFO数据量，如果从FIFO输出的数据量达到测量值，则也可输出预定的控制信号。
简而言之，可输出一控制信号，该信号表示接收缓冲器35和SYT提取部分36中任一个或这两者中的FIFO在总线复位前所存储的数据已变空。
于是，在第二实施例中，在总线复位发生后，中断把数据写入接收缓冲器35和SYT提取部分36中的缓冲器，且在已处理总线复位前所存储的数据后，开始处理总线复位后的数据。因此，即使总线复位前的时间信息不同于总线复位后的时间信息，也可进行正常处理。
于是，在第二实施例中，丢失了相应于图17A所示的SYT(y0,y1)的数据，但可对总线复位前所存储的数据进行正常处理，并可在总线复位后开始正常处理。
(第三实施例)
图20和20B是示意地示出上述方法(3)的图。
在图20A和20B中，SYT提取部分36的缓冲器状态与第一实施例中的相同。图20A示出在以循环时间CT=X进行操作的接收方中，刚好在总线复位后SYT提取部分36中的缓冲器的状态，图20B示出在执行方法(3)后的缓冲器状态。
即，由于在总线复位前以循环时间CT=X来执行发射和接收，所以x20和x21这两个SYT被存储在SYT提取部分36的缓冲器中(图20A)。
此后，当发生总线复位且总线上的循环时间变为CT=Y时，删除存储在SYT提取部分36的缓冲器中的所有的SYT。
然后，SYT提取部分36开始输入新的SYT。
在输入新的SYT后，把循环时间CT=Y处的SYT存储在SYT提取部分36的缓冲器中作为y2,y3,y4,y5…(图20B)。
在总线复位后，依据由总线复位前的循环时间CT=X时产生的再现基准时钟信号CREF而产生的再现采样时钟fs来控制总线复位前存储在接收缓冲器35中的数据。在已处理相应于循环时间CT=X的所有数据后，正常地处理相应于循环时间CT=Y的数据。
于是，在第三实施例中，在总线复位后，删除存储在SYT提取部分36的缓冲器中的所有SYT。
图21是示出上述状态的流程图。
将参考图16和21来讨论第三实施例的特定方法。
首先，在如第一实施例所述来进行正常操作的情况下，如果因连接了新的装置或现有装置的脱离而在步骤S211发生总线复位，则控制部分39接收总线复位信号。此后，控制部分39把一控制信号发送到SYT提取部分36，从而清除该缓冲器中的所有SYT。
在接收到该控制信号时，SYT提取部分36在步骤S212清除缓冲器中的所有SYT。
与再现采样时钟信号fs(其相位与总线复位前所产生的基准时钟CREF同步)同步地在步骤S213继续处理存储在接收缓冲器35中的数据。
在此情况下，暂时不把SYT从SYT提取部分36传输到匹配检测电路34，因而匹配检测电路34不输出基准时钟CREF。然而，PLL电路37根据总线复位前所产生的基准时钟CREF继续保持再现采样时钟信号fs，因而，依据采样时钟信号fs来处理总线复位前所存储的数据。
另一方面，循环起始分组提取部分31提取新的循环起始分组CS并把该循环起始分组CS提供给循环计时器33。SYT提取部分36提取新的SYT并把该SYT提供给匹配检测电路34。
循环计时器33从总线复位后所提供的循环起始分组CS中所表示的时间值开始对24.576MHz时钟信号进行计数，并把循环时间Tc提供给匹配检测电路34。
在步骤S214，匹配检测电路34把循环计时器33所提供的循环时间Tc与SYT提取部分36所提供的SYT相比较。如果这两个时间值匹配，则匹配检测电路34产生再现基准时钟信号CREF。
如果在步骤S214循环时间Ct与SYT不匹配，则控制进到步骤S213，在该处与再现采样时钟信号fs(其相位与总线复位前所产生的基准时钟CREF同步)同步地继续处理存储在接收缓冲器35中的数据。另一方面，如果循环时间Ct和SYT匹配，则与再现采样时钟信号fs(其相位与当这两个时间值匹配时的基准时钟CREF同步)同步地在步骤S215处理存储在接收缓冲器35中的数据。
在步骤S215重新开始正常的再现处理后，检查是否发生总线复位。
如果在步骤S211不发生总线复位，则重复正常的操作直到总线复位发生。
因而，在第三实施例中，清除SYT提取部分36的采取中的所有数据，依据总线复位前所产生的再现采样时钟信号fs来处理刚好在总线复位前所存储的数据，且正常地处理总线复位后所存储的数据。因此，即使总线复位前的时间信息不同于总线复位后的时间信息，也可进行正常处理。
在第三实施例中，正常地处理总线复位前所存储的时间以及总线复位后所存储的数据，而不丢失总线复位前后的数据。
(第四实施例)
本发明的第四实施例相应于上述方法(4)。在总线复位发生后，使用虚拟SYT或虚拟基准时钟来处理总线复位前所存储的数据，在已处理总线复位前所存储的所有数据后，使用总线复位后的SYT或基准时钟来进行正常处理。
本实施例提供了两个方法，将把它们作为第四实施例的第一和第二方法进行详细讨论。
(第四实施例的第一方法)
第四实施例的第一方法是产生虚拟SYT的方法。
图22是示意地示出第四实施例的第一方法的图。
即，在总线复位发生前，以循环时间CT=X来执行发射和接收，因而，把x20和x21这两个SYT存储在SYT提取部分36的缓冲器中。
此后，在发生总线复位且总线上的循环时间变为CT=Y时，SYT提取部分36输入新的SYT。
在输入新的SYT后，把循环时间CT=Y处的SYT存储在SYT提取部分36的缓冲器中作为y0,y1,y2,y3…。
另一方面，虚拟SYT产生电路31产生相应于总线复位发生后的x20和x21这两个SYT的x20＇和x21＇这两个虚拟SYT，并把x20＇和x21＇提供给选择电路42，然后选择电路42响应于总线复位信号把SYT从SYT提取部分36的SYT变为虚拟SYT产生电路41的虚拟SYT，并把此虚拟SYT提供给匹配检测电路34。
在虚拟SYT的输出完成后，再次把正常SYT提供给匹配检测电路34。
于是，在第四实施例的第一方法中，在总线复位后，使用虚拟SYT来处理总线复位前所存储的数据，并在已处理总线复位前所存储的所有数据后，使用总线复位后的SYT进行正常处理。
图23是示出上述接收机状态的流程图。图24是通过从图11的方框图中提取相应于第四实施例的部分而提供的方框图。在图24中，以相同的标号来表示与先前参考图11所述的电路部分相同或相似的电路部分，将不再对其进行讨论。
第四实施例还包括减法电路40、虚拟SYT产生电路41和选择电路42。
减法电路40接收来自SYT提取部分36的SYT，依据以下所述的计算公式来计算先前的和随后的SYT之差，并把此差值提供给虚拟SYT产生电路41作为时间差(D)。
虚拟SYT产生电路41接收此时间差(D)并接收来自SYT提取部分36的SYT。它使用此时间差(D)和来自SYT提取部分36的SYT，依据以下所述的计算公式来产生虚拟SYT，并把此虚拟SYT提供给选择电路42。
选择电路42把来自SYT提取部分36的SYT或来自虚拟SYT产生电路41的虚拟SYT选择性地提供给匹配检测电路34。
将参考图23和24具体地讨论第四实施例的第一方法。
首先，在如第一实施例中所述进行正常差值的情况下，如果因连接了新的装置或现有装置的脱离而在步骤S231发生总线复位，则控制部分39接收总线复位信号。此后，控制部分39把一控制信号发送到SYT提取部分36，从而检查缓冲器中的Buffer Size(缓冲器大小)。
在接收该控制信号时，SYT提取部分36在步骤S232检查缓冲器中的BufferSize，并把Buffer Size返还控制部分39。
Buffer Size是在总线复位发生时计算在SYT提取部分36的缓冲器中所存储的SYT的数目的值。例如，如果如图22所示在总线复位前存储两个SYT(x20和x21)，则把Buffer Size设定为2。
控制部分39也把一变化信号发送到选择电路42。
在接收到此变化信号时，选择电路42在步骤S233把待提供给匹配检测电路34的SYT变为从虚拟SYT产生电路41所提供的虚拟SYT。
在步骤S235，控制部分39计算匹配检测电路34发现来自选择电路42的SYT与步骤S234的总线复位后来自循环计时器33的循环时间之间匹配的次数。如果在步骤S236该计数超过Buffer Size，则控制部分39再次把一变化信号发送到选择电路42。
这意味着在计数＞2时传输变化信号，例如如图22所示。
在接收到该变化信号时，选择电路42在步骤S237把待传输到匹配检测电路34的SYT变为正常的SYT。
另一方面，如果在步骤S236该计数不大于Buffer Size，则控制进到步骤S234，且重复步骤S234到S236。
在步骤S237处重新开始正常的再现处理后，检查是否发生总线复位。
如果在步骤S231不发生总线复位，则重复正常的差值直到发生总线复位。
因而，在第四实施例的第一方法中，在总线复位后产生虚拟SYT。因此，即使总线复位前的时间信息不同于总线复位后的时间信息，也可进行正常的处理。
虚拟SYT的特定产生方法如下：
在图24中，始终把SYT提供给减法电路40，在发生总线复位时，减法电路40按照以下公式(1)计算刚好在总线复位前的SYT(循环时间CT=X处的SYT)与刚好在总线复位后的SYT(循环时间CT=Y处的SYT)之间的时间差，并把此时间差(D)提供给虚拟SYT产生电路41。
时间差(D)=(刚好在总线复位前的SYT)-(刚好在总线复位后的SYT)…(1)
虚拟SYT产生电路41按照以下公式(2)把此时间差加到总线复位前循环时间CT=X处的SYT，并把此虚拟SYT提供给选择电路42。
虚拟SYT=(总线复位前的SYT)+时间差(D)…(2)
尤其是，如果在例如图22所示把循环时间CT=X处的SYT(x20和x21)存储在SYT提取部分36的缓冲器中的情况下发生总线复位，则SYT提取部分36提取下一循环时间CT=Y处的SYT(y0)。
此时，减法电路40从y0中减去x21来找出时间差(D)，并把此时间差(D)提供给虚拟SYT产生电路41。
虚拟SYT产生电路41把此时间差(D)加到由SYT提取部分36所传输的循环时间CT=X处的SYT(x20和x21)，以次数虚拟SYT(x20＇和x21＇)，并把此虚拟SYT提供给选择电路42。
如此产生虚拟SYT。
在第四实施例的第一方法中，选择电路42根据SYT提取部分36的缓冲器中的Buffer Size来改变待提供给匹配检测电路34的SYT，但它也根据接收缓冲器35中的Buffer Size来改变SYT。如何找出Buffer Size并不限于第四实施例中的方法；如果可找出缓冲器中的数据量，则可采用任何其它方法。如以下在本发明的第五实施例中所述，SYT提取部分36确定每个SYT是在总线复位前存储的还是在总线复位后存储的，选择电路42也可根据此确定结果来改变待提供给匹配检测电路34的SYT。
也可把此时间差(D)传输到循环计时器33来产生虚拟循环时间。此时，可从总线复位后的循环时间中减去此时间差(D)。
(第四实施例的第二方法)
接着，第四实施例的第二方法是产生虚拟再现基准时钟信号CREF＇的方法。
图25是示意地示出第四实施例的第二方法的图。
即，在总线复位发生前，以循环时间CT=X来执行发射和接收，因而把x20和x21这两个SYT存储在SYT提取部分36的缓冲器中。
此后，当总线复位发生且总线上的循环时间变为CT=Y时，SYT提取部分36输入新的SYT。
在输入新的SYT后，把循环时间CT=Y处的SYT存储在SYT提取部分36的缓冲器中作为y0,y1,y2,y3…。
另一方面，虚拟再现基准时钟信号CREF＇产生电路43产生相应于总线复位发生后的x20和x21这两个SYT的虚拟再现基准时钟信号CREF＇，并把此虚拟再现基准时钟信号CREF＇提供给选择电路44，然后选择电路44响应于总线复位信号把时钟信号从来自匹配检测电路34的再现基准时钟信号CREF变为来自虚拟总线基准时钟信号CREF＇产生电路43的虚拟再现基准时钟信号CREF＇，并把此虚拟再现基准时钟信号CREF＇提供给PLL电路37。
在对总线复位前所存储的数据的处理完成后，再次把来自匹配检测电路34的再现基准时钟信号CREF输出到PLL电路37。
如下所述删除总线复位前所存储的SYT。
这样，在第四实施例的第二方法中，在总线复位后，使用虚拟基准时钟来处理总线复位前所存储的数据，并在已处理总线复位前所存储的所有数据后，使用总线复位后的基准时钟来进行处理。
图26是示出上述接收机状态的流程图。图27是通过从图11的方框图中提取相应于第四实施例的部分所提供的方框图。在图27中以相同的标号来表示与先前参考图11所述的电路部分相同或相似的电路部分，将不再对其进行讨论。
第四实施例还包括虚拟再现基准时钟信号CREF＇产生电路43和选择电路44。
虚拟再现基准时钟信号CREF＇产生电路43接收来自匹配检测电路34的再现基准时钟信号CREF，通过以下所述的方法从再现基准时钟信号CREF中产生虚拟再现基准时钟信号CREF＇，并把此虚拟再现基准时钟信号CREF＇提供给选择电路44。
选择电路44把来自匹配检测电路34的再现基准时钟信号CREF或来自虚拟再现基准时钟信号CREF＇产生电路43的虚拟再现基准时钟信号CREF＇选择性地提供给PLL电路37。
将参考图26和27来具体地讨论第四实施例的第二方法。
首先，在如第一实施例中所述来进行正常操作的情况下，如果因连接了新的装置或现有装置的脱离而在步骤S261处发生总线复位，则控制部分39接收总线复位信号。此后，控制部分39把一控制信号发送到SYT提取部分36，从而检查缓冲器中的Buffer Size。
在接收到该控制信号时，SYT提取部分36在步骤S262检查缓冲器中的Buffer Size并把此Buffer Size返还控制部分39。
此后，删除缓冲器中的所有SYT。
Buffer Size与第一方法中所述的相同。
控制部分39还把一变化信号发送到选择电路44。
在接收到此变化信号时，选择电路44在步骤S263把待提供给PLL电路37的再现基准时钟信号变为来自虚拟再现基准时钟信号CREF＇产生电路43的虚拟再现基准时钟信号CREF＇。
此时，把总线复位后的SYT提供给匹配检测电路34，因而匹配检测电路34暂时不输出。因此，在此期间，把来自虚拟再现基准时钟信号CREF＇产生电路43的虚拟再现基准时钟信号CREF＇提供给选择电路44。
在步骤S265，控制部分39计算提供给选择电路44的虚拟再现基准时钟信号CREF＇的上升沿的数目。如果在步骤S265此计数变为等于或大于Buffer Size，则控制部分39把一变化信号传输到选择电路44。
在接收到此变化信号时，选择电路44在步骤S266再次把待提供给PLL电路37的再现基准时钟信号变为正常的再现基准时钟信号CREF。
另一方面，如果在步骤S265虚拟再现基准时钟信号CREF＇的上升沿的计数未变为等于或大于Buffer Size，则控制进到步骤S264，并继续计数虚拟再现基准时钟信号CREF＇的上升沿的数目。
在步骤S266处进行了正常的再现处理后，检查是否发生总线复位。
如果在步骤S261不发生总线复位，则重复正常的操作直到总线复位发生。
因而，在第四实施例的第二方法中，在总线复位后产生虚拟再现基准时钟信号CREF＇，使用此虚拟再现基准时钟信号CREF＇来处理总线复位前所存储的数据，在已处理总线复位前所存储的所有数据后，使用总线复位后的再现基准时钟信号CREF来进行处理。因此，即使总线复位前的时间信息不同于总线复位后的时间信息，也可进行正常的处理。
虚拟再现基准时钟信号CREF＇的特定产生方法如下：
在图27中，虚拟再现基准时钟信号CREF＇产生电路43通过一计数器(未示出)对匹配检测电路34中产生的再现基准时钟信号CREF的时钟周期(图28)和定时的上升沿进行计数，并把此时钟周期存储在虚拟再现基准时钟信号CREF＇产生电路43中的一个缓冲器(未示出)中。
在图28所示的例子中，把时钟周期(T)存储在该缓冲器中。
由于在基准时钟的上升沿把计数器的值存储在缓冲器中，然后对下一周期(T)进行计数，所以该计数器适用于清除此计数值，并再次继续此计数操作。
当在上述情况下发生总线复位时，虚拟再现基准时钟信号CREF＇产生电路43根据诸如周期(T)等存储在缓冲器中的周期来产生虚拟再现基准时钟信号CREF＇，并把此虚拟再现基准时钟信号CREF＇提供给选择电路44。
虚拟再现基准时钟信号CREF＇是如此产生的。
在第四实施例的第二方法中，选择电路44根据SYT提取部分36的缓冲器中的Buffer Size来改变待提供给PLL电路37的再现基准时钟信号，但它也可根据接收缓冲器35中的Buffer Size来改变此再现基准时钟信号。如何找出Buffer Size不限于第四实施例中的方法；如果可找出缓冲器中的数据量，则可采用任何其它方法。如以下在本发明的第五实施例中所述，SYT提取部分36确定每个SYT是在总线复位前存储的还是在总线复位后存储的，选择电路44还可根据此确定结果来进行改变。
如上所述，在第四实施例的第一和第二方法中，正常地处理总线复位前所存储的数据和总线复位后所存储的数据，而不丢失总线复位前后的数据。
(第五实施例)
图29A和29B是示意地示出上述方法(5)的图。
在图29A和29B中，SYT提取部分36的缓冲器状态与第一实施例中的相同。图29A示出在以循环时间CT=X进行操作的接收方中，刚好在总线复位后SYT提取部分36中的缓冲器的状态，图29B示出在执行方法(5)后的缓冲器状态。
即，由于在总线复位前以循环时间CT=X来执行发射和接收，所以x20,x21和x22这三个SYT被存储在SYT提取部分36的缓冲器中(图29A)。
此后，如果发生总线复位且总线上的循环时间变为CT=Y时，则SYT提取部分36正常地输入新的SYT。
在输入新的SYT后，把循环时间CT=X处的SYT以及循环时间CT=Y处的SYT作为x20,x21和x22以及y0,y1,y2,y3…存储在SYT提取部分36的缓冲器中(图29B)。
在缓冲器中计算先前和随后SYT之差，并依据此差值来确定每个SYT是在总线复位前存储的还是在总线复位后存储的。根据确定结果，在循环时间CT=X处对总线复位前所存储的数据进行解调处理；在循环时间CT=Y处对总线复位后所存储的数据进行解调处理。
于是，在第五实施例中，在循环时间CT=X处对总线复位前所存储的数据进行解调处理，以及在循环时间CT=Y对总线复位后所存储的数据进行解调处理。
图30是示出上述接收机状态的流程图。图31是通过从图11的方框图中提取相应于第五实施例的部分所提供的方框图。在图31中以相同的标号来表示与先前参考图11所述的电路部分相同或相似的电路部分，将不再对其进行讨论。
第五实施例还包括减法电路45和确定电路46。循环计时器33具有用于暂时保存数据的两个寄存器。
减法电路45接收来自SYT提取部分36的SYT，依据以下所述的公式来计算先前和随后SYT之差，并把此时间差提供给确定电路46作为时间差(D)。
确定电路46接收来自减法电路45的时间差(D)，根据此时间差(D)以如下所述的方法来确定每个SYT是在总线复位前存储的还是在总线复位后存储的，并把此确定结果提供给控制部分39。
将参考图30和31来讨论第五实施例的特殊方法。
首先，在由至少两个节点在总线15上发射和接收数据的情况下，循环起始分组提取部分31从总线15中提取一数据分组并把所提取的循环起始分组CS提供给循环计时器33，然后循环计时器把循环起始分组CS中所表示的循环时间设定在例如寄存器1中，根据所设立的循环时间来产生家用装置的循环时间，并把所产生的循环时间提供给匹配检测电路34。
另一方面，数据分组提取部分32在总线15上提取一同步分组，并把该分组中的数据馈送到接收缓冲器35。SYT提取部分36提取包含在此同步分组的CIP标题中的SYT。
减法电路45依据以下所述的公式来计算所提取的SYT之间的时间差(D)，并把此时间差(D)提供给确定电路46。
确定电路46接收来自减法电路45的时间差(D)，根据此时间差(D)以以下所述的方法来确定此SYT是在总线复位前存储的还是在总线复位后存储的，并把确定结果提供给控制部分39。
此后，在如上所述的数据接收处理中进行数据解调处理。
如果因传递数据时连接了新的装置或现有装置的脱离而在步骤S301发生总线复位，则控制部分39接收总线复位信号。此后，控制部分39把一控制信号传输到循环计时器33，以指令循环计时器33把新的循环时间***另一个寄存器。在接收到此控制信号时，循环计时器33把新的循环时间写入例如第二寄存器2。
此时，循环计时器33根据存储在寄存器1中的循环时间来产生家用装置的循环时间，并继续把所产生的循环时间的值提供给匹配检测电路34。
匹配检测电路34使用来自循环计时器33的循环时间以及从SYT提取部分36所提供的SYT来产生再现基准时钟信号CREF。
另一方面，在步骤S302，减法电路45接收来自SYT提取部分36的SYT，计算接收到的SYT之间的时间差，并把此时间差传输到确定电路46。
在步骤S303，确定电路46存储从减法电路45所提供的时间差，并把此时间差与先前的时间差相比较，以确定这两个时间差的差值是否在以下所述的预定范围内。如果该值在预定范围内，则继续正常的操作。
另一方面，如果该值在预定范围以外，则确定电路46把一控制信号传输到控制部分39。
在接收到此控制信号时，控制部分39把一控制信号传输到循环计时器33，以指令循环计时器33改写循环时间。在接收到此控制信号时，循环计时器33在步骤S304把存储在寄存器2中的循环时间改写到寄存器1中，并根据此循环时间产生家用装置的循环时间，以及把所产生的循环时间提供给匹配检测电路34。
当在步骤S304执行了循环时间改写后，重复正常的操作直到发生总线复位。
如果在步骤S301不发生总线复位，则也重复正常的操作直到发生总线复位。
这样，在第五实施例中，在接收方提供了用于反映总线复位前后的循环时间的两个或多个寄存器。在总线复位后，使用总线复位前的循环时间来处理总线复位前所存储的数据，在对总线复位前所存储的数据都进行了处理后，使用总线复位后的循环时间来进行正常处理，从而执行数据解调而不丢失数据。
减法电路45计算SYT之间的时间差(D)的特定计算方法及确定电路46的确定方法如下：
把图29B所示的SYT从SYT减法部分36提供给减法电路45，然后减法电路45按照以下公式(3)使用这些SYT来计算时间差(D)并把此时间差(D)通过确定电路46。
时间差(D)=当前SYT-刚好在前的SYT…(3)
确定电路46根据时间差(D)来检测总线复位前的SYT与总线复位后的SYT之间的边界，并把检测结果传输到控制部分39。即，边界前后的SYT之间的时间差(D＇)不同于其它SYT之间的时间差(D)，因而从中找出时间差(D＇)的两个SYT变为总线复位前的SYT和总线复位后的SYT。
更具体来说，在图29B中，减法电路45按照以下公式(4)到(6)来计算时间差(D)：
时间差(D)=x21-x20=a    …(4)
时间差(D)=x22-x21=a      …(5)
时间差(D)=y0-x22=b       …(6)
此时，在循环时间CT=X时所加的SYT上(公式4)和(公式5)的计算结果为每个预定时间差(a)。刚好在总线复位后，在循环时间CT=X时所加的SYT和循环时间CT=Y时所加的SYT执行计算。于是，如果总线复位前的基准时间不同于总线复位后的基准时间，则获得预定时间差(b)。因此，通过比较时间差的值来检测上述边界。在本例中，在循环时间CT=X时所加的SYT上计算得到的预定时间差为(a)；然而，事实上，此时间差还包含一点点偏差分量α，因此在与如何其它时间差相比时，可建议采用a±α。
如此确定总线复位前的SYT和总线复位后的SYT。
在第五实施例中，根据确定电路46的确定结果来形成循环计时器33中的寄存器变化，但如上所述，还可根据SYT提取部分36和接收缓冲器35中任一个或这两者中的Buffer Size来进行变化。
因而，在本发明中，可把发射方所发送的数字数据恢复到可由接收方在适当的定时立即再现的状态。
虽然已描述了A&M协议中所定义的一个发射方法即非分块(blocking)传递方法(其中以一个Iso循环单位来执行分组的转换)，但本发明还可应用于分块传递方法(其中以预定数目的采样单位来执行分组的转换)。它还可应用于不同于32Khz的任何其它采样频率。
在本发明中，发送总线上的基准时间发生变化的时间为发生总线复位的时间。然而，如果不发生总线复位，则例如可在循环主控节点改变基准时采用本发明的方法。
在这些实施例中，由依据本发明的接收接口电路12、13来再现预定数据；待再现的数据可以是视频数据或话音数据。在这些实施例中，已描述了在对于按照IEEE1394-1995标准的发送***采用接收接口电路12、13时所进行的操作，但可应用的发送***不限于按照IEEE1394-1995标准的那些***。
简而言之，本发明可应用于此类发送***的接收接口单元中，其中诸如话音数据或视频数据等时间序列数据被分割成数据组，以时分方式来发射加到这些数据组的一数据分组，该数据分组包括再现规定时间数据(规定在接收方中应再现这些数据组中每个数据片的时间)。
如上所述，在本发明中，可把由发射方所发射的数字数据恢复到可由接收方在适当的定时立即再现的状态。

Claims (12)

1．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，
其中当发送总线上的基准时间变化时，把存储在所述再现规定时间数据提取装置的缓冲器中的数据以及存储在接收缓冲器中的数据都删除。
2．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间，所述循环计时器具有暂时存储发送总线上的基准时间变化前的家用装置的基准时间和发送总线上的基准时间变化后的家用装置的基准时间的至少两个寄存器；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟，
其中所述再现规定时间数据提取装置和/或所述接收缓冲器在发送总线上的基准时间变化前所存储的数据变空时，所述再现规定时间数据提取装置和所述接收缓冲器中的任一个或两者输出一控制信号；
当发送总线上的基准时间变化时，所述再现规定时间数据提取装置和所述接收缓冲器便中断数据的写入，当每个缓冲器在发送总线上的基准时间变化前所存储的数据变空时，重新开始数据的写入；以及
所述循环计时器根据所述控制信号把家用装置的基准时间从发送总线上的基准时间变化前的家用装置的基准时间变到发送总线上的基准时间变化后的家用装置的基准时间，并把此家用装置的基准时间输出到所述匹配检测电路。
3．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟；
其中当发送总线上的基准时间变化时，所述再现规定时间数据提取装置删除存储在缓冲器中的所有再现规定时间数据。
4．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；
虚拟再现规定时间数据产生装置，用于从所述再现规定时间数据提取装置所提取的再现规定时间数据中产生虚拟再现规定时间数据；
选择装置，用于选择性地输出来自所述再现规定时间数据提取装置的再现规定时间数据和来自所述虚拟再现规定时间数据产生装置的虚拟再现规定时间数据中的任一个；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与从选择装置输出的再现规定时间匹配时产生一基准时钟脉冲；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟；
其中所述选择装置在发送总线上的基准时间变化前选择来自所述再现规定时间数据提取装置的再现规定时间数据并在发送总线上的基准时间变化后选择来自所述虚拟再现规定时间数据产生装置的虚拟再现规定时间数据。
5．如权利要求4所述的接收接口单元，其特征在于还包括减法装置，用于找到刚好在发送总线上的基准时间变化前在所述再现规定时间数据提取装置中所提取的再现规定时间数据与刚好在基准时间变化后在所述再现规定时间数据提取装置中所提取的再现规定时间数据之差，并把找到的时间差输出到所述虚拟再现规定时间数据产生装置；
其中当发送总线上的基准时间变化时，所述虚拟再现规定时间数据产生装置把此时间差加到在此基准时间变化前存储在所述再现规定时间数据提取装置的缓冲器中的再现规定时间数据中，以产生虚拟再现规定时间数据。
6．如权利要求4或5所述的接收接口单元，其特征在于当所述再现规定时间数据提取装置和/或所述接收缓冲器中的缓冲器在发送总线上的基准时间变化前所存储的数据变空时，所述再现规定时间数据提取装置和所述接收缓冲器中的任一个或两者输出一控制信号；以及
所述选择装置根据该控制信号选择来自所述再现规定时间数据提取装置的再现规定时间数据。
7．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把接规定时间数据存储在一缓冲器中；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；
虚拟基准时钟脉冲产生装置，用于根据此基准时钟脉冲的周期产生虚拟基准时钟脉；
选择装置，用于选择性地输出来自所述虚拟基准时钟脉冲产生装置的虚拟基准时钟脉冲或来自所述匹配检测装置的基准时钟脉冲中的任一个；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟；
其中所述选择装置在发送总线上的基准时间变化前选择来自所述匹配检测装置的基准时钟脉冲并在发送总线上的基准时间变化后选择来自所述虚拟基准时钟脉冲产生装置的虚拟基准时钟脉冲。
8．如权利要求7所述的接收接口单元，其特征在于所述虚拟基准时钟脉冲产生装置具有用于测量基准时钟脉冲的周期的计数器并根据该测量值来产生虚拟基准时钟脉冲。
9．如权利要求7或8所述的接收接口单元，其特征在于当所述再现规定时间数据提取装置和/或所述接收缓冲器中的缓冲器在发送总线上的基准时间变化前所存储的数据变空时，所述再现规定时间数据提取装置和所述接收缓冲器中的任一个或两者输出一控制信号；以及
所述选择装置根据该控制信号选择来自所述匹配检测装置的基准时钟脉冲。
10．一种位于发送***中的接收接口单元，其中时间序列数据被分割成数据组，以时分方式在发送总线上发射加到这些数据组的一数据分组，该数据分组包括规定应再现这些数据组中的每个数据片的再现规定时间数据，其特征在于所述接收接口单元包括：
循环计时器，用于根据发送总线上的基准时间来计算家用装置的基准时间，所述循环计时器具有暂时存储发送总线上的基准时间变化前的家用装置的基准时间和发送总线上的基准时间变化后的家用装置的基准时间的至少两个寄存器；
再现规定时间数据提取装置，用于从经由发送总线接收到的信号中提取数据组中的再现规定时间数据并把该规定时间数据存储在一缓冲器中；
接收缓冲器，用于依次输入和存储数据组中的数据片并响应于一再现时钟按照存储顺序读出这些数据片；
匹配检测装置，用于在家用装置的基准时间与再现规定时间匹配时产生一基准时钟脉冲；以及
响应于此基准时钟脉冲的PLL电路，用于产生其相位与基准时钟脉冲同步的时钟信号作为再现时钟；
其中所述循环计时器对于在发送总线上的基准时间变化前存储在所述再现规定时间数据提取装置和所述接收缓冲器中的数据输出在发送总线上的基准时间变化前所存储的家用装置的基准时间，并对于在发送总线上的基准时间变化后存储在所述再现规定时间数据提取装置和所述接收缓冲器中的数据输出在发送总线上的基准数据变化后所存储的家用装置的基准时间。
11．如权利要求10所述的接收接口单元，其特征在于还包括：
减法装置，用于找到从所述再现规定时间数据提取装置输出的再现规定时间数据和从再现规定时间数据提取装置输出的刚好在该再现规定时间数据之前的再现规定时间数据之间的时间差；以及
确定电路，用于根据所述减法装置所找到的时间差来确定再现规定时间数据是在发送总线上的基准时间变化之前还是之后所存储的再现规定时间数据；
其中所述循环计时器响应于所述确定电路的确定结果，向所述匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间和在发送总线上的基准时间变化后的家用装置的基准时间中的任一个。
12．如权利要求11所述的接收接口单元，其特征在于当所述再现规定时间数据提取装置和/或所述接收缓冲器中的缓冲器在发送总线上的基准时间变化前所存储的数据变空时，所述再现规定时间数据提取装置和所述接收缓冲器中的任一个或两者输出一控制信号；以及
所述循环计时器根据该控制信号向所述匹配检测电路选择性地输出在发送总线上的基准时间变化前的家用装置的基准时间和在发送总线上的基准时间变化后的家用装置的基准时间中的任一个。
CNB991049403A 1998-04-03 1999-04-05 发送***中的接收接口单元 Expired - Fee Related CN1154331C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP108768/1998 1998-04-03
JP10876898A JP3228708B2 (ja) 1998-04-03 1998-04-03 伝送システムにおける受信インターフェース装置
JP108768/98 1998-04-03

Publications (2)

Publication Number Publication Date
CN1236247A true CN1236247A (zh) 1999-11-24
CN1154331C CN1154331C (zh) 2004-06-16

Family

ID=14493004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991049403A Expired - Fee Related CN1154331C (zh) 1998-04-03 1999-04-05 发送***中的接收接口单元

Country Status (3)

Country Link
US (2) US6570945B1 (zh)
JP (1) JP3228708B2 (zh)
CN (1) CN1154331C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315301C (zh) * 2000-09-01 2007-05-09 光洋电子工业株式会社 分组通信方法和存储数据共有***
CN100338597C (zh) * 2003-07-28 2007-09-19 索尼株式会社 信息处理设备和方法
CN100387078C (zh) * 2005-03-23 2008-05-07 华为技术有限公司 基站收发信台实现数据收发处理的方法
CN100417014C (zh) * 2001-11-26 2008-09-03 汤姆森特许公司 调制器时钟信号源和再调制器***
CN100440876C (zh) * 2005-04-22 2008-12-03 松下电器产业株式会社 通信装置
CN100539543C (zh) * 2003-12-26 2009-09-09 北京锐安科技有限公司 Pos数据过滤分发的方法与装置
CN101917360A (zh) * 2010-02-11 2010-12-15 深圳市国微电子股份有限公司 一种提取混频信号中的高速信号的装置、方法及***

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001231036A (ja) * 2000-02-17 2001-08-24 Sony Corp データ・パケット処理方法
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ｉｅｅｅ１３９４を用いた同期システム
US7778281B2 (en) * 2001-04-27 2010-08-17 Panasonic Corporation Wireless communication apparatus
US6973509B2 (en) * 2001-05-14 2005-12-06 International Business Machines Corporation Automatic frame identification, door status, and frame count detection system
FR2829330B1 (fr) * 2001-08-31 2003-11-28 Canon Kk Procede de demande de reception du resultat d'execution d'une fonction a distance a une date predeterminee
US7146559B2 (en) * 2001-11-30 2006-12-05 Kabushiki Kaisha Toshiba Information terminal device
JP2003169376A (ja) * 2001-11-30 2003-06-13 Kddi Corp 移動通信端末装置
JP3702261B2 (ja) 2002-09-30 2005-10-05 株式会社東芝 タイムスタンプ補正回路および補正方法
US20060146853A1 (en) * 2004-12-30 2006-07-06 Nokia Corporation System and method for sending related data over a digital broadcast system
EP1517152B1 (en) * 2003-09-17 2008-10-29 Verigy (Singapore) Pte. Ltd. Channel with clock domain crossing
JP4302483B2 (ja) * 2003-10-28 2009-07-29 パナソニック株式会社 データ伝送方法およびデータ伝送装置
KR101036080B1 (ko) * 2003-12-15 2011-05-19 엘지전자 주식회사 인스턴스 메시지 서비스를 위한 패킷 전송 장치 및 방법
JP2005242806A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp データ処理装置
JP4291225B2 (ja) * 2004-06-30 2009-07-08 富士通株式会社 パラレルデータを受信する装置および方法
US7843973B2 (en) * 2004-11-25 2010-11-30 Electronics And Telecommunications Research Institute Method and apparatus for constituting transport network based on integrated synch and asynch frame
JP4410190B2 (ja) * 2005-03-24 2010-02-03 富士通株式会社 ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
US7765357B2 (en) * 2005-03-24 2010-07-27 Fujitsu Limited PCI-express communications system
JP4627456B2 (ja) * 2005-05-26 2011-02-09 ルネサスエレクトロニクス株式会社 通信システム、サイクルマスタノード及び通信方法
US7843974B2 (en) * 2005-06-30 2010-11-30 Nokia Corporation Audio and video synchronization
DK2661845T3 (da) * 2011-01-04 2014-11-10 Napatech As Apparat og fremgangsmåde til modtagelse og videresendelse af data
US9123404B2 (en) * 2012-01-10 2015-09-01 Texas Instruments Incorporated Self clocking for data extraction
JP7314500B2 (ja) * 2018-11-21 2023-07-26 ヤマハ株式会社 プログラム、情報処理方法、情報処理装置、オーディオインタフェース、および情報処理システム
US11178055B2 (en) * 2019-06-14 2021-11-16 Intel Corporation Methods and apparatus for providing deterministic latency for communications interfaces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069902A (en) * 1995-06-14 2000-05-30 Matsushita Electric Industrial Co., Ltd. Broadcast receiver, transmission control unit and recording/reproducing apparatus
US5703877A (en) * 1995-11-22 1997-12-30 General Instrument Corporation Of Delaware Acquisition and error recovery of audio data carried in a packetized data stream
JP3463460B2 (ja) * 1996-05-20 2003-11-05 ヤマハ株式会社 データ伝送方式
US6078594A (en) * 1997-09-26 2000-06-20 International Business Machines Corporation Protocol and procedure for automated channel change in an MPEG-2 compliant datastream
US6115422A (en) * 1997-09-26 2000-09-05 International Business Machines Corporation Protocol and procedure for time base change in an MPEG-2 compliant datastream

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315301C (zh) * 2000-09-01 2007-05-09 光洋电子工业株式会社 分组通信方法和存储数据共有***
CN100417014C (zh) * 2001-11-26 2008-09-03 汤姆森特许公司 调制器时钟信号源和再调制器***
CN100338597C (zh) * 2003-07-28 2007-09-19 索尼株式会社 信息处理设备和方法
CN100539543C (zh) * 2003-12-26 2009-09-09 北京锐安科技有限公司 Pos数据过滤分发的方法与装置
CN100387078C (zh) * 2005-03-23 2008-05-07 华为技术有限公司 基站收发信台实现数据收发处理的方法
CN100440876C (zh) * 2005-04-22 2008-12-03 松下电器产业株式会社 通信装置
CN101917360A (zh) * 2010-02-11 2010-12-15 深圳市国微电子股份有限公司 一种提取混频信号中的高速信号的装置、方法及***
CN101917360B (zh) * 2010-02-11 2013-05-08 深圳市国微电子有限公司 一种提取混频信号中的高速信号的装置、方法及***

Also Published As

Publication number Publication date
CN1154331C (zh) 2004-06-16
JP3228708B2 (ja) 2001-11-12
US6928126B2 (en) 2005-08-09
US20030194037A1 (en) 2003-10-16
JPH11289320A (ja) 1999-10-19
US6570945B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
CN1154331C (zh) 发送***中的接收接口单元
CN1115021C (zh) 数据通信方法
CN1174471A (zh) 打印机***及其动作控制方法
CN1674663A (zh) Av数据记录装置及方法
CN101032113A (zh) 单线双向通信装置和***
CN1122978A (zh) 异步传递方式(atm)交换装置
CN1118992C (zh) 数据通信设备和方法
CN1862490A (zh) 信号处理装置
CN1184786C (zh) 数据通信***、方法、装置和数字接口
CN1271811C (zh) 接收装置和接收方法
CN1290025C (zh) 接收方法
CN1735063A (zh) 信息处理设备、方法及程序
CN1119001C (zh) 数据发送装置及其方法
CN1132395C (zh) 数据通信***和数据通信方法
CN1280435A (zh) 控制器设备、通讯***和控制方法
CN1691643A (zh) 数据处理***、数据发送/接收设备和记录媒体
CN1161940C (zh) 数据通信***、方法、设备和数字接口
CN1140091C (zh) 通信设备和通信方法
CN1254968C (zh) 记录装置和同时录放方法
CN1233023A (zh) 数据通信***、方法、装置和数字接口
CN1174583C (zh) 设备控制方法、传输装置
CN1914911A (zh) 数据处理装置及数据处理方法
CN1429021A (zh) 流式数据记录/播放装置、控制装置及其方法
CN1082792A (zh) 具有逻辑的可分配信道和比特率的数字多路复用器
CN1190313A (zh) 信息反复制的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040616

Termination date: 20120405