CN1234601A - Soi衬底的回收方法和再生的衬底 - Google Patents

Soi衬底的回收方法和再生的衬底 Download PDF

Info

Publication number
CN1234601A
CN1234601A CN99101819A CN99101819A CN1234601A CN 1234601 A CN1234601 A CN 1234601A CN 99101819 A CN99101819 A CN 99101819A CN 99101819 A CN99101819 A CN 99101819A CN 1234601 A CN1234601 A CN 1234601A
Authority
CN
China
Prior art keywords
substrate
recovery
layer
soi substrate
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99101819A
Other languages
English (en)
Other versions
CN1126148C (zh
Inventor
米原隆夫
伊藤正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1234601A publication Critical patent/CN1234601A/zh
Application granted granted Critical
Publication of CN1126148C publication Critical patent/CN1126148C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种SOI衬底1的回收方法,该SOI衬底1具有半导体基板2和单晶半导体层4,且有夹在它们之间的绝缘层3,该方法包括去除单晶半导体层4的第一去除步骤和选择性去除绝缘层3的第二去除步骤。由此降低了在SOI衬底制造过程中降低了回收时基板厚度的减小量。

Description

SOI衬底的回收方法和再生的衬底
本发明涉及半导体衬底及其制造方法。特别地本发明涉及用于制造电子器件、集成电路等的衬底以及制造该衬底的方法。
更具体地，本发明涉及可再利用的回收衬底以及回收该衬底的方法，该衬底通过对在绝缘层上设置了单晶半导体层的衬底加工得到。
在半导体加工方法中，大量的晶片被用作在制造步骤中检测膜厚和检测微粒的检验晶片以及加热设备中的虚拟晶片(dummy wafer)。在制造步骤中不可避免地要形成有缺陷的晶片，而且它们在最终检测步骤中要被除去。
为了有效利用资源和降低半导体制造成本对大型晶片通常要回收和再利用。在回收过程中，晶片表面上形成的薄膜如LSI的多晶硅薄膜、绝缘膜和铝膜用腐蚀成磨光(lapping)、抛光或研磨(grinding)虚拟晶片等方法去除。机械清除如磨光用于去除仅用腐蚀去不掉的硬膜或复杂膜(多层)。
如上所述，用作处理晶片、试验晶片、虚拟晶片之类的大型硅晶片在传统上是要回收的。日本专利特开平9-237771和7-122532中描述了典型的回收方法。
另一方面，通过由各种步骤加工大型硅晶片得到的在绝缘层上设置有单晶半导体层的衬底(此后用“SOI衬底”)却不回收。制造后达不到质量标准如膜厚均匀性、层错密度、颗粒等要求的有缺陷SOI衬底总是被抛弃和扔掉。
然而，从降低SOI衬底制造成本的角度考虑，应当回收有缺陷SOI衬底以在SOI衬底制造中重复利用或用作其它半导体衬底的晶片。
单晶硅半导体层即SOI衬底在绝缘体上的形成工艺已被熟知为硅-绝缘体(silicon-on-insulator,SOI)技术。用SOI技术的器件具有许多硅集成电路的普通大型硅衬底所无法比拟的优点，如下所述：
1、容易介电隔离和可实现高度集成化；
2、抗幅射线性能高；
3、漂浮电容低，可高速动作；
4、无须焊接工艺；
5、可防止封闭(latch-up)，以及
6、通过形成薄膜可以形成耗尽型的场效应晶体管。
这些内容的详细论述参见文献：特刊，“Single Crystal Silicon onNon-Single-Crystal Insulators”,G.W.Cullen编，晶体生长杂志，Vol.63,No.3,pp429-590(1983)。
可用包括典型的氧离子注入工艺和粘接工艺的方法形成SOI结构。
氧离子注入工艺，称作SIMOX，是K.Izumi首先报道的。在该工艺中，氧离子以1017～1018/cm2的密度注入硅晶片，然后，在氩-氧气氛中约1320℃的温度下退火。因此，在对应于离子注入的注入深度范围(Rp)的深度通过注入的氧离子和硅的键合形成氧化硅层。同时，在氧化硅层上面，由于氧离子注入已转变成非晶态的硅层再次结晶变成单晶硅层，这样就得到了SOI衬底。
另一方面，在日本专利2,608,351和美国专利5,371,037中，本专利的发明者之一米田隆夫公开了粘接工艺的一种。在该工艺中，通过下述步骤制造SOI衬底：准备具有多孔单晶半导体层和无孔单晶半导体层的第一部件；将所述第一部件与第二部件粘接，其中两个部件之间夹有绝缘层且上述无孔单晶半导体层朝内；以及去除多孔单晶半导体层。
日本专利特开平5-211128中公开了制造SOI衬底的另一种方法，其中，用离子注入法在硅基板(第一基板)上形成微孔(micro-bubble)层(分离层)，把第一基板和第二基板相粘接，对粘接后的部件热处理使得晶体再分布和微孔层中的孔凝聚，由此在微孔层处分离出制造SOI衬底的最外层(在该专利公开文本中叫“半导体材料薄膜”)。用稀有气体离子或氢离子进行上述离子注入。
用粘接方法准备SOI衬底时，SOI结构分离后具有分离层的第一衬底就没用处了。在日本专利特开平7-302889中本发明的发明人之一米田隆夫公开了一种在制造半导体衬底时再利用分离的第一基板的方法。
下面参照图10A、10B、10C描述在上述专利公开文本中公开的该方法的一个实例。把第一硅基板1001的表层多孔化以形成多孔层1002。在多孔层1002上形成单晶硅层1003。把该单晶硅层1003与第二基板1004的主面相粘接，并在两基板之间夹入绝缘层1005(图10A)。然后在多孔层处将粘接的晶片分离(图10B)。选择性地去除第二硅基板的表面上裸露的多孔硅层以得到SOI结构(图10C)。去除残余的多孔层后，分离的第一硅基板1001可被再利用。
根据上述方法，分离的第一硅基板可被再利用。另一方面，在第二硅基板上形成的SOI衬底可能有缺陷或不满足膜厚分布和颗粒的质量标准等等。在这种情况下，第二基板或SOI衬底也需要回收。第一和第二硅基板的回收(如果可能的话)会造成SOI衬底制造过程的成本的进一步下降。
在最近几年，关于SOI结构在MOSFET的高速和低耗能上的作用已有许多报道(IEEE SOI Conference 1994)。与在大型硅晶片上形成的元件相比，在SOI结构中绝缘层下的元件能使元件分离工艺简化，由此简化器件制造工艺。因此，SOI结构不仅提高器件的性能，还从总体上降低晶片成本和加工成本。由于上述优点，希望SOI衬底的制造增加，而且SOI衬底的回收会成为重要的问题。
本发明的目的在于提供回收SOI衬底的方法。
本发明的目的还在于减小在回收方法中基板厚度的减少量，并减少表面上的基板厚度差异。
本发明的目的还在于提供去除绝缘层后使硅基板表面平整化的方法。
本发明的第一实施方案是一种回收SOI衬底的方法，包括：提供SOI衬底的步骤，该SOI衬底具有第一半导体基板和在其上间隔绝缘层形成的单晶半导体层；去除单晶半导体层的第一去除步骤以及选择去除绝缘层的第二去除步骤。
本发明的第二实施方案是一种回收SOI衬底的方法，包括：准备SOI衬底的步骤，该SOI衬底具有在半导体基板上间隔绝缘层后形成的单晶半导体层；腐蚀或抛光去除单晶半导体层的第一去除步骤以及用腐蚀选择去除绝缘层的步骤。
本发明的第三实施方案是一种回收SOI衬底的方法，在上述第一去除步骤前包括将单晶半导体层氧化的步骤。
本发明的第四实施方案是一种回收SOI衬底的方法，在上述第二去除步骤之后包括在含氢的还原气氛中对裸露的半导体基板热处理的步骤。
本发明的第五实施方案是一种回收SOI衬底的方法，在上述第二去除步骤之后包括对裸露的半导体基板表面化学和机械抛光的步骤。
本发明的第六实施方案是一种回收SOI衬底的方法，其中，SOI衬底用粘接法制备。
本发明的第七实施方案是一种回收SOI衬底的方法，其中，SOI衬底由粘接法制备，且半导体基板和绝缘层之间的界面是粘接面。
根据本发明，SOI衬底可以回收并在半导体制造工艺中再利用。SOI衬底可以重复回收，且其基板厚度几乎不减少。因此，回收的基板可在基板厚度受限制的情况下重复利用。因此，从工业生产、节约资源和环境保护的角度出发，本发明意义重大。
本发明的回收SOI衬底具有和大型晶片同样平整的表面，不仅可用于试验晶片或虚拟晶片，还可用于重复制造SOI衬底的晶片。
图1是示出根据本发明的SOI衬底的回收方法的流程图。
图2A、2B、2C和2D是说明根据本发明的SOI衬底的回收方法回收SOI衬底的步骤的示意截面图。
图3A、3B和3C是说明用粘接法准备SOI衬底的步骤的示意截面图。
图4A、4B、4C、4D、4E、4F、4G和4H是说明用粘接法准备SOI衬底的步骤和根据本发明的回收SOI衬底的步骤的示意截面图。
图5A、5B、5C、5D、5F和5G是说明用粘接法准备SOI衬底的步骤和根据本发明的回收SOI衬底的步骤的示意截面图。
图6A、6B和6C是说明根据本发明回收SOI衬底的步骤的示意截面图。
图7A、7B和7C是说明比较例的回收SOI衬底的步骤的示意截面图。
图8A和8B是说明在回收工艺中研磨量或抛光量波动的示意截面图。
图9A和9B是说明在回收工艺中回收的衬底的厚度差异的示意截面图。
图10A、10B和10C是说明在粘接法制备SOI衬底中已应用的衬底再利用的示意截面图。
下面详述本发明的SOI衬底的回收工艺。
通常，术语“SOI结构”指在绝缘层上有单晶硅层的衬底。然而，在本发明中，SOI衬底并不限于上述情况，还包括在绝缘层上具有单晶半导体层的衬底。
参照图1的流程图描述本发明的方法的特征。首先，提供待回收的SOI衬底(S1)，第二，进行第一去除步骤的处理以去除绝缘层上的单晶半导体层(S2)。第三，进行第二去除步骤的处理以选择去除绝缘层(S3)。由此得到回收的基板(S4)。如果第二去除步骤后回收基板表面要求具有高的平整度和光滑度或较小的微观粗糙度，在第二去除步骤后进行表面处理(S5)，以获得处理后的回收基板(S6)。
参照SOI衬底的示意截面图描述上述流程图(图1)所示的步骤。提供SOI衬底1，该衬底1在半导体基板2上具有单晶半导体层4，它们之间夹有绝缘层3(图2A)。用这些步骤处理的SOI衬底，例如，是上述工艺制得的衬底，质量差，不能满足单晶半导体层性能的需要。用第一去除步骤去除单晶半导体层4(图2B)。然后用第二去除步骤选择去除绝缘层3以制备回收的基板5(图2C)。当要求回收的基板具有高平整度或表面光滑度或小的表面粗糙度(微观粗糙度)时。进行表面处理以获得处理的回收基板5(图2D)。
本发明中的半导体基板2包括硅板、单晶硅板、多晶硅板、锗板、GaAs和InP板。
本发明中的绝缘层3包括氧化硅层、氮氧化硅层和氮化硅层及其结合。
单晶半导体层4由包括Si、Ge、SiGe、SiC、C、GaAs、AlGaAs、AlGaSb、InGaAs、InP、InAs、InS、CdSe和CdTe的材料组成，该层可以是上述物质的一层，也可以是以上多层的叠合。
在第一去除步骤中，单晶半导体层4可用腐蚀或抛光去除。用腐蚀去除时，腐蚀方法不限，但优选地采用对单晶半导体层4的腐蚀速度高于对绝缘层3的方法。腐蚀方法包括湿法腐蚀、汽相腐蚀和等离子体腐蚀。
当用湿法腐蚀作为单晶半导体层4的单晶硅层时，其腐蚀剂包括：TMAH(tetramethylammonium hydroxide，四甲基铵氢氧化物)、KOH、和三甲基-2-羟乙基铵氢氧化物。当用等离子体腐蚀时，腐蚀方法包括用CF4-O2等离子体的RIE(反应离子蚀刻)。
当对作为单晶半导体层4的GaAs层湿法腐蚀时，腐蚀剂包括Br2/CH3OH(溴/甲醇混合物)、和NH4OH/H2O2/H2O(氨/过氧化氢/水混合物)。
第一去除步骤的抛光可采用机械抛光、化学抛光、化学-机械抛光(CMP)、或电解抛光。在这些抛光工艺中，CMP是优选的，具有更高的层表面光滑度和平整度以及更小的抛光变形。
在CMP工艺中，优选采用在硅晶片制造中常用的镜面抛光工艺对作为单晶半导体层4的硅层和抛光。在例如，“Sirikno no Kagaku(硅的科学)”PP247-248和PP294-295,Riaraizu K.K.(1996)出版的一书中描述了镜面抛光工艺。更具体地，所用抛光剂是包括精细磨粒如氧化硅细粉(0.05～0.24μm)和碱如氢氧化钠和氢氧化钾溶液的混合物的悬浊液。SOI衬底的背面用蜡固定在玻璃板、陶瓷板等上。将该板与粘接的SOI表面直接放在在其上粘附抛光布的水平部件上。在板和水平部件之间加一载荷，以预定速度添加磨粉，板和水平部分相对旋转，进行CMP处理。在该工艺中，推测在晶片上由碱溶液形成了水合软硅膜，且该软硅膜又被磨粒去除。该抛光工艺使用了化学和机械反应的结合。例如，在氧化硅层上形成了硅层的SOI衬底在抛光时，不能化学去除的异物(如SOI结构中形成的残渣)可被机械地去除，由氧化硅的抛光速度非常低，可认为选择性地去除硅层的抛光是有效且自动停止的。
研磨液包含弥散在碱溶液(PH9～13)中的石英胶体、碚烧的石英等细颗粒(几个nm)。为了提高抛光速度可向其加入氨类的添加剂，为了降低表面粗糙度也可向其加入有机聚合物类的添加剂。
用能够选择去除绝缘层3的腐蚀方法进行上述第二去除步骤。作为绝缘层3的氧化硅可用氢氟酸或缓冲氢氟酸(BHF)腐蚀。BHF对氧化硅层的腐蚀速度为100～250nm/min，但对硅基板几乎不腐蚀。可以采用氢氟酸水溶液的液相腐蚀，也可用汽相氢氟酸进行汽相腐蚀。作为绝缘层的氮化硅可用BHF或H3PO4(磷酸)腐蚀。
根据本发明，由于用腐蚀去除作为半导体衬底的最外层的绝缘层3，回收的衬底5的缺陷如翘曲变形和位错比机械法去除时的缺陷少。
如果去除单晶半导体层4和绝缘层3后要求半导体基板具有高的平整度和光滑度或低的微观粗糙度，可用热处理、表面抛光或其结合进行表面处理。热处理包括在含氢的还原气氛中高温氢退火。氢退火可以使表面平整化且半导体基板2的厚度减小少。对于作为半导体基板2的硅基板的处理优选氢退火，因为氢退火可使杂质如硼扩散到硅板表层以外以在表面平整化的同时降低杂质含量。
优选地，作为半导体基板的硅基板的氢退火温度不低于300℃且不高于硅的熔点，更优选地，为500～1200℃。对于非硅基板的氢退火温度，优选为不低于300℃且不高于组成物质的熔点。
用于氢退火的还原气氛的压力可为高压、空气压或低压。但优选地，不高于空气压力且不低于3.9×10-4Pa，更优选地，不高于空气压力且不低于1.3Pa。
氢退火的时间取决于所需性能，并不限定。实际中的时间范围是约1分钟～10小时。
用于含氢还原气氛的气体可以是纯氢气或氢气和不活泼气体如氮气的混合物。
当然，氢退火使表面平整化并不仅用于SOI衬底的回收，也用于任何半导体基板，尤其是从其上去除了表面绝缘层的硅基板。
作为表面处理的表面抛光可采用CMP工艺。作为CMP工艺，优选采用可减小磨削量的接触抛光法。磨削量优选地不超过1μm，更优选地为几个纳米。通过减小施加在板和水平部件间的载荷可以在CMP工艺中进行接触抛光。
在SOI衬底的回收中，绝缘层3上的单晶半导体层4可氧化成绝缘膜且可与绝缘层3一起去除。特别地，当绝缘层3是氧化硅层时，单晶硅层被氧化变成与绝缘层相同的物质。因此，在一个腐蚀步骤中就可把单晶半导体和绝缘层有效地同时去除。
当然，根据本发明，用除氧离子注入和粘接法之外的其它方法制备的SOI衬底也可被回收。
如图3A、3B和3C所示的制备SOI衬底的粘接方法包括以下步骤：提供第一基板9，该基板在其分离层7上具有单晶半导体层4和绝缘层3(图3A)；把单晶半导体层4和第二半导体基板2粘接以形成多层结构，且在它们之间夹有绝缘层3(图3B)；在分离层处分离多层结构或去除分离层以获得SOI结构，该SOI结构具有第二半导体基板和粘接在其上的单晶半导体层，且在它们之间夹有绝缘层(图3C)。在图3A～3C中，数字8表示支撑板。
在图3A中，示意性地示出一个实施方案，其中绝缘层3形成在第一基板9的单晶半导体层4上。或者，绝缘层3也可形成在第二半导体基板2上或分别形成在这两块基板上。当然，第一基板9可以粘接在第二半导体基板2上它们中间夹有绝缘层3。
绝缘层3可在分离层7形成在第一基板9上之前形成在第一基板9上。
通过对分离层7在其上形成的基板阳板化处理或离子注入处理可使分离层7以多孔状态形成。向基板注入的离子包括氢离子、稀有气体如氦、氖、氪、氙等的离子的一种或其组合。可用常用的离子注入技术也可用等离子体注入技术进行这种离子注入。
在图3A～3B中示意性示出在第一基板9的支撑基板8上形成分离层7。但是，支撑基板也可省去，或者具有与分离层相同的结构。
在分离层7上形成单晶半导体层4可采用CVD法包括低压CVD、等离子体CVD、光助CVD、和(photo-assisted CVD)和MOCVD(金属有机CVD)；溅射***(包括偏置溅射)；分子束取向生长；液相生长等等。
下面描述在分离层7处的分离或分离层7的去除。
分离方法大体分为两种。在第一种分离方法中，从外部加热多层结构，或用光照射以在多层结构内积聚用于分离的能量。具体地，具有通过向第一基板(具体地是分离层7)注入离子如氢离子、稀有气体离子和氮离子形成的细小微孔或细小潜在微孔的层密度随由于接受热能细小空穴的增加而减小，由此多层结构在该层被分离。这种方法是在多层结构内部产生分离能。或者，通过热处理，分离层和/或其附近从侧面被氧化，利用氧化膜生长产生的应力造成分离。
在另一种分离方法中，从外面直接向多层结构施加分离能。该方法包括通过从多层结构的侧棱面嵌入楔子实现分离、通过吹包含液体(包含水和腐蚀剂)和/或气体如空气、氮气和CO2的流体实现分离、通过向多层结构的前面和背面施加相反方向的压力使分离层断裂实现分离、通过向多层结构的侧面施加剪切力使分离层断裂实现分离、通过用内刀或线锯切割实现分离、通过施加超声波振动使分离层断裂实现分离。可以使用上述方法中的两者或两者以上的结合。
用于腐蚀去除分离层7的腐蚀剂包括：KOH水溶液、NaOH水溶液、以及包含氢氟酸、硝酸和醋酸的混合溶液。
其绝缘层3形成在第一基板9而不是第二半导体基板2上的SOI衬底可以在基本上不减小第二半导体基板2厚度的情况下回收。
由上述粘接方法形成的SOI衬底在回收后，其第二硅基板2的裸露表面可以是第一和第二硅基板的粘接界面。在这种情况下，裸露的粘接面在裸露表面上有残余“雾状”(haze)。此处“雾状”指去除氧化膜后由于硅基板表面的微细粗糙度(几纳米的圆周)对表面上的反射光的散射使其呈现白色。“雾状”的原因之一可能是在粘接时包进粘接界面的水气。在本发明中，去除氧化膜后可通过对回收的硅基板表面氢退火或CMP清除“雾状”。
图4A～4H说明用粘接法制造SOI衬底的步骤和在基本上不损失厚度的情况下回收第二硅基板的实例。
用下列步骤制造SOI衬底：提供单晶硅基板(图4A)；在单晶硅基板10的主表面上形成多孔硅层77(图4B)；在多孔层77上形成单晶硅层44(图4C)；在单晶硅层44的表面上形成热氧化膜33(图4D)；在其上粘接第二单晶硅基板22以获得多层结构(图4E)；以及在多孔层77处将多层结构分离或去除多孔层77以获得SOI结构(图4F)。
在本发明的第一去除步骤中从以上形成的SOI结构中去除单晶硅层44(图4G)，然后选择性地去除热氧化膜33(图4H)。
在上面的工艺中，可以在不减小第二单晶硅基板22厚度的情况下从SOI衬底回收第二单晶硅衬底。当然，也可用表面处理减小上面提到的“雾状”。
在另一工艺中，从如下述制备的SOI衬底可以回收第二硅基板而基本上不减小厚度。该工艺包括下列步骤：提供单晶硅基板10(图5A)；在基板10的表面上形成热氧化膜33(图5B)；通过向在其上形成了热氧化膜33的基板注入稀有气体离子或氢离子形成分离层77(以确定分离位置)(图5C)；通过将其与第二单晶硅基板22相粘接形成多层结构(图5D)；通过在分离层77处分离形成SOI结构(图5E)；在本发明的第一去除步骤去除单晶硅层44(图5F)；以及在本发明的第二去除步骤中选择去除热氧化膜33(图5G)。单晶硅层44是基板10的被用分离层77隔开的部分。在以上工艺中，可以从SOI结构回收第二单晶基板22而不减小其厚度。可以进行表面处理进一步获得平整表面。
(实施方案1)
参照图2A～2C描述本发明的第一实施方案，提供SOI衬底1，SOI衬底1包括待回收的半导体基板2和在其上间隔绝缘层3形成的单晶半导体层4(图2A)。用腐蚀去除构成SOI衬底表层的单晶半导体4(图2B)。然后用腐蚀选择去除绝缘层3(图2C)以获得回收的基板5。
(实施方案2)
参照图2A～2D描述本发明的第二实施方案。与实施方案1相同，同腐蚀分别从SOI衬底1去除单晶半导体层4和绝缘层3(图2A～2C)。然后，对由于选择性腐蚀去除绝缘层3而裸露出来的回收的基板5的表面用氢退火平整化以获得回收的SOI基板(图2D)。
(实施方案3)
参照图2A～2D描述本发明的第三实施方案。与实施方案1相同，用腐蚀分别从SOI衬底1去除单晶半导体层4和绝缘层3(图2A～2C)。然后，对由于选择性腐蚀去除绝缘层3而裸露出来的回收的基板5的表面用表面抛光平整化(图2D)以获得回收的SOI基板。
(实施方案4)
参照图2A～2C描述本发明的第四实施方案。提供SOI衬底1，SOI衬底1包括待回收的半导体基板2和在其上间隔绝缘层3形成的单晶半导体层4(图2A)，用抛光去除构成SOI衬底层的单晶半导体4(图2B)。然后用腐蚀选择去除绝缘层3(图2C)以获得回收的基板5。
(实施方案5)
参照图2A～2D描述本发明的第五实施方案。与实施方案4相同，从SOI衬底1上用抛光去除单晶半导体层4，用腐蚀去除绝缘层3(图2A～2C)。然后，对由于选择性腐蚀去除绝缘层3而裸露出来的回收的基板5的表面进行氢退火平整化以获得回收的SOI基板。
(实施方案6)
参照图2A～2D描述本发明的第六实施方案。与实施方案4相同，从SOI衬底1上用抛光去除单晶半导体层4，用腐蚀去除绝缘层3(图2A～2C)。然后，对由于选择性腐蚀去除绝缘层3而裸露出来的回收的基板5的表面用表面抛光平整化以获得回收的SOI基板。
(实施方案7)
参照图6A～6C描述本发明的第七实施方案。提供作为回收目标的SOI衬底1(图6A),SOI衬底1包括半导体基板2和在其上间隔第一绝缘层3形成的单晶半导体层4。单晶半导体4被氧化成为第二绝缘层12(图6B)。当用热氧化法形成第二绝缘层12时，还在半导体基板2的背面形成背面绝缘膜13。用腐蚀去除第二绝缘层12和第一绝缘膜3。如果形成了背面绝缘膜13也要同时去除。特别是，当第一绝缘层3和第二绝缘层12由同一材料(如氧化硅)构成时，可在同一步骤中同时去除单晶半导体4和第一绝缘层3。由此在基板回收工艺中简化了腐蚀步骤并减少了化学腐蚀剂的污染。
(实例1)
提供厚为400μm的SOI衬底，它包括硅基板和在其上间隔0.2μm厚的氧化硅层形成的0.2μm厚的单晶硅层。
首先，用硅腐蚀工艺去除单晶硅层。腐蚀采用湿法腐蚀，腐蚀剂为四甲基铵氢氧化物水溶液(重量百分比0.5％)。该水溶液对硅的腐蚀速度是0.2μm～0.3μm/min，但对氧化硅的腐蚀速度很低为3/min。因此，当单晶硅层接近完全被腐蚀掉时腐蚀过程自动停止。在湿法腐蚀时，硅基板的背面通常也与腐蚀剂接触并被腐蚀。然而，即使对0.2μm厚的单晶硅层50％过度腐蚀时，硅基板的背面也仅被腐蚀了0.3μm厚。当然也可用旋涂光致抗蚀剂之类的方法防止背面腐蚀。
然后用氧化硅腐蚀工艺去除氧化硅层。用氢氟酸水溶液进行湿法腐蚀。该水溶液对氧化硅腐蚀很快但对硅几乎不腐蚀。因此，当氧化硅层接近被完全腐蚀掉时腐蚀过程自动停止，不造成硅基板的厚度损失。由此硅基板被回收。
然后，用氢退火对回收的硅基板表面平整化处理，退火条件为：100％氢气气氛，加热温度1100℃，加热时间约4小时。在上述条件下退火时回收的硅的厚度损失可忽略不计(约0.001μm)。
通过上述步骤获得表面平整性优良的回收的硅基板。通过上述步骤板的厚度损失为：氧化硅层0.2μm，单晶硅层0.2μm，背面腐蚀0.3μm，总损失量为0.7μm，相当于SOI衬底原始厚度的约0.2％。
偶尔，与背面腐蚀相似，在硅基板的棱角处也会发生腐蚀，造成硅基板平面方向上的损失，但该尺寸损失非常小，与硅基板的尺寸(如直径200mm)相比可忽略不计。
(比较例1)
提供与实例1中相同的SOI衬底(图7A)。对该SOI衬底1进行研磨(图7B)和抛光(图7C)处理以去除绝缘层33、单晶硅层44以及硅基板的一部分以获得回收的硅基板5。在上面的去除处理中，去除的层厚t为约25μm。在上面的处理中去除硅基板22的一部分以消除缺陷，如处理造成的翘曲变形和硅衬底22表面的晶***错。在上述回收处理中硅基板22的厚度损失为约6％。
一般地，在SOI衬底的生产和半导体器件的生产线中，硅基板的容许厚度范围受生产设备限制。当硅基板的容许厚度范围是不小于原始厚度的95％时，上述回收的硅基板不在容许范围内，不可再利用。而且不幸的是，即使其容许范围是不小于原始厚度的90％，经过两次或更多次的回收后，上述回收的硅基板可能也出了容许范围。
从上述结果看出，根据本发明的SOI基板可以在硅基板厚度损失很小的情况下回收。
(比较例2)
考虑用抛光或研磨去除绝缘层3的情况。如图8A所示，SOI衬底1包括硅基板22和单晶硅层44。为了回收基板，用抛光或研磨去除绝缘层3。抛光或研磨量的波动可造成图8B所示的回收硅衬底的膜厚不均匀。
在本发明中，与该比较例2不同，可以选择性去除绝缘层3且不造成回收基板的厚度差异。
(实例2)
提供与实例1中相同的SOI衬底。用与实例1相同的腐蚀去除单晶硅层。选择性腐蚀去除氧化硅层，BHF用作腐蚀剂。对硅基板的裸露表面进行化学-机械抛光(CMP)，抛光剂采用石英胶体和NaOH溶液的悬浊液。由此基板表面被平整化，且厚度减少量t为10μm。
(比较例3)
参照图9A～9B解释在抛光去除硅层44和绝缘层3时出现的现象。
在严格控制抛光量的情况下选择去除绝缘层3和硅层44，会出现下述问题。图9A示出具有尺寸差异的硅基板22的抛光状态。如果在抛光前硅基板22的厚度差异大于绝缘层3和硅层44厚度的和，就会形成硅基板22的表面部分被抛光的区域和绝缘层3部分地未被抛光去除的其它区域。这是因为硅基板22的背面用作普通抛光时的参考平面。未抛光的绝缘层3造成再利用中的不便，而避免这个问题的大的抛光量又增加了硅基板22的损失。
另一方面，在本发明中，用腐蚀选择去除绝缘层3，并随后用CMP抛光，由此完全去除绝缘层3，且在回收硅基板5时减小层厚损失且厚度均匀无波动。
(实例3)
提供厚为400μm的SOI衬底，它包括硅基板和在其上间隔0.2μm厚的氧化硅层形成的0.2μm厚的单晶硅层。
为了回收该SOI衬底，首先，用CMP去除单晶硅层。所用抛光剂是包含二氧化硅的磨粒和碱如NaOH溶液的混合物的悬浊液。将SOI衬底1的背面用蜡固定在玻璃板上。该板和粘接的SOI面直接放在其上粘接了抛光布的水平部件上。在板和水平部件之间施加一载荷，以一预定速度添加磨粒悬浊液，使板和水平部件相对旋转，进行CMP处理。该抛光处理利用了化学和机械行为的结合。单晶硅层上的不能化学去除的异物(如在SOI制造中形成的残渣)可被机械地去除。由于二氧化硅的抛光速度相当低，在选择性地去除硅层时可认为抛光是自动、有效地停止的。
然后，在氧化硅腐蚀步骤中去除氧化硅层。用缓冲氢氟酸水溶液进行湿法腐蚀。由此得到回收的硅基板。
氧化硅腐蚀结束后，回收的硅基板不做任何再处理就可再利用。然而，为了使表面平整，也可对回收的硅基板在含氢的还原气氛中进行1100℃×1小时的氢退火。
这样，就获得了表面平整性优良的回收硅基板。
如果SOI衬底是用粘接法制备的，且由于氟化硅的腐蚀粘接界面裸露出来，界面的一部分会呈“雾状”。氢退火可以减少或清除这种“雾状”。
回收的硅基板不仅可用于试验晶片或检测晶片还可用于SOI衬底的重复制造。
(实例4)
提供与实例3中相同的SOI衬底。用与实例3中相同的方式用CMP去除单晶硅层，用选择腐蚀去除氧化硅层。对得到的回收硅基板进行接触抛光以提高表面平整性。厚度减少1μm。
通过以上步骤，可以得到表面平整性优良的回收的硅基板。
如果SOI衬底是用粘接法制备的，且由于氧化硅的腐蚀粘接界面而裸露出来，界面的一部分会呈“雾状”。接触抛光可以减少或清除“雾状”。
回收的硅基板不仅可用于试验晶片或检测晶片还可用于SOI衬底的重复制造。
通过上述步骤获得表面平整性优良的回收的硅基板。通过上述步骤板的厚度损失为：氧化硅层0.2μm，单晶硅层0.2μm，接触抛光损失为1μm，总损失量为1.4μm，相当于SOI衬底原始厚度的约0.35％。
本发明的特征在于去除硅基板表层的工艺包括抛光步骤和随后的腐蚀步骤。由此可以在短时间内选择性地去除层结构的较厚层且几乎不减小其板厚度。而且，对于包含两层或更多层的层结构的上层找不到合适的腐蚀剂时，可以在几乎不减小基板厚度的情况下选择去除这些层。
(实例5)
提供厚为400μm的SOI衬底，它包括硅基板和在其上间隔0.2μm厚的氧化硅层形成的0.2μm厚的单晶硅层。
首先，用热氧化法氧化单晶硅层以形成第二氧化硅层。在热氧化时，硅基板的背面也氧化到与单晶硅层相同的厚度，即0.2μm，形成背面氧化硅层。
然后，在氧化硅腐蚀步骤中去除用湿法腐蚀去除第一氧化硅层、第二氧化硅层和背面氧化硅层。湿法腐蚀采用BHF(缓冲氢氟酸)水溶液。该水溶液对氧化硅腐蚀很快但对硅几乎不腐蚀。因此，当第一、第二和背面氧化硅层都几乎被完全腐蚀掉时腐蚀过程自动停止，不造成硅基板的厚度损失。由此硅基板被回收。
通过上述步骤板的厚度损失为：第一氧化硅层0.2μm，单晶硅层0.2μm，硅基板背面腐蚀0.2μm，总损失量为0.6μm，相当于SOI衬底原始厚度的约0.15％。
因此根据该实例提供了回收的基板和其制造方法，其中减少了基板厚度损失。在该方法中，可在一步中同时去除硅层和绝缘层，由此简化了腐蚀步骤。而且，不造成硅基板背面的不规则腐蚀，还减少了化学杂质的染污。
根据本发明，可从具有层结构的SOI衬底上选择性去除层部分，使得基板可在其厚度减小极少的情况下被回收。
由于在回收时其厚度的损失极小，根据本发明的回收基板可在对厚度有限制的应用中反复使用。因此从工业生产、节省资源和环境保护的角度看，本发明的优势是非常大的。

Claims (40)

1．一种回收SOI衬底的方法，包括下列步骤：
提供SOI衬底的步骤，该SOI衬底具有半导体基板和在其上形成的单晶半导体层，且在该基板和该单晶半导体层之间夹有绝缘层；
去除该单晶半导体层的第一去除步骤；以及
选择性地去除该绝缘层的第二去除步骤。
2．如权利要求1所述的回收SOI衬底的方法，其中：
在第一去除步骤之前包括使所述单晶半导体层氧化的步骤。
3．如权利要求1所述的回收SOI衬底的方法，其中：
执行第一去除步骤时采用腐蚀。
4．如权利要求3所述的回收SOI衬底的方法，其中：
进行第一去除步骤的腐蚀时，腐蚀剂采用四甲基铵氢氧化物、KOH或三甲基-2-羟乙基铵氢氧化物。
5．如权利要求1所述的回收SOI衬底的方法，其中：
执行第一去除步骤时采用抛光。
6．如权利要求5所述的回收SOI衬底的方法，其中：
所述抛光是化学-机械抛光(CMP)。
7．如权利要求1所述的回收SOI衬底的方法，其中：
执行第二去除步骤时采用腐蚀。
8．如权利要求7所述的回收SOI衬底的方法，其中：
进行第二去除步骤的腐蚀时，腐蚀剂采用氢氟酸或缓冲氢氟酸。
9．如权利要求1所述的回收SOI衬底的方法，其中包括：
在含氢的还原气氛中对由于第二去除步骤而裸露出的半导体基板热处理的步骤。
10．如权利要求1所述的回收SOI衬底的方法，其中包括：
对由于第二去除步骤而裸露出的半导体基板进行抛光处理的步骤。
11．如权利要求10所述的回收SOI衬底的方法，其中：
对由于第二去除步骤而裸露出的半导体基板进行的抛光处理采用化学-机械抛光法(CMP)。
12．如权利要求10所述的回收SOI衬底的方法，其中：
对由于第二去除步骤而裸露出的半导体基板进行的抛光处理采用接触抛光法。
13．如权利要求1所述的回收SOI衬底的方法，其中：
用粘接法准备SOI衬底。
14．如权利要求13所述的回收SOI衬底的方法，其中：
粘接面是所述半导体基板和所述绝缘层的界面。
15．如权利要求14所述的回收SOI衬底的方法，其中：
所述粘接法是通过下列步骤准备SOI衬底的方法，它包括：准备第一基板的步骤，该基板具有多孔层上的单晶半导体层；以及通过把该第一基板和一个第二基板粘接起来形成多层结构的步骤，在两个基板之间夹有绝缘层并且单晶半导体层放置于里面。
16．如权利要求15所述的回收SOI衬底的方法，其中：
在第一基板的所述单晶半导体层上形成所述绝缘层。
17．如权利要求14所述的回收SOI衬底的方法，其中：
所述粘接法是通过下列步骤准备SOI衬底的方法，它包括：准备第一基板的步骤，该第一基板具有分离层上的单晶半导体层；以及通过把该第一基板和一个第二基板粘接起来形成多层结构的步骤，在两个基板之间夹有绝缘层并且单晶半导体层放置于里面。
18．如权利要求17所述的回收SOI衬底的方法，其中：
在第一基板的所述单晶半导体层上形成所述绝缘层。
19．如权利要求17或18所述的回收SOI衬底的方法，其中：
通过将稀有气体离子或氢离子注入单晶硅基板形成分离层。
20．如权利要求1所述的回收SOI衬底的方法，其中：
准备SOI衬底的方法包括将氧离子注入单晶硅基板的步骤以及对单晶硅基板热处理的步骤。
21．如权利要求1～18中任一项所述的回收SOI衬底的方法，其中：
所述单晶半导体层是单晶硅层。
22．如权利要求1～18中任一项所述的回收SOI衬底的方法，其中：
所述单晶半导体层包含从包括Ge、Si、SiC、C、GaAs、AlGaAs、AlGaSb、InGaAs、InP和InAs的组中选出的至少一种组成物质。
23．如权利要求1～18中任一项所述的回收SOI衬底的方法，其中：
所述半导体基板是单晶硅基板。
24．如权利要求1～18中任一项所述的回收SOI衬底的方法，其中：
所述绝缘层是氧化硅层。
25．如权利要求1～18中任一项所述的回收SOI衬底的方法，其中：
所述绝缘层是氮化硅层或氮氧化硅层。
26．如权利要求15所述的回收SOI衬底的方法，其中：
所述第二基板是单晶硅基板。
27．如权利要求15或16所述的回收SOI衬底的方法，其中：
用阳极氧化法在硅基板表面上制作孔得到所述多孔层。
28．如权利要求1所述的回收SOI衬底的方法，其中，用下列步骤制备SOI衬底：准备第一基板，该基板在多孔硅层上具有氧化硅层且在这两层之间夹有单晶硅层；通过把该第一基板和一个第二硅基板粘接起来形成多层结构，其中所述氧化硅层置于里面；以及在多孔硅层处将多层结构分离开来或去除多孔硅层使得在第二基板上具有单晶硅层且氧化硅层夹在它们之间；其中：
在第一去除步骤中用腐蚀或抛光法去除单晶硅层；在第二去除步骤中用腐蚀法选择性地去除氧化硅层；对由于第二去除步骤而裸露出的第二硅基板表面在含氢的还原气氛中进行热处理或化学-机械处理。
29．如权利要求1所述的回收SOI衬底的方法，其中，用下列步骤准备SOI衬底：准备第一基板，该基板在分离层上具有氧化硅层且在这两层之间夹有单晶硅层；通过把该第一基板和一个第二硅基板粘接起来形成多层结构，其中所述氧化硅层置于里面；以及在分离层处将多层结构分离开来使得在第二基板上具有单晶硅层且有氧化硅层夹在它们之间；其中：
在第一去除步骤中用腐蚀或抛光法去除单晶硅层；在第二去除步骤中用腐蚀法选择性地去除氧化硅层；对由于第二去除步骤而裸露出的第二硅基板表面在含氢的还原气氛中进行热处理或化学-机械处理。
30．如权利要求29所述的回收SOI衬底的方法，其中：
通过将稀有气体离子或氢离子注入单晶硅基板形成分离层。
31．如权利要求1所述的回收SOI衬底的方法，其中：
用粘接法制备SOI衬底，所述半导体基板和所述绝缘层之间的界面是粘接面，在第一去除步骤中用腐蚀或抛光法去除所述单晶半导体层，在第二去除步骤中用腐蚀法选择地去除所述绝缘层，对由于第二去除步骤而裸露出的第二硅基板表面在含氢的还原气氛中进行热处理或化学-机械处理。
32．一种回收的基板，该回收的基板是由如权利要求1～18、20、26、和28～31中任一项所述的SOI衬底加收方法制得的。
33．一种回收的基板，该回收的基板是由如权利要求19所述的SOI衬底回收方法制得的。
34．一种回收的基板，该回收的基板是由如权利要求21所述的SOI衬底回收方法制得的。
35．一种回收的基板，该回收的基板是由如权利要求22所述的SOI衬底回收方法制得的。
36．一种回收的基板，该回收的基板是由如权利要求23所述的SOI衬底回收方法制得的。
37．一种回收的基板，该回收的基板是由如权利要求24所述的SOI衬底回收方法制得的。
38．一种回收的基板，该回收的基板是由如权利要求25所述的SOI衬底回收方法制得的。
39．一种回收的基板，该回收的基板是由如权利要求27所述的SOI衬底回收方法制得的。
40．如权利要求17所述的回收SOI衬底的方法，其中：
所述第二基板是单晶硅基板。
CN99101819A 1998-01-30 1999-01-29 Soi衬底的回收方法和再生的衬底 Expired - Fee Related CN1126148C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP018811/98 1998-01-30
JP1881198 1998-01-30
JP018811/1998 1998-01-30

Publications (2)

Publication Number Publication Date
CN1234601A true CN1234601A (zh) 1999-11-10
CN1126148C CN1126148C (zh) 2003-10-29

Family

ID=11981981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99101819A Expired - Fee Related CN1126148C (zh) 1998-01-30 1999-01-29 Soi衬底的回收方法和再生的衬底

Country Status (7)

Country Link
US (1) US6613676B1 (zh)
EP (1) EP0933810A1 (zh)
KR (1) KR100327840B1 (zh)
CN (1) CN1126148C (zh)
AU (1) AU1426799A (zh)
CA (1) CA2260489C (zh)
SG (1) SG71903A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866824A (zh) * 2009-02-12 2010-10-20 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN102556950A (zh) * 2012-02-07 2012-07-11 中国科学院光电技术研究所 一种基于三层结构的可调谐人工电磁材料及其制作方法
CN103904001A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种用于氮掺杂碳化硅薄膜的离线监控方法
CN108257885A (zh) * 2016-12-28 2018-07-06 无锡华润上华科技有限公司 物理气相沉积中钛或氮化钛颗粒控片的使用方法
CN112002639A (zh) * 2020-07-21 2020-11-27 上海新昇半导体科技有限公司 一种外延晶圆的制造方法和外延晶圆
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN116646250A (zh) * 2023-06-20 2023-08-25 中国科学院上海微***与信息技术研究所 一种碳化硅场效应管的制备方法
CN116779423A (zh) * 2023-08-24 2023-09-19 粤芯半导体技术股份有限公司 控片回收方法及硅片

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6809031B1 (en) * 2000-12-27 2004-10-26 Lam Research Corporation Method for manufacturing a reclaimable test pattern wafer for CMP applications
JP3990575B2 (ja) * 2001-03-05 2007-10-17 三井造船株式会社 膜厚測定用モニタウェハ
KR100386848B1 (ko) * 2001-05-09 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자의 반도체층 재생방법
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
KR100856323B1 (ko) * 2003-12-31 2008-09-03 동부일렉트로닉스 주식회사 더미 웨이퍼 재생방법
TWI235407B (en) * 2004-05-10 2005-07-01 Mosel Vitelic Inc Wafer and the manufacturing and reclaiming method therefor
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US20090130816A1 (en) * 2005-07-22 2009-05-21 Sumco Corporation Method for manufacturing simox wafer and simox wafer manufactured thereby
FR2909276A1 (fr) 2006-12-04 2008-06-06 Satelec Sa Dispositif de photopolymerisation automatique
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP4636110B2 (ja) * 2008-04-10 2011-02-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559281A (en) * 1968-11-27 1971-02-02 Motorola Inc Method of reclaiming processed semiconductior wafers
DE69133359T2 (de) 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
EP0597428B1 (en) 1992-11-09 1997-07-30 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JPH07122532A (ja) 1993-10-26 1995-05-12 Mitsubishi Materials Corp 再生ウェーハの製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5622875A (en) * 1994-05-06 1997-04-22 Kobe Precision, Inc. Method for reclaiming substrate from semiconductor wafers
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
JP3605927B2 (ja) 1996-02-28 2004-12-22 株式会社神戸製鋼所 ウエハーまたは基板材料の再生方法
US5931662A (en) * 1996-06-28 1999-08-03 Sumitomo Sitix Corporation Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866824B (zh) * 2009-02-12 2014-03-05 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN101866824A (zh) * 2009-02-12 2010-10-20 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN102556950A (zh) * 2012-02-07 2012-07-11 中国科学院光电技术研究所 一种基于三层结构的可调谐人工电磁材料及其制作方法
CN102556950B (zh) * 2012-02-07 2014-08-27 中国科学院光电技术研究所 一种基于三层结构的可调谐人工电磁材料及其制作方法
CN103904001A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种用于氮掺杂碳化硅薄膜的离线监控方法
CN108257885B (zh) * 2016-12-28 2021-01-05 无锡华润上华科技有限公司 物理气相沉积中钛或氮化钛颗粒控片的使用方法
CN108257885A (zh) * 2016-12-28 2018-07-06 无锡华润上华科技有限公司 物理气相沉积中钛或氮化钛颗粒控片的使用方法
CN112002639A (zh) * 2020-07-21 2020-11-27 上海新昇半导体科技有限公司 一种外延晶圆的制造方法和外延晶圆
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN116646250A (zh) * 2023-06-20 2023-08-25 中国科学院上海微***与信息技术研究所 一种碳化硅场效应管的制备方法
CN116779423A (zh) * 2023-08-24 2023-09-19 粤芯半导体技术股份有限公司 控片回收方法及硅片
CN116779423B (zh) * 2023-08-24 2024-02-23 粤芯半导体技术股份有限公司 控片回收方法及硅片

Also Published As

Publication number Publication date
CA2260489A1 (en) 1999-07-30
AU1426799A (en) 1999-08-19
CA2260489C (en) 2004-04-27
CN1126148C (zh) 2003-10-29
SG71903A1 (en) 2000-04-18
EP0933810A1 (en) 1999-08-04
US6613676B1 (en) 2003-09-02
KR100327840B1 (ko) 2002-03-09
KR19990068239A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
CN1126148C (zh) Soi衬底的回收方法和再生的衬底
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
CN1058354C (zh) 半导体部件的制造方法
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
KR100402155B1 (ko) 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조
KR100348514B1 (ko) 반도체기판 및 그 제조방법
KR100448423B1 (ko) 반도체부재의 제조방법
CN1099699C (zh) 用粘贴法制造soi基片的方法及soi基片
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
US20030087503A1 (en) Process for production of semiconductor substrate
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
KR100279756B1 (ko) 반도체 물품의 제조방법
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1698206A (zh) 衬底、其制造方法以及半导体器件
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
CN1264920A (zh) 分离装置、分离方法及制造半导体衬底的方法
CN1208672A (zh) 分离试样的方法和设备,以及基片制造方法
JP2007317988A (ja) 貼り合わせウエーハの製造方法
KR100733112B1 (ko) 접합웨이퍼의 제조방법
KR20110052456A (ko) 웨이퍼 접합 방법
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031029

Termination date: 20120129