CN1225019C - 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法 - Google Patents

防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法 Download PDF

Info

Publication number
CN1225019C
CN1225019C CNB031064248A CN03106424A CN1225019C CN 1225019 C CN1225019 C CN 1225019C CN B031064248 A CNB031064248 A CN B031064248A CN 03106424 A CN03106424 A CN 03106424A CN 1225019 C CN1225019 C CN 1225019C
Authority
CN
China
Prior art keywords
dielectric film
wiring layer
layer
groove
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031064248A
Other languages
English (en)
Other versions
CN1467817A (zh
Inventor
宫嶋基守
柄沢章孝
细田勉
大塚敏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1467817A publication Critical patent/CN1467817A/zh
Application granted granted Critical
Publication of CN1225019C publication Critical patent/CN1225019C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

第一绝缘膜形成在下层基片上，该第一绝缘膜由第一绝缘材料所制成。第二绝缘膜形成在第一绝缘膜上，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料。形成通过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度。在第二绝缘膜上淀积由导电材料所制成的布线层，该布线层埋住该沟槽。对该布线层进行抛光，以把布线层遗留在该沟槽中。对该布线层和第二绝缘膜进行抛光，直到第一绝缘膜暴露出来时为止。本发明可以抑制凹陷和侵蚀的形成。

Description

防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
对相关申请的交叉引用
本申请基于2002年6月7日递交的日本专利申请No.2002-166621，其全部内容被包含于此以供参考。
技术领域
本发明涉及一种布线图案形成方法，特别涉及一种形成通过绝缘层的沟槽、在绝缘层上淀积导电材料以用导电材料埋住该沟槽以及抛光该导电材料以在该沟槽中保留一部分导电材料的布线图案形成方法。
背景技术
具有高速度和可靠性的镶嵌方法被用于高密度半导体集成电路器件的布线图案形成方法中。双重镶嵌方法是用于制造复杂的半导体集成电路器件的基本方法，其形成通过层间绝缘膜的用于布线图案的沟槽和通孔，用铜埋住该沟槽和通孔，并且通过化学机械抛光除去不需要的铜。
参见图5A至5D，下面将描述使用常规的双重镶嵌方法的布线层形成方法。
如图5A中所示，铜布线层101被淀积在下层中间绝缘膜100的表面层的部分区域中。在层间绝缘膜100和布线层101上顺序地淀积覆盖层102、第一层间绝缘膜103、阻蚀层104和第二层间绝缘膜105。通过普通的光刻方法在第二层间绝缘膜105中形成布线沟槽106。因此，阻蚀层104暴露于布线沟槽106的底部。
如图5B中所示，使用普通的光刻技术通过在布线沟槽106的底部暴露的阻蚀层104形成一个开口。通过该开口腐蚀第一层间绝缘膜103，以形成通孔107。暴露于通孔107的底部的覆盖层102被除去，以暴露铜布线层101。
阻挡金属层形成在布线沟槽106和通孔107的内表面上，并且铜种子层形成在阻挡金属层上。通过使用该种子层作为电极对进行镀铜，以形成铜层108。铜层108被填充在布线沟槽106和通孔107中。
如图5C中所示，铜层108受到化学机械抛光(CMP)，以除去铜层108的不需要部分。因此，铜布线层108被遗留在布线沟槽106和通孔107中。
如图5D中所示，在第二层间绝缘膜105和铜布线层108上，形成覆盖层109和第二层间绝缘膜110。在该布线层108上，通过类似于形成布线层108所用的方法形成上层布线层。
当在图5C中所示的处理中执行铜布线层108的CMP时，在基片的表面上形成不规则的凹陷和侵蚀。
图6A示出在CMP之后在基片表面上的不规则性的测量结果。横坐标轴表示沿着基片表面的扫描方向，并且一个标度对应于80微米。纵坐标轴表示表面高度，并且一个标度对应于50纳米。凹陷D形成在对应于铜布线图案的位置处。侵蚀E形成在铜布线密集的区域。
由于CMP形变所用的抛光垫以及该抛光垫的运动沿着该布线图案进行，从而形成凹陷。由于CMP的工作压力集中在分离铜布线的绝缘膜上，从而绝缘膜和铜布线被过度地抛光，从而形成侵蚀。
图6B示出凹陷深度和布线宽度。横坐标表示以“微米”为单位的布线宽度，以及纵坐标表示以“纳米”为单位的凹陷深度。可以看出，当布线宽度变宽时，凹陷变深。
如果形成凹陷和侵蚀，则图5D中所示的第三层间绝缘膜110的表面具有与下层的表面不规则性相一致的不规则性。当埋在通过层间绝缘膜形成的布线沟槽中的铜层被抛光时，在层间绝缘膜的表面上形成的不规则性可能产生铜的抛光剩余物。铜的抛光剩余物可能造成线路的短路。为了避免产生铜抛光剩余物，需要在形成层间绝缘膜之后，通过CMP等等方法对该层间绝缘膜的表面进行平面化。
发明内容
本发明的一个目的是提供一种布线图案形成方法，其能够抑制例如凹陷和侵蚀这样的不规则性的形成。
根据本发明的一个方面，在此提供一种形成布线层的方法，其中包括如下步骤：(a)在下层基片上形成第一绝缘膜，该第一绝缘膜包括第一绝缘材料；(b)在第一绝缘膜上形成第二绝缘膜，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料；(c)形成通过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度；(d)在第二绝缘膜上淀积包括导电材料的布线层，该布线层埋住该沟槽；(e)对该布线层进行抛光，以把布线层遗留在该沟槽中；以及(f)对该布线层和第二绝缘膜进行抛光，直到第一绝缘膜暴露出来时为止。
通过适当地选择步骤(f)的抛光条件，即所述步骤(f)在第二绝缘膜的抛光速度比布线层的抛光速度更快的条件下对布线层和第二绝缘膜进行抛光，直到第一绝缘膜被暴露，可以抑制凹陷和侵蚀的形成。
如上文所述，可以减小在化学机械抛光之后的基片表面的不规则性。
附图说明
图1为示出根据本发明第一实施例通过布线图案形成方法制造的半导体基片电路器件的截面示图。
图2A至2G为示出第一实施例的布线图案形成方法的布线图案的截面示图。
图3A和3B为示出在化学机械抛光之后的凹陷深度和布线宽度之间的关系的示意图。
图4A至4G为示出根据本发明第二实施例的布线图案形成方法的布线图案的截面示图。
图5A至5D示出采用双重镶嵌方法的布线层形成方法的布线层的截面示图。
图6A为示出在化学机械抛光之后在基片表面上的不规则性的示意图，以及图6B为示出在凹陷深度和布线宽度之间的关系的示意图。
具体实施方式
图1为示出根据本发明第一实施例通过布线图案形成方法制造的半导体基片电路器件的截面示图。由p型硅所制成的半导体基片1具有形成在基片的表面层上的元件分离绝缘膜2。元件分离绝缘膜2确定有源区。一个MOS晶体管3形成在该有源区中。MOS晶体管3具有一个栅绝缘膜3a、栅极3b和杂质扩散区3c和3d。杂质扩散区3c和3d之一是源区，另一个是漏区。
形成在栅极3b的两侧上的表面层中的杂质扩散区3a和3d具有轻微掺杂的漏极(LDD)结构。栅极3b具有形成在栅极3b的侧壁上的绝缘侧壁衬垫3e。当对杂质扩散区3c和3d的高杂质浓度区域进行离子注入时，侧壁衬垫3e被用作为掩膜。
由氧化硅(SiO2)所制成的第一层间绝缘膜4形成在半导体基片1上，覆盖MOS晶体管3。第一层间绝缘膜4具有通过对应于杂质扩散区3c和3d的位置而形成的接触孔4a和4b。导电插塞5a和5b被埋在接触孔4a和4b中。每个插塞5a和5b包括氮化钛(TiN)所制成并且覆盖插塞的侧壁和底部的阻挡金属层和形成于阻挡金属层上的钨部件。
由铝所制成的第一布线层7形成在第一层间绝缘膜4上。布线层7通过插塞5b连接到MOS晶体管3的杂质扩散区3d。
形成在第一层间绝缘膜4上的第二层间绝缘膜8覆盖第一布线层7。第二层间绝缘膜8由氧化硅、硼磷硅玻璃(BPSG)或者磷硅玻璃(PSG)。第一层间绝缘膜8具有通过对应于插塞5a的位置形成的接触孔8a。导电插塞9被埋在接触孔8a中。
形成于层间绝缘膜8上的是由氮化硅所制成的覆盖层10以及由氧化硅所制成的第三层间绝缘膜11。第三层间绝缘膜11和覆盖层10具有布线沟槽11a和11b。第二层布线层12a和12b被埋在布线沟槽11a和11b中。
每个布线层12a和12b具有三层结构，包括：覆盖相应一个布线沟槽11a和11b的侧壁和底部的阻挡金属层；覆盖该阻挡金属层的种子层；以及填充在该布线沟槽中并且覆盖该种子层的主布线部件。阻挡金属层由钽(Ta)、氮化钽(TaN)、氮化钛(TiN)等等所制成。阻挡金属层可以具有Ta层和TaN层的叠层结构。种子层和主布线部件由铜或主要包含铜的合金所制成。
覆盖层15、第四层间绝缘膜16、阻蚀层17和第五层间绝缘膜18按次序形成在布线层12a和12b以及第三层间绝缘膜11上。阻蚀层15和17由碳化硅(SiC)所制成。第四和第五层间绝缘膜16和18由SiOC所制成。
第五层间绝缘膜18具有到达阻蚀层17的布线沟槽。通孔20被形成为从布线沟槽19的底部上的阻蚀层17延伸到布线层12a的上表面。
第三层布线层21埋在布线沟槽19和通孔20中。第三层布线层21包括：覆盖布线沟槽10和通孔的侧壁和底部的阻挡金属层；覆盖阻挡金属层的种子层；以及填充在布线沟槽19和通孔10中并且覆盖该种子层的主布线部件。阻挡金属层、种子层和主布线部件的材料类似于第二层布线层12a。
接着，参见图2A至2G通过以形成图1中所示的第三层布线层21的方法为例描述第一实施例的布线图案形成方法。图2A至2G仅仅示出图1中所示的覆盖层15以及更高的层面。
如图2A中所示，在第三层间绝缘膜11上，顺序地形成具有50纳米厚度的SiC的覆盖层15、具有600纳米的厚度的SiOC的第四层间绝缘膜16、具有50纳米厚度的SiC的阻蚀层17、具有400纳米厚度的SiOC的第五层间绝缘膜18、以及具有100纳米厚度的SiO2的牺牲膜30。这些层面和薄膜可以通过等离子体增强的化学气相淀积方法(PE-CVD)而形成。SiC膜和SiOC膜可以用由Novellus Systems公司所生产的SiC或CORAL材料或者用由应用材料公司所生产的BLOCK或BlackDiamond所制成。
如果需要的话，SiON、SiN等等的防反射膜可以形成在牺牲膜30上。
如图2B中所示，牺牲膜30被光刻胶膜31所覆盖，并且对应于布线图案的开口形成在光刻胶膜31中。通过使用光刻胶膜31作为掩膜，牺牲膜30和第五层间绝缘膜18被干蚀，以形成布线沟槽19。例如，蚀刻气体可以是CF4和CH2F2、C4F6气体等等的混合气体。当阻蚀层17暴露出来时，停止蚀刻。在形成布线沟槽19之后，除去光刻胶膜31。
如图2C中所示，牺牲膜30的上表面和布线沟槽19的内表面被阻蚀膜32所覆盖。对应于要被形成的通孔的开口形成在阻蚀膜32中。通过使用阻蚀膜32作为掩膜，蚀刻阻蚀层17和第四层间绝缘膜16。例如，通过使用CF4和CH2F2的混合气体对阻蚀层17进行干蚀，以及使用C4F6气体对第四层间绝缘膜16进行干蚀。从而形成通孔20，并且覆盖层16被暴露于通孔20的底表面上。在蚀刻第四层间绝缘膜16之后，除去光刻胶膜32
暴露于通孔20的底表面上的覆盖层16被除去以暴露出下层的铜布线层。例如，覆盖层16被使用CHF3气体进行干蚀。在此时，暴露于布线沟槽19的底表面上的阻蚀层17被除去。
如图2D中所示，布线沟槽19和通孔20的内表面以及牺牲膜30的上表面被具有10纳米厚度的钽的阻挡金属层21a所覆盖。阻挡金属层21a的材料可以是氮化钽(TaN)、氮化钛(TiN)等等。在阻挡金属层21a的表面上形成具有150纳米厚度的铜(Cu)的种子层21b。通过溅射方法形成阻挡金属层21a和种子层21b。接着，镀铜以形成铜层21c。铜层21c具有足以填充在布线沟槽19和通孔21中的厚度。
如图2E中所示，通过使用对铜的抛光速度比对钽或氧化硅的抛光速度更快的抛光液体对铜层21c进行化学机械抛光。要被使用的抛光液体例如包含硅等等的磨擦颗粒、与铜复合形成的有机材料、铜抗腐蚀剂、氧化剂等等。由于钽和氧化硅的抛光速度相对较慢，因此当Ta的阻挡金属层21a或SiO2的牺牲膜30被暴露时，可以停止抛光。
由于铜的抛光速度相对较快，因此凹陷形成在被遗留在布线沟槽19中的铜布线层21c的表面上。最好使牺牲膜3较厚，使得凹陷的最深部分变得比牺牲膜30的底部更高。
如图2F中所示，通过使用对钽或氧化硅的抛光速度比对铜的抛光速度更快的抛光液体对种子层21b和阻挡金属层21a进行化学机械抛光。要被使用的抛光液体例如包含硅等等的磨擦颗粒、有机酸、铜抗腐蚀剂。
当对钽的阻挡金属层21b和SiO2的牺牲膜30进行抛光时，在图2E中所示的铜层21c的表面上的凹陷被平面化。当进一步进行抛光时，铜层21c的暴露表面突起。由于抛光压力集中在突起区域，因此铜层21c的表面最终被平面化。
如图2G中所示，当由疏水性的SiOC所制成的第五层间绝缘膜18被暴露时，由于第五层间绝缘膜18作为一个抛光停止层，因此可以高度可重复性地停止抛光。在相对较低的铜抛光速度的抛光条件下，难以在铜层21c的表面上形成凹陷。还可以避免侵蚀的形成。
图3A和3B为示出在基片表面上形成的凹陷的深度与布线宽度之间的关系的示意图。图3A示出当使用第一实施例的布线图案形成方法时的凹陷深度，以及图3B示出当使用常规布线图案形成方法时的凹陷深度。横坐标表示以“微米”为单位的布线宽度，以及纵坐标表示相对于虚拟平面的以“纳米”为单位的凹陷深度。布线图案的面积为整个基片表面的80％。
从图3A和3B的比较可以看出，当使用第一实施例的布线图案形成方法时，凹陷较浅。通过采用第一实施例的布线图案形成方法，可以充分地在CMP之后对基片表面进行平面化。
在第一实施例中，第四和第五层间绝缘膜16和18由具有比SiO2的介电常数更低的介电常数的SiOC所制成。因此可以减小在线路之间的寄生电容。
SiC的薄覆盖层可以置于图2A中所示的第五层间绝缘膜18和牺牲膜30之间。例如，覆盖层的厚度大约为30至50纳米。在图2G中所示的CMP的状态之后，SiC的薄覆盖层被遗留在第五层间绝缘膜18的表面上。在CMP过程中不容易形成划痕。
第五层间绝缘膜18可以由包含Si、O、C和H的绝缘材料所制成。
接着，参见图4A至4G，将描述根据第二实施例的布线图案形成方法。制备由达到图1中所示的第三层间绝缘膜11的多个层面所形成的基片。下面将描述在比第三层间绝缘膜11更高的层面上形成布线层的方法。
如图4A中所示在第三层间绝缘膜11的表面上，顺序地形成具有50纳米厚度的SiC的覆盖层40、400纳米厚的低介电常数的有机绝缘材料(例如Dow化学公司的SiLK)、50纳米厚的SiC的覆盖层42以及100纳米厚的SiO2的牺牲膜43。覆盖层40和42以及牺牲膜43由PE-CVD方法而形成。第六层间绝缘膜41通过覆涂方法而形成。
如图4B中所示，光刻胶膜45被覆盖在牺牲膜43的表面上，并且对应于布线图案的开口通过普通的光刻方法在光刻胶膜45中形成。通过使用光刻胶膜45作为掩膜，牺牲膜43、覆盖层42和第六层间绝缘膜41被蚀刻到第六层间绝缘膜41的中部深度处，以形成布线沟槽46，例如，牺牲膜43、覆盖层42和第六层间绝缘膜41通过使用包含C4F6的气体或包含CHF3的气体进行干法蚀刻。在形成布线沟槽46之后，除去光刻胶膜45。
如图4C中所示，牺牲膜45的上表面和布线沟槽46的内表面被光刻胶膜47所覆盖，并且对应于要形成的通孔的开口形成在光刻胶膜47中。通过使用光刻胶膜47作为掩膜，蚀刻第六层间绝缘膜41。例如，通过使用NH3和H2的混合气体对第六层间绝缘膜41进行干法蚀刻。从而形成通孔48，并且覆盖层40被暴露在通孔的底部上。在第六层间绝缘膜41被蚀刻之后除去光刻胶膜47。
在通孔48的底部上暴露的覆盖层40被除去，以暴露下层的铜布线层。例如，通过使用包含CH2F2的气体对覆盖层40进行干法蚀刻。
如图4D中所示用具有10纳米厚度的由钽(Ta)所制成的阻挡金属层50a覆盖布线沟槽46和通孔48的内表面以及牺牲膜43的表面。在阻挡金属层50a的表面上，形成具有150纳米厚度的铜(Cu)的种子层50b。接着，进行镀铜以形成铜层50c。
如图4E中所示，通过使用对铜的抛光速度比对钽或氧化硅的抛光速度更快的抛光液体对铜层50c进行化学机械抛光。由于钽和氧化硅的抛光速度相对较慢，因此当钽的阻挡金属层50a或SiO2的牺牲膜43被暴露时，可以停止抛光。
由于铜的抛光速度相对较快，因此凹陷形成在遗留在布线沟槽46中的铜布线层50c的表面上。最好，使牺牲膜43较厚，从而使得该凹陷的最深部分高于牺牲膜43的底部。
如图4F中所示，通过使用对钽或氧化硅的抛光速度比对铜的抛光速度更快的抛光液体对牺牲膜43、铜层50c、种子层50b和阻挡金属层50a进行化学机械抛光。
当对钽的阻挡金属层50b和SiO2的牺牲膜43进行抛光时，如图4E中所示的铜层50c的表面上的凹陷被平面化。当进一步进行抛光时，铜层50c的暴露表面突起。由于抛光压力集中在突起区域上，因此铜层50c的表面最终被平面化。
如图4G中所示，当由疏水性的SiOC所制成的覆盖层42被暴露时，由于覆盖层42作为抛光阻挡层，因此可以阻止抛光。在布线沟槽46和通孔48中，遗留由阻挡金属层50a、种子层50b和铜层50c所构成铜布线层50。在对铜的相对较低抛光速度的条件下，难以在铜层50c的表面上形成凹陷。还可以避免侵蚀的形成。
在第二实施例中。尽管覆盖层42由SiC所制成，但是类似于SiC还可以使用疏水性的SiOC。覆盖层42可以具有SiOC层和SiC层的双层结构。从介电常数来看，覆盖层42由SiOC所制成是有效的。但是，如果SiOC层在CMP过程中被暴露，则容易形成划痕。由于SiC层形成在SiOC层上，因此可以避免划痕的形成。
并且在第二实施例中，SiLK(Dow化学公司的注册商标)被用作为第六层间绝缘膜低介电常数的有机材料。还可以使用其它材料，例如聚四氟乙烯(PTFE)、FLARE(Honeywell公司的注册商标)、苯环丁烯(BCB)、methylsilsesquioxane(甲基硅倍半氧化物，MSQ)(例如，JSR公司的LKD)等等。第六层间绝缘膜可以是低介电常数的多孔绝缘材料，而不采用有机绝缘材料。
本发明已经结合优选实施例进行描述。本发明不仅限于上述实施例。显然本领域的技术人员可以作出各种变型、改进、组合等等。

Claims (11)

1.一种制造半导体器件的方法，其中包括如下步骤：
(a)在下层基片上形成第一绝缘膜，该第一绝缘膜包括第一绝缘材料；
(b)在第一绝缘膜上形成第二绝缘膜，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料；
(c)形成穿过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度；
(d)在第二绝缘膜上淀积包括导电材料的布线层，该布线层埋住该沟槽；
(e)对该布线层进行抛光，以把布线层遗留在该沟槽中；以及
(f)在第二绝缘膜的抛光速度比布线层的抛光速度更快的条件下对布线层和第二绝缘膜进行抛光，直到第一绝缘膜被暴露。
2.根据权利要求1所述的方法，其中所述步骤(e)在布线层的抛光速度比第二绝缘膜的抛光速度更快的条件下对布线层进行抛光。
3.根据权利要求1所述的方法，其中所述步骤(e)在形成于布线层表面上的凹陷的最深位置比第二绝缘膜的底部更高的状态下停止抛光。
4.根据权利要求1所述的方法，其中第一绝缘膜的表面为疏水性的。
5.根据权利要求1所述的方法，其中所述步骤(d)包括在淀积布线层之前淀积用于防止布线层的导电材料扩散的阻挡金属层的步骤，该布线层被淀积在阻挡金属层上。
6.根据权利要求5所述的方法，其中所述步骤(e)对布线层执行抛光，直到阻挡金属层或第二绝缘膜被暴露时为止。
7.根据权利要求1所述的方法，其中：
所述步骤(a)包括在形成第一绝缘膜之前在下层基片上形成第三绝缘膜的步骤，第三绝缘膜包括具有比第一绝缘膜的介电常数更小的介电常数的有机绝缘材料或多孔绝缘材料；以及
所述步骤(c)形成至少到达第三绝缘膜的中间深度的沟槽。
8.根据权利要求1所述的方法，其中第一绝缘膜包括选自由SiC、SiOC和SiOCH构成的组中的材料。
9.根据权利要求1所述的方法，其中第二绝缘膜包括氧化硅。
10.根据权利要求1所述的方法，其中所述布线层包括铜或主要含铜的合金。
11.一种形成布线层的方法，其中包括如下步骤：
(a)在下层基片上形成第一绝缘膜，该第一绝缘膜包括第一绝缘材料；
(b)在第一绝缘膜上形成第二绝缘膜，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料；
(c)形成穿过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度；
(d)在第二绝缘膜上淀积包括导电材料的布线层，该布线层埋住该沟槽；
(e)对该布线层进行抛光，以把布线层遗留在该沟槽中；以及
(f)在第二绝缘膜的抛光速度比布线层的抛光速度更快的条件下对布线层和第二绝缘膜进行抛光，直到第一绝缘膜被暴露。
CNB031064248A 2002-06-07 2003-02-25 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法 Expired - Fee Related CN1225019C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP166621/2002 2002-06-07
JP2002166621A JP4076131B2 (ja) 2002-06-07 2002-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1467817A CN1467817A (zh) 2004-01-14
CN1225019C true CN1225019C (zh) 2005-10-26

Family

ID=29706730

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031064248A Expired - Fee Related CN1225019C (zh) 2002-06-07 2003-02-25 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法

Country Status (5)

Country Link
US (1) US6686285B2 (zh)
JP (1) JP4076131B2 (zh)
KR (1) KR100814234B1 (zh)
CN (1) CN1225019C (zh)
TW (1) TWI224536B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253791A (ja) * 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
US7217649B2 (en) * 2003-03-14 2007-05-15 Lam Research Corporation System and method for stress free conductor removal
JP2006165214A (ja) * 2004-12-07 2006-06-22 Sony Corp 半導体装置およびその製造方法
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
JP4231055B2 (ja) * 2006-02-06 2009-02-25 株式会社東芝 半導体装置及びその製造方法
JP2007251135A (ja) * 2006-02-18 2007-09-27 Seiko Instruments Inc 半導体装置およびその製造方法
JP2007294514A (ja) * 2006-04-21 2007-11-08 Renesas Technology Corp 半導体装置
US8193087B2 (en) 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法
JP2012064713A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 半導体装置の製造方法
US11862607B2 (en) * 2021-08-16 2024-01-02 Micron Technology, Inc. Composite dielectric structures for semiconductor die assemblies and associated systems and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
KR100238220B1 (en) * 1996-12-17 2000-01-15 Samsung Electronics Co Ltd Plattening method of semiconductor device
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
JP2001144086A (ja) * 1999-08-31 2001-05-25 Sony Corp 埋め込み配線の形成方法、及び、基体処理装置
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6380003B1 (en) * 1999-12-22 2002-04-30 International Business Machines Corporation Damascene anti-fuse with slot via
US6503827B1 (en) * 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US20020064951A1 (en) * 2000-11-30 2002-05-30 Eissa Mona M. Treatment of low-k dielectric films to enable patterning of deep submicron features
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
US6562725B2 (en) * 2001-07-05 2003-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers
KR100442863B1 (ko) * 2001-08-01 2004-08-02 삼성전자주식회사 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
JP4131786B2 (ja) * 2001-09-03 2008-08-13 株式会社東芝 半導体装置の製造方法およびウエハ構造体
US6440840B1 (en) * 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits
US6531386B1 (en) * 2002-02-08 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dish-free copper interconnects

Also Published As

Publication number Publication date
US20030228765A1 (en) 2003-12-11
KR100814234B1 (ko) 2008-03-17
TWI224536B (en) 2004-12-01
JP4076131B2 (ja) 2008-04-16
KR20030095189A (ko) 2003-12-18
CN1467817A (zh) 2004-01-14
JP2004014828A (ja) 2004-01-15
TW200307589A (en) 2003-12-16
US6686285B2 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
CN1815711A (zh) 内连线结构及其形成方法
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN101064296A (zh) 半导体装置及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1893020A (zh) 半导体器件及其制造方法
CN1812074A (zh) 形成互连结构和半导体器件的方法
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
CN1967845A (zh) 半导体器件及其制造方法
CN1225019C (zh) 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
CN1467818A (zh) 制造具有多层布线的半导体器件的方法
CN1614764A (zh) 半导体器件的制造方法
CN1134835C (zh) 半导体器件及其制造方法
CN1106033C (zh) 层间介电层平坦化制造方法
US6495448B1 (en) Dual damascene process
CN1258097A (zh) 形成双镶嵌布线的方法
CN100341135C (zh) 半导体装置
CN1192427C (zh) 制造具有至少一个金属化平面的集成电路的方法
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
CN1208832C (zh) 半导体器件及其制造方法
US6632707B1 (en) Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
US7482276B2 (en) Semiconductor device and method of manufacturing the same
CN1748297A (zh) 用于互连结构的金属蚀刻方法和通过这种方法获得的金属互连结构
CN1652330A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051026

Termination date: 20200225

CF01 Termination of patent right due to non-payment of annual fee