CN1221080C - 平滑的时钟切换方法及时钟*** - Google Patents
平滑的时钟切换方法及时钟*** Download PDFInfo
- Publication number
- CN1221080C CN1221080C CN 03147841 CN03147841A CN1221080C CN 1221080 C CN1221080 C CN 1221080C CN 03147841 CN03147841 CN 03147841 CN 03147841 A CN03147841 A CN 03147841A CN 1221080 C CN1221080 C CN 1221080C
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- deck
- locked loop
- time block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000012360 testing method Methods 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种平滑的时钟切换方法，该方法包括步骤：检测主用时钟时钟/帧头；当检测到主用时钟丢失时，切换到备用时钟；该方法还包括：分别利用定时模块和单盘中的二个计数器产生二个帧头，通过比较所述二个帧头的偏差来进行时钟沿差检测；根据时钟沿差的检测结果，通过调整所述锁相环输出的鉴相时钟的相位关系，进行频率补偿。本发明同时公开了相应的时钟***，解决了模拟锁相环在时钟切换的情况下容易瞬态失锁的问题，及时钟切换时不同单盘间的时钟沿差。
Description
技术领域
本发明涉及一种时钟切换方法及时钟***，特别涉及一种平滑的时钟切换方法及时钟***。
背景技术
对时钟要求很高的设备中往往需要配置主用定时模块和备用定时模块二个中心定时模块，通过直接利用主用定时模块送来的时钟或者利用锁相环跟踪主用定时模块送来的时钟，其他业务单盘的时钟必须与主用定时模块保持同步。
一般情况下，备用定时模块的时钟是跟踪主用定时模块的时钟，所以时钟频率上是同频，但是相位是不同。
当***中业务单盘必须由主用时钟切换到备用时钟的时候，例如拔掉主用定时模块、主用时钟失效、下命令倒换等情况下，由于主用时钟和备用时钟相位不同、检测主用时钟失效需要一定的时钟周期、或者在拔掉定时模块的时候业务单盘收到的时钟出现时钟沿抖动(导致时钟沿个数的增加)，从而导致***中的业务单盘出现时钟相位突变、时钟沿个数的增加或者减少(即业务单盘频率的比中心定时模块的频率变快或者变慢，在下文中都简称时钟沿差或者沿差)。
而时钟相位的突变、不同单盘间的沿差将可能导致***时钟的严重抖动、业务的误码或者更严重的告警。
下面，对传统的业务单盘上的时钟的处理进行说明。
图1示出了单总线没有锁相环的时钟***的构成示意图。如图1所示，时钟***总线为单总线，业务单盘上没有模拟锁相环，也没有数字锁相环。对于这种时钟***，其实现很简单，价格最低，但是存在时钟相位突变，不可避免出现不同单盘时钟沿差。采用这种方式的***能够减少背板布线；时钟帧头切换的逻辑全部在定时模块单盘中实现，其他单盘不需要控制，因此控制相对简单。但由于是单总线，所以如果定时模块1和定时模块2出现其中一个定时模块单盘总线失控，将导致另外一块定时模块的时钟也无法正常送给其他单板，导致主用和备用时钟失效。在进行时钟切换的时候，该时钟***无法避免出现时钟相位突变，也不可避免出现不同单盘的时钟沿差。从而导致业务的误码或更严重的告警。
图2示出了单总线具有模拟锁相环的时钟***的构成示意图。如图2时钟***总线为单总线，业务单盘上采用模拟锁相环。该时钟***价格略高，在***中采用模拟锁相环，可以避免时钟相位的突变，可以有效避免光接口因为相位的突变所导致的光口抖动和业务的中断。由于没有采用高速信号来检测时钟，所以当主用时钟丢失的时候，需要几个周期才能检测出时钟丢失，然后才能切换，这样其他单盘得到的时钟就会丢几个时钟周期。不可避免出现不同单盘时钟沿差。由于时钟的切换是在定时模块上进行的，其他单盘无法确切知道切换的时间，不能对模拟锁相环进行控制，当时钟出现丢失周期的时候，容易导致切换瞬间，锁相环的鉴相输出信号(UP/DOWN)宽度太大，导致锁相环瞬间失锁(特别是在主用定时模块突然失效或者被拔掉)。无法避免在切换的过程中不同单盘有沿差，如果进行多次时钟切换的话，很可能导致不同单盘之间的时钟沿差越来越大，导致单盘之间的业务FIFO无法容忍沿差而溢出，导致业务中断。在这种情况下一般是采用CPU重新对齐***中单盘的帧头和FIFO来使业务重新畅通，但是业务中断总是不可避免的。
图3示出了双总线具有数字锁相环的时钟***的构成示意图。如图3所示，时钟***总线为双总线，业务单盘上采用数字锁相环。
每一个业务单盘上采用数字锁相环，在主用时钟丢失的情况下，能进行自动检测，从而数字锁相环自动进入保持状态，从而避免了时钟相位的突变。数字锁相环能够自动检测时钟质量，当时钟丢失的时候能够自动进入保持状态，不会出现失锁现象，锁相环稳定性好。由于业务单盘上时钟由跟踪状态转为保持状态，然后由保持状态再次转为跟踪状态；备用定时模块也由跟踪原来的主用定时模块转为保持状态，然后再转为跟踪状态或者自由振荡，在切换的过程中，在业务单盘时钟重新跟上备用时钟源之前，是有可能出现时钟沿差的，特别是经过多次切换后，沿差可能会越来越大。数字锁相环本身是无法检测到时钟沿差的。时钟状态的改变一般需要CPU的干预。而且业务单盘采用数字锁相环，一般价格比较昂贵。
综合上述，传统的时钟***的时钟切换的过程中容易出现以下几个基本问题：时钟相位突变；不同单盘存在时钟沿差；单盘采用模拟锁相环的情况下，模拟锁相环的存在瞬态稳定性问题。
发明内容
针对上述问题，本专利的目的在于提供一种平滑的时钟***及时钟切换/调整方法，对采用模拟锁相环进行控制的情况下，避免模拟锁相环瞬间失锁的现象，同时保证时钟切换的情况下，避免不同单盘产生过大的时钟沿差，避免输出时钟的相位突变，从而保证***工作的稳定，不会出现误码或者其他告警。
根据本发明的一个方面，提供了一种时钟***平滑切换时钟的方法，该时钟***包含：主用定时模块、备用定时模块、时钟***总线和包含锁相环的单盘，所述方法包括步骤：检测主用时钟时钟/帧头；当检测到主用时钟丢失时，切换到备用时钟；其特征在于，所述方法还包括：分别利用定时模块和单盘中的二个计数器产生二个帧头，通过比较所述二个帧头的偏差来进行时钟沿差检测；根据时钟沿差的检测结果，通过调整所述锁相环输出的鉴相时钟的相位关系，进行频率补偿。
在锁相环为模拟锁相环的情况下，通过对模拟锁相环输出的鉴相时钟的相位关系进行控制，把模拟锁相环的输出UP/DOWN信号控制在很小的一个值，从而避免锁相环的瞬间失锁。
根据本发明的另一个方面，提供了一种平滑切换时钟的时钟***，该时钟***包含：主用定时模块和备用定时模块，时钟***总线，时钟/帧头检测装置，时钟切换装置和包括锁相环的单盘，其特征在于所述单盘还包括：时钟沿差检测装置，分别利用定时模块和单盘中的二个计数器产生二个帧头，通过比较所述二个帧头的偏差来进行时钟沿差检测；频率补偿装置，根据时钟沿差的检测结果，通过调整所述锁相环输出的鉴相时钟的相位关系，进行频率补偿。
在锁相环为模拟锁相环的情况下，所述单盘还包含锁相环控制装置，通过对模拟锁相环输出的鉴相时钟的相位关系进行控制，把模拟锁相环的输出UP/DOWN信号控制在很小的一个值，从而避免锁相环的瞬间失锁。
根据下述详细说明，本发明的其它适用范围将变得显而易见，但是，应当明确指出本发明的优选实施例的详细说明和具体例子只是作为示例给出的，因为对本领域的技术人员来说，根据下述详细说明，本发明的精神和范围内的各种变化和修改是显而易见的。
附图说明
根据下面给出的详细说明和附图，可更充分地理解本发明，其中：
图1示出了单总线没有锁相环的时钟***的构成示意图；
图2示出了单总线具有模拟锁相环的时钟***的构成示意图；
图3示出了双总线具有数字锁相环的时钟***的构成示意图；
图4示出了根据本发明的双总线具有锁相环的时钟***的构成示意图。
具体实施方式
以下详细说明本发明采用的技术的具体实现。
图4示出了根据本发明的双总线具有锁相环的时钟***的构成示意图。
图4示出了根据本发明的双总线具有锁相环的时钟***包含主用定时模块1和备用定时模块2、时钟/帧头总线和单盘。单盘可以为多个单盘(#1，…，#n)。下面以一个单盘为例进行描述。
单盘包含：时钟帧头检测/选择、模拟锁相环、锁相环控制模块、时钟沿差检测模块、频率补偿电路、时钟帧头分配。
单盘采用时钟帧头双总线方式，每一个定时模块都有一个时钟/帧头送到单板。单板自动根据通过时钟/帧头丢失检测判定的时钟/帧头的好坏，以及CPU的配置来选择时钟源。如图4所示，该时钟***总线为时钟/帧头双总线，因此其中一个定时模块的总线出现失控不会导致另外一个定时模块的时钟/帧头失效。此外，每一块单盘独立控制本板的时钟/帧头，不会出现其中某一个单盘有问题，导致其他单盘出故障的现象。
时钟/帧头丢失检测是采用高速时钟(如155M)来实现输入时钟/帧头的丢失的检测，因此，实现检测的准确和快速，检测一般在1/2个***时钟周期内完成，不会出现几个周期的时钟丢失。检测用的高速时钟可以是与输入时钟/帧头同步，也可以是异步的。
模拟锁相环包含鉴相电路、低通滤波器、VCO和频率转换电路。
鉴相电路可以是通用的鉴相电路，其输入为锁相环控制模块输出的二个鉴相时钟，一个是参考源CLK_REF，另一个是反馈时钟CLK_FEEDBACK。该鉴相电路的输出为控制低通滤波器的UP/DOWN信号。
低通滤波器可以是采用运放组成的通用低通滤波器，用于对输入的鉴相电路的UP/DOWN信号进行低通滤波。
VCO和频率转换电路可以采用通用的压控晶体和频率转换电路，用低通滤波器的输出来控制VCO的输出频率，用于实现平滑的高速时钟输出(如155M)。
锁相环控制模块用于通过制控锁相环的鉴相输出(UP/DOWN)的信号，避免UP/DOWN信号宽度过大(控制在N个155M的时钟周期之内，即N*6.4ns)，从而有效地避免锁相环瞬间失锁。锁相环控制模块包括：分频电路、分频控制电路。分频电路包含二个计数器(或者分频器)计数器#1和计数器#2，计数器#1用于把中心定时模块来的输入时钟(CLK_SYS)分频到鉴相频率CLK_REF，计数器#2把反馈时钟(本例是155M)分频到鉴相频率CLK_FEEDBACK，CLK_REF和CLK_FEEDBACK分别是送给锁相环的鉴相电路的二个鉴相时钟。分频控制电路用于监视CLK_REF和CLK_FEEDBACK的相位，即监视计数器#1、#2的计数值，如果出现相位过大，则通过改变计数器#1、#2的值来调整CLK_REF和CLK_FEEDBACK的相位，从而避免锁相环输出的UP/DOWN信号宽度过大。
时钟沿差检测模块通过采用二个计数器#C1、#C2产生二个帧头，其中计数器#C1位于中心定时模块上，由中心定时的时钟来驱动，产生帧头为FP_SYS；计数器#C2在单盘上，由单盘上锁相环平滑后的时钟(本例为155M)驱动产生帧头FP_FREERUN。因FREERUN帧头采用平滑后的时钟记数方式产生(即由计数器#C2产生)，所以不会因为输入帧头FP_SYS的切换导致输出帧头FP_FREERUN相位的突变。单盘利用高速时钟对这二个帧头FP_SYS、FP_FREERUN的相位偏差进行量化，量化的结果就是中心定时模块的时钟与单盘上锁相环平滑后的时钟之间的时钟沿差的值。上述的二个计数器可以是独立的，也可以是芯片内部集成的。计数器也可以简化为分频器。
频率补偿电路用于通过调整鉴相时钟CLK_REF与CLK_FEEDBACK的相位关系，来实现VCO输出频率的调整。频率补偿电路从时钟沿差检测模块得到调整频率指示信号(加快或者减慢频率)；根据调整的指示信号产生控制时序，由控制时序来调整计数器#1、#2的值，从而控制CLK_REF和CLK_FEEDBACK的相位，这样就可以控制UP/DOWN信号宽度的大小，从而实现加快或者减慢VCO的输出频率。这样就可以把时钟沿差调整到***可以容忍的范围(不同的***容忍范围不同)，确保不会因为时钟沿差过大导致业务FIFO的溢出。
时钟帧头分配模块的时钟来源是VCO的输出时钟(本例为155M时钟)，帧头来源是FREERUN帧头，可以根据单盘中各个芯片的不同要求给出需要的时钟和帧头。
上述的时钟帧头检测、锁相环控制、时钟沿差检测、时钟频率补偿功能模块可以由可编程器件，例如FPGA实现。由于本发明采用时钟/帧头双总线方式，需要检测的主用时钟时钟和备用时钟以及主用帧头和备用帧头都可以引入到可编程器件FPGA内部，用高速时钟(在本实施例中例如为155M时钟)，对***低速时钟(在本实施例中例如为19M时钟)/帧头(在本实施例中例如为2K频率帧头)检测。
所以，***时钟丢失将会在不到1/2个***时钟周期内检测到，检测非常迅速。并且由FPGA直接控制切换，不会出现丢掉好几个时钟周期的现象，切换时间很快。
当检测到主用时钟丢失，并且切换到备用时钟的时候，分频控制电路就会控制鉴相时钟的相位CLK_REF、CLK_FEEDBACK，从而控制锁相环的UP/DOWN信号的输出不出现很大宽度的信号，避免模拟锁相环瞬态失锁。
虽然时钟丢失的检测很快，但是当主用定时模块被拔掉等情况下，还是无法完全避免出现瞬时的不同单盘间时钟沿差的概率，虽然这种概率比较低，这时候需要检测到这种时钟沿差。本发明利用二个计数器产生#C1和#C2的二个帧头，FREERUN帧头和***帧头FP_SYS，并将FREERUN帧头FP_FREERUN与输入的***帧头FP_SYS进行比较，如果发现FREERUN帧头与输入的***帧头FP_SYS出现相位上的偏差，则说明不同的单盘之间存在时钟沿差。
当单盘上检测到沿差的时候，频率补偿电路就会启动频率补偿，通过调整鉴相时钟的相位CLK_REF、CLK_FEEDBACK来增大或者减少锁相环的UP/DOWN信号的宽度，实现调快或者调慢VCO输出的频率，这样就可以把不同单盘上的沿差控制在***允许的范围内。
虽然本发明的实施例采用双时钟/帧头总线，但本领域的技术人员应当理解本发明并不局限于双总线方式，单总线方式也是适用的。
虽然本发明的实施例中时钟/帧头的检测和切换是在单盘上进行的，但本领域的技术人员应当理解本发明并不局限于在单盘进行，时钟/帧头的检测和切换也可以在中心定时模块上进行。
虽然本发明的实施例中时钟/帧头检测采用的是高速时钟(如155M)，但本领域的技术人员应当理解时钟/帧头的检测也可以是芯片自动检测。
虽然在本发明的实施例中频率补偿技术是在模拟锁相环为基础上阐述的，但本领域的技术人员应当理解本发明的频率补偿技术并不局限于模拟锁相环，该频率补偿也适用于数字锁相环。对于数字锁相环来说，通过控制输入参考源(即跟踪源)的相位也可以进行频率补偿。
虽然本发明的实施例中的时钟帧头检测、锁相环控制、时钟沿差检测、时钟频率补偿功能模块的实现是采用可编程器件FPGA实现，但本领域的技术人员应当理解实现这些功能不局限于用FPGA，其他可编程器件也可以，当然也可以设计成专用芯片来实现。
上述说明描述了根据本发明的时钟***及平滑的时钟切换/调整方法，但是本发明的范围并不局限于这里表示和说明的具体细节和典型实施例。本领域的技术人员应当理解在不脱离由下述权利要求和它们的等同所限定的本发明的精神和范围的情况下，可对其做出各种改变、修改和变化。
Claims (6)
1.一种时钟***平滑切换时钟的方法，该时钟***包含：主用定时模块、备用定时模块、时钟***总线和包含模拟锁相环的单盘，所述方法包括步骤：
检测主用和备用时钟/帧头；
当检测到主用时钟丢失时，切换到备用时钟；
其特征在于，所述方法还包括：
分别利用定时模块和单盘中的二个计数器产生二个帧头，通过比较所述二个帧头的偏差来进行时钟沿差检测；
根据时钟沿差的检测结果，通过调整所述模拟锁相环输出的鉴相时钟的相位关系，进行频率补偿。
2.如权利要求1所述的方法，其中通过对模拟锁相环输出的鉴相时钟的相位关系进行控制，把模拟锁相环的输出UP/DOWN信号控制在预定的范围内，从而避免锁相环的瞬间失锁。
3.如权利要求2所述的方法，其中时钟沿差检测、频率补偿、锁相环控制用可编程器件实现。
4.一种平滑切换时钟的时钟***，该时钟***包含：主用定时模块和备用定时模块，时钟***总线，包含时钟/帧头检测装置、时钟切换装置和模拟锁相环的单盘，所述时钟/帧头检测装置用于检测主用和备用时钟/帧头，所述时钟切换装置用于当检测到主用时钟丢失时，切换到备用时钟，
其特征在于所述单盘还包括：
时钟沿差检测装置，分别利用定时模块和单盘中的二个计数器产生二个帧头，通过比较所述二个帧头的偏差来进行时钟沿差检测；
频率补偿装置，根据时钟沿差的检测结果，通过调整所述锁相环输出的鉴相时钟的相位关系，进行频率补偿。
5.如权利要求4所述的时钟***，所述单盘还包含锁相环控制装置，通过对模拟锁相环输出的鉴相时钟的相位关系进行控制，把模拟锁相环的输出UP/DOWN信号控制在预定的范围内，从而避免锁相环的瞬间失锁。
6.如权利要求5所述的时钟***，其中时钟沿差检测装置、频率补偿装置、锁相环控制装置是用可编程器件实现的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03147841 CN1221080C (zh) | 2003-06-25 | 2003-06-25 | 平滑的时钟切换方法及时钟*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03147841 CN1221080C (zh) | 2003-06-25 | 2003-06-25 | 平滑的时钟切换方法及时钟*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1484384A CN1484384A (zh) | 2004-03-24 |
| CN1221080C true CN1221080C (zh) | 2005-09-28 |
Family
ID=34156176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03147841 Expired - Fee Related CN1221080C (zh) | 2003-06-25 | 2003-06-25 | 平滑的时钟切换方法及时钟*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1221080C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103001789B (zh) * | 2011-09-19 | 2017-09-29 | 中兴通讯股份有限公司 | 时钟倒换方法和装置 |
| CN106656392A (zh) * | 2016-12-26 | 2017-05-10 | 广东大普通信技术有限公司 | 一种时钟参考无缝切换的方法及装置 |
| CN108418580B (zh) * | 2018-01-24 | 2021-11-26 | 晶晨半导体(上海)股份有限公司 | 一种通过频率计测量中央处理器内部锁相环稳定性的方法 |
-
2003
- 2003-06-25 CN CN 03147841 patent/CN1221080C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1484384A (zh) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其*** | |
| US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
| CN1266873C (zh) | 同步电路 | |
| CN1815892A (zh) | 一种检测相位误差并产生控制信号的电路 | |
| JP2013179671A (ja) | シリアルクロック及びデータリカバリのための信号インタリービング | |
| CN112565554B (zh) | 一种基于fpga的时钟同步*** | |
| CN1592134A (zh) | 主备时钟的相位对齐方法 | |
| CN1156995C (zh) | 数字通讯***中可热插拔主备无抖动切换方法及装置 | |
| CN1221080C (zh) | 平滑的时钟切换方法及时钟*** | |
| CN1230985C (zh) | 具有整形相位误差信号的锁相环及其方法 | |
| CN1794618A (zh) | 数字时钟滤波器 | |
| CN1674704A (zh) | 一种在wcdma***基站内实现时钟冗余备份的方法和装置 | |
| WO2007000111A1 (fr) | Dispositif permettant l'alignement d'une phase d'horloge entre un carte d'horloge principale et une carte d'horloge de secours et procede et carte d'horloge correspondants | |
| JP2001111536A (ja) | 信号間に必要な対応関係を確保する信号処理方法および装置 | |
| CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN1581715A (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| CN1555168A (zh) | 一种主备同步数字系列设备定时源的无损切换方法 | |
| CN100512010C (zh) | 能够消除偏移的锁相环*** | |
| WO2011003318A1 (zh) | 一种源同步接收装置及源同步方法 | |
| US7595698B2 (en) | PLL lock time reduction | |
| CN1187899C (zh) | 用于锁相环中的保持电路的***和方法 | |
| CN1581013A (zh) | 一种防止主备时钟切换时总时钟输出产生毛刺的方法 | |
| CN1277363C (zh) | 主备时钟互锁控制方法 | |
| CN112910590A (zh) | 一种时钟同步***及方法 | |
| CN114696822A (zh) | 相位调谐装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: UT STARCOM COMMUNICATION CO., LTD. Free format text: FORMER OWNER: UTSTARCOM (CHINA) INCORPORATED Effective date: 20121218 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100027 CHAOYANG, BEIJING TO: 310053 HANGZHOU, ZHEJIANG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20121218 Address after: Hangzhou City, Zhejiang province Binjiang District 310053 Spring Road No. 1576 Leton Technology Park Building No. 3 Patentee after: UT Starcom Communication Co., Ltd. Address before: 100027 Beijing city Dongsishitiao Beihai Manhattan building B block 11 layer Patentee before: UT Sidakang (China) Co., Ltd. |
|
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: UT Starcom Communication Co., Ltd. Document name: Notification to Pay the Fees |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050928 Termination date: 20180625 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |