CN1277363C - 主备时钟互锁控制方法 - Google Patents

Abstract

本发明涉及通信设备中的主备时钟的互锁控制方法，其中，两时钟板分别生成各自的第一输出时钟、被分频时钟以及第二输出时钟，并分别将其第二输出时钟作为互锁信号送到对方的输出分频单元和选源模块；在主用时钟板中，其输出分频单元将被分频时钟直接分频处理为主用第二输出时钟；在备用时钟板中，其输出分频单元在对被分频时钟进行分频处理时，根据互锁信号来控制备用第二输出时钟的相位，从而使主用与备用第二输出时钟同相位。当外部时钟源正常时，两时钟板同时跟踪外部时钟源；当没有外部时钟源时，备用时钟板跟踪主用时钟板送来的互锁信号。本发明的方法可将两时钟板的第二输出时钟之间的实际相差减到5ns以内，以现两时钟板之间的平滑切换。

Description

主备时钟互锁控制方法

技术领域

本发明涉及通信领域，更具体地说，涉及一种用于通信设备中的主备时钟互锁控制方法。

背景技术

在通信领域的交换机或其它设备中，需要由专门的时钟板为设备提供时钟，为保证设备的连续稳定运行，通常要求其内部的时钟板具有冗余备份，即设有两块时钟板，当其中一块时钟板发生故障时，可由另一块时钟板继续工作，从而不会引起整个***的瘫痪，同时维护人员可对发生故障的时钟板进行检测维修。

在现有技术中，两块时钟板之间及它们与外部时钟源之间的工作方法有两种：其中一种方法是两块时钟板采取双平面工作，单独跟踪外部时钟源，互不受对方影响。在这种方法中，如图1所示，其中位于中间的是外部时钟源信号，上下两个分别是两块时钟板跟踪外部时钟源后输出的信号，虽然两块时钟板的频率都与外部时钟源一致，但由于各自分别跟踪外部时钟源，两块时钟板的信号分别与外部时钟源有一个不确定的相差工A1和A2，而两块时钟板之间的相差A就更加不确定。当一个超前而另一个滞后时，两块时钟板输出的信号之间的相差A会更大。如果单块时钟板与外部时钟源之的最大相差为W，则两块时钟板之间的相差A＝A1+A2，最大可达到2W。此时如果其中一块时钟板出现故障需要进行切换，就会有一个很大的相位跳变，无法做到平滑切换，也就无法保证设备能连续稳定地工作。

另一种方法是将两块时钟板分成主用与备用时钟板，仅主用时钟板跟踪外部时钟源，备用时钟板跟踪主用时钟板送来的互锁信号。如图2所示，其中由上到下依次是外部时钟源、主用与备用时钟板的信号。这种方法中，主用时钟板与外部时钟源之间的相差为B1；备用时钟板跟踪主用时钟板的输出信号，两者之间的相差为B2，其最大值为W，显然小于前一种方法中的2W，因而可减少主用与备用时钟板输出相差的不确定性，但是这个相差值还是较大，达到微秒(μs)至毫秒(ms)级，仍然不能做到平滑切换。并且在主用时钟板出现故障进行切换时，备用时钟板不能再跟踪主用时钟板，需要将其切换到直接跟踪外部时钟源，这一动作会带来新的问题，影响设备的连续稳定地工作。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种新的主备时钟互锁控制方法，使主用与备用时钟板之间的相差减到最小，以实现主用与备用时钟之间的平滑切换，保证其所在设备的连接稳定工作。

本发明的技术方案在于，一种主备时钟的互锁控制方法，其中，

A、两块时钟板分别生成各自的第一输出时钟信号、被分频时钟信号以及第二输出时钟信号，并分别将其第二输出时钟信号作为互锁信号送到对方的输出分频单元和选源模块，所述两块时钟板的选源模块(11)连接同一外部时钟源，两块时钟板的选源模块(11)屏蔽掉由对方时钟板送来的互锁信号，同时跟踪所述外部时钟源；

B、在主用时钟板中，其输出分频单元屏蔽掉由备用时钟板送来的互锁信号，将主用被分频时钟信号直接分频处理为主用第二输出时钟信号；

C、在备用时钟板中，其输出分频单元在对备用被分频时钟信号进行分频处理时，根据由主用时钟板送来的互锁信号来控制备用第二输出时钟信号的相位，在高频触发脉冲下，如检测到互锁信号的上升沿，则分频出上升沿，如检测到互锁信号的下降沿，则分频出下降沿，从而输出与主用第二输出时钟信号同相位的备用第二输出时钟信号。

本发明中，所述被分频时钟信号是通过以下步骤获得的：由恒温晶振单元产生本振时钟，再经第一锁相环倍频处理为基准时钟提供给DDS器件作为参考时钟；在CPU的控制下，由DDS器件输出一个高频时钟信号，再经过滤波整形后得到所述第一输出时钟信号；所述第一输出时钟信号经第二锁相环倍频处理后，得到所述被分频时钟信号。

所述两块时钟板按以下步骤跟踪外部时钟源：由选源模块和鉴相分频单元分别将外部时钟源和本时钟板的被分频时钟信号处理成同一频率的鉴相信号，再送到一个鉴相器；所述鉴相器将其鉴相值送到所述CPU，CPU通过软件滤波算法算出DDS值并送到所述DDS器件，DDS器件在所述DDS值控制下，输出与外部时钟源频率一致的第一输出时钟信号。

采用本发明的方法可使主用与备用时钟板之间的相差减到最小，如果其控制电路采用所在***的最高触发时钟，例如116M，则理论上可将主用与备用时钟之间的相关控制在4.3纳秒(ns)以内，可实现主用与备用时钟之间的平滑切换，保证其所在设备的连接稳定工作。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是现有技术中两块时钟板同时跟踪外部时钟源并独立工作时的波形图；

图2是现有技术中主用时钟板跟踪外部时钟源、备用时钟板跟踪主用时钟板时的波形图；

图3是本发明中时钟板的内部原理框图；

图4是本发明中主用与备用时钟板同时跟踪外部时钟源并互锁工作时的原理图。

具体实施方式

本发明的方法中，两块时钟板的硬件结构及所装软件完全相同，当其中一块被选为主用时钟板后，另一块则作为备用时钟板，此时两者的工作模式将有所不同。

如图3所示本发明中时钟板的内部原理框图。首先，由恒温晶振单元1产生出频率为8MHz的本振时钟，经第一锁相环12倍频处理后成为98MHz的基准时钟，作为参考时钟分别提供给DDS(直接频率合成)器件3、CPU 6以及鉴相器7；在CPU 6的控制下，DDS器件3根据该基准时钟输出一个19.44MHz的高频时钟信号，再经晶体滤波单元4和整形单元5处理后得到第一输出时钟信号，其频率为19.44MHz。19.44MHz的第一输出时钟信号经第二锁相环9倍频处理后，可得到116MHz的被分频时钟信号，该被分频时钟信号又被送到输出分频单元10，经分频处理后得到8KHz的第二输出时钟信号。

从图3中可以看出，选源模块11的输入信号包括外部时钟源及由对方时钟板送来的8KHz互锁信号；输出分频单元10的输入信号包括本时钟板的116MKHz被分频时钟信号、以及对方时钟板送来的8KHz互锁时钟信号。

本发明在有外部时钟源的情形下，两块时钟板同时跟踪这一外部时钟源，互锁信号用来控制主备时钟板相位的同步。如果没有外部时钟源，则主用时钟板自由运行；备用时钟板跟踪主用时钟板送来的互锁信号，以主用钟板送来的互锁信号作为外部时钟源。

一、两块时钟板同时跟踪外部时钟

两块时钟板同时跟踪外部时钟时的示意图如图4所示，此时主用与备用时钟板连接同一外部时钟源并互锁工作，其中：

1-1、主用与备用时钟板的选源模块都屏蔽掉由对方时钟板送来的8KHz互锁信号，两者的选源模块11和鉴相分频单元8分别将外部时钟源和116MHz的被分频时钟信号处理成同一频率(500Hz)的鉴相信号，输入鉴相器7，再由鉴相器将其鉴相值送到CPU，CPU通过软件滤波算法算出DDS值并送到DDS器件3，DDS器件在DDS值控制下，输出与外部时钟源频率一致的第一输出时钟信号，达到跟踪外部时钟源的目的。第一输出时钟信号与外部时钟源频率一致，并不是要二者的频率完全相同，而是指两者的频率之间有一个固定的系数关系。

1-2、在主用时钟板中，其输出分频单元屏蔽掉由备用时钟板送来的8KHz互锁信号，将本时钟板的116MHz被分频时钟信号直接分频处理为8KHz第二输出时钟信号。

1-3、在备用时钟板中，其输出分频单元在对116MHz备用被分频时钟信号进行分频处理时，根据由主用时钟板送来的互锁信号来控制备用第二输出时钟信号的相位，在高频触发脉冲下，如检测到互锁信号的上升沿，则分频出上升沿，如检测到互锁信号的下降沿，则分频出下降沿；从而让主用与备用时钟板的8KHz第二输出时钟信号同相位。

实际上，由于硬件及软件运行速度等方面的原因，主用与备用时钟板的8KHz第二输出时钟信号之间总是存在一定的相位差，为获得最小相位差，两块时钟板的控制电路的高频触发脉冲应采用***的最高频率时钟，也就是用最高的频率(最快的速度)来控制输出分频单元10工作过程。本发明中，可采用116MHz作为触发频率，在理论上可以将主用与备用时钟板的8KHz第二输出时钟信号之间的相差控制在4.3纳秒(ns)以内，远小于现有技术中的微秒级甚至毫秒级相位差。

本发明为消除时钟信号的线路延时等原因引起的误差，并不是将两块时钟板的8KHz第二输出时钟信号直接作为互锁信号送到对方，而是将其提前一个周期，然后分别送到对方的输出分频单元。

二、主用时钟板自由运行，备用时钟板跟踪主用时钟

本发明中，如果没有外部时钟源，则主用与备用时钟板的工作过程如下：

2-1、主用时钟板的选源模块屏蔽掉由备用时钟板送来的8KHz互锁信号，自由运行，不跟踪任何时钟源；备用时钟板跟踪主用时钟板送来的互锁信号，相当于以主用时钟板送来的8KHz互锁信号作为外部时钟源，其选源模块和鉴相分频单元分别将8KHz互锁信号和116MHz的被分频时钟信号处理成500Hz鉴相信号输入鉴相器，再由鉴相器将其鉴相值送到CPU，CPU通过软件滤波算法算出DDS值并送到DDS器件，DDS器件在DDS值控制下，输出与8KHz互锁信号频率一致的第一输出时钟信号，达到跟踪主用时钟送来的互锁信号目的。

2-2、在主用时钟板中，其输出分频单元屏蔽掉由备用时钟板送来的8KHz互锁信号，将本时钟板的116MHz被分频时钟信号直接分频处理为8KHz第二输出时钟信号。

2-3、在备用时钟板中，其输出分频单元在对116MHz备用被分频时钟信号进行分频处理时，根据由主用时钟板送来的8KHz互锁信号来控制备用第二输出时钟信号的相位，在高频触发脉冲下，如检测到互锁信号的上升沿，则分频出上升沿，如检测到互锁信号的下降沿，则分频出下降沿；从而让主用与备用时钟板的8KHz第二输出时钟信号同相位。

下面对比有外部时钟源与没有外部时钟源时的工作情况的区别：

(1)、有外部时钟源时，主备时钟板的选源模块均选择外部时钟源进行跟踪，互锁信号用来控制主备时钟板的相位同步；

(2)、没有外部时钟源时，主用时钟板自由震荡，互锁信号用来控制备用时钟板与主用时钟板的频率同步。

将本发明应用于具体设备，当主用与备用时钟板稳定跟踪上外部时钟源后，两者输出的8KHz第二输出信号之间的相差小于5ns。在***满配置运行时切换时钟平面未发生丢失信元现象，可实现平滑切换。

Claims (7)

1、一种主备时钟的互锁控制方法，其中，

A、两块时钟板分别生成各自的第一输出时钟信号、被分频时钟信号以及第二输出时钟信号，并分别将其第二输出时钟信号作为互锁信号送到对方的输出分频单元(10)和选源模块(11)，所述两块时钟板的选源模块(11)连接同一外部时钟源，两块时钟板的选源模块(11)屏蔽掉由对方时钟板送来的互锁信号，同时跟踪所述外部时钟源；

B、在主用时钟板中，其输出分频单元屏蔽掉由备用时钟板送来的互锁信号，将主用被分频时钟信号直接分频处理为主用第二输出时钟信号；

C、在备用时钟板中，其输出分频单元在对备用被分频时钟信号进行分频处理时，根据由主用时钟板送来的互锁信号来控制备用第二输出时钟信号的相位，在高频触发脉冲下，如检测到互锁信号的上升沿，则分频出上升沿，如检测到互锁信号的下降沿，则分频出下降沿，从而输出与主用第二输出时钟信号同相位的备用第二输出时钟信号。

2、根据权利要求1所述的方法，其特征在于，在所述两块时钟板中，所述被分频时钟信号是通过以下步骤获得的：

由恒温晶振单元(1)产生本振时钟，再经第一锁相环(2)倍频处理为基准时钟提供给DDS器件(3)作为参考时钟；

在CPU(6)的控制下，由DDS器件(3)输出一个高频时钟信号，再经过滤波整形后得到所述第一输出时钟信号；

所述第一输出时钟信号经第二锁相环(9)倍频处理后，得到所述被分频时钟信号。

3、根据权利要求2所述的方法，其特征在于，所述两块时钟板按以下步骤跟踪外部时钟源：

由选源模块(11)和鉴相分频单元(8)分别将外部时钟源和本时钟板的被分频时钟信号处理成同一频率的鉴相信号，再送到一个鉴相器(7)；

所述鉴相器(7)将其鉴相值送到所述CPU(6)，所述CPU(6)通过软件滤波算法算出DDS值并送到所述DDS器件(3)，所述DDS器件(3)在所述DDS值控制下，输出与外部时钟源频率一致的第一输出时钟信号。

4、根据权利要求3所述的方法，其特征在于，所述外部时钟源包括作为外部时钟的互锁信号。

5、根据权利要求1-4中任一项所述的方法，其特征在于，在所述步骤A中，将两块时钟板的第二输出时钟信号提前一个周期输出，分别作为互锁信号送到对方时钟板。

6、根据权利要求1-4中任一项所述的方法，其特征在于，在所述步骤C中，备用时钟板的控制电路所采用的高频触发脉冲是其所在***的最高时钟。

7、根据权利要求2-4中任一项所述的方法，其特征在于，所述本振时钟的频率为8MHz，基准时钟的频率为98MHz，所述第一输出时钟信号的频率为19.44MHz，被分频时钟信号的频率为116MHz，鉴相信号的频率为500Hz；第二输出时钟信号的频率为8KHz。

Images