CN1206328A - 电子模块形成相互连接的方法 - Google Patents

电子模块形成相互连接的方法 Download PDF

Info

Publication number
CN1206328A
CN1206328A CN98102528A CN98102528A CN1206328A CN 1206328 A CN1206328 A CN 1206328A CN 98102528 A CN98102528 A CN 98102528A CN 98102528 A CN98102528 A CN 98102528A CN 1206328 A CN1206328 A CN 1206328A
Authority
CN
China
Prior art keywords
flange
metal
pad
substrate
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98102528A
Other languages
English (en)
Inventor
东凯·尚官
莫汉·帕鲁丘里
阿奇尤特·阿沙里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Motor Co
Original Assignee
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Motor Co filed Critical Ford Motor Co
Priority to CN98102528A priority Critical patent/CN1206328A/zh
Publication of CN1206328A publication Critical patent/CN1206328A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种利用倒装法技术以提供印刷电路板和集成电路之间的相互连接的方法,这种方法涉及到结合焊接点的金属化、多种新的凸缘组成和镀层组成以提供可靠的相互连接,并且这种连接不会因硅装置和凸缘材料之间热导率系数的不同而失效。

Description

电子模块形成相互连接的方法
本发明涉及一种在印刷线路板电子模块上形成相互连接的方法。本发明之相互连接包括能够可靠地与印刷线路板一起使用的倒装法。
随着半导体工业的进一步发展，电路通常被设计成占据尽量小的空间。电路空间具有节省价值，同时电路的小型化能提高速度，降低噪声，并带来其他的一些性能优点。结合保存电路空间的需要，电路互连应被设计成在所希望的操作条件下能可靠工作。
通路经常和集成电路(IC)一起被利用以提供集成电路的内部电路和外部接口，例如印刷线路板电子模块之间的必要连接。这种互连能用两种方法完成。在第一种方法中，通路是由和引线架引线接合的金属焊接点来完成。如果需要的话，将半导体装置的背面或不起作用的一面金属化，使得该装置能被焊接到一个散热器上散热，然后整个装置将在一个塑料封装中被成型。装配中，从塑料封装内部延伸到外部的引线架被焊接到印刷线路板(PWB)上。然而引线接合法是信号寄生电感的主要原因，尤其是环线长度没有被严格地最小的时候。这样的寄生电感扰乱了信号频率。
通常被称为“倒装法”的第二种方法是对通路焊接点采用传统的金属沉积工艺使具有合适的分层的金属化结构，在其上形成金属凸缘(bump)，则半导体装置可以通过该凸缘直接和基底相接合。倒装法或直接小片连接安装技术是用来增加电路密度的。倒装安装技术涉及翻转印模并直接将半导体装置的有效或顶表面连接至印刷线路板。由于实际的半导体印模尺寸远小于典型的半导体插件，这就大大节省了集成电路和基底的空间。这一方法节省了实际的封装成本，集成电路和基底的空间。
倒装技术使用导电凸缘如锡-铅焊料或金来提供硅片上的电路和电子模块基底上的电路之间的输入／输出的互连。基本的连接方案包括已施加有凸缘的印模输入／输出(I／O)焊接点，加上匹配的一组基底焊料可湿焊接点组成。通过钝化层蚀刻通路，再通过掩膜蒸发适当的材料层以密封该通路来形成这些印模输入／输出焊接点。然后在该焊接点上沉积焊料合金形成焊料凸缘。同时，例如通过回流，形成基底焊料可湿焊接点以和集成电路上的凸缘相连接。利用焊剂来除去金属表面的氧化物以提高坚固的冶金结合。回流步骤可在汽相或红外炉中或通过定位的热源完成。由于其简单性，价格低廉，高密度和可靠性，在印刷线路板上使用倒装法是所期望的。
然而，传统的倒装技术还存在一些不足，一个较大的问题是把装置和印刷线路板直接连接，只能为装置和印刷线路板的相对运动提供很小的机会。传统的印刷线路板是用基底做成，基底材料例如为玻璃纤维增强环氧树脂或聚氨酯，它们具有和构成大多数半导体装置的硅差别很大的热膨胀系数。因此当电路发生温度变化时，印刷线路板与半导体装置的伸缩速率不同。由于不同的热膨胀率而产生应力的结果，使得焊接点破损，造成电子产品的失效。
与传统的倒装技术相关的另一问题是半导体装置和印刷线路板的冶金不相容性，半导体装置典型地结合有铝焊接点，这种焊接点比较易于沉积，适用于金属结合。然而，铝焊接点与锡-铅焊料不能焊接。因此，倒装技术首先保证了半导体装置的焊接点的几何形状符合印刷线路板的需要；其次在焊接点上沉积一阻挡层金属，再在阻挡层金属上覆盖一层铜。阻挡层金属保护铝装置焊接点与铜分开。在铜层上形成凸缘以与印刷线路板互连。传统的倒装法用锡-铅焊料来形成该凸缘，但是采用焊接凸缘，凸缘之间必须保留一定的距离，以防止回流焊接中凸缘之间的连接，所以限制了装置的输入／输出密度或“间距”。为了满足对高密度电子组件的需要，金凸缘被用于通过热压焊接在印刷线路板的铜焊接点上和锡相连接。然而，金价的昂贵使得这种产品的广泛应用受到了限制。所以，这就需要一种可靠的倒装凸缘连接，其照顾了温度变化条件下所遇到的问题，既可以提供高密度的优良的间距互连，而且价格合适。
因此，本发明的目的是提供一种适合于半导体装置和印刷线路板相互连接的方法。另一目的是提供一种使半导体装置和印刷线路板相互连接以解决与热膨胀系数不匹配所带来的任何问题的方法。
本发明还有一个目的提供一种用于使半导体装置和印刷线路板相互连接的方法，不仅价格合适，而且占据很小的空间，不需要使用引线接合。
以上和其他的优点在本发明中得以验证，本发明描述了一种形成印刷线路板和集成电路之间相互连接的方法，还包括了一种用于倒装连接的在集成电路上形成金属化通路焊接点的方法。
图1描述了利用被使用以获得和印刷线路板基底的相互连接的倒装连接凸缘。
图2描述了金属化通路焊接点的分层结构。
图3描述了印刷线路板基底和倒装连接凸缘共晶相相互连接的形成。
图4描述了具有多个倒装连接凸缘并和印刷线路板基底相互连接的集成电路的立体透视图。
本发明的目的是提供材料和方法以形成价廉的倒装互连，并且这种连接对于和印刷线路板电子模块的连接，例如用于和汽车电子模块的连接来说是坚实的。
本发明的新特征包括：(1)通路焊接点的金属化(2)凸缘和基底焊接点上镀层的冶金学，以及结合形成的工艺和原理。根据本发明，通路焊接点的金属化和凸缘金属体系可以被分开使用或组合使用，换句话说，这里所说的通路焊接点的金属化可和其他凸缘金属体系使用，同样地，这里所说的凸缘金属体系也可和其他的通路焊接点金属化使用。
如图1所示，在集成电路硅片10上的通路焊接点12的金属化，包括一扩散阻挡层14，最好为溅射的钛-钨，位于最初的金属化层上，最好具有厚度为8-12KA0，和硅片10配合接触置放的该最初的金属化层最好为铝或铝和其他金属的组合物，如Al／2％Cu或Al／1％Si／0．5％Cu，最好具有厚度为10-20KA0。用作为扩散阻挡层的钛-钨层和下面的铝层粘接很好。在钛-钨层上再覆盖一层防氧化层，最好是厚度为10KA0的溅射铜层16；这层为钛-钨层在后续的电镀过程中提供防氧化，并提供了对“螺柱(stud)”的粘结。
下一步涉及到主要金属化层的应用，此金属化层是电镀在溅射的铜层16上并为凸缘20提供主要的金属化作用，最好是铜、银或镍螺柱，其优选厚度为25-45μm。结果形成了通路焊接点12的金属化并在其之上建成倒装连接凸缘20。
如图2和图3所示，本发明的倒装互连法涉及到对凸缘20使用第一金属和基底焊接点22上使用第二金属，基底焊接点22互连印刷线路板26上的导线轨迹，并且通过分界面区28形成一共晶相来形成第一金属和第二金属之间有效的冶金结合。凸缘20由第一金属通过良好确定的凸缘形成工艺如电镀工艺来获得。在互连印刷线路板基底26上的导线轨迹的焊接点22上，第二金属被应用作为镀层24，也是利用良好确定的方法如电镀来完成。
在优选实施例中，第一金属用锌，第二金属用锡。还在该实施例中，当凸缘20由锌构成时，根据具体应用其高度最好在25-75μm之间。在锌凸缘20上，在互连形成前为防氧化最好通过电镀施加一镀金层，其优选厚度为5-20μin或0．13-0．51μm。在该优选实施例中，印刷线路板基底26上的基底焊接点22上的镀层24由锡层组成，最好是乌泽锡，其优选厚度为300-400μin(即7．62-10．16μm)，被置于互连导体轨迹31的铜基底焊接点22上。在铜层和锡层之间使用一任意的镍层作为阻挡层来防止铜通过锡层扩散，其优选厚度为90-300μin(即2．29-7．62μm)，镍层的采用可根据模块的操作条件而定。一附加任意层，防氧化层，最好一金薄镀层，具有优选厚度为5-20μin(即0．13-0．51μm)，可以被用于防止在互连形成前镍和／或锡层的氧化。
为了凸缘20和焊接点22之间互连的形成，凸缘20和焊接点22上的镀层24接触以形成直接连接。在优选实施例中，将提供一个能源使接触面的温度上升到240-290℃。本发明的优选的加热方法是回流或热压的方法，热压方法中0-250g压力下维持5-15秒是关键的工艺参数。
当温度上升到优选范围240-290℃，此范围在第二金属锡的熔点之上，在第二金属锌的熔点之下。第二金属锡的熔点为232℃，并且在锡和锌之间形成共晶相26，共晶温度为199℃时。共晶相26会在凸缘和基底之间提供较强的连接。锌和锡-锌共晶的熔点使得相互连接适合于汽车和其他电子应用。
整个锌凸缘20在该过程中不会熔融，锌的熔点为420℃，这就可以维持凸缘的支座高度并防止凸缘之间的桥接。因此，凸缘不会坍塌，这就解决了困扰传统的“控制的坍塌的小片连接”的问题。较大的支座高度提高了凸缘互连的疲劳寿命。值得注意的是，凸缘的疲劳寿命和凸缘的剪切应变成反比，剪切应变在相互连接形成后和凸缘的支座高度成反比。
在该过程中，在锌凸缘底表面上的金，只占很小的比例，会熔解在共晶相中，在锌凸缘两侧的金会保留并继续为凸缘提供在模块使用中的防腐蚀作用。
锌的热导率为116W／(mk)，电阻为5．9×10-8欧姆，这些性质满足了用于电子连接和热损耗的凸缘的功能要求。
和可替换的金凸缘相比，本发明的锌倒装连接凸缘在提供了同等的性能和可靠性的同时，还节省了相当大的费用。例如，在1995年3月美国金属市场上，金价为每盎司381．40美元，而锌价为每磅0．47美元，价格差大于11800倍。
在另一具体实施例中，锌被用作第一金属而铟被用作第二金属，锌和铟的熔点分别为420℃和157℃，铟／锌共晶温度为144℃。依照上面说明的过程，优选的工艺温度应在170-190℃范围内，其它的工艺和尺寸参数和本发明的第一实施例相同。
本发明的第三实施例中，锡被用作第一金属，铟被用作第二金属。铟和锡的熔点分别是157℃和232℃，铟／锡共晶温度为120℃。在该优选实施例中，工艺温度在170-190℃范围内，其它的工艺和尺寸参数和第一实施例相同。值得注意的是锡热导率为66．6W／(mk)，电阻为11．5×10-8欧姆。因此，第三实施例也适合于期望的应用。
在第四实施例中，铋可被用作第一金属，锡被用作第二金属，铋和锡的熔点分别为271℃和232℃，铋／锡共晶的温度为139℃。在该优选实施例中，合适的工艺温度应在245-265℃范围内。第一具体方案提供的工艺和尺寸参数也适用于第四实施例，铋的热导率为7．87W／(mk)，电阻为107×10-8欧姆。
实际应用中，本发明中所提供的凸缘互连形成的方法是非常有用的，因为这种方法即不涉及有毒组分，工艺过程中也无和环保相关的问题，而且由于相互连接的形成不需要焊剂，则本发明的工艺过程中是无焊剂的，这是相当有利的，因焊剂的残留液对电路的性能是有害和有腐蚀性的。
为了进一步加强凸缘互连的可靠性，可以将环氧树脂底层填料用于电子模块上的倒装连接。这样，在电子模块的使用中，大大降低了倒装连接凸缘上的机械负载，这就使得在产品的使用寿命中相互连接是很可靠的。该底层填料也会为凸缘提供附加的防腐蚀作用。
这种方法特别适用于和汽车、消费品、军事和其它电子组件应用相关的使用。
前面已详细描述了实现本发明的各种实施例和最佳方式，而本发明相关的技术领域中的熟练技术人员将能理解到由下面的权利要求所定义的实践本发明的各种设计和方案。

Claims (2)

1、一种在印刷线路板和集成电路之间形成相互连接的方法，包括：
在集成电路上形成一通路焊接点；
在所说的通路焊接点上以第一金属形成一倒装连接凸缘；
在印刷线路板上提供一个基底焊接点；
在所说的基底焊接点上施加一第二金属的镀层；及
在所说的第一金属和第二金属之间形成结合以互连印刷线路板和集成电路。
2、权利要求1的方法，其中所说的第一金属为锌、第二金属为锡。
CN98102528A 1997-06-23 1998-06-23 电子模块形成相互连接的方法 Pending CN1206328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN98102528A CN1206328A (zh) 1997-06-23 1998-06-23 电子模块形成相互连接的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/880955 1997-06-23
CN98102528A CN1206328A (zh) 1997-06-23 1998-06-23 电子模块形成相互连接的方法

Publications (1)

Publication Number Publication Date
CN1206328A true CN1206328A (zh) 1999-01-27

Family

ID=5217395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102528A Pending CN1206328A (zh) 1997-06-23 1998-06-23 电子模块形成相互连接的方法

Country Status (1)

Country Link
CN (1) CN1206328A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295989A (zh) * 2012-02-29 2013-09-11 联发科技股份有限公司 倒装芯片封装
CN103531559A (zh) * 2013-10-18 2014-01-22 上海纪元微科电子有限公司 倒装芯片键合结构及其形成方法
US9437534B2 (en) 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
CN107257736A (zh) * 2015-03-04 2017-10-17 精工爱普生株式会社 Mems装置、记录头以及液体喷射装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295989A (zh) * 2012-02-29 2013-09-11 联发科技股份有限公司 倒装芯片封装
CN103295989B (zh) * 2012-02-29 2016-08-03 联发科技股份有限公司 倒装芯片封装
US9437534B2 (en) 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
CN103531559A (zh) * 2013-10-18 2014-01-22 上海纪元微科电子有限公司 倒装芯片键合结构及其形成方法
CN107257736A (zh) * 2015-03-04 2017-10-17 精工爱普生株式会社 Mems装置、记录头以及液体喷射装置

Similar Documents

Publication Publication Date Title
US6082610A (en) Method of forming interconnections on electronic modules
US11682651B2 (en) Bump-on-trace interconnect
EP0097833B1 (en) Substrate for integrated circuit packages
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
CN100521125C (zh) 制造半导体器件的方法
US8759972B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR101807311B1 (ko) 반도체 소자 및 그 제조 방법
CN1217410C (zh) 在晶片级上形成的集成电路封装
EP0081135B1 (en) Substrate for mounting integrated circuit chips
US4661375A (en) Method for increasing the height of solder bumps
US6994243B2 (en) Low temperature solder chip attach structure and process to produce a high temperature interconnection
US7352055B2 (en) Semiconductor package with controlled solder bump wetting
JPH1197480A (ja) 導電性接着剤による相互接続構造物
CN1224926A (zh) 半导体管芯上互连凸块的制作方法
KR20000075916A (ko) 스마트 카드 모듈 및 스마트 카드 모듈을 포함하는 스마트 카드
EP0675674A1 (en) Film circuit metal system for use with bumped IC packages
US20110076809A1 (en) Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings
US7030492B2 (en) Under bump metallurgic layer
CN1206328A (zh) 电子模块形成相互连接的方法
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
CN107591382B (zh) 增强型焊料焊盘
CN100378992C (zh) 一种半导体封装件及其制法
JP3024097B2 (ja) ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ
KR20010017813A (ko) 플립 칩 구조와 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1017567

Country of ref document: HK