CN1203687A - 只读存储器及其寻址方法 - Google Patents

Abstract

本发明描述了一个具有许多个其内容在相应寻址的情况下,可通过字线、位线及源线(WL、BL、SL)读出的存储单元的只读存储器。所描述的只读存储器的特征在于,可经由一条单个的字线(WL)寻址的存储单元分成许多个组,一个单独的、共同的源线(SL)配属于这些组中的每个组。按照发明的方法,对可经由一条单个的字线(WL)睛的存储单元组进行成组地读出。

Description

只读存储器及其寻址方法

本文发明涉及一种权利要求1的前叙部分所述的只读存储器以及一种权利要求17的前叙部分所述的、用于对该只读存储器寻址的方法。只读存储器(ROM、PROM、EPROM、EEPROM及类似的只读存储器)及其寻址方法很久以来已经公开。下面借助图3和4并以ROM为例，对传统的只读存储器的结构的及其寻址的一个实例加以说明。

所描述的ROM具有许多个存储单元，在相应寻址的情况下，其内容是可通过字线、位线和源线读出的。与其它几种类型的只读存储器(譬如EPROM和EEPROM)相反，ROM涉及的是其结构与在读出时待提供的信息(“0”或“1”)有关的存储单元。在一种情况下，它是一个晶体管，在另一种情况下，该晶体管无替代地被删除，而往常与该晶体管相连的信号线(字线、位线和源线)走空。

在图3中示意地示出了具有一个晶体管的ROM存储单元。

如曾提及的那样，该ROM存储单元具有一个晶体管，在此是一个场效应晶体管T1，其源区与一条源线SL相连，其漏区与一条位线BL相连并且其栅区与一条字线WL相连。

从ROM中读出“被存储的”数据的过程如下：

首先，借助一个预充电信号把位线充到一个一定的电位，譬如充到约+4V。该位线及其外部线路的设计准则在于，只要晶体管是被截止的或是不存在晶体管，该位线在通往预充电信号源的连接中断后也保持电位。

如果晶体管在该状态下为了读出被驱动或被选择，就是说，如果经由字线把一个譬如+5V的电压加到晶体管的栅区上并且源线接地，则存储晶体管变为导通，并且在位线上存在的多余载流子经由晶体管流至地。据此，位线的电位降至零V。

另一方面，对没有晶体管的存储单元而言，由于不存在晶体管，通过预充电加到位线上的电位不能流失，而是基本上得到保持。

因此，位线的与相应的存储的存储内容有关的电位可确定存储内容。

尽管它种只读存储器的存储单元具有部分地完全不同的结构，但也具有与ROM存储单元一致的特征，即也与相同的信号线(字线、位线、源线)相连，并且为了读出，这些信号线被供以基本上相同的信号，并且信号的变化具有可比的效果。

与EEPROM一样，字线可由多条信号线(选择线、控制线)构成，而据此不产生所描述的、通用的寻址原则的根本性变化。

图3所示的存储和它种只读存储器的存储单元一样，在设有相应数量的存储单元的情况下，也可合成一个存储单元阵列。

在图4中示出了这种存储单元阵列的结构。

图4是一个传统的只读存储器的存储单元阵列的示意图。

图示的存储单元阵列具有许多个图3所示的、分别用“0”表示的、单个的存储单元，这些存储单元设于多(m)个行和多(n)个列中。每一存储单元阵列的行的n个单元分别与一条共同的字线WL、WL₁……WL_m(或许由一条选择线和一条控制线构成)相连。每一存储单元阵列的列的m个单元，分别与一条共同的位线BL₀、BL₁……BL_n相连。存储单元阵列的所有的存储单元的源线SL合成一条共同的源线。

把存储单元连成图4所示的、矩阵结构的存储单元阵列，可做到在控制费用较少的情况下通过对字线、位线和源线的相应寻址，从只读存储器中单个地输出存储单元的内容。

然而，读出时的电耗较高，并且读出的延续时间较长。

因此，本发明的任务在于改进权利要求1的前叙部分所述的只读存储器和权利要求17的前叙部分所述的、用于对该只读存储器进行寻址的方法，使数据的读出可在能量消耗小的情况下进行，并且更快地进行。

按照发明，解决以上任务的技术方案在于权利要求1的特征部分中的特征和权利要求17的特征部分中的特征。

发明规定，可经由一条单个的字线(WL)作出响应的存储单元被分成很多个组，其中，每个组配设有一条单另的、共同的源线(SL)(权利要求1)，并且对可经由一条单个的字线(WL)响应的存储单元进行成组地读出(权利要求17)。

这些措施可达到的目的在于，为了读出，仅对那些其内容也应从只读存储器被输出的存储单元进行寻址。更确切地说，在从存储单元中读出数据时，被预充过电的位线的可能发生的放电过程可有选择地限定到存储单元阵列行内的完全确定的范围上，迄今，由于为存储单元阵列的所有的存储单元规定只有一条唯一的、共同的源线，要做到上述限定是不可能的(对被预充过电的位线的放电只能以存储单元阵列的行为单位进行)。

具体地说，如果把一个实际上待读出的，即也待输出的存储单元组的源线置到一个适于读的电位(譬如零V)上，并且一个不是一定待读出的，即非待输出的存储单元组的源线置到一个不适于读的电位(譬如置到一个高的、譬如+5V的电压)上，则预充过电的位线的放电仅在待输出的存储组的范围内进行。而在(非待输出的)、其它组的范围内，

1)一个或多个在每个存储单元内或许存在的晶体管不发生导通，

  并且

2)预充过电的位线不发生放电

这显然可导致并非不可观的节能。

通过如下情况，即由于成组读出只在分别相对少量的存储单元上进行读操作，在读操作过程中得到的少量的数据，在摒弃通常设置的多路转换器的情况下，可直接被送到的相应数量设置的数据输出线或总线上，并由此在没有附加的、繁琐的选择方法和类似方法的情况下从只读存储器中被输出。

放弃多路转换器可进一步节能，并可使待读的数据从只读存储器中的输出，在时间上大大提前。

因此，从只读存储器中读出数据，可在能耗大大减少的情况下并在快得多的情况下进行。

此外，由于能摒弃特别昂贵的多路转换器，只读存储器可更简单地被制作并且其体积可变得更小。

发明的优选的实施形式是从属权利要求的主题。

下面借助附图所示的一个实施例详细说明本发明。附图所示为：

图1一个发明结构的ROM存储单元阵列结构的一个实施例的示意图，

图2一个用于把从一个ROM的被选择存储单元读出的数据，直接接到一条输出总线的数据输出线上的装置的一个实施例，

图3一个ROM存储单元结构示意图，

图4一个传统ROM存储单元阵列结构示意图。

在图1中所示存储单元阵列与在图4中所示传统存储单元阵列一样，由很多用“0”表示的、传统存储单元(譬如在图3中所示类型的存储单元)构成，这些存储单元设在很多(m)个行中和很多(n)个列中。

每一存储单元阵列的行的n个单元分别与一条共同的字线WL₀、WL₁……WL_m(在有的情况下由一条选择线和一条控制线构成)相连。每一个存储单元阵列的列的m个单元分别与一条共同的位线BL₀、BL₁……BL_n相连。

但与在图4中所示的、传统的存储单元阵列相反，存储单元的源线SL不再合成一条为存储单元阵列的所有的存储单元所共用的源线。相反地规定了任意多条单独的源线SL(在图1中譬如示出了SL₀、SL₁和SL₂)，这些源线中的每条源线配属于存储单元阵列的行中的一个确定的存储单元组。换言之，一个存储单元阵列的行的存储单元分成多个组，这些组中的每个组具有一条单独的、但为该组中的存储单元所共用的源线。

通常，一个存储单元组实际上包括其数量相当于一个数据字(譬如一个字节)所含位数那么多的存储单元，并且每个存储单元阵列的行并排地设有很多这种完全相同的存储单元组。

但概括地说，根据需要，每个存储单元阵列的行可具有任意多个组(至少两个组)，这些个组可以大上相同或不同，并且这些组可包括任意个存储单元(至少一个存储单元)，并且存储单元组中的各个存储单元可以是任意地沿存储单元阵列的行分布的。

从中产生的、与上述通常情况有差别的可能性之一，譬如在于把一个存储单元阵列的行中的每第X个数据字的存储单元合成一个组(以便能譬如只读出一个待指示的文本的符号，而不能读出分别配属于这些符号的指示属性)。

在图1中给出了三个存储单元组。第一(位于图1的左部的)组由三个并排设置的存储单元构成，这三个存储单元的源线合成一条单独的、共同的源线SL₀。与此组相接的第二(位于图1的中部的)组由四个并排设置的存储单元构成，这四个存储单元的源线合成一条单独的、共同的源线SL₁。第三(位于图1的右部的)组由两个并排设置的存储单元构成，这两个存储单元的源线合成一条单独的、共同的源线SL₂。

在图1所示的实施例中，对所有的存储单元阵列行而言，组的划分是相同的。不同存储单元阵列的行中的相互一致的组的相应的、共同的源线相互连接。这种结构虽然限定了为实现存储单元阵列所需的复杂性，但当然不是非此不可的。更可与其它的行完全无关地对每个存储单元阵列的行进行分组，并且相应的组的源线可相互完全无关地被设置和被驱动。

存储单元阵列的被描述了的实施形式(在使用一种相应的控制装置的情况下)，使对可经由一条单个的字线寻址的存储单元的成组寻址(选择)成为可能，其中，如前所述一个组在极端情况下也可只由一个唯一的存储单元构成。

特别是在读出数据时，这有极有利的效果，因为如在本文开头已提及的那样，在传统的存储单元阵列中，只能以存储单元阵列的行为单位(有时是以很大的单位)从存储单元中读出数据(与从只读存储器中输出数据相反)。

从一个存储单元阵列的行内的一个单个的组中有选择地读出的完成，在很大程度上如同在传统的只读存储器中所发生的那样(见图3和对图3的描述)。

但与传统的只读存储器的不同点在于，只有那些实际上也被输出的或者为输出所需的源接头，经由相应的源线被供以为读所需的电压(在本实施例中为零伏)。相关的存储单元阵列的行的非待输出的或者不为输出所需存储单元被供以一个不适于读的，更确切地说，不适于经由一个或多个晶体管对预充过电的位线进行放电的源电压(在本实施中是一个譬如为+5V的高电压)。

因为一方面只有实际上令人感兴趣的存储单元的晶体管被导通，并因此另一方面也只有那些其状态对输出是有意义的位线被放电，所以读出数据时的能耗降至从传统的只读存储器中读出数据时所需能耗的一小部分。

在读令人感兴趣的数据时，不令人感兴趣的存储单元的位线不被放电，这一事实也可有利地得以应用，即借助源线选择的存储单元的被读出的数据(与分别没被选择的存储单元的数据相反)可置到总线上，数据经由总线可直接，即在中间不设通常规定的多路转换器或类似器件的情况下，从只读存器中被输出。

下面借助图2说明该极其有利的效果。

图2所示的是，在与被选择了的存储单元的位线的状态有关的情况下，信号如何可置到输出总线上。

为了直观起见，下列说明从如下前提出发：

假设在图1中所示的m个存储单元阵列的行中的每个行的n个单元分成i个同样大小的组，其中，每个组所含有的存储单元的数量与所存储的数据字的位的数量相当。在本实施例中，数据字是位组，据此，i个组中的每个组由j＝8个存储单元构成。

在m*i个组的8个存储单元中，各个第一存储单元配属于第一条总线，各个第二存储单元配属于第二条总线，各个第三存储单元配属于第三条总线，各个第四存储单元配属于第四条总线，各个第五存储单元配属于第五条总线，各个第六存储单元配属于第六条总线，各个第七存储单元配属于第七条总线，并且各个第八存储单元配属于第八条总线。

在图2中为一个ROM示出了把一个任意的组的第X个存储单元接到第X个总线上的情况；根据不同的情况，采用其它的只读存储器有时要求做少许改变。

图2所示的装置具有NMOS场效应晶体管T1和T2、PMOS场效应晶体管T3、T4和T5和反相器I1、I2和I3，它们以图示的形式与字线WL、位线BL、源线SL、一条总线BUS、一条预充电线PC及一个譬如约+5V的电压VDD相连。

晶体管T1是在图3中所示的ROM存储单元晶体管。

在每个读周期开始时，一个低的、譬如零伏的电压缩短时间地被加在预充电线上，其效果在于，一方面，总线BUS经由然后导通的晶体管T2被降至地电位(为此，其中的一个反相器I1经由相应的晶体管T2以图示的方式与所有的存在的总线相连)，并且另一方面，位线BL经由然后导通的晶体管T3被升高至电位VDD。

与总线BUS相接的反相器I2和I3构成一个保持元件，这两个反相器I2和I3在晶体管T2复原到截止状态时，把总线的电位保持在地电位上(为每条总线设置了一个这样的保持元件)。其中，反相器I2总是弱于晶体管T5。

在晶体管T3复原到截止状态时，位线BL也保持其电位，因为位于晶体管T4的栅连接上的总线电位(地)经由晶体管T4把电压V_DD加到位线上。

对一个存储阵列的所有的存储单元而言，所描述的过程均是相同的。

现在首先描述把一个被存储了的数据从一个被选择了的存储单元(字线WL处于一个适于读的、譬如为+5V的电压上，源线SL处于一个也适于读的、譬如为零伏或者接地的电压上)接到总线上的情况。

晶体管T1是在图3中所示的、传统的ROM存储单元晶体管。

在以所述的信号经由字线WL和源线SL供给(选择)晶体管T1时，晶体管T1导通并主动地使位线迁移至源线电位(地)，因为晶体管T1强于晶体管T4。

通过位线的电位变化，晶体管T5导通并把V_DD接到总线上。通过接通晶体管T5，晶体管T4变成截止，然后使位线BL经由晶体管T1可靠接地。

因此，在选择一个具有一个晶体管T1的存储单元的情况下，总线BUS被加在高的、通过晶体管有源驱动的电位上。

在选择一个没有晶体管的ROM存储单元的情况下，出现的状态与经由预充电线PC加预充电电压后出现的状态一样，因为在没有晶体管T1的情况下，通过晶体管T4自动保持在高位上的位线BL不会被放电。这就是说，在选择一个没有晶体管T1的ROM存储单元的情况下，总线BUS保持在地电位上。

如在前面所提及的那样，在总线BUS上连有来自其它的组的许多另外的存储单元(来自每个其它的组有一个存储单元)，但这些存储单元在刚才所述的那个存储单元除外的情况下均会处于不被选择的状态。

为了保证图2所示的电路规定的功能，不被选择的存储单元不得对总线BUS发生影响，因为否则这些不被选择的存储单元会改变通过被选择了的存储单元所筹集的数据。

在图2所示的装置中，虽然其结构简单，实际上总是自动地出现这种情况，下面对此加以说明。

一个存储单元没被选择，其条件是，源线具有高电平和/或字线具有低电平。这两个条件之一(在部分情况下，两个条件)在所有那些存储单元中得到满足，这些存储单元或者是虽然处在通过字线被选择的存储单元阵列的行中，但不处在通过源线被选择的组中，或者是处在一个不被选择的存储单元阵列的行中。

如果一个具有一个晶体管T1的存储单元，被施加在没选择时存在的字线电位和源线电位，则晶体管或者是仍然截止(在低的字线电位时)，或者是位线经由晶体管与高的源线电位相连。

在两种情况下，位线均不会被放电，而是保持在开始时的(被预充电的)高电位上，该高电位使晶体管T5截止并据此杜绝对总线的主动影响。

因此，一个具有一个晶体管T1的存储单元在未被选择的状态下，对配属于该存储单元的总线表现为中性的。

一个没有晶体管T1的存储单元同样是如此，因为在不存在晶体管T1的情况下，位线BL与存储单元的选择状态无关地不被主动放电，因此，晶体管T5也保持截止并据此杜绝对总线的主动影响。

因此，一个没有晶体管T1的存储单元在未被选择的状态下，对配属于该存储单元的总线也表现为中性的。

虽然有象在存储单元阵列内存在的组数那么多的存储单元接到每条总线上，可是唯有被选择了的组可把与被存储的数据相应的信号置于总线上。

因此，可放弃通常设置的多路转换器，通过该多路转换器，在每个读周期中，在与一整个存储阵列的行相当的、被读的数据中必须选出那些实际上也待输出的数据。

虽然在所描述的装置和寻址方法中规定了一个译码器，该译码器借助从存储器中待读出的地址确定待选择的组，即确定那个其源线与所有的、其它的源线相反，被供以一个适于读的电位的组，但是，这种译码器的结构极其简单并且很小，使据此需负担的费用可完全忽略不计。

以上说明，特别是对图2的说明，首先涉及的是：一个存储单元阵列的所有的存储单元组的大小是相同的。但这不是必要的条件。存储单元组的大小，更多的是任意的和相互不同的。但最大的存储单元组的存储单元的数目应对应于如所描述的、提供的总线的数目。

值得注意的和有利地利用的还有如下效应，即当总线同时与(同一个存储单元组中的或不同的存储单元组中的)多个被选择了的存储单元相连时，总线则可同时承担一个“或”门元件或“异或”门元件的功能。

以上，借助一个ROM，对发明的只读存储器的结构和发明的、用于对该只读存储器寻址的方法进行了说明。在它种只读存储器(PROM、EPROM、EEPROM等等)中设置上述的、同样的措施时，也可达到相同的效果和优点。

Claims (21)

1.具有许多个其内容可在相应的寻址的情况下通过字线、位线和源线(WL、BL、SL)读出的存储单元的只读存储器，其中，可经由一条单个的字线(WL)寻址的存储单元被分成许多个组，一条单独的、共同的源线(SL)配属于这些组中的每个组，其特征在于，在读出存储在只读存储器中的内容时，在源线中有选择地只有一条或多条确定的源线可施加一个适于读出的电位。

2.按照权利要求1所述的只读存储器，其特征在于，起码一部分存储单元分别由至少一个晶体管(T1)构成。

3.按照权利要求1或2所述的只读存储器，其特征在于，存储单元分别与一条字线(WL)、一条位线(BL)及一条源线(SL)相连。

4.按照以上权利要求之一所述的只读存储器，其特征在于，设在存储单元阵列的同一行中的存储单元分别与同一字线(WL)相连。

5.按照以上权利要求之一所述的只读存储器，其特征在于，设在存储单元阵列的同一列中的存储单元分别与同一位线(BL)相连。

6.按照以上权利要求之一所述的只读存储器，其特征在于，设在存储单元阵列的同一列中的存储单元分别与同一源线(SL)相连。

7.按照以上权利要求之一所述的只读存储器，其特征在于，一个存储单元是为存储一个数据位设计的。

8.按照以上权利要求之一所述的只读存储器，其特征在于，一个存储单元组是为存储一个由任意多的数据位构成的数据字设计的。

9.按照权利要求8所述的只读存储器，其特征在于，该数据字是一个数据字节。

10.按照以上权利要求之一所述的只读存储器，其特征在于，一个存储单元组的存储单元是在一个存储单元阵列的行上任意分布的。

11.按照以上权利要求之一所述的只读存储器，其特征在于，一个存储单元阵列的行的存储单元组是大小相同或大小不同的。

12.按照以上权利要求之一所述只读存储器，其特征在于，设有数据输出线(BUS)，其中每条数据输出线经由一条单独的连接装置(T5)分别与每个存储单元组的一条位线(BL)相连。

13.按照权利要求12所述的只读存储器，其特征在于，每个存储单元仅与一条数据输出线(BUS)相连。

14.按照权利要求12或13所述的只读存储器，其特征在于，设有其条数与最大的存储单元组中的存储单元的数目相同的数据输出线(BUS)。

15.按照权利要求12至14之一所述的只读存储器，其特征在于，连接装置(T5)的结构在于，在与一条数据输出线(BUS)相连的存储单元中，只有被选择了的存储单元可主动地把一个信号接到数据输出线上。

16.按照权利要求15所述的只读存储器，其特征在于，连接装置(T5)的结构分别在于，当分别配属的位线的电位沿预定的方向改变时，这些连接装置(T5)主动地把一个信号接到相应的数据输出线(BUS)上。

17.用于对权利要求1至16之一所述的只读存储器寻址的方法，其特征在于，对可经由一条单个的字线(WL)寻址的存储单元进行成组地读出。

18.按照权利要求17所述的方法，其特征在于，只有那些其内容随后也从只读存储器中被输出的存储单元被读出。

19.按照权利要求17或18所述的方法，其特征在于，只分别一个存储单元组的数据被读出。

20.按照权利要求17至19之一所述的方法，其特征在于，一个适于改变配属的位线的电位的电压被加到一个待读出的存储单元组的源线(SL)上。

21.按照权利要求17至20之一所述的方法，其特征在于，一个不可改变配属的位线电位的电压被加到非待读出的存储单元组的源线上。

Images