CN1190117C - 陶瓷多层基板的制造方法 - Google Patents

陶瓷多层基板的制造方法 Download PDF

Info

Publication number
CN1190117C
CN1190117C CNB998005207A CN99800520A CN1190117C CN 1190117 C CN1190117 C CN 1190117C CN B998005207 A CNB998005207 A CN B998005207A CN 99800520 A CN99800520 A CN 99800520A CN 1190117 C CN1190117 C CN 1190117C
Authority
CN
China
Prior art keywords
mentioned
manufacture method
ceramic
layer
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998005207A
Other languages
English (en)
Other versions
CN1263692A (zh
Inventor
濑川茂俊
越智博
马场康行
白石理
小西正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1263692A publication Critical patent/CN1263692A/zh
Application granted granted Critical
Publication of CN1190117C publication Critical patent/CN1190117C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

一种陶瓷多层基板的制造方法，是在已层叠的、未烧成的坯片的两面上形成收缩抑制薄层(sheet)之后进行烧成，然后，为了从该陶瓷多层基板的两面上去除收缩抑制薄层，通过向该陶瓷多层基板的两面随压缩空气一同喷射水、或喷射陶瓷粉、或喷射水和陶瓷粉的混合物，便可在不损坏多层陶瓷基板的情况下去除收缩抑制薄层，其中陶瓷粉末是由与收缩抑制薄层所用的材料相同的材料制成的。

Description

陶瓷多层基板的制造方法
技术领域
本发明涉及一种用于电子设备的陶瓷多层基板的制造方法，特别涉及一种尽力地抑制烧成时基板收缩的无收缩的多层基板的制造方法。
背景技术
陶瓷多层基板一般是以称作坯片(green sheet)层叠法的方法制成。该方法是一种在用陶瓷粉末与有机粘结剂构成的浆料制成薄片而得到的坯片上，进行打孔(开孔)加工，并丝网印刷该导体浆料，进而重复该步骤得到所需层数，进行加热加压层叠后再烧成的方法。
该方法的优点在于：其坯片富有柔软性，容易吸收有机溶剂，因此可进行精密图形(fine pattarn)印刷，另外，因其优异的表面平滑性、密闭性，而可实现多层化。
但，其缺点在于难以达到尺寸精度的要求。这是因为在基板烧成时，随着烧结而产生了陶瓷基板收缩的缘故。因此，在组装时元件与导体图形之间产生差距，而不能高精度地进行CSP(芯片尺寸封装件，chip sizepackage)、MCM(多芯片组件，multi chip module)等半导体芯片的组装，而成了大问题。
因此，近年来，开发了一种消除烧成时朝平面方向收缩的方法。该方法是用刮片(doctor blade)法形成一收缩抑制薄层，此薄膜是由构成基板材料的坯片在烧结温度下不会烧结的氧化铝材料之类的陶瓷材料构成，使该薄膜配置于坯片层叠体的两面后加以烧成的。烧结后的陶瓷多层基板只在厚度方向上收缩，而不会在平面方向上收缩，因此可进行半导体芯片的高精度组装。
图2是表示现有的陶瓷多层基板2的制造方法。烧成后的陶瓷多层基板两面的收缩抑制薄层1，如图2所示，是将干式旋转刷高速回转而去除的。
但是，上述现有的去除方法，通过改变旋转刷的旋转速度以及该旋转刷与基板的距离，即通过改变旋转刷研磨基板时的强度，是难以正确调整收缩抑制薄层的去除量的。例如：旋转刷的旋转速度慢或作业时间短，而使之形成去除斑痕，又如过度提高旋转刷的旋转速度或延长作业时间，则会损坏多层基板表面的导体图形。其结果，使导体图形断线或短路，存在着成品率低的问题。尤其如图2所示，在多层基板表面上形成有凹部A的异形基板的情况下，用旋转刷是无法完全去除凹部A内的残留物的。
发明内容
本发明的目的是提供一种陶瓷多层基板的制造方法，其可以避免陶瓷多层基板的收缩变形，并且避免在去除收缩抑制薄层时造成缺陷。
根据本发明的第一方面，提供一种陶瓷多层基板的制造方法，包括以下步骤：在未烧成的坯片层叠体的至少一面上形成收缩抑制薄层；对在所述至少一面形成有收缩抑制薄层的上述坯片层叠体进行烧成；以及通过将陶瓷粉末和水中的至少一种随压缩空气同时喷射到已烧成的上述坯片层叠体的所述至少一面的收缩抑制薄层上，去除上述收缩抑制薄层，其中上述陶瓷粉末是由与上述收缩抑制薄层所用的材料相同的材料制成的。
根据本发明的另一方面，提供一种陶瓷多层基板的制造方法，包括如下步骤：在一未烧成坯片层叠体的两面形成一收缩抑制薄层；烧成所述坯片层叠体；以及通过在烧成之后，向所述坯片层叠体的所述两面中的至少一面上随压缩空气一起喷射由水、陶瓷粉末及陶瓷粉末与水的混合物构成的组中的至少一种，除去上述收缩抑制薄层。
本发明的陶瓷多层基板的制造方法，是自低温烧成的基板材料所构成的坯片层叠体上去除收缩抑制薄层时，随同压缩空气一起喷射水或陶瓷粉末，或者喷射陶瓷粉末与水的混合物而进行去除的方法。
根据该方法，通过改变压缩空气的压力，便可精密地进行控制，因此不会产生去除斑痕的问题，薄膜也不会残留于基板凹部内，可完全去除。又，由于混合了瓷粉末，故可提高研磨力。
此外，由于所喷出的陶瓷粉末与收缩抑制薄层的主要成份为同一材料，故即使所去除的收缩抑制薄层材料与陶瓷粉末相混合，该陶瓷粉末的特性也不会改变。因此，可将喷出的陶瓷粉末回收，再次用于喷射，可容易地用循环型连续装置实施该工序。
附图说明
下面结合附图描述本发明的优选实施例。附图中：
图1是表示本发明的一实施例的陶瓷多层基板的制造方法的侧视图；
图2是表示现有的陶瓷多层基板的制造方法的侧视图。
具体实施方式
以下结合图1描述本发明的第一实施例。坯片层叠体2是由氧化铝及玻璃所构成的多层且未烧成的低温烧成基板。在坯片叠层体2的两面上，配置用刮片法所形成的收缩抑制薄层1。收缩抑制薄层1的材料选定为在坯片层叠体2的烧结温度下不烧结的材料。收缩抑制薄层1是由例如氧化铝材料之类的陶瓷材料所构成。接着，对两面形成有收缩抑制薄层1的坯片层叠体2进行烧成。
如上烧成后，对形成于坯片层叠体2两面上的收缩抑制薄层1，如图1所示，从连接在水与氧化铝粉末的混合体的输送管5及压缩空气的输送管6上的喷嘴4喷射出水和氧化铝粉末的混合体而去除之。收缩抑制薄层1是借助水与氧化铝粉末的混合体的喷射压而去除的。
对去除收缩抑制薄层时的条件进行分析研究的结果，就陶瓷多层基板2的尺寸为115mm×115mm、以及由氧化铝材料构成的收缩抑制薄层1的厚度为200μm时的两个实施例进行说明。
按水96g及平均粒径0～10μm氧化铝粉末4g的比率加以混合，用压力为3.0～5.5Kg/cm2的压缩空气喷射约100～400秒，如表1的实施条件及其结果所示，取得了良好的结果。
在第二实施例中，不用水时，将0.1～150μm的氧化铝粉末、用压力为3.0～5.5Kg/cm2的压缩空气喷射约100～400秒钟，如表2的实施条件及其结果所示，取得了良好的结果。
在这些实施例中，陶瓷多层基板2与喷嘴4大约相距50mm。又，除去后用纯水冼净，在温度120±5℃下15分钟干燥。另外，表1还示出了现有方法与本发明的制造方法的比较。
                                               表1
                     第一实施例(使用水)     现有方法
    压力(Kg/cm2) 5.3 3.5 3.5 3.5 3.5 3.5     旋转刷
    有无水 有 有 有 有 有 有     无
    粒径(μm) 0 0.5 1.0 2.5 5.0 10     -
    去除时间(秒) 400 300 200 150 100 100     500
    去除斑痕 无 无 无 无 无 无     有
    基板损伤 无 无 无 无 无 无     刷痕
    异形基板加工 容易 容易 容易 容易 容易 容易     困难
                                     表2
                    第二实施例(不用水)
    压力(Kg/cm2)     3.5     3.5     3.5     3.5     2.5
    有无水     无     无     无     无     无
    粒径(μm)     0.1     10     50     100     150
    去除时间(秒)     400     250     200     100     100
    去除斑痕     无     无     无     无     无
    基板损伤     无     无     无     无     无
    异形基板加工     容易     容易     容易     容易     容易
在本发明的第三实施例中，收缩抑制薄层可以通过随着压缩空气只喷射水而不喷射陶瓷粉末来去除。
在本发明的示例性的实施例中，最好是用以去除收缩抑制薄层1的陶瓷粉末平均粒径不超过表1和2所示的范围，否则陶瓷基板表面可能会发生裂纹(crack)。而且，压缩空气的压力最好不超出表1和2所示的范围，否则，或耗费去除薄膜的时间过多，或使基板表面产生裂缝、基板破裂等。
在这些实施例中，坯片层叠体2包含氧化铝，并且收缩抑制薄片1包括氧化铝粉末。因此，这些示意性实施例的优点之一是，在去除收缩抑制薄片1之后的工序中印制导体电阻材料等之后，包含有机物的杂质在烧成坯片层叠体2时不会与印制的材料反应而造成对层叠体的有害影响。这是由于采用了无机氧化铝粉末作为形成收缩抑制薄片的材料，其与用来形成坯片层叠体2的陶瓷粉末材料相同。现有的方法利用快速转动刷去除收缩抑制薄片1，所以，在坯片层叠体2的表面上，根据刷的材料，刷中的有机物可能造成燃烧。在去除收缩抑制薄片1之后，当烧成坯片层叠体2时，残留的有机物可能造成对层叠体的有害影响。
本发明的另一个优点是可以避免像现有技术那样留有去除斑痕或对导体图形带来损害的现象，且可缩短作业时间。进而，即使是表面上具有凹部的异形多层基板，也不会残留收缩抑制薄层，可完全去除。又，通过调整所喷射的混合液的比例、空气压、时间、喷嘴距离，便可精密地控制研磨强度。另外，可以夹持基板，对其两面同时进行作业。
这样，可尽力地抑制烧成时的基板收缩，稳定地制造一种无收缩的多层基板。因此，在将零件往多层基板上组装时，零件与导体图形之间没有差距，可高精度地进行CSP(芯片尺寸组件，chip size package)、MCM(多芯片组件，multi chip module)等半导体芯片组装，可实施高密度组装。
又因喷射用的陶瓷粉末与收缩抑制薄层的主要成分为同一材料，故可回收所喷射的陶瓷粉末，再利用于喷射，可用循环型连续装置实施这道工序。

Claims (11)

1.一种陶瓷多层基板的制造方法，其特征在于，该方法包括以下步骤：
在未烧成的坯片层叠体的至少一面上形成收缩抑制薄层；
对在所述至少一面形成有收缩抑制薄层的上述坯片层叠体进行烧成；以及
通过将陶瓷粉末和水中的至少一种随压缩空气同时喷射到已烧成的上述坯片层叠体的所述至少一面的收缩抑制薄层上，去除上述收缩抑制薄层，
其中上述陶瓷粉末是由与上述收缩抑制薄层所用的材料相同的材料制成的。
2.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，上述收缩抑制薄层具有比上述坯片层叠体高的烧结温度。
3.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，上述压缩空气具有3.0～5.5kgf/cm2的压力。
4.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，上述陶瓷粉末的平均粒径小于10μm。
5.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，上述陶瓷粉末的平均粒径为0.1～150μm。
6.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，所述收缩抑制薄层形成在所述未烧成坯片层叠体的两面上，并且将陶磁粉末和水中的至少一种与压缩空气一起向已烧成的上述坯片层叠体两面上的收缩抑制薄层同时喷射。
7.如权利要求1所述的陶瓷多层基板的制造方法，其特征在于，在喷射之后，将上述陶磁粉末收集，以便再用。
8.如权利要求1所述的陶瓷多层基板的制造方法，其中所述的陶瓷多层基板具有至少一个凹部。
9.如权利要求8所述的陶瓷多层基板的制造方法，其特征在于，上述压缩空气具有3.0～5.5kgf/cm2的压力。
10.如权利要求8所述的陶瓷多层基板的制造方法，其特征在于，上述陶瓷粉末的平均粒径小于10μm。
11.如权利要求8所述的陶瓷多层基板的制造方法，其特征在于，混合于上述压缩空气中的上述陶瓷粉末平均粒径为0.1～150μm。
CNB998005207A 1998-04-24 1999-04-19 陶瓷多层基板的制造方法 Expired - Fee Related CN1190117C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11467198 1998-04-24
JP114671/1998 1998-04-24

Publications (2)

Publication Number Publication Date
CN1263692A CN1263692A (zh) 2000-08-16
CN1190117C true CN1190117C (zh) 2005-02-16

Family

ID=14643698

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998005207A Expired - Fee Related CN1190117C (zh) 1998-04-24 1999-04-19 陶瓷多层基板的制造方法

Country Status (9)

Country Link
US (1) US6740183B1 (zh)
EP (1) EP0993242B1 (zh)
KR (1) KR100375486B1 (zh)
CN (1) CN1190117C (zh)
AT (1) ATE365443T1 (zh)
DE (1) DE69936329T2 (zh)
ID (1) ID24350A (zh)
TW (1) TW411750B (zh)
WO (1) WO1999056510A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10393466T5 (de) * 2002-10-10 2005-10-13 Murata Mfg. Co., Ltd., Nagaokakyo Verfahren zum Erzeugen eines Keramik-Mehrschicht-Substrats
US20070111642A1 (en) * 2005-11-14 2007-05-17 Davis Ian M Apparatus and methods for slurry cleaning of etch chambers
KR100900637B1 (ko) * 2007-10-29 2009-06-02 삼성전기주식회사 구속시트 제조방법
KR100978664B1 (ko) * 2008-10-23 2010-08-30 삼성전기주식회사 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법
TWI589165B (zh) * 2016-03-09 2017-06-21 瑞軒科技股份有限公司 平衡推挽式喇叭裝置及其控制方法、音訊處理電路及音訊處理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517774A (en) * 1982-05-04 1985-05-21 Frank Dudding Wet blasting apparatus
JPH025899Y2 (zh) * 1984-12-05 1990-02-13
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
US4817342A (en) * 1987-07-15 1989-04-04 Whitemetal Inc. Water/abrasive propulsion chamber
US4920640A (en) * 1988-01-27 1990-05-01 W. R. Grace & Co.-Conn. Hot pressing dense ceramic sheets for electronic substrates and for multilayer electronic substrates
US4896464A (en) * 1988-06-15 1990-01-30 International Business Machines Corporation Formation of metallic interconnects by grit blasting
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
JPH0417392A (ja) 1990-05-11 1992-01-22 Hitachi Ltd 多層セラミック配線基板の製法
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
JP2785544B2 (ja) * 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
EP0570855B1 (en) * 1992-05-20 2000-04-19 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
JPH0661649A (ja) * 1992-08-07 1994-03-04 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JP2784527B2 (ja) * 1992-10-12 1998-08-06 株式会社住友金属エレクトロデバイス ガラスセラミックス基板の製造方法
JPH0864968A (ja) 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd プリント配線板のヴィアホールの形成方法とそれを用いた多層プリント配線板の製造方法
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
US6042667A (en) * 1996-03-13 2000-03-28 Sumotomo Metal Electronics Devices, Inc. Method of fabricating ceramic multilayer substrate
JP3471571B2 (ja) * 1996-07-02 2003-12-02 Ｔｄｋ株式会社 多層ガラス・セラミック基板の製造方法
US5827114A (en) * 1996-09-25 1998-10-27 Church & Dwight Co., Inc. Slurry blasting process
JPH10218675A (ja) * 1997-02-06 1998-08-18 Sumitomo Kinzoku Electro Device:Kk セラミック基板の製造方法
US6241838B1 (en) * 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets

Also Published As

Publication number Publication date
EP0993242A4 (en) 2005-04-06
EP0993242A1 (en) 2000-04-12
DE69936329D1 (de) 2007-08-02
EP0993242B1 (en) 2007-06-20
WO1999056510A1 (fr) 1999-11-04
ID24350A (id) 2000-07-13
ATE365443T1 (de) 2007-07-15
KR20010013652A (ko) 2001-02-26
TW411750B (en) 2000-11-11
CN1263692A (zh) 2000-08-16
KR100375486B1 (ko) 2003-03-10
US6740183B1 (en) 2004-05-25
DE69936329T2 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
KR20180080690A (ko) 적층 세라믹 콘덴서의 제조 방법, 세라믹 적층체 및 적층 세라믹 콘덴서
CN1190117C (zh) 陶瓷多层基板的制造方法
JPH01169989A (ja) セラミックグリーンシート
CN1849678A (zh) 电极糊、陶瓷电子部件及其制造方法
KR20090099275A (ko) 적층형 전자부품용 그린시트 및 이를 이용한 그린칩의제조방법
JP4770059B2 (ja) セラミック多層基板の製造方法
US20150116895A1 (en) Conductive paste composition for external electrode, multilayer ceramic electronic component using the same, and manufacturing method thereof
JPH08279669A (ja) コンデンサ付き回路基板の製造方法
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JP4001241B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト
JP3860709B2 (ja) ガラスセラミック基板の製造方法
KR100834913B1 (ko) 적층형 세라믹 전자부품의 제조방법 및 그 제조장치
KR20060060746A (ko) 적층 세라믹 전자부품의 전극층용의 도전체 페이스트 및적층 세라믹 전자부품용의 적층체 유닛의 제조방법
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
KR20010030501A (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
JP4726107B2 (ja) 積層型電子部品の製造方法
JP2005136303A (ja) 多層セラミック基板の製造方法
JP3872284B2 (ja) ガラスセラミック基板の製造方法
JP2969658B2 (ja) 積層セラミックコンデンサの製造方法
KR20220145786A (ko) 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품
JP2986596B2 (ja) スルーホールを有するセラミックス基板の製造方法
JP2004253497A (ja) セラミック積層基板の製造方法
JP2000277914A (ja) 多層セラミック基板の製造方法
JPH06132664A (ja) セラミックス多層基板の製造方法
JP4521990B2 (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050216

Termination date: 20180419

CF01 Termination of patent right due to non-payment of annual fee