CN118231343A - 半导体结构及其形成方法、芯片的形成方法 - Google Patents
半导体结构及其形成方法、芯片的形成方法 Download PDFInfo
- Publication number
- CN118231343A CN118231343A CN202211646008.6A CN202211646008A CN118231343A CN 118231343 A CN118231343 A CN 118231343A CN 202211646008 A CN202211646008 A CN 202211646008A CN 118231343 A CN118231343 A CN 118231343A
- Authority
- CN
- China
- Prior art keywords
- region
- wafer
- chip
- device layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 3
- 230000000903 blocking effect Effects 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 16
- 239000002390 adhesive tape Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000005520 cutting process Methods 0.000 abstract description 24
- 238000003698 laser cutting Methods 0.000 abstract description 12
- 238000012858 packaging process Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 82
- 239000002184 metal Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
一种半导体结构及其形成方法、芯片的形成方法，其中方法包括：提供晶圆，所述晶圆包括基底和位于所述基底上的器件层，所述晶圆还包括若干芯片区和相邻芯片区之间的划片道区，所述晶圆具有所述器件层所在的第一面，以及与所述第一面相对的第二面；自所述第一面刻蚀所述晶圆，在所述划片道区内形成凹槽，所述凹槽的深度大于所述晶圆内的所述器件层的深度，在对所形成的半导体结构进行后续的封装过程中，自所述第二面平坦化所述晶圆，直到暴露出所述凹槽，即可使所述若干芯片区相互之间分离，减少了对所述划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法、芯片的形成方法。
背景技术
切割作为芯片制造过程中不可或缺环节，把晶圆上的芯片一一地切割下来，切割工艺的好坏，也直接决定了芯片的成品率。
现有的晶圆切割方法主要包括机械切割和激光切割，但是这两种技术都存在一定的局限性，对产品的性能或良率会产生一定影响。例如，机械切割不可避免地会造成晶圆结构的损伤，浪费了晶圆的面积，如果损伤面积过大可能会使得芯片功能失效。激光切割虽然损伤小，但是激光产生的热量可能会导致芯片性能发生改变甚至失效。
因此，现有的晶圆切割方法有待进一步改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法、芯片的形成方法，以提高切割获得的芯片的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供晶圆，晶圆包括基底和位于基底上的器件层，晶圆还包括若干芯片区和相邻芯片区之间的划片道区，晶圆具有器件层所在的第一面，以及与第一面相对的第二面；自第一面刻蚀晶圆，在划片道区内形成凹槽，凹槽的深度大于晶圆内的器件层的深度。
可选的，划片道区包括第一区和位于第一区两侧的第二区，第二区位于第一区和相邻的芯片区之间；凹槽位于第二区内，第一区内的器件层包括测试结构和对准标识中的一者或两者。
可选的，晶圆还包括位于划片道区和芯片区之间的保护区；保护区内的器件层包括保护环结构。
可选的，划片道区还包括阻挡区，阻挡区位于第二区和保护区之间；位于阻挡区内的器件层包括阻挡墙结构。
可选的，凹槽的深度范围为150μm至160μm；凹槽的宽度范围为6μm至8μm。
可选的，凹槽的形成工艺包括等离子干法刻蚀工艺。
相应的，本发明的技术方案还提供一种半导体结构，包括：晶圆，晶圆包括基底和位于基底上的器件层，晶圆还包括若干芯片区和相邻芯片区之间的划片道区，晶圆具有器件层所在的第一面，以及与第一面相对的第二面；位于划片道区内的凹槽，凹槽自第一面向第二面延伸，凹槽的深度大于晶圆内的器件层的深度。
可选的，划片道区包括第一区和位于第一区两侧的第二区，第二区位于第一区和相邻的芯片区之间，第一区内的器件层包括测试结构和对准标识中的一者或两者；凹槽位于第二区内。
可选的，晶圆还包括位于划片道区和芯片区之间的保护区；保护区内的器件层包括保护环结构。
可选的，划片道区还包括阻挡区，阻挡区位于第二区和保护区之间；位于阻挡区内的器件层包括阻挡墙结构。
可选的，凹槽的深度范围为150μm至160μm；凹槽的宽度范围为6μm至8μm。
相应的，本发明的技术方案还提供一种芯片的形成方法，包括：提供半导体结构，半导体结构包括：晶圆，晶圆包括基底和位于基底上的器件层，晶圆还包括若干芯片区和相邻芯片区之间的划片道区，晶圆具有器件层所在的第一面，以及与第一面相对的第二面；位于划片道区内的凹槽，凹槽自第一面向第二面延伸，凹槽的深度大于晶圆内的器件层的深度；自第二面平坦化晶圆，直到暴露出凹槽，使若干芯片区相互之间分离。
可选的，平坦化工艺包括机械化学研磨工艺。
可选的，平坦化晶圆的方法包括：使晶圆的第二面朝向载台表面，将晶圆通过胶带固定在载台表面；平坦化晶圆，直到晶圆厚度达到目标厚度；平坦化工艺之后，使若干芯片区脱离载台。
可选的，在使若干芯片区脱离载台之前，还包括：在暴露出的若干芯片区表面贴保护膜。
可选的，目标厚度的范围为小于150μm。
可选的，使若干芯片区脱离载台的方法包括：使若干芯片区表面朝下；采用紫外线照射胶带，以使若干芯片区脱离载台。
可选的，划片道区包括第一区和位于第一区两侧的第二区，第二区位于第一区和相邻的芯片区之间，第一区内的器件层包括测试结构和对准标识中的一者或两者；凹槽位于第二区内。
可选的，晶圆还包括位于划片道区和芯片区之间的保护区；保护区内的器件层包括保护环结构。
可选的，划片道区还包括阻挡区，阻挡区位于第二区和保护区之间；位于阻挡区内的器件层包括阻挡墙结构。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，自第一面刻蚀晶圆，在划片道区内形成凹槽，凹槽的深度大于晶圆内的器件层的深度，在对所形成的半导体结构进行后续的封装过程中，自第二面平坦化晶圆，直到暴露出凹槽，即可使若干芯片区相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
进一步，凹槽的形成工艺包括等离子干法刻蚀工艺，相对于机械切割或激光切割晶圆，对芯片的损伤影响较小，减少晶圆切割给芯片带来的不良影响。
本发明技术方案提供的半导体结构中，位于划片道区内的凹槽，凹槽自第一面向第二面延伸，凹槽的深度大于晶圆内的器件层的深度，在对半导体结构进行后续的封装过程中，自第二面平坦化晶圆，直到暴露出凹槽，即可使若干芯片区相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
本发明技术方案提供的芯片的形成方法中，提供半导体结构，半导体结构中，位于划片道区内的凹槽，凹槽自第一面向第二面延伸，由于凹槽的深度大于晶圆内的器件层的深度，自第二面平坦化晶圆，直到暴露出凹槽，使若干芯片区相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
附图说明
图1和图2是一种晶圆切割方法的结构示意图；
图3至图7是本发明实施例的半导体结构形成方法的各步骤的结构示意图；
图8至图12是本发明实施例的芯片形成方法的各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的晶圆切割方法获得的芯片，性能亟需提升。现结合一种晶圆切割方法进行说明分析。
图1和图2是一种晶圆切割方法的结构示意图。
请参考图1和图2，图1为俯视结构示意图，图2是图1中沿着DD1方向的剖面结构示意图，包括：提供晶圆，晶圆包括若干芯片区101，相邻芯片区101之间具有划片道I，芯片区101和划片道I之间具有封装区II，封装区II内具有封装条102；采用刀片103沿着划片道I将晶圆进行切割。
上述方法中，划片道I用于划片将晶圆切割为若干芯片，封装条102用于保护芯片性能不受伤害。通常情况下，划片道I内因测试结构(test key)、对准标记(align mark)等的存在，会存在除硅以外的材料层，例如金属互连层。在晶圆切割过程中，可能会导致影响芯片可靠性，甚至导致芯片性能失效的问题产生，其中：切割金属互连层的较厚的金属层104时，会导致金属层104卷起，并挤压金属层104周边的介质层105，形成剥落物A，剥落物A可能会触及封装条102，导致封装条102被破坏，进而使湿气进入到芯片中；金属互连层内具有较长的金属条时，可能会剥落出较长的金属丝B，若金属丝B在后续封装时，触及焊球(Bump)或引线(bonding wire)，会导致芯片电性能失效；另外，金属丝B也可能会破坏封装条102，导致使湿气进入到芯片中。总之，现有的机械切割晶圆的方式有待进一步改善。
为了解决上述问题，在另一种实施例中，采用激光切割的方式，然而，激光切割会引入高的热量，高热量会带来对硅的破坏，使切割槽侧壁不平整，容易产生微缺陷，微缺陷在后续的封装或可靠性试验中会进一步加深，破坏相邻的封装条102结构，从而影响芯片性能，甚至造成芯片电性能失效。
为了解决上述问题，本发明提供的一种半导体结构及其形成方法、芯片的形成方法中，自第一面刻蚀晶圆，在划片道区内形成凹槽，凹槽的深度大于晶圆内的器件层的深度，在对所形成的半导体结构进行后续的封装过程中，自第二面平坦化晶圆，直到暴露出凹槽，即可使若干芯片区相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图7是本发明实施例的半导体结构形成方法的各步骤的结构示意图。
请参考图3和图4，图3为俯视结构示意图，图4为图3中沿着EE1方向的剖面结构示意图，提供晶圆，晶圆包括基底200和位于基底200上的器件层201，晶圆还包括若干芯片区202和相邻芯片区202之间的划片道区203，晶圆具有器件层201所在的第一面200a，以及与第一面200a相对的第二面200b。
本实施例中，划片道区203包括第一区I和位于第一区I两侧的第二区II，第二区II位于第一区I和相邻的芯片区202之间。
第一区I内的器件层201包括测试结构和对准标识中的一者或两者。本实施例中，第一区I内的器件层201包括测试结构204。
本实施例中，晶圆还包括位于划片道区203和芯片区202之间的保护区III；保护区III内的器件层201包括保护环结构205。
本实施例中，划片道区203还包括阻挡区IV，阻挡区IV位于第二区II和保护区III之间；位于阻挡区IV内的器件层201包括阻挡墙结构206。
请参考图5至图7，图5为俯视结构示意图，图6为图5中沿着EE1方向的剖面结构示意图，图7为图6中局部A的放大图，自第一面200a刻蚀晶圆，在划片道区203内形成凹槽207，凹槽207的深度大于晶圆内的器件层201的深度。
凹槽207的深度大于晶圆内的器件层201的深度，在对所形成的半导体结构进行后续的封装过程中，自第二面200b平坦化晶圆，直到暴露出凹槽207，即可使若干芯片区202相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区202的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
本实施例中，凹槽207位于第二区II内。
本实施例中，凹槽207的深度范围为150μm至160μm；凹槽207的宽度d范围为6μm至8μm。
本实施例中，凹槽207的形成工艺包括等离子干法刻蚀工艺。
等离子干法刻蚀工艺，相对于机械切割或激光切割晶圆，对芯片的损伤影响较小，减少晶圆切割给芯片带来的不良影响。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图5至图7，包括：晶圆，晶圆包括基底200和位于基底200上的器件层201，晶圆还包括若干芯片区202和相邻芯片区202之间的划片道区203，晶圆具有器件层201所在的第一面200a，以及与第一面200a相对的第二面200b；位于划片道区203内的凹槽207，凹槽207自第一面200a向第二面200b延伸，凹槽207的深度大于晶圆内的器件层201的深度。
半导体结构中，由于凹槽207的深度大于晶圆内的器件层201的深度，在对所形成的半导体结构进行后续的封装过程中，自第二面200b平坦化晶圆，直到暴露出凹槽207，即可使若干芯片区202相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区202的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
本实施例中，划片道区203包括第一区I和位于第一区I两侧的第二区II，第二区II位于第一区I和相邻的芯片区202之间，第一区I内的器件层201包括测试结构204和对准标识(图中未示出)中的一者或两者；凹槽207位于第二区II内。
本实施例中，晶圆还包括位于划片道区203和芯片区202之间的保护区III；保护区III内的器件层201包括保护环结构205。
本实施例中，划片道区203还包括阻挡区IV，阻挡区IV位于第二区II和保护区III之间；位于阻挡区IV内的器件层201包括阻挡墙结构206。
本实施例中，凹槽207的深度范围为150μm至160μm；凹槽207的宽度范围为6μm至8μm。
相应的，本发明实施例还提供一种采用上述半导体结构形成芯片的方法，请继续参考图5至图7，并在图6的基础上，继续参考图8至图12。
图8至图12是本发明实施例的芯片形成方法的各步骤的结构示意图。
请继续参考图5至图7，提供半导体结构，半导体结构包括：晶圆，晶圆包括基底200和位于基底200上的器件层201，晶圆还包括若干芯片区202和相邻芯片区202之间的划片道区203，晶圆具有器件层201所在的第一面200a，以及与第一面200a相对的第二面200b；位于划片道区203内的凹槽207，凹槽207自第一面200a向第二面200b延伸，凹槽207的深度大于晶圆内的器件层201的深度。
本实施例中，划片道区203包括第一区I和位于第一区I两侧的第二区II，第二区II位于第一区I和相邻的芯片区202之间，第一区I内的器件层201包括测试结构204和对准标识(图中未示出)中的一者或两者；凹槽207位于第二区II内。
本实施例中，晶圆还包括位于划片道区203和芯片区202之间的保护区III；保护区III内的器件层201包括保护环结构205。
本实施例中，划片道区203还包括阻挡区IV，阻挡区IV位于第二区II和保护区III之间；位于阻挡区IV内的器件层201包括阻挡墙结构206。
本实施例中，凹槽207的深度范围为150μm至160μm；凹槽207的宽度范围为6μm至8μm。
后续，自第二面200b平坦化晶圆，直到暴露出凹槽207，使若干芯片区202相互之间分离。
自第二面200b平坦化晶圆，直到暴露出凹槽207，使若干芯片区202相互之间分离，不需要采用切割晶圆的方式获得芯片，减少了对划片道相邻的芯片区的影响，可以避免机械切割或激光切割造成的芯片性能不良或失效风险。
本实施例中，平坦化晶圆的方法请参考图8至图9。
请参考图8，使晶圆的第二面200b朝向载台300表面，将晶圆通过胶带(图中未示出)固定在载台300表面。
请参考图9，平坦化晶圆，直到晶圆厚度达到目标厚度d。
本实施例中，目标厚度d的范围为小于150μm。
本实施例中，平坦化工艺包括机械化学研磨工艺。
后续，平坦化工艺之后，使若干芯片区202脱离载台300。
本实施例中，在使若干芯片区202脱离载台300之前，请参考图10。
请参考图10，在暴露出的若干芯片区202表面贴保护膜301。
本实施例中，使若干芯片区202脱离载台300的方法，请参考图11至图12。
请参考图11，使若干芯片区202表面朝下。
使若干芯片区202表面朝下的目的在于防止保护膜301脱落。
请参考图12，采用紫外线照射胶带，以使若干芯片区202脱离载台300。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供晶圆，所述晶圆包括基底和位于所述基底上的器件层，所述晶圆还包括若干芯片区和相邻芯片区之间的划片道区，所述晶圆具有所述器件层所在的第一面，以及与所述第一面相对的第二面；
自所述第一面刻蚀所述晶圆，在所述划片道区内形成凹槽，所述凹槽的深度大于所述晶圆内的所述器件层的深度。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述划片道区包括第一区和位于所述第一区两侧的第二区，所述第二区位于所述第一区和相邻的芯片区之间；所述凹槽位于所述第二区内，所述第一区内的所述器件层包括测试结构和对准标识中的一者或两者。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述晶圆还包括位于所述划片道区和所述芯片区之间的保护区；所述保护区内的所述器件层包括保护环结构。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述划片道区还包括阻挡区，所述阻挡区位于所述第二区和所述保护区之间；位于所述阻挡区内的所述器件层包括阻挡墙结构。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的深度范围为150μm至160μm；所述凹槽的宽度范围为6μm至8μm。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的形成工艺包括等离子干法刻蚀工艺。
7.一种半导体结构，其特征在于，包括：
晶圆，所述晶圆包括基底和位于所述基底上的器件层，所述晶圆还包括若干芯片区和相邻芯片区之间的划片道区，所述晶圆具有所述器件层所在的第一面，以及与所述第一面相对的第二面；
位于所述划片道区内的凹槽，所述凹槽自所述第一面向所述第二面延伸，所述凹槽的深度大于所述晶圆内的所述器件层的深度。
8.如权利要求7所述的半导体结构，其特征在于，所述划片道区包括第一区和位于所述第一区两侧的第二区，所述第二区位于所述第一区和相邻的芯片区之间，所述第一区内的所述器件层包括测试结构和对准标识中的一者或两者；所述凹槽位于所述第二区内。
9.如权利要求8所述的半导体结构，其特征在于，所述晶圆还包括位于所述划片道区和所述芯片区之间的保护区；所述保护区内的所述器件层包括保护环结构。
10.如权利要求9所述的半导体结构，其特征在于，所述划片道区还包括阻挡区，所述阻挡区位于所述第二区和所述保护区之间；位于所述阻挡区内的所述器件层包括阻挡墙结构。
11.如权利要求7所述的半导体结构，其特征在于，所述凹槽的深度范围为150μm至160μm；所述凹槽的宽度范围为6μm至8μm。
12.一种芯片的形成方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：
晶圆，所述晶圆包括基底和位于所述基底上的器件层，所述晶圆还包括若干芯片区和相邻芯片区之间的划片道区，所述晶圆具有所述器件层所在的第一面，以及与所述第一面相对的第二面；
位于所述划片道区内的凹槽，所述凹槽自所述第一面向所述第二面延伸，所述凹槽的深度大于所述晶圆内的所述器件层的深度；
自所述第二面平坦化所述晶圆，直到暴露出所述凹槽，使所述若干芯片区相互之间分离。
13.如权利要求12所述的芯片的形成方法，其特征在于，所述平坦化工艺包括机械化学研磨工艺。
14.如权利要求12所述的芯片的形成方法，其特征在于，平坦化所述晶圆的方法包括：使所述晶圆的第二面朝向载台表面，将所述晶圆通过胶带固定在载台表面；平坦化所述晶圆，直到所述晶圆厚度达到目标厚度；所述平坦化工艺之后，使所述若干芯片区脱离所述载台。
15.如权利要求14所述的芯片的形成方法，其特征在于，在使所述若干芯片区脱离所述载台之前，还包括：在暴露出的所述若干芯片区表面贴保护膜。
16.如权利要求14所述的芯片的形成方法，其特征在于，所述目标厚度的范围为小于150μm。
17.如权利要求14所述的芯片的形成方法，其特征在于，使所述若干芯片区脱离所述载台的方法包括：使所述若干芯片区表面朝下；采用紫外线照射所述胶带，以使所述若干芯片区脱离所述载台。
18.如权利要求12所述的芯片的形成方法，其特征在于，所述划片道区包括第一区和位于所述第一区两侧的第二区，所述第二区位于所述第一区和相邻的芯片区之间，所述第一区内的所述器件层包括测试结构和对准标识中的一者或两者；所述凹槽位于所述第二区内。
19.如权利要求18所述的芯片的形成方法，其特征在于，所述晶圆还包括位于所述划片道区和所述芯片区之间的保护区；所述保护区内的所述器件层包括保护环结构。
20.如权利要求19所述的芯片的形成方法，其特征在于，所述划片道区还包括阻挡区，所述阻挡区位于所述第二区和所述保护区之间；位于所述阻挡区内的所述器件层包括阻挡墙结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211646008.6A CN118231343A (zh) | 2022-12-20 | 2022-12-20 | 半导体结构及其形成方法、芯片的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211646008.6A CN118231343A (zh) | 2022-12-20 | 2022-12-20 | 半导体结构及其形成方法、芯片的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118231343A true CN118231343A (zh) | 2024-06-21 |
Family
ID=91507156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211646008.6A Pending CN118231343A (zh) | 2022-12-20 | 2022-12-20 | 半导体结构及其形成方法、芯片的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118231343A (zh) |
-
2022
- 2022-12-20 CN CN202211646008.6A patent/CN118231343A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4471852B2 (ja) | 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置 | |
| US7741196B2 (en) | Semiconductor wafer with improved crack protection | |
| KR101094450B1 (ko) | 플라즈마를 이용한 다이싱 방법 | |
| CN104617043A (zh) | 元件的制造方法 | |
| US20060055002A1 (en) | Methods for enhancing die saw and packaging reliability | |
| US20130178006A1 (en) | Wafer dicing method and method of manufacturing light emitting device chips employing the same | |
| US20060103025A1 (en) | Semiconductor device including sealing ring | |
| CN102214618A (zh) | 半导体装置及其制造方法 | |
| KR100605433B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
| JP3395620B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
| US11942563B1 (en) | Manufacturing method of chip package and chip package | |
| CN111933617B (zh) | 切割道结构、半导体基板及其制造方法 | |
| CN118231343A (zh) | 半导体结构及其形成方法、芯片的形成方法 | |
| US11646392B2 (en) | Method of manufacturing light-emitting device | |
| WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
| CN118231222A (zh) | 半导体结构及其形成方法、芯片的形成方法 | |
| US20210210440A1 (en) | Integrated circuit with metal stop ring outside the scribe seal | |
| JP4008931B2 (ja) | 半導体装置及びその製造方法 | |
| CN101101894A (zh) | 半导体结构及其制作方法 | |
| JP3454355B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| TWI726279B (zh) | 半導體封裝裝置 | |
| US11676983B2 (en) | Sensor with dam structure and method for manufacturing the same | |
| US20220216162A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |